JP5804812B2 - 駆動回路および半導体集積回路 - Google Patents
駆動回路および半導体集積回路 Download PDFInfo
- Publication number
- JP5804812B2 JP5804812B2 JP2011156466A JP2011156466A JP5804812B2 JP 5804812 B2 JP5804812 B2 JP 5804812B2 JP 2011156466 A JP2011156466 A JP 2011156466A JP 2011156466 A JP2011156466 A JP 2011156466A JP 5804812 B2 JP5804812 B2 JP 5804812B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gate
- voltage
- electron mobility
- high electron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
Claims (11)
- 第1ハイレベル電圧線とロウレベル電圧線との間に接続ノードを介して直列に配置される第1および第2スイッチングトランジスタを交互にオンさせる駆動回路であって、
ドレインが第2ハイレベル電圧線に接続され、ソースが前記第1スイッチングトランジスタのゲートに接続される第1高電子移動度トランジスタと、
ドレインが前記第1スイッチングトランジスタのゲートに接続される第2高電子移動度トランジスタと、
ドレインが前記第2高電子移動度トランジスタのソースに接続され、ソースが前記接続ノードに接続され、ノーマリオン状態のトランジスタとして機能する第1フィールドプレートと、
前記第1および第2高電子移動度トランジスタを排他的にオンするために、前記第1および前記第2高電子移動度トランジスタのゲート電圧を生成し、前記第2高電子移動度トランジスタをオフするときに、前記第2高電子移動度トランジスタのゲートを前記ロウレベル電圧線のロウレベル電圧に設定する制御部と
を備えていることを特徴とする駆動回路。 - 前記第1フィールドプレートの閾値電圧は負に設定され、前記第1フィールドプレートのゲートを前記ロウレベル電圧線に接続すること
を特徴とする請求項1に記載の駆動回路。 - 前記第1フィールドプレートの閾値電圧は負の値に設定され、前記第1フィールドプレートのゲートを前記第2高電子移動度トランジスタのゲートに接続すること
を特徴とする請求項1に記載の駆動回路。 - 前記第2高電子移動度トランジスタのソースに蓄積される電荷を逃がすリークパスを備えていること
を特徴とする請求項1ないし請求項3のいずれか1項に記載の駆動回路。 - ドレインが前記第2高電子移動度トランジスタのソースに接続され、ゲートとソースが前記ロウレベル電圧線に接続される第1トランジスタを備え、
前記リークパスは、前記第1トランジスタのソース・ドレイン間に形成されること
を特徴とする請求項4に記載の駆動回路。 - 前記第2高電子移動度トランジスタのドレインと前記第1高電子移動度トランジスタのソースとの間に配置され、ドレインが前記第1スイッチングトランジスタのゲートに接続され、ノーマリオン状態のトランジスタとして機能する第2フィールドプレートを備えていること
を特徴とする請求項1ないし請求項5のいずれか1項に記載の駆動回路。 - 前記第2フィールドプレートの閾値電圧は負の値に設定され、前記第2フィールドプレートのゲートを前記ロウレベル電圧線に接続すること
を特徴とする請求項6に記載の駆動回路。 - 前記第1フィールドプレートの閾値電圧は負に設定され、前記第2フィールドプレートのゲートを前記第2高電子移動度トランジスタのゲートに接続すること
を特徴とする請求項6に記載の駆動回路。 - 前記第2高電子移動度トランジスタのドレインに蓄積される電荷を逃がすリークパスを備えていること
を特徴とする請求項6ないし請求項8のいずれか1項に記載の駆動回路。 - ドレインが前記第2高電子移動度トランジスタのドレインに接続され、ゲートとソースが前記ロウレベル電圧線に接続される第2トランジスタを備え、
前記リークパスは、前記第2トランジスタのソース・ドレイン間に形成されること
を特徴とする請求項9に記載の駆動回路。 - 請求項1ないし請求項10のいずれか1項に記載の駆動回路と、
前記第1および第2スイッチングトランジスタと、
前記接続ノードに表れる電圧を平滑し、出力電圧を生成する平滑回路と、
を備えていることを特徴とする半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011156466A JP5804812B2 (ja) | 2011-07-15 | 2011-07-15 | 駆動回路および半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011156466A JP5804812B2 (ja) | 2011-07-15 | 2011-07-15 | 駆動回路および半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013026262A JP2013026262A (ja) | 2013-02-04 |
JP5804812B2 true JP5804812B2 (ja) | 2015-11-04 |
Family
ID=47784301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011156466A Expired - Fee Related JP5804812B2 (ja) | 2011-07-15 | 2011-07-15 | 駆動回路および半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5804812B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05199043A (ja) * | 1992-01-22 | 1993-08-06 | Nec Ic Microcomput Syst Ltd | パルス幅変調増幅回路 |
WO2003098796A1 (en) * | 2002-05-16 | 2003-11-27 | Koninklijke Philips Electronics N.V. | Power amplifier end stage |
US8008977B2 (en) * | 2009-04-14 | 2011-08-30 | Triquint Semiconductor, Inc. | Field-plated transistor including feedback resistor |
US8598637B2 (en) * | 2009-09-18 | 2013-12-03 | Monolithic Power Systems, Inc. | High voltage junction field effect transistor with spiral field plate |
-
2011
- 2011-07-15 JP JP2011156466A patent/JP5804812B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013026262A (ja) | 2013-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8664927B2 (en) | Voltage regulator | |
US8054110B2 (en) | Driver circuit for gallium nitride (GaN) heterojunction field effect transistors (HFETs) | |
JP4502210B2 (ja) | スイッチング電源と半導体集積回路及び半導体集積回路装置 | |
JP6486385B2 (ja) | 集積化ハイサイド・ゲート・ドライバー構造、及びハイサイド・パワー・トランジスターを駆動する回路 | |
JP2013070263A (ja) | 電力変換回路、多相ボルテージレギュレータ、及び電力変換方法 | |
US20160277008A1 (en) | Level Shifter | |
US8766711B2 (en) | Switching circuit with controlled driver circuit | |
US20100259186A1 (en) | Buck converter with III-nitride switch for substantially increased input-to-output voltage ratio | |
CN102751852A (zh) | 切换电路装置以及具有该切换电路装置的电源装置 | |
US8836308B2 (en) | Step-down type DC-DC regulator | |
CN102931835A (zh) | 开关电路和dc-dc转换器 | |
TW201918001A (zh) | 積體電路 | |
JP6048929B2 (ja) | ゲート駆動回路、インバータ回路、電力変換装置および電気機器 | |
KR20160114498A (ko) | 반도체 집적 회로 장치 및 전원 시스템 | |
JP5082329B2 (ja) | Dc−dcコンバータ | |
JP2008061388A (ja) | 半導体装置、降圧チョッパレギュレータ、電子機器 | |
Luo et al. | A GaN driver for a bi-directional buck/boost converter with three-level V GS protection and optimal-point tracking dead-time control | |
US20160248329A1 (en) | Buck power stage with multiple mosfet types | |
Cong et al. | A 100V reconfigurable synchronous gate driver with comparator-based dynamic dead-time control for high-voltage high-frequency DC-DC converters | |
TWI683541B (zh) | 位準移位電路 | |
JP2016059180A (ja) | スイッチング電源 | |
JP5804812B2 (ja) | 駆動回路および半導体集積回路 | |
JP5527187B2 (ja) | 半導体装置 | |
JP4311683B2 (ja) | 半導体装置、降圧チョッパレギュレータ、電子機器 | |
US9112406B2 (en) | High efficiency charge pump circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20140428 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150402 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150818 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150901 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5804812 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |