TWI460981B - 電容倍增之雙迴路控制電路 - Google Patents

Description

電容倍增之雙迴路控制電路

本發明有關於一種電容倍增電路，且特別是一種具有電容倍增之雙迴路控制電路。

近年來，可攜式電子產品如手機、隨身聽、數位相機等持續不斷的往輕、薄、短、小之規格的發展以適應消費者便於攜帶之需求。同時，可攜式電子產品也持續地增加的新功能，以增加可攜式電子產品的實用性與便利性，進而融入成為消費者的生活配備。

然而可攜式電子產品基本電力來源均來自於可重複使用的充電電池，而隨著功能持續地擴增，內置的電路數量不斷的增加，其所需之操作時間也隨之增長且耗費之功率相對的增加，進而所配備之電池也越大，使得可攜式電子產品電變得更為笨重。因此，可攜式電子產品微型化與操作時間因此會因電池大而有所限制。為了有效利用有限的電池功能同時降低可攜式電子產品之電力消耗，以延長電池運作時間，一般可攜式電子產品廣泛利用具有升、降壓功能之直流/直流轉換器於電路架構中。

直流/直流轉換器為習知技術，其用於當可攜式電子產品切換運作模式，即當負載發生變化時，例如當可攜式電子產品於非運作時，即處於待機狀態(輕載操作)，因被操作使用而切換至工作狀態(重載操作)時，穩定地提供操作時電路所需的電壓。一般可藉由改善直流/直流轉換器切換轉換器之轉換效率，例如輕載切換至重載或由重載轉換至輕載之效率，可延長可攜式電子產品的操作時間，進而延長可攜式電子產品的操作時間。

然而直流/直流轉換器因於負載變化時需提供給可攜式電子產品穩定電壓，故時常需添加大量補償電容與補償電阻來做補償，以抑制暫態直流/直流轉換器之輸出電壓的變化量。然補償電容因其笨重體積無法將其積體化且常以外接方式連接電路，因而增加額外的製作成本同時佔據大量的晶片電路面積，進而將阻礙系統單晶片(system-on-chip，SOC)的運用及微小化的趨勢。故將可攜式電子產品中電路架構積體化同時不影響可攜式電子產品的運作儼然成為目前產學界主要研究方向之一。

有鑑於此，本發明實施例提供一種具有電容倍增之雙迴路控制電路可用於任何需要電容倍增技術之電路架構，且可與所應用之電路同時整合於系統單晶片，進而達成電路積體化之目標，符合可攜式電子產品微型化之趨勢。

本發明實施例提供一種具有電容倍增之雙迴路控制電路，此雙迴路控制電路包括第一誤差放大單元、第二誤差放大單元及延遲單元。第一誤差放大單元接收第一電壓信號與第二電壓信號，並根據第一、第二電壓信號差異輸出第一誤差電流。第二誤差放大單元接收第一、第二電壓信號，並根據第一、第二電壓信號差異輸出第二誤差電流。延遲單元耦接於第一、第二誤差放大單元之間，用以使第一誤差電流與第二誤差電流的其中之一於預設延遲時間後注入於第一電容。第一電容耦接於第二誤差放大單元之輸出端與接地端之間，且第一誤差放大單元與第二誤差放大單元交替地對第一電容充電，而第一 電容則於放電周期輸出定電壓。據此，第一電容持續地進行充、放電動作，藉此放大第一電容之等效電容值並有效地縮短暫態反應時間。

在本發明其中一個實施例中，上述延遲單元耦接於第一誤差放大單元與第二誤差放大單元之輸出端之間，用以使第一誤差電流於預設延遲時間後注入於第一電容，即使第二誤差放大單元先於第一誤差放大單元對第一電容進行充電。

在本發明其中一個實施例中，上述延遲單元耦接於第一誤差放大單元與第二誤差放大單元之輸入端之間，用以使第一電壓信號與第二電壓信號於預設延遲時間輸入第二誤差放大單元，進而使第二誤差放大單元延緩輸出第二誤差電流至於第一電容，亦即使第一誤差放大單元先於第二誤差放大單元對第一電容進行充電。

在本發明其中一個實施例中，上述延遲單元可以是電容式開關陣列，藉由切換開啟與關閉開關，產出延遲時間及等效電阻已與上之第一電容形成低通濾波器。

在本發明其中一個實施例中，上述電容式開關陣列，可藉由振盪單元產出固定頻率控制開關操作，以產出固定的延遲時間與等效電阻值。

在本發明其中一個實施例中，上述電容式開關陣列，可藉由調整振盪單元電路，調整控制開關操作之頻率，進而產出可變動之延遲時間與等效阻值。

綜上所述，本發明實施例提供一種具有電容倍增之雙迴路控制電路，此雙迴路控制電路可被運用於任何需要電容倍增功效之電路架構，例如線性電壓轉換穩壓電路或直 流/直流轉換器等。此外雙迴路控制電路因具有電容倍增之功效，可提升補償電容之等效電容值，因此可不需外接大量笨重之補償電容也可達到同等效益，穩定輸出電壓的，故可省電降低可攜式電子產品製作成本亦可有效地縮短暫態反應時間，提高可攜式電子產品電壓穩壓效率。除此之外，此雙迴路控制電路可更進一步將補償電路積體化與電源供應電路同時整合於單晶片上，進而使電路製程環境相同因而可降低製程變異性與誤差性。此外電路積體化也可縮小電路所佔面積，符合可攜式電子產品微型化之趨勢。

為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，但是此等說明與所附圖式僅係用來說明本發明，而非對本發明的權利範圍作任何的限制。

〔具有電容倍增之雙迴路控制電路架構之實施例〕

請參照圖1，圖1繪示本發明實施例提供之具有電容倍增之雙迴路控制電路1架構。雙迴路控制電路1包含第一誤差放大單元11、第二誤差放大單元13、延遲單元15及電容C1(第一電容)。延遲單元15電性連接於第一誤差放大單元11與第二誤差放大單元13的輸出端之間(端點T1、T2)，而電容C1則電性連接於第二誤差放大單元13的輸出端與接地端GND之間。

第一誤差放大單元11與第二誤差放大單元13依據所接收的回授信號V_FB(第一電壓信號)及參考信號V_REF(第二電壓信號)，分別產出第一電壓、第二電壓。此外，第一誤差放大單元11與第二誤差放大單 元13更依據所接收的回授信號V_FB及參考信號V_REF，分別輸出第一誤差電流Ie1、第二誤差電流Ie2，注入於電容C1以對電容C1充電，進而形成定電壓Ve於電容C1之兩端同時增加電容C1之等效電容值。

詳細地說，回授信號V_FB輸入至第一誤差放大單元11之負輸入端與第二誤差放大單元13之正輸入端。參考信號V_REF則輸入至第一誤差放大單元11之正輸入端與第二誤差放大單元13之負輸入端。一般熟知本技術領域者應瞭解誤差放大單元輸出端之電壓對應於正輸入端與負輸入端之電壓準位差異。進一步地說，第一電壓與第二電壓為回授信號V_FB參考信號與V_REF之電壓準位差異。據此，第一誤差放大單元11與第二誤差放大單元13所分別輸出的第一電壓與第二電壓準位相反。

舉例來說，若回授信號V_FB之電壓準位大於參考信號V_REF，則第一誤差放大單元11輸出之第一電壓可為預設低準位電壓。實際實施時，第一電壓可為第一誤差放大單元11負電源端之電壓或零電壓。第二誤差放大單元13輸出之第二電壓則為預設高準位電壓。實際實施時，第二電壓可為回授信號V_FB與參考信號V_REF之差異乘上第二誤差放大單元13的增益參數或當輸出之第二電壓大於第二誤差放大單元13之正電源端之電壓，設為第二誤差放大單元13之正電源端之電壓。

同理，若回授信號V_FB之電壓準位小於參考信 號V_REF，且回授信號V_FB與參考信號V_REF之電壓差異小於第一誤差放大單元11之正電源端之電壓則第一誤差放大單元11輸出之第一電壓可為預設高準位電壓，而第二誤差放大單元13輸出之第二電壓可為預設低準位電壓。如同上述，實際實施時，第二誤差放大單元13輸出之第二電壓可為第二誤差放大單元13負電源端之電壓或零電壓。第一誤差放大單元11輸出之第一電壓可為第一誤差放大單元11正電源端之電壓或為回授信號V_FB與參考信號V_REF之差異乘上第一誤差放大單元11的增益參數。

進一步地說，當電路運轉時，回授信號V_FB之電壓準位大於參考信號V_REF，此時第二誤差放大單元13輸出第二誤差電流Ie2，以對電容C1進行充電，並形成定電壓Ve而第一誤差放大單元11因輸出為低準位電壓而不做動。電容C1隨後會將儲存能量藉由與第二誤差放大單元13輸出端及與電容C1電性相連之後端電路路徑放電並將所形成之定電壓Ve壓輸出至後端電路。

而當回授信號V_FB之電壓準位小於參考信號V_REF時，第二誤差放大單元13則不作動，而第一誤差放大單元11輸出第一誤差電流Ie1。此時第一誤差電流Ie1經由延遲單元15於間隔一預設延遲時間DELTA_T後，注入至電容C1以對其進行充電並形成定電壓Ve。在延遲時間DELTA_T內，電容C1則可將先前第二誤差放大單元13所注入的第二誤差電流Ie2放電至後端電路同時輸出所形成之定電壓Ve至後 端電路。如此，第一誤差放大單元11與第二誤差放大單元13於電路運轉過程中，交替地對電容C1進行充電進而增加電容C1的等效電容值。換言之，第一誤差放大單元11與第二誤差放大單元13之運作模式，以相同於米勒定理(Miller Theorem)中的電流模式之電容倍增方式，擴增電容C1之等效電容值。同時，由於電路運轉過程中電容C1交替地持續進行充、放電工作，進而縮短了電容C1充、放電時間，有效地縮短電路的暫態反應(transient response)時間。

附帶說明的是，如先前所述此定電壓Ve對應於第一誤差放大單元11與第二誤差放大單元13所輸出之誤差電流(即第一、第二誤差電流Ie1、Ie2)，進而對應於迴授信號V_FB與參考信號V_REF之差異，故可被用於穩定系統供應至負載之電壓。舉例來說，定電壓Ve可藉由電容C1放電，輸入至後端電路，例如比較單元，以產出控制脈波寬度調變信號(pulse width modulation，PWM)，進而控制直流/直流轉換器工作週期，進而可於負載發生變化時，穩定地供應負載所需電力。要說明的是，本發明並不限定第一誤差放大單元11與第二誤差放大單元13所輸出之第一電壓、第二電壓以及定電壓Ve的用途，且本技術領域具有通常知識者應可推知第一電壓、第二電壓以及定電壓Ve的其他用途，故在此不再贅述。

請參照圖2，圖2繪示本發明實施例提供的雙迴路控制電路1之延遲單元15的電路架構。延遲單元15於此實施例為電容式開關陣列(capacitor array)。延遲單元15包括電容式開關陣列(capacitor array)151、震盪單元153及反向單元155。電容式開關陣列151包括開關1511、1513、1515、1517與電容Cs1(第二電容)、Cs2(第三電容)。

簡單來說，開關1511(第一開關)的第二端電性連接開關1513(第二開關)的第一端而開關1513的第二端電性連接開關1515(第三開關)的第一端。開關1515的第二端電性連接開關1517(第四開關)的第一端，而開關1517的第二端電性連接開關1511的第一端。

此外電容Cs1的一端電性連接於開關1511與開關1513之間的接點而另一端則電性連接至接地端GND。同樣地，電容Cs2的一端電性連接於開關1515與開關1517之間的接點而另一端則電性連接至接地端GND。藉此，開關1511、1513、1515、1517與電容Cs1、Cs2，形成電容式開關陣列並可藉由控制開關1511、1513、1515、1517的開啟(open)與導通(close)頻率產出延遲時間DELTA_T及等效電阻值REQ。

如同先前所述，此延遲單元15耦接於第一誤差放大單元11之輸出端及第二誤差放大單元13之輸出端與電容C1的接點之間。也就是說，第一誤差放大單元11之輸出端連接於開關1513的第二端與開關1515的第一端接點之間，亦即端點T1。電容C1則連接於開關1517的第二端與開關1511的第一端接點之間，亦即端點T2。

另外，電容式開關陣列151中的開關1511、1515控制端點(例如功率電晶體之閘極)電性相連。同樣地，電容式開關陣列151中的開關1513、1517控制端點(例如功率電晶體之閘極)電性相連。

進一步的說，振盪單元153電性連接電容式開關陣列151。振盪單元153可用於產出時脈控制信號，周期性切換控制電容式開關陣列151之開關1511、1513、1515、1517的運作(即開啟與導通)。換言之，於一切換週期內開關1511、1515與開關1513、1517會相互切換開啟與導通。簡單來說，當開關1511、1515導通時，開關1513、1517會開啟而當開關1513、1517導通時開關1511、1515則開啟。

舉例來說，如圖2之電路設計，當振盪單元153於前半切換周期輸出高準位振幅之時脈控制信號時，1511、1515導通，而開關1513、1517開啟。同樣地，當振盪單元153於後半切換周期輸出低準位振幅之時脈控制信號時，開關1513、1517導通，而開關1511、1515開啟。也就是說，開關1511、1515與開關1513、1517同時所接收到的控制信號準位相反，因而此兩組開關的動作相反。

承接上述，當第一誤差放大單元輸出第一誤差電流Ie1，此第一誤差電流Ie1會依據開關1511、1513、1515、1517導通狀態，注入於電容Cs1或電容Cs2。詳細地說，若開關1511、1515導通，而開關1513、1517開啟，則第一誤差電流Ie1會先注入於電容Cs2，對電容Cs2充電。隨後於開關切換時(即開關1513、1517導通，而開關1511、1515開啟時)，經由開關1517放電並注入於電容C1，以於電容C1之兩端形成定電壓Ve。

同理，若於開關1513、1517導通，而開關1511、1515開啟時，第一誤差電流Ie1則會先注入於電容Cs1，對電容Cs1充電。隨後於開關切換時(即開關1511、1515導通，而開關1513、1517開啟時)，經由開關1511放電並注入於電容C1，並於電容C1之兩端形成定電壓Ve。

實際實施時可如圖2所示，振盪單元151與其中一組開關(即開關1511、1515或開關1513、1517)之間可加入反向單元155，以切換開啟兩組開關。開關1511、1513、1515、1517可藉由功率電晶體(例如功率金氧半場效電晶體，Power MOSFET)來實現。舉例來說，振盪單元153可藉由控制功率電晶體閘極電壓來導通或截止功率電晶體，以此達到與開關相同之功效。振盪單元153可例如是由比較單元、電容元件、閂鎖器及參考電壓組合電路來實現。簡單來說，即振盪單元153可藉由電容充、放電動作來產生所需之振盪頻率。

值得一提的是，振盪單元153所產生之頻率可藉由實際電路設計來調整。因此振盪單元153所產生之頻率可為固定或變頻，故振盪單元153所產生之頻率取決於振盪單元153實際電路架構。要說明的是，本發明並不限定振盪單元153實際電路架構及/或設計方式，只要可產生所需頻率以控制電容式開關陣列即可。同樣的，所述之延遲單元15的實際電路架構僅為一示範實施方式，並非用於限定本發明，亦即延遲單元 15的實際電路架構可以其它方式實施，只要可產出電路所需之延遲時間DELTA_T及等效電阻值REQ即可。總而言之，圖2僅為電容延遲單元15電路架構示意圖，其並非用以限定本發明。此外開關1511、1513、1515、1517及振盪單元153的實施方式、連接方式及/或實體架構並非用以限定本發明。

請參照圖3同時參照圖2，圖3繪示本發明實施例提供的延遲單元15的電容式開關陣列151之等效電路圖。如圖3所示，電容式開關陣列151藉由切換開關1511、1513、1515、1517除可產出延遲時間DELTA_T，另如同先前所述可產出等效電阻值REQ。因此，電容式開關陣列151可如圖3所示表示為等效電阻151’，其具有電阻值REQ。如圖3所示，等效電阻151’之一端(即端點T1)電性連接第一誤差放大單元11之輸出端而另一端(即端點T2)則電性連接電容C1之一端。換言之，等效電阻151’與電容C1串聯，進而形成低通濾波電路(low pass filter，LPF)，可用於消除第一、第二誤差放大單元11、13所輸出第一電壓與第二電壓中的漣波電壓(ripple)，進而穩定輸出於電容C1所形成之定電壓Ve的電壓準位，以利後端電路運作。

進一步地說，等效電阻151’之電阻值REQ可被表示為，REQ =(f _REF *C _s )^-1 ，其中f _REF 為開關1511、1515及開關1513、1517的控制開關之時脈控制信號的頻率。於此實施例中，電容Cs1、Cs2具有相同的電容值C _s 。換言之，所需之等效電阻151’的電阻值REQ可藉由調整時脈控制信號的頻率與電容Cs1、Cs2之電容值的至 少其中之一來達成。綜合上述所述，本技術領域具有通常知識者應可推知等效電阻151’及延遲時間DELTA_T的調整與設計方式，故在此不再贅述。

值得一提的是，此雙迴路電路1架構之轉移函式可表示為 ，另可假設I _{e 1} =-αI _{e 2} ，則由此轉移函式可知電容C1之等效電容值會被放大(1-α )^-1 倍。此外，經由對此轉移函式進行演算可得一零點如下， ，本技術領域具有通常知識者可知，藉由調整ω (z )可使此回授系統穩定。當所設之參數α 越接近1時，ω (z )將會越接近零點，使得電容C1倍增越多。因此使用此雙迴路電路1可將電容C1放大(1-α )^-1 倍。同時，當ω (z )越接近零點，此雙迴路電路1也越穩定。另此一零點與製程和溫度無關，故此雙迴路電路1架構可降低整體控制電路的誤差及變異性。需要說明的是，本技術領域具有通常知識者應可推知上述轉移函式及零點之推導方式，故在此不加贅述。

〔具有電容倍增之雙迴路控制電路架構之另一實施例〕

接下來，請參照圖4，圖4繪示本發明另一實施例提供具有電容倍增之雙迴路控制電路2架構。雙迴路控制電路2類似於雙迴路控制電路1(圖1)之架構包括第一誤差放大單元11、第二誤差放大單元13與延遲單元21。回授信號V_FB與參考信號V_REF分別 輸入於第一誤差放大單元11與第二誤差放大單元13。第一誤差放大單元11與第二誤差放大單元13依據回授信號V_FB與參考信號V_REF分別輸出第一電壓與第二電壓。此外第一誤差放大單元11與第二誤差放大單元13更依據回授信號V_FB與參考信號V_REF輸出第一、第二誤差電流Ie1、Ie2分別注入於電容C1，以交替地對電容C1進行充電，形成定電壓Ve，同時擴增電容C1之等效電容值，且電容C1因持續地進行充、放電動作而有效地縮短暫態反應時間。

然而雙迴路控制電路2與雙迴路控制電路1之不同處在於雙迴路控制電路2的延遲單元21電性連接於第一誤差放大單元11與第二誤差放大單元13之輸入端之間。簡單來說，雙迴路控制電路2的延遲單元21電性連接於回授信號V_FB及參考信號V_REF(端點A1、A2)與第二誤差放大單元13輸入端(端點B1、B2)之間。換句話說，回授信號V_FB及參考信號V_REF會藉由延遲單元21延緩輸入至第二誤差放大單元13。詳細地說，第一誤差放大單元11會先於第二誤差放大單元13接收回授信號V_FB及參考信號V_REF並輸出第一誤差電流Ie1注入於電容C1，形成定電壓Ve。而後，第二誤差放大單元13於間隔一延遲時間DELTA_T後接收回授信號V_FB及參考信號V_REF，以輸出第二誤差電流Ie2注入於電容C1，形成定電壓Ve。

值的一提的是，雙迴路控制電路2之具體運作方式可如上述實施例所述，因此本技術領域具有通常知識者應可推知其電路運作方式以及電容倍增方式，故在此不再贅述。圖4僅為一雙迴路電路架構示意圖，並非用以限定本發明。

此外，圖4之雙迴路控制電路2之轉移函式可表示如下，

另假設I _{e 2} =-αI _{e 1} ，經由對此轉移函式進行演算可得一零點如下

本技術領域具有通常知識者可知，藉由調整ω(z )可使此回授系統穩定。當所設之參數α越接近1時，ω(z )將會越接近零點，且電容C1倍增越多。需要說明的是，本技術領域具有通常知識者應可推知上述轉移函式及零點之推導方式，故在此不加贅述。

此外，延遲單元21若使用延遲單元15之電路架構，則需由兩個延遲單元15來組成，以分別延緩回授信號V_FB信號與參考信號V_REF之輸入。然而延遲單元21也可以是由其他電路設計來達成，例如，RC延遲電路。

需要說明的是，圖1之雙迴路控制電路1比圖4之雙迴路控制電路2更為較佳實施例。如圖4所示之雙迴路控制電路2，延遲單元21需同時延緩輸入回授信號V_FB與參考信號V_REF至第二誤差放大單元13而於，圖1之雙迴路控制電路1，延遲單元15只需延緩第一誤差放大單元11輸出之第一誤差電流Ie1注入於電容C1。故相較之下，圖1之雙迴路控制電路1之變異性及誤差性相對較小。進一步地說，於技術上圖4之雙迴路控制電路2所需提供的延遲時間DELTA_T極大，然延遲時間DELTA_T與頻寬互為取捨交換，且圖4之雙迴路控制電路2之延遲時間DELTA_T相較於圖1之雙迴路控制電路1還可能需考量製程、環境溫度等變異性。

[具有電容倍增之雙迴路控制電路架構之一應用實施例]

請參照圖5，圖5繪示具有雙迴路控制機制與傳統回授控制電路之降壓型直流/直流轉換器3的電路圖。此直流/直流轉換器3包括輸入電壓V_in 、輸出電壓V_out 、P-MOS功率電晶體Q1、N-MOS功率電晶體Q2、雙迴路控制電路1、第三誤差放大單元31、緩衝器37、脈波調變信號產生單元35、多工器33a、33b、電感L、分壓電阻R1、R2、R3、R4、電容C、輸出電容CL、輸出電容CL之等效寄生電阻RESR及負載39。脈波調變信號產生單元35包含斜坡產生器351與比較器353。

雙迴路控制機制與傳統回授控制電路可依據參考電壓V_REF和回授電壓V_FB1、V_FB2的電壓差異，藉由調節P-MOS功率電晶體Q1、N-MOS功率電晶體Q2的工作周期，使輸出電壓V_out 於輸入電壓V_out 或負載39其中之一有任何變化的時候，輸出電壓V_out 可在短暫時間內拉回至一定的電壓準位。

輸入電壓V_in 連接至P-MOS功率電晶體Q1之源極，而P-MOS功率電晶體Q1之汲極電性連接電感L的一端，而電感L的另一端則電性連接於分壓電阻R1、R3、輸出電容CL與負載39的一端。分壓電阻R2電性連接於分壓電阻R1與接地端GND之間。分壓電阻R4電性連接於分壓電阻R3與接地端GND之間。等效寄生電阻RESR串聯於輸出電容CL與接地端GND之間。負載39的另一端連接接地端GND之間，而輸出電壓V_out 為負載39兩端之跨壓。換言之，串聯之分壓電阻R1、R2、串聯之分壓電阻R3、R4、串聯之輸出電容CL及輸出電容CL與負載39相互並聯。

接者，第一回授線路電性連接於分壓電阻R1、R2之接點與多工器33a之輸入端。第二回授線路電性連接於分壓電阻R3、R4之接點與至多工器33a之輸入端。多工器33a之輸出端則電性連接至雙迴路控制電路1。同時，多工器33a之輸出端另電性連接至第三誤差放大單元31之負輸入端。因此參考電壓V_REF則同時輸入於雙迴路控制電路1以及第三誤差放大單元31之正輸入端。此外，電容C電性連接於第三誤差放大單元31之輸出端與接地端GND之間。雙迴路控制電路1與第三誤差放大單元31之輸出端電性連接至多工器33b。多工器33b之輸出端電性連接至比較器353之負輸入端。斜坡產生器351輸出端則電性連接至比較器353之正輸入端。

再者，比較器353之輸出端電性連接至緩衝器37之負輸入端，而緩衝器37之正輸入端與輸出端電性相連接。緩衝器37之輸出端另電性連接至P-MOS功率電晶體Q1及N-MOS功率電晶體Q2之閘極。N-MOS功率電晶體Q2之汲極電性連接至P-MOS功率電晶體Q1之汲極與電感L接點。N-MOS功率電晶體Q2之源極則電性連接至接地端GND。

此降壓型直流/直流轉換器3基本運作與傳統典型降壓型直流/直流轉換器相同，故本技術領域具有通常知識者應可推知降壓型直流/直流轉換器3基本運作模式，在此不加贅述。然而不同處在於降壓型直流/直流轉換器3除了傳統回授電路(即第三誤差放大單元31與電容C)外，另加設雙迴路控制電路1。

詳細地說，輸出電壓V_out 經分壓電阻R1、R2分壓產生第一回授電壓V_FB1及分壓電阻R3、R4分壓產生第二回授電壓V_FB2後，回授輸入至多工器33a。也就是說，輸出電 壓V_out 可表示為

多工器33a可用於選擇輸入第一回授電壓V_FB1或第二回授電壓V_FB2來與參考電壓V_REF比較。第一回授電壓V_FB1對應於跨於分壓電阻R2兩端之電壓，同理，第二回授電壓V_FB2對應於跨於分壓電阻R4兩端之電壓。第一回授電壓V_FB1或第二回授電壓V_FB2經過傳統回授電路或雙迴路控制電路1機制可獲得定電壓Ve。多工器33b則可用於選擇輸出傳統回授電路或雙迴路控制電路1機制所偵測之定電壓Ve來與斜坡產生器351進行比較以獲得功率電晶體Q1、Q2之切換周期(即脈波寬度調變信號之工作周期)。而後，經由緩衝單元37來控制P-MOS功率電晶體Q1、N-MOS功率電晶體Q2的運作模式，直至輸出電壓V_out 與期望值(即參考電壓V_REF)相等。

舉例來說，若輸出電壓V_out 過小(例如第一回授電壓V_FB1或第二回授電壓V_FB2小於參考電壓V_REF)，則所輸出之定電壓Ve會過大，進而所獲得之脈波寬度調變信 號之工作周期會變大，以增加P-MOS功率電晶體Q1的導通時間及N-MOS功率電晶體Q2截止時間，提升輸出電壓V_out 。反之，若輸出之定電壓Ve過小(例如第一回授電壓V_FB1或第二回授電壓V_FB2大於參考電壓V_REF)，則定電壓Ve會變小，繼而所獲得之脈波寬度調變信號之工作周期降低，減少P-MOS功率電晶體Q1的導通時間及N-MOS功率電晶體Q2截止時間，降低輸出電壓V_out 。

據此，輸出電壓V_out 可以被控制在所需之電壓準位，且當輸入電壓Vin或負載39有任何變化的時候，輸出電壓V_out 均可以在短暫時間內拉回至期望之電壓準位。如先前實施例所述，本發明實施例提供之雙迴路控制電路1可藉由增加補償電容(即圖1之電容C1)之等效電容值，縮短電路暫態反應時間，迅速將輸出電壓V_out 拉回至期望之電壓準位。

附帶一提的是，第三誤差放大單元31於此實施例可由運算跨導放大器(operational transconductanee amplifier)來實現。緩衝器37及比較器353於此實施例可由運算放大器(operational amplifier)與其他電子元件(例如電阻、電容等)來實現。然需要說明的是，本發明並不限定第三誤差放大單元31、緩衝器37、脈波調變信號產生單元35、多工器33a、33b、功率電晶體Q1、Q2的種類、實體架構及/或實施方式。另外圖5僅為本發明實施例提供之雙迴路控制電路1應用電路示意圖，並非用於限定本發明。本發明具有通常知識者應可推知其他雙迴路控制電路應用方式，故在此不加贅述。

值得注意的是，上述實施例中元件之間的耦接關係包 括直接或間接的電性連接，只要可以達到所需的電信號傳遞功能即可，本發明並不受限。上述實施例中的技術手段可以合併或單獨使用，其元件可依照其功能與設計需求增加、去除、調整或替換，本發明並不受限。在經由上述實施例之說明後，本技術領域具有通常知識者應可推知其實施方式，在此不加贅述。

〔實施例的可能功效〕

請參照圖6，圖6繪示傳統與具有本發明實施例提供雙迴路控制機制之升壓式直流/直流電壓穩壓器電路的輸出電壓波形比較示意圖。如圖6所示，曲線41為升壓式直流/直流電壓穩壓器切換負載變動時，輸出電流值。曲線43為傳統升壓式直流/直流電壓穩壓器於負載電流改變時，輸出電壓的暫態波形圖。曲線45則為本發明所提供具有雙迴路控制機制之升壓式直流/直流電壓穩壓器於負載電流改變時，輸出電壓的暫態波形圖。

如圖6所示，當負載電流(曲線41)改變(例如瞬時增加)時，本技術領域具有通常知識者應知負載會由直流/直流電壓穩壓器(未繪示)抽取大量電流，此時升壓式直流/直流電壓穩壓器反應不及，無法及時提供負載充足的電流，因此輸出電壓則會如圖6，物件47中曲線43、45所示產生一段不小的降壓。而升壓式直流/直流電壓穩壓器會於一短暫時間藉由調整切換周期，例如增加功率電晶體(未繪示)工作周期，調整輸出電壓。這段時間內則由輸出電容CL暫時提供負載所需的大量電流。

值得注意的是，由圖6可知，本發明所提供具有雙迴路控制機制之升壓式直流/直流電壓穩壓器之輸出電壓(曲 線45)之暫態反應時間只需8.1μs，而傳統升壓式直流/直流電壓穩壓器之輸出電壓(曲線43)之所需暫態反應時間為152μs。

接著，請參照圖7，圖7繪示具有本發明實施例提供雙迴路控制機制之降壓式直流/直流電壓穩壓器電路電壓波形示意圖。如圖7所示，曲線51為降壓式直流/直流電壓穩壓器切換負載變動時，輸出電流值。曲線53為傳統降壓式直流/直流電壓穩壓器於負載電流改變時，輸出電壓的暫態波形圖。曲線55則為本發明所提供具有雙迴路控制機制之降壓式直流/直流電壓穩壓器於負載電流改變時，輸出電壓的暫態波形圖。

如圖7所示，當負載電流(曲線51)改變(例如瞬時遞減)時，本技術領域具有通常知識者應知，此時降壓式直流/直流電壓穩壓器(未繪示)，反應不及，其輸出電壓則會如圖7物件57中曲線53、55所示產生一段不小的升壓，而降壓式直流/直流電壓穩壓器會於一短暫時間藉由調整切換周期，例如縮短功率電晶體(未繪示)的工作周期，調整輸出電壓。

值得注意的是，由圖7可知，本發明所提供具有雙迴路控制機制之降壓式直流/直流電壓穩壓器之輸出電壓(曲線55)之暫態反應時間只需8.2μs，而傳統降壓式直流/直流電壓穩壓器之輸出電壓(曲線53)之所需暫態反應時間為160μs。

據此，可知不論負載電流由重載轉至輕載或由輕載轉至重載，本發明所提供具有雙迴路控制機制之直流/直流電壓穩壓器之暫態反應時間較傳統直流/直流電壓穩壓器之暫 態反應時間，即本發明所提供雙迴路控制機制可有效地縮短直流/直流電壓穩壓器暫態反應時間，改善切換效率，穩定提供輸出電壓至負載。值得一提的是，圖6與圖7僅為直流/直流電壓穩壓器電路電壓波形示意圖，並非用以限定本發明。

綜上所述，本發明實施例所提供的具有電容增之雙迴路控制電路，此雙迴路控制電路，藉由兩個誤差放大單元交替輸出誤差電流以對一補償電容進行充電，利用米勒定理中電流模式增加此補償電容之等效電容值。本發明實施例所提供的具有電容增之雙迴路控制電路，藉此可縮短電源供應電路中電壓器切換時之暫態反應時間提升穩壓效率。

此外，本發明實施例所提供的具有電容增之雙迴路控制電路可被運用於任何需要電容倍增功效之電路，例如直流/直流轉換器。如上述實施例所述，本發明實施例所提供的具有電容增之雙迴路控制電路因本身電容倍增之特性可使得應用之電路，無需外接笨重之補償電容，因此可被整合於單晶片上，進而實現電路積體化之成效。

以上所述僅為本發明之實施例，其並非用以侷限本發明之專利範圍。

1、2．．．電容倍增之雙迴路控制電路

11．．．第一誤差放大單元

13．．．第二誤差放大單元

15、21．．．延遲單元

151．．．電容式開關陣列

151’．．．電容式開關陣列之等效電阻

1511、1513、1515、1517．．．開關

153．．．振盪單元

155．．．反向單元

3．．．直流/直流電壓穩壓器電路

31．．．第三誤差放大單元

33a、33b．．．多工單元

35．．．脈波調變信號產生單元

351．．．斜坡產生器

353．．．比較器

37．．．緩衝器

39．．．負載

41、43、45、51、53、55．．．曲線

47、57．．．物件

V_in ．．．輸入電壓

V_out ．．．輸出電壓

Ve．．．定電壓

V_FB、V_FB1、V_FB2．．．回授信號

V_REF．．．參考信號

Ie1．．．第一誤差電流

Ie2．．．第二誤差電流

L．．．電感

Q1．．．PMOS功率電晶體

Q2．．．NMOS功率電晶體

CL．．．輸出電容

C、C1、Cs1、Cs2．．．電容

R1~R4、RESR．．．電阻

T1、T2、A1、A2、B1、B2．．．電性端點

圖1 是本發明實施例提供的具電容倍增之雙迴路的電路圖。

圖2是本發明實施例提供的延遲單元之電路圖。

圖3是本發明實施例提供的電容式開關之等效電路圖。

圖4是本發明另一實施例提供的具電容倍增之雙迴路的電路圖。

圖5是本發明實施例提供的具有雙迴路控制機制傳統回授控制電路之直流/直流電壓穩壓器電路示意圖。

圖6是傳統與具有本發明實施例提供雙迴路控制機制之升壓式直流/直流電壓穩壓器電路的輸出電壓波形比較示意圖。

圖7是傳統與具有本發明實施例提供雙迴路控制機制之降壓式直流/直流電壓穩壓器電路的輸出電壓波形比較示意圖。

1．．．雙迴路電路

11．．．第一誤差放大單元

13．．．第二誤差放大單元

15．．．延遲單元

C1．．．電容

Ie1．．．第一誤差電流

Ie2．．．第二誤差電流

Ve．．．定電壓

V_FB．．．回授信號

V_REF．．．參考信號

T1、T2．．．電性端點

Claims (10)

1. 一種電容倍增之雙迴路控制電路，包括：一第一電容；一第一誤差放大單元，具有接收一第一電壓信號的一正輸入端，及接收一第二電壓信號的一負輸入端，且該第一誤差放大單元用以比較該第一電壓信號與該第二電壓信號之電壓準位差異，並依據比較結果輸出一第一誤差電流並注入於該第一電容，以對該第一電容進行充電；一第二誤差放大單元，具有接收該第二電壓信號的一正輸入端，及接收該第一電壓信號的一負輸入端，且該第二誤差放大單元用以比較該第一電壓信號與該第二電壓信號之電壓準位差異，並依據比較結果輸出一第二誤差電流並注入於該第一電容，以對該第一電容進行充電；以及一延遲單元，耦接於該第一誤差放大單元與該第二誤差放大單元之間，用以使該第一誤差電流與該第二誤差電流的其中之一於一預設延遲時間後注入於該第一電容；其中該第一誤差放大單元與該第二誤差放大單元透過交替地對該第一電容充電，以增加該第一電容的電容值。
2. 如申請專利範圍第1項之雙迴路控制電路，其中該延遲單元耦接於該第一誤差放大單元之輸出端與該第二誤差放大單元之輸出端之間，用以使該第一誤差電流於該預設延遲時間後注入於 該第一電容。
3. 如申請專利範圍第1項之雙迴路控制電路，其中該延遲單元耦接於該第一誤差放大單元之輸入端與該第二誤差放大單元之輸入端之間，用以使該第一電壓信號與該第二電壓信號於該預設延遲時間輸入至該第二誤差放大單元，以使該第二誤差放大單元延緩輸出該第二誤差電流至該第一電容。
4. 如申請專利範圍第1項之雙迴路控制電路，其中若該第一誤差電流與該第二誤差電流之電流比例為1：-α，且該第一電容之電容值為C，則該第一電容之等效電容值為(1-α)^-1 ‧C。
5. 如申請專利範圍第1項之雙迴路控制電路，其中該第一誤差放大單元與該第二誤差放大單元分別包含一運算放大器與複數個電阻及電容元件。
6. 如申請專利範圍第1項之雙迴路控制電路，其中該延遲單元包含一電容式等效開關電路，用以產出該預設延遲時間以及一等效電阻值，該電容式等效開關電路受控於一振盪單元所輸出之一時脈控制信號，該電容式等效開關電路包括：一第一開關，具有一第一端及一第二端；一第二開關，具有一第一端耦接於該第一開關之該第二端與一第二端；一第三開關，具有一第一端耦接於該第二開關之該第二端與一第二端；一第四開關，具有一第二端端耦接於該第三開關之該第二 端且該第四開關之一第一端耦接於該第一開關之該第一端；一第二電容，耦接於該第一開關與該第二開關之接點及該接地端之間；以及一第三電容，耦接於該第三開關與該第四開關之接點及該接地端之間；其中該第一開關與該第三開關同步受控於該時脈控制信號，而該第二開關與該第四開關同步受控於該時脈控制信號之反向信號，進而當該第二電容充電時，該第三電容放電，而當該第三電容充電時，該第二電容放電。
7. 如申請專利範圍第6項之雙迴路控制電路，其中該第一開關、該第二開關、該第三開關與該第四開關分別由功率電晶體實現。
8. 如申請專利範圍第6項之雙迴路控制電路，其中該振盪單元所輸出之該時脈控制信號的頻率係一固定頻率。
9. 如申請專利範圍第6項之雙迴路控制電路，其中該振盪單元所輸出之該時脈控制信號之頻率係一可變頻率。
10. 如申請專利範圍第1項之雙迴路控制電路，其中該雙迴路控制電路係內建於一功率積體電路上。