TWI457781B - 佈局與線路圖的對比檢查方法 - Google Patents

Description

佈局與線路圖的對比檢查方法

本發明係有關於一種佈局與線路圖的對比(Layout vs. Schematic,LVS)檢查方法，且特別有關於驗證導線阻值的佈局與線路圖的對比檢查方法。

傳統上在研發工程師設計出一電路後，會將線路圖(schematic diagram)交予佈局工程師，佈局工程師再根據此線路圖繪出佈局圖(layout diagram)。而為了要確認所繪出的佈局圖完全等同於研發工程師所提供的線路圖，會進行一種佈局與線路圖的對比檢查(Layout vs. Schematic check,以下稱LVS檢查)。

佈局工程師會使用一套軟體工具(例如Calibre-LVS)做LVS檢查。該LVS檢查根據佈局圖各層的資料邏輯運算出各重疊的層所表示的元件，再經過串聯或並聯同類型的元件，簡化後產生一網表(netlist)，該網表以清單的方式表示出一電路各段落(各元件)的連接關係與其特徵。LVS檢查最後比對由佈局圖所抽取出網表與由線路圖所抽取出網表，若兩者可以匹配(match)，則該佈局圖通過LVS檢查。

第1圖為一傳統LVS檢查的流程示意圖。第2圖為第1圖中的傳統LVS檢查所產生的網表之比較報告。

第1a圖為佈局圖經過LVS檢查的簡化過程；第1b圖為線路圖經過LVS檢查的簡化過程。其中，電路佈局圖中具有電阻值分別為5Ω及8Ω的電阻poly1及連接於兩電阻之間的金屬導線meta1的構造。在傳統的作法中，因元件與元件之間金屬導線的阻值忽略不計，因此LVS檢查時最後會得出一個電阻值相當於13Ω的電阻poly1的等效電路。如第2圖所示，佈局圖的網表與線路圖的網表皆表示出一個電阻值13Ω的電阻poly1，兩者的模型名稱及其個數匹配，此佈局圖通過LVS檢查。且由第2圖中可看出因兩網表所獲得的電阻poly1的電阻值皆為13Ω，因此其特性誤差為0%。

然而在設計一些對電阻變異敏感的電路時，例如迦碼電阻器(gamma resistor)，因電阻區域對電阻值變異非常敏感，所以若不考慮金屬導線的阻值，在佈局圖的金屬導線較長的情況下，會使得實際的電阻值與理想的電阻值有相當程度的落差。因此在設計對電阻值變異敏感的積體電路時，我們會希望能夠將金屬導線的電阻值也考量於其中。

第3圖為一考量金屬導線電阻值的傳統LVS檢查的流程示意圖及Calibre-LVS軟體的指令檔。第4圖為第3圖中的傳統LVS檢查所產生的網表之比較報告。

第3a圖為佈局圖經過LVS檢查的簡化過程；第3b圖為線路圖經過LVS檢查的簡化過程；第3c圖為Calibre-LVS軟體的指令檔(command file)。指令檔用以提供相關佈局資料，其中包括佈局圖中各種元件或導線的描述資料。如第3c圖所示，為在LVS檢查中考慮金屬導線電阻值，該指令檔包括電阻及金屬導線的模型名稱1(model name)及其特徵值2，其中特徵值2在此為電阻係數。如第3a圖所示，佈局圖將金屬導線的電阻值考量在內，因此簡化後會獲得相當於電阻值為5Ω的電阻poly 1、電阻值0.05Ω的金屬meta1、電阻值為8Ω的電阻poly1串聯的構造。然而在第3b圖的線路圖簡化當中，因線路圖本身為理想的情況，因此電阻poly1之間不會有金屬導線meta1的電阻存在。經簡化後，會獲得電阻值相當於13Ω的電阻poly1的結構。如第4圖所示，佈局圖網表中有2個電阻poly1及1個金屬meta1，而線路圖網表則僅有1個電阻poly1，兩者的模型名稱及數量無法匹配，因此也無法計算出兩者之間的特性誤差，該佈局圖沒有通過LVS檢查。此時研發工程師必須重新設計線路圖，並將金屬的電阻規劃於其中。

因此傳統的LVS檢查用於考量金屬電阻在內的電路設計上，研發工程師必須修改線路圖才能與佈局圖做出特性誤差的分析，尤其在金屬導線多且複雜時此傳統的LVS檢查會造成研發工程師極大的負擔，以及生產的時間延長。

本發明係提供一種佈局與線路圖的對比檢查方法，包括：提供一佈局資料，上述佈局資料包括至少一元件及可用以連接上述元件的導線的描述資料；修改上述佈局資料中之上述導線的描述資料，使其與上述元件的描述資料具有相同屬性；依據該修改後之佈局資料執行LVS檢查。

上述之佈局與線路圖的對比檢查方法中，執行上述LVS檢查係使用LVS檢驗工具，上述佈局資料係為相應於上述LVS檢驗工具的指令檔。

上述之佈局與線路圖的對比檢查方法中，該描述資料包括該些元件及導線的電阻係數。

上述之佈局與線路圖的對比檢查方法中，更包括依據該導線之電阻係數以計算電阻值。

上述之佈局與線路圖的對比檢查方法中，上述LVS檢驗工具係為Calibre-LVS軟體工具。

本發明的另一個觀點係提供一種佈局與線路圖的對比檢查方法，包括修改LVS檢查軟體的指令檔中的導線的模型名稱，使得上述導線的屬性與其鄰接的元件屬性相同。

根據本發明的佈局與線路圖的對比檢查方法，能夠算出金屬導線的阻值對迦碼電阻區所造成影響，同時研發工程師也不需要花費多餘心力重新設計佈局圖。

第5圖為本發明一實施例之考量導線電阻值的的LVS檢查的流程示意圖及Calibre-LVS軟體的指令檔。第6圖為第5圖中中本發明實施例的LVS檢查所產生的網表之比較報告。本發明實施例中係以Calibre-LVS軟體為範例說明，但並不以此為限，本發明所屬領域中具有通常知識者皆可參照本發明實施例與相關軟體而據以實施。

第5a圖為佈局圖經過LVS檢查的簡化過程；第5b圖為線路圖經過LVS檢查的簡化過程；第5c圖為Calibre-LVS軟體的指令檔(command file)。如第5a圖所示，本發明實施例中係以電阻poly1及導線meta1的佈局圖為例，其中5Ω的電阻poly1藉由導線meta1連接電阻值為8Ω的電阻poly1。參照第5c圖，Calibre-LVS軟體的指令檔提供相關的佈局資料，其中包括佈局圖中各種元件或導線的描述資料，於本實施例中的指令檔提供電阻元件poly1及導線meta1的描述資料。接著請參照第5a圖及第5c圖，本發明實施例的LVS檢查方法是將導線的模型名稱3由meta1修改為poly1，使其屬性與電阻poly1相同，而導線的電阻係數4仍採晶圓廠所提供的數值，用以計算出導線的電阻。換句話說，本發明實施例係修改上述佈局資料中之導線的描述資料，使其與電阻元件的描述資料具有相同屬性，因此之後在執行LVS檢查時，導線與電阻元件被視為相同元件串聯，但依然是依據該導線之電阻係數以計算電阻值。如此一來，佈局圖的簡化過程會如第5a圖所示，因金屬的屬性與電阻的屬性同為poly1(可串聯簡化)，所以簡化後可獲得一個電阻值為13.05Ω的電阻poly1的構造。簡言之，本發明實施例所提出佈局與線路圖的對比檢查方法，係修改LVS檢查軟體的指令檔中的導線的模型名稱，使得上述導線的屬性與其鄰接的元件屬性相同，以利LVS檢查軟體執行比對。

如第6圖所示，LVS檢查報告中佈局圖的網表與線路圖的網表皆表示出一個電阻poly1，兩者的模型名稱及數量匹配。此時即可計算出兩者的特性誤差，佈局圖實際的有效電阻與線路圖理想的電阻誤差為0.38%。藉此，不但能夠算出金屬導線的阻值對迦碼電阻區所造成影響，同時研發工程師也不需重新設計佈局圖。佈局工程師可根據特性誤差是否在可容忍的範圍內，而決定是否修正佈局圖。

以上說明僅為一實施例，藉由本發明實施例所述的LVS檢查方法，可以有效解決先前技術在處理導線多且複雜的電路時，如迦碼電阻器，所造成的研發工程師負擔並降低生產時間。本發明並沒有限定於上述電路架構或LVS檢查軟體，本發明的範圍將由申請專利範圍來界定。

poly1．．．電阻

meta1．．．金屬

1．．．模型名稱

2．．．特徵值(電阻係數)

3．．．金屬的模型名稱

4．．．金屬的特徵值(電阻係數)

第1a圖為佈局圖經過LVS檢查的簡化過程。

第1b圖為線路圖經過LVS檢查的簡化過程。

第2圖為第1圖中的傳統LVS檢查所產生的網表之比較報告。

第3a圖為佈局圖經過LVS檢查的簡化過程。

第3b圖為線路圖經過LVS檢查的簡化過程。

第3c圖為Calibre-LVS軟體的指令檔。

第4圖為第3圖中的傳統LVS檢查所產生的網表之比較報告。

第5a圖為佈局圖經過LVS檢查的簡化過程。

第5b圖為線路圖經過LVS檢查的簡化過程。

第5c圖為Calibre-LVS軟體的指令檔。

第6圖為第5圖中本發明實施例的LVS檢查所產生的網表之比較報告。

3．．．金屬的模型名稱

4．．．金屬的特徵值(電阻係數)

Claims (6)

1. 一種佈局與線路圖的對比(Layout vs. Schematic,LVS)檢查方法，包括：提供一佈局資料，上述佈局資料包括至少一元件及可用以連接上述元件的導線的描述資料；修改上述佈局資料中之上述導線的描述資料，使其與上述元件的描述資料具有相同屬性；依據該修改後之佈局資料執行LVS檢查。
2. 如申請專利範圍第1項所述之佈局與線路圖的對比檢查方法，其中執行上述LVS檢查係使用LVS檢驗工具，上述佈局資料係為相應於上述LVS檢驗工具的指令檔。
3. 如申請專利範圍第1項所述之佈局與線路圖的對比檢查方法，其中該描述資料包括該些元件及導線的電阻係數。
4. 如申請專利範圍第3項所述之佈局與線路圖的對比檢查方法，更包括：依據該導線之電阻係數以計算電阻值。
5. 如申請專利範圍第2項所述之佈局與線路圖的對比檢查方法，其中上述LVS檢驗工具係為Calibre-LVS軟體工具。
6. 一種佈局與線路圖的對比檢查方法，包括：修改LVS檢查軟體的指令檔中的導線的模型名稱，使得上述導線的屬性與其鄰接的元件屬性相同。