TWI457463B - 核殼型金屬導電粒子之製作方法及其結構 - Google Patents
核殼型金屬導電粒子之製作方法及其結構 Download PDFInfo
- Publication number
- TWI457463B TWI457463B TW097141007A TW97141007A TWI457463B TW I457463 B TWI457463 B TW I457463B TW 097141007 A TW097141007 A TW 097141007A TW 97141007 A TW97141007 A TW 97141007A TW I457463 B TWI457463 B TW I457463B
- Authority
- TW
- Taiwan
- Prior art keywords
- silver
- core
- metal conductive
- type metal
- shell type
- Prior art date
Links
Landscapes
- Non-Insulated Conductors (AREA)
- Powder Metallurgy (AREA)
- Chemically Coating (AREA)
Description
本發明係有關於一種導電粒子之製作方法及其結構,特別係有關於一種核殼型金屬導電粒子之製作方法及其結構。
一般封裝晶片與電路板之間大都是透過錫球或錫凸塊進行電性連接,其封裝晶片上必須先形成錫凸塊或錫球,再結合於電路板,然而,習知封裝晶片上形成錫凸塊或錫球之製程(如電鍍、無電鍍製程)相當繁複,其製作成本相對較高,此外,習知錫球之尺寸較大,並無法應用於高密度/細間距之封裝產品的電性連接。
有鑑於上述習知缺失,本發明之主要目的係在於提供一種核殼型金屬導電粒子之製作方法及其結構,其製作方法包含提供複數個銅粒子;去除該些銅粒子之表面氧化物;將該些銅粒子置於一含銀酸性溶液中,進行一銀銅反應,以使該些銅粒子表面形成一銀包覆層,各該銀包覆層係具有複數個覆蓋該銅粒子表面之銀島,且各該銀島之間係具有一顯露該銅粒子表面之空間;以及將具有該些銀包覆層之該些銅粒子置於一含錫酸性溶液中,進行一錫銅置換反應,以使各該銀包覆層上形成一錫包覆層,即形成複數個核殼型金屬導電粒子,其中各該錫包覆層係覆蓋各該銀包覆層之該些銀島且填充於該些空間,本發明係可透過
控制製程參數調整該些核殼型金屬導電粒子之尺寸,且所製成之該些核殼型金屬導電粒子之尺寸可僅有數微米,因此,可取代習知錫球應用於高密度/細間距之封裝產品的電性連接,此外,本發明之該銀包覆層係可增加該錫包覆層與該銅粒子之接合強度及降低錫銅介面金屬化合物的形成,另外,在製程方面,本發明之製作方法具有製程簡單及高量產性等優點,其功效上可大幅降低製作成本。
本發明之另一目的係在於提供一種核殼型金屬導電粒子結構,其包含一銅粒子、一形成於該銅粒子表面之銀包覆層以及一形成於該銀包覆層上之錫包覆層,該銀包覆層係具有複數個覆蓋該銅粒子表面之銀島,且各該銀島之間係具有一顯露該銅粒子表面之空間,該錫包覆層係覆蓋該銀包覆層之該些銀島且填充於該些空間。
請參閱第1及2A至2F圖,其係本發明之一較佳實施例,一種核殼型金屬導電粒子之製作方法,其步驟係詳述如下:首先,請參閱第1圖之步驟(a)及第2A圖,提供複數個銅粒子11,在本實施例中,該些銅粒子11係置於一槽體90內,且該些銅粒子11之平均粒徑係可介於1微米至100微米之間;接著,請參閱第1圖之步驟(b)及第2B圖,去除該些銅粒子11之表面氧化物,在本實施例中,其係將一酸性溶液80倒入該槽體90內,以利用該酸性溶液80微蝕該些銅粒子11之表面,進而去除表面氧化物,在本實施例中,控制微蝕的時間即可控制該些銅粒子11
之粒徑,且微蝕的時間越長該些銅粒子11的粒徑就越小,較佳地,去除表面氧化物後之該些銅粒子11的粒徑係介於0.1微米至10微米之間;之後,請參閱第1圖之步驟(c)及第2C圖,在去除該些銅粒子11之表面氧化物後,另包含對該些銅粒子11進行一清洗步驟,其係先清除該酸性溶液80,再以一去離子水70清洗該些銅粒子11,以去除殘留酸性溶液;接著,請參閱第1圖之步驟(d)及第2D圖,將該些銅粒子11置於一含銀酸性溶液20中,進行一銀銅反應,在本實施例中,其係將該含銀酸性溶液20倒入該槽體90內,以使該含銀酸性溶液20與該些銅粒子11混合,並進行該銀銅反應,較佳地,該含銀酸性溶液20係為硝酸銀溶液(AgNO3
),此外,在本實施例中,該銀銅反應係會使該些銅粒子11表面形成一銀包覆層12,且藉由控制該銀銅反應時間,可使得各該銀包覆層12具有複數個覆蓋該銅粒子11表面之銀島12a,且各該銀島12a之間係具有一顯露該銅粒子11表面之空間12b,在本實施例中,該些銀島12a之厚度係介於1奈米至50奈米之間,且該些銀島12a係呈不規則排列,又,較佳地,該些空間12b係相互連通;之後,請參閱第1圖之步驟(e)及第2E圖,在形成該些銀包覆層12後,另包含對具有該些銀包覆層12之該些銅粒子11進行一清洗步驟,其係先清除該含銀酸性溶液20,再以一去離子水70清洗該些銅粒子11;接著,請參閱第1圖之步驟(f)及第2F圖,將具有該些銀包覆層12之該些銅粒子11置於一含錫酸性溶液30
中,進行一錫銅置換反應,在本實施例中,其係將該含錫酸性溶液30倒入該槽體90內,以使該含錫酸性溶液30與該些銅粒子11混合,並進行該錫銅置換反應,較佳地,該含錫酸性溶液30係為硫酸亞錫溶液(SnSO4
),且該含錫酸性溶液30之溫度係介於60℃至80℃之間,此外,在本實施例中,當該錫銅置換反應使各該銀包覆層12上形成一錫包覆層13時,即形成複數個核殼型金屬導電粒子10,其中各該錫包覆層13係會覆蓋各該銀包覆層12之該些銀島12a且填充於該些空間12b,較佳地,該些錫包覆層13之厚度係介於0.01微米至2微米之間,另外,請參閱第1圖之步驟(g),在形成該些核殼型金屬導電粒子10後,另包含對該些核殼型金屬導電粒子10進行一清洗步驟,其係先清除該含錫酸性溶液30,再以去離子水清洗該些核殼型金屬導電粒子10,又,請參閱第1圖之步驟(h),在完成該清洗步驟後,另包含對該些核殼型金屬導電粒子10進行一乾燥步驟,以去除殘留水分,請參閱第3圖,其係為該些核殼型金屬導電粒子10乾燥後之電子顯微鏡照片圖。
請再參閱第2F圖,依據本發明之製作方法所製成之該核殼型金屬導電粒子結構10係具有一銅粒子11、一形成於該銅粒子11表面之銀包覆層12以及一形成於該銀包覆層12上之錫包覆層13,在本實施例中,該銅粒子11之粒徑係介於0.1微米至10微米之間,該銀包覆層12係具有複數個覆蓋該銅粒子11表面之銀島12a,且各該銀島
12a之間係具有一顯露該銅粒子11表面之空間12b,在本實施例中,該些銀島12a之厚度係介於1奈米至50奈米之間,且該些銀島12a係呈不規則排列,又,較佳地,該些空間12b係相互連通,此外,該錫包覆層13係覆蓋該銀包覆層12之該些銀島12a且填充於該些空間12b,較佳地,該錫包覆層13之厚度係介於0.01微米至2微米之間,本發明所製成之該些核殼型金屬導電粒子10之尺寸係介於0.1微米至12微米之間,且可透過控制製程參數(如微蝕的時間、銀銅反應時間及錫銅置換反應時間)使該些核殼型金屬導電粒子10之尺寸僅有數微米,因此,可取代習知錫球應用於高密度/細間距之封裝產品的電性連接,此外,本發明之該銀包覆層12係可增加該錫包覆層13與該銅粒子11之接合強度及降低錫銅介面金屬化合物的形成,另外,在製程方面,本發明之製作方法具有製程簡單及高量產性等優點,其功效上可大幅降低製作成本。
本發明之保護範圍當視後附之申請專利範圍所界定者為準,任何熟知此項技藝者,在不脫離本發明之精神和範圍內所作之任何變化與修改,均屬於本發明之保護範圍。
10‧‧‧核殼型金屬導電粒子
11‧‧‧銅粒子
12‧‧‧銀包覆層
13‧‧‧錫包覆層
20‧‧‧含銀酸性溶液
30‧‧‧含錫酸性溶液
70‧‧‧去離子水
80‧‧‧酸性溶液
90‧‧‧槽體
(a)‧‧‧提供複數個銅粒子
(b)‧‧‧去除該些銅粒子之表面氧化物
(c)‧‧‧對該些銅粒子進行一清洗步驟
(d)‧‧‧將該些銅粒子置於一含銀酸性溶液中,進行一銀銅反應,以使該些銅粒子表面形成一銀包覆層,各該銀包覆層係具有複數個覆蓋該銅粒子表面之銀島,且各該銀島之間係具有一顯露該銅粒子表面之空間
(e)‧‧‧對具有該些銀包覆層之該些銅粒子進行一清洗步驟
(f)‧‧‧將具有該些銀包覆層之該些銅粒子置於一含錫酸性溶液中,進行一錫銅置換反應,以使各該銀包覆層上形成一錫包覆層,即形成複數個核殼型金屬導電粒子,其中各該錫包覆層係覆蓋各該銀包覆層之該些銀島且填充於該些空間
(g)‧‧‧對該些核殼型金屬導電粒子進行一清洗步驟
(h)‧‧‧對該些核殼型金屬導電粒子進行一乾燥步驟
第1圖:依據本發明之一較佳實施例,一種核殼型金屬導電粒子之製作方法流程圖。
第2A至2F圖:依據本發明之一較佳實施例,該核殼型金屬導電粒子之製作方法示意圖。
第3圖:依據本發明之一較佳實施例,核殼型金屬導電粒子之電子顯微鏡照片圖。
(a)‧‧‧提供複數個銅粒子
(b)‧‧‧去除該些銅粒子之表面氧化物
(c)‧‧‧對該些銅粒子進行一清洗步驟
(d)‧‧‧將該些銅粒子置於一含銀酸性溶液中,進行一銀銅反應,以使該些銅粒子表面形成一銀包覆層,各該銀包覆層係具有複數個覆蓋該銅粒子表面之銀島,且各該銀島之間係具有一顯露該銅粒子表面之空間
(e)‧‧‧對具有該些銀包覆層之該些銅粒子進行一清洗步驟
(f)‧‧‧將具有該些銀包覆層之該些銅粒子置於一含錫酸性溶液中,進行一錫銅置換反應,以使各該銀包覆層上形成一錫包覆層,即形成複數個核殼型金屬導電粒子,其中各該錫包覆層係覆蓋各該銀包覆層之該些銀島且填充於該些空間
(g)‧‧‧對該些核殼型金屬導電粒子進行一清洗步驟
(h)‧‧‧對該些核殼型金屬導電粒子進行一乾燥步驟
Claims (21)
- 一種核殼型金屬導電粒子之製作方法,其包含:提供複數個銅粒子;去除該些銅粒子之表面氧化物;將該些銅粒子置於一含銀酸性溶液中,進行一銀銅反應,以使該些銅粒子表面形成一銀包覆層,各該銀包覆層係具有複數個覆蓋該銅粒子表面之銀島,且各該銀島之間係具有一顯露該銅粒子表面之空間;以及將具有該些銀包覆層之該些銅粒子置於一含錫酸性溶液中,進行一錫銅置換反應,以使各該銀包覆層及該些空間所顯露的該銅粒子表面上形成一錫包覆層,即形成複數個核殼型金屬導電粒子,其中各該錫包覆層係覆蓋並接觸各該銀包覆層之該些空間所顯露的該銅粒子表面及各該銀包覆層之該些銀島,且該錫包覆層填充於該些空間。
- 如申請專利範圍第1項所述之核殼型金屬導電粒子之製作方法,在去除該些銅粒子之表面氧化物之步驟中,係包含利用一酸性溶液微蝕該些銅粒子表面,以去除表面氧化物。
- 如申請專利範圍第1項所述之核殼型金屬導電粒子之製作方法,在去除該些銅粒子之表面氧化物後,另包含對該些銅粒子進行一清洗步驟,以去除該酸性溶液。
- 如申請專利範圍第1項所述之核殼型金屬導電粒子之 製作方法,其中該含銀酸性溶液係為硝酸銀溶液(AgNO3 )。
- 如申請專利範圍第1項所述之核殼型金屬導電粒子之製作方法,其中各該銀包覆層之該些銀島之厚度係介於1奈米至50奈米之間。
- 如申請專利範圍第1項所述之核殼型金屬導電粒子之製作方法,其中各該銀包覆層之該些銀島係呈不規則排列。
- 如申請專利範圍第1項所述之核殼型金屬導電粒子之製作方法,其中各該銀包覆層之該些空間係相互連通。
- 如申請專利範圍第1項所述之核殼型金屬導電粒子之製作方法,其另包含對具有該些銀包覆層之該些銅粒子進行一清洗步驟,以清除該含銀酸性溶液。
- 如申請專利範圍第1項所述之核殼型金屬導電粒子之製作方法,其中該含錫酸性溶液係為硫酸亞錫溶液(SnSO4 )。
- 如申請專利範圍第1項所述之核殼型金屬導電粒子之製作方法,在形成該些核殼型金屬導電粒子後,另包含對該些核殼型金屬導電粒子進行一清洗步驟,以清除該含錫酸性溶液。
- 如申請專利範圍第10項所述之核殼型金屬導電粒子之製作方法,在完成該清洗步驟後,另包含對該些核殼型金屬導電粒子進行一乾燥步驟,以去除水分。
- 如申請專利範圍第1項所述之核殼型金屬導電粒子之製作方法,其中該含錫酸性溶液之溫度係介於60℃至80℃之間。
- 如申請專利範圍第1項所述之核殼型金屬導電粒子之製作方法,其中該些銅粒子之平均粒徑係介於1微米至100微米之間。
- 如申請專利範圍第1項所述之核殼型金屬導電粒子之製作方法,其中去除表面氧化物後之該些銅粒子的粒徑係介於0.1微米至10微米之間。
- 如申請專利範圍第1項所述之核殼型金屬導電粒子之製作方法,其中各該錫包覆層之厚度係介於0.01微米至2微米之間。
- 一種核殼型金屬導電粒子結構,其包含:一銅粒子;一銀包覆層,係形成於該銅粒子表面,其具有複數個覆蓋該銅粒子表面之銀島,且各該銀島之間係具有一顯露該銅粒子表面之空間;以及一錫包覆層,係形成於該銀包覆層及該些空間所顯露的該銅粒子表面上,該錫包覆層係覆蓋並接觸該些空間所顯露的該銅粒子表面該銀包覆層之該些銀島,且該錫包覆層填充於該些空間。
- 如申請專利範圍第16項所述之核殼型金屬導電粒子結構,其中該銅粒子之粒徑係介於0.1微米至10微米之間。
- 如申請專利範圍第16項所述之核殼型金屬導電粒子結構,其中該銀包覆層之該些銀島之厚度係介於1奈米至50奈米之間。
- 如申請專利範圍第16項所述之核殼型金屬導電粒子結構,其中該銀包覆層之該些銀島係呈不規則排列。
- 如申請專利範圍第16項所述之核殼型金屬導電粒子結構,其中該銀包覆層之該些空間係相互連通。
- 如申請專利範圍第16項所述之核殼型金屬導電粒子結構,其中該錫包覆層之厚度係介於0.01微米至2微米之間。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW097141007A TWI457463B (zh) | 2008-10-24 | 2008-10-24 | 核殼型金屬導電粒子之製作方法及其結構 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW097141007A TWI457463B (zh) | 2008-10-24 | 2008-10-24 | 核殼型金屬導電粒子之製作方法及其結構 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201016888A TW201016888A (en) | 2010-05-01 |
TWI457463B true TWI457463B (zh) | 2014-10-21 |
Family
ID=44830571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097141007A TWI457463B (zh) | 2008-10-24 | 2008-10-24 | 核殼型金屬導電粒子之製作方法及其結構 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI457463B (zh) |
-
2008
- 2008-10-24 TW TW097141007A patent/TWI457463B/zh active
Non-Patent Citations (1)
Title |
---|
Xinrui Xu et al.,"Electroless silver coating on fine copper powder and its effects on oxidation resistance", Materials Letters, 57, 2003, 3987–3991 Li-Yin Hsiao et al., "Synthesis and application of novel lead-free solders derived from Sn-based nanopowders", 7thInternational Conference on Electronics Packaging Technology, 2006 * |
Also Published As
Publication number | Publication date |
---|---|
TW201016888A (en) | 2010-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6375121B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
TWI363357B (en) | Method for manufacturing composite metal conductive particules | |
JP6324876B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
CN101826496B (zh) | 印刷线路板及其制造方法 | |
US9313904B2 (en) | Wiring board and method of manufacturing wiring board | |
US9070616B2 (en) | Method of fabricating packaging substrate | |
US9681546B2 (en) | Wiring substrate and semiconductor device | |
JP2012146793A (ja) | 配線基板及びその製造方法 | |
US20130008706A1 (en) | Coreless packaging substrate and method of fabricating the same | |
JP2017108019A (ja) | 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法 | |
TWI301740B (en) | Method for fabricating circuit board with electrically connected structure | |
JP2011129903A (ja) | プリント配線板及びプリント配線板の製造方法 | |
CN102239753A (zh) | 多层印刷线路板和多层印刷线路板的制造方法 | |
US20140097009A1 (en) | Wiring substrate | |
TWI446508B (zh) | 無核心式封裝基板及其製法 | |
US7956472B2 (en) | Packaging substrate having electrical connection structure and method for fabricating the same | |
KR102423021B1 (ko) | 구리-구리 플립칩 인터커넥션 형성 방법 및 이에 의해 형성된 구리-구리 플립칩 인터커넥션부 | |
TW201123326A (en) | Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same | |
TW201029130A (en) | Method for manufacturing coreless package substrate | |
JP6368635B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
TWI405314B (zh) | 具有無墊式導電跡線之封裝用基板 | |
TWI457463B (zh) | 核殼型金屬導電粒子之製作方法及其結構 | |
TWI382479B (zh) | 銅-錫核殼型導電粒子之製作方法及其結構 | |
TWI228785B (en) | Substrate, wiring board, substrate for semiconductor package, semiconductor device, semiconductor package and its manufacturing method | |
TWI566330B (zh) | 電子封裝結構之製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent |