TWI455485B - 由數位電路與類比電路所共用之輸入輸出單元 - Google Patents

由數位電路與類比電路所共用之輸入輸出單元 Download PDF

Info

Publication number
TWI455485B
TWI455485B TW101105793A TW101105793A TWI455485B TW I455485 B TWI455485 B TW I455485B TW 101105793 A TW101105793 A TW 101105793A TW 101105793 A TW101105793 A TW 101105793A TW I455485 B TWI455485 B TW I455485B
Authority
TW
Taiwan
Prior art keywords
input
circuit
output unit
coupled
transistor
Prior art date
Application number
TW101105793A
Other languages
English (en)
Other versions
TW201336234A (zh
Inventor
Chao Yen Huang
Original Assignee
Global Unichip Corp
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Global Unichip Corp, Taiwan Semiconductor Mfg filed Critical Global Unichip Corp
Priority to TW101105793A priority Critical patent/TWI455485B/zh
Priority to CN2012102136100A priority patent/CN103297029A/zh
Publication of TW201336234A publication Critical patent/TW201336234A/zh
Application granted granted Critical
Publication of TWI455485B publication Critical patent/TWI455485B/zh

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Description

由數位電路與類比電路所共用之輸入輸出單元
本發明係有關於輸入輸出單元的設計，尤指一種由一數位電路與一類比電路所共用之輸入輸出單元。
在傳統的數位電路設計中，由於類比電路與數位電路的連接墊(pad)分別有自己電源、接地路徑、靜電防護電路(electrostatic discharge，ESD)以及連接墊(pad)，所以無論是在晶片的大小、封裝的繞線以及針腳的數量上都受到很大的影響，也因此造成晶片的製作成本以及封裝成本的增加。
舉例來說，相較於其他電路元件，由於連接墊在晶片中佔有相對大的面積，因此在電路設計中使用越多的連接墊，就會佔用越大的晶片面積，換句話說，真正可以用來實作電路的晶片面積也隨之減少。
因此，有需要一種數位電路與類比電路共用連接墊的輸入輸出單元的設計，以降低晶片的製作成本與封裝成本。
依據本發明之實施例，其提出一種由數位電路與類比電路所共用之輸入輸出單元，以解決上述之問題。
依據本發明之實施例，其揭示一種由一數位電路與一類比電路所共用之輸入輸出單元。該輸入輸出單元包含一控制電路以及一輸入輸出連接墊。該控制電路用來控制該輸入輸出單元在一第一操作模式與一第二操作模式之間進行切換。該輸入輸出連接墊耦接於該數位電路與該類比電路，當該輸入輸出單元操作於該第一操作模式下時，作為該數位電路之輸入輸出端使用，以及當該輸入輸出單元操作於該第二操作模式下時，作為該類比電路之輸入輸出端使用。
透過連接墊的共用，本發明可大幅減少晶片面積，並降低繞線與針腳的數量，進而有效地減少晶片生產與封裝的成本。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同樣的元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或透過其他裝置或連接手段間接地電氣連接至該第二裝置。
請參考第1圖，第1圖為本發明由一數位電路與一類比電路所共用之輸入輸出單元之一實施例的示意圖。輸入輸出單元100包含有(但不侷限於)一控制電路110、一連接墊120以及一靜電防護(electrostatic discharge，ESD)電路130。連接墊120耦接於數位電路140與類比電路150。控制電路110透過一控制訊號DEN以及一控制訊號AEN來控制輸入輸出單元100在一第一操作模式與一第二操作模式之間進行切換，其中控制訊號DEN用來控制數位電路140是否致能，以及控制訊號AEN用來控制類比電路150是否致能。舉例來說，當控制訊號DEN開啟數位電路140且控制訊號AEN關閉類比電路150時，輸入輸出單元100運作在第一操作模式下，此時，數位電路140會致能，且類比電路150不致能。另一方面，當控制訊號DEN關閉數位電路140且控制訊號AEN開啟類比電路150時，輸入輸出單元100運作在第二操作模式下，此時，數位電路140不致能，且類比電路150會致能。也就是說，當輸入輸出單元100操作於第一操作模式下時，連接墊120用來作為數位電路140之輸入/輸出端來使用，以及當輸入輸出單元100操作於該第二操作模式下時，連接墊120則是用來作為類比電路150之輸入/輸出端來使用。
另外，靜電防護電路130用來對數位電路140以及類比電路150進行充電/放電的操作，以提供靜電防護。靜電防護電路130包含有一第一二極體D1 以及一第二二極體D2 。第一二極體D1 與第二二極體D2 皆分別具有一陽極A與一陰極K。第一二極體D1 之陰極K耦接於一第一參考電壓(例如，供應電壓VDD)，且第一二極體D1 之陽極A耦接於輸入輸出連接墊120。第二二極體D2 之陰極K耦接於二極體D1 之陽極A，且第二二極體D2 之陽極A耦接於一第二參考電壓(例如，接地電壓GND)。請注意，靜電防護電路130在實作上需符合靜電防護標準的規範，使得數位電路140以及類比電路150中的靜電荷可透過靜電防護電路130充電/放電的操作來得到消除。
舉例來說，請參考第2圖，第2圖為第1圖所示之數位電路140之一實施例的示意圖。數位電路240可用以實現第1圖中的數位電路140，並包含有一邏輯單元242、一接收單元244以及一緩衝單元246，其中緩衝單元246耦接於邏輯單元242以及接收單元244。邏輯單元242具有一控制端，用來接收一控制訊號OEN，並據以控制邏輯單元242是否致能。接收單元244具有一控制端，用來接收一控制訊號IE，並據以控制接收單元244是否致能。當控制訊號OEN開啟邏輯單元242，且控制訊號IE關閉接收單元244時，此時數位電路240操作在輸出模式。當控制訊號OEN關閉邏輯單元242，控制訊號IE開啟接收單元244時，此時數位電路240操作在輸入模式。數位電路240透過緩衝單元246耦接於連接墊120，用來暫存透過邏輯單元242輸出的訊號，也就是說，控制訊號DEN可透過結合控制訊號OEN與控制訊號IE來實現，舉例來說，如果控制訊號OEN與控制訊號IE皆關閉相對應的邏輯單元242與接收單元244時，控制訊號DEN關閉數位電路240，此時，數位電路240不致能；另一方面，如果控制訊號OEN與控制訊號IE中有一個訊號處於開啟的狀態時，則控制訊號DEN開啟數位電路240，此時，數位電路240會致能。然而，上述僅作為範例說明之用，本發明實際上並不以此為限。
在本實施例中，緩衝單元246包含有(但不侷限於)一第一電晶體M1 以及一第二電晶體M2 。第一電晶體M1 以及第二電晶體M2 皆分別具有一控制端C、一第一連接端N1以及一第二連接端N2。第一電晶體M1 之控制端C用以接收來自邏輯單元242之一數位輸出訊號D_OUT，第一電晶體M1 之第一連接端N1耦接至第一參考電壓VDD，以及第一電晶體M1 之第二連接端N2耦接至連接墊120。第二電晶體M2 之控制端C耦接至第一電晶體M1 之控制端C，第二電晶體M2 之第一連接端N1耦接至連接墊120，以及第二電晶體M2 之第二連接端N1耦接至第二參考電壓GND。請注意，由於數位電路240已受到靜電防護電路130的保護，緩衝單元246不一定需要符合靜電防護標準的規範，此外，在本實施例中，電晶體M1 與電晶體M2 均為金氧半場效電晶體。然而，上述僅作為範例說明之用，本發明實際上並不以此為限。
請參考第3圖，第3圖為本發明輸入輸出單元之一第一操作範例的示意圖。在第3圖中，控制訊號AEN會處於開啟狀態，而控制訊號OEN與控制訊號IE皆處於關閉狀態，此時，輸入輸出單元100操作於該第二操作模式下，且數位電路240不致能，因此，連接墊120用來作為類比電路150之輸入輸出端來使用，且類比電路150中的靜電荷可透過靜電防護電路130充電/放電的操作來得到消除。
請參考第4圖，第4圖為本發明輸入輸出單元之一第二操作範例的示意圖。在第4圖中，控制訊號OEN處於開啟狀態，而控制訊號AEN與控制訊號IE皆處於關閉狀態，此時，輸入輸出單元100操作於該第一操作模式下，且數位電路240致能且操作在輸出模式之下，因此，連接墊120用來作為數位電路240之輸入輸出端來使用，且數位電路240中的靜電荷可透過靜電防護電路130充電/放電的操作來得到消除。
請參考第5圖，第5圖為本發明輸入輸出單元之一第三操作範例的示意圖。在第5圖中，控制訊號IE處於開啟狀態，控制訊號DEN處於開啟狀態，而控制訊號AEN與控制訊號OEN皆處於關閉狀態，此時，輸入輸出單元100操作於該第一操作模式下，且數位電路240致能且操作在輸入模式之下，因此，連接墊120用來作為數位電路240之輸入輸出端來使用，且數位電路240中的靜電荷可透過靜電防護電路130充電/放電的操作來得到消除。
綜上所述，本發明輸入輸出單元的連接墊設計可使得一類比電路與一數位電路共用連接墊，進而大幅減少晶片面積，且降低繞線與針腳的數量，因此可以有效地減少晶片生產與封裝的成本。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100．．．輸入輸出單元
110．．．控制電路
120．．．連接墊
130．．．靜電防護電路
140、240．．．數位電路
150．．．類比電路
242．．．邏輯單元
244．．．接收單元
246．．．緩衝單元
第1圖為本發明由一數位電路與一類比電路所共用之輸入輸出單元之一實施例的示意圖。
第2圖為第1圖所示之數位電路之一實施例的示意圖。
第3圖為本發明輸入輸出單元之一第一操作範例的示意圖。
第4圖為本發明輸入輸出單元之一第二操作範例的示意圖。
第5圖為本發明輸入輸出單元之一第三操作範例的示意圖。
100．．．輸入輸出單元
110．．．控制電路
120．．．連接墊
130．．．靜電防護電路
140．．．數位電路
150．．．類比電路

Claims (7)

  1. 一種由一數位電路與一類比電路所共用之輸入輸出單元，包含有：一控制電路，用來控制該輸入輸出單元在一第一操作模式與一第二操作模式之間進行切換；以及一輸入輸出連接墊，耦接於該數位電路與該類比電路，用來於該輸入輸出單元操作於該第一操作模式下時，作為該數位電路之輸入輸出端使用，以及於該輸入輸出單元操作於該第二操作模式下時，作為該類比電路之輸入輸出端使用。
  2. 如申請專利範圍第1項所述之輸入輸出單元，其中當該輸入輸出單元操作在該第一操作模式時，該數位電路會致能，且該類比電路不致能。
  3. 如申請專利範圍第1項所述之輸入輸出單元，其中當該輸入輸出單元操作在該第二操作模式時，該數位電路不致能，且該類比電路會致能。
  4. 如申請專利範圍第1項所述之輸入輸出單元，另包含有：一靜電防護(electrostatic discharge，ESD)電路，用來對該數位電路以及該類比電路提供靜電防護。
  5. 如申請專利範圍第4項所述之輸入輸出單元，其中該靜電防護電路包含有：一第一二極體，具有一陽極與一陰極，該第一二極體之陰極耦接於一第一參考電壓且該第一二極體之陽極耦接於該輸入輸出連接墊；以及一第二二極體，具有一陽極與一陰極，該第二二極體之陰極耦接於該第一二極體之陽極且該第二二極體之陽極耦接於一第二參考電壓。
  6. 如申請專利範圍第4項所述之輸入輸出單元，其中該數位電路包含有一緩衝電路，其包含：一第一電晶體，具有一控制端、一第一連接端以及一第二連接端，該第一電晶體之該控制端用以接收一數位輸出訊號，該第一電晶體之該第一連接端耦接至一第一參考電壓，以及該第一電晶體之該第二連接端耦接至該輸入輸出連接墊；以及一第二電晶體，具有一控制端、一第一連接端以及一第二連接端，該第二電晶體之該控制端耦接至該第一電晶體之該控制端，該第二電晶體之該第一連接端耦接至該輸入輸出連接墊，以及該第二電晶體之該第二連接端耦接至一第二參考電壓。
  7. 如申請專利範圍第6項所述之輸入輸出單元，其中該第一、第二電晶體均為金氧半場效電晶體。
TW101105793A 2012-02-22 2012-02-22 由數位電路與類比電路所共用之輸入輸出單元 TWI455485B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101105793A TWI455485B (zh) 2012-02-22 2012-02-22 由數位電路與類比電路所共用之輸入輸出單元
CN2012102136100A CN103297029A (zh) 2012-02-22 2012-06-26 由数字电路与模拟电路所共用的输入输出单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101105793A TWI455485B (zh) 2012-02-22 2012-02-22 由數位電路與類比電路所共用之輸入輸出單元

Publications (2)

Publication Number Publication Date
TW201336234A TW201336234A (zh) 2013-09-01
TWI455485B true TWI455485B (zh) 2014-10-01

Family

ID=49097439

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101105793A TWI455485B (zh) 2012-02-22 2012-02-22 由數位電路與類比電路所共用之輸入輸出單元

Country Status (2)

Country Link
CN (1) CN103297029A (zh)
TW (1) TWI455485B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105515566B (zh) * 2015-12-25 2018-07-24 珠海全志科技股份有限公司 高速数据输入输出接口

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933023A (en) * 1996-09-03 1999-08-03 Xilinx, Inc. FPGA architecture having RAM blocks with programmable word length and width and dedicated address and data lines
US6556500B2 (en) * 1997-03-21 2003-04-29 Altera Corporation Programmable logic array device with random access memory configurable as product terms
US7605618B2 (en) * 2006-01-12 2009-10-20 Qualcomm, Incorporated Digital output driver and input buffer using thin-oxide field effect transistors

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100219497B1 (ko) * 1996-10-30 1999-09-01 윤종용 반도체 장치의 입출력 회로
US6981090B1 (en) * 2000-10-26 2005-12-27 Cypress Semiconductor Corporation Multiple use of microcontroller pad
KR100495667B1 (ko) * 2003-01-13 2005-06-16 삼성전자주식회사 아날로그/디지털 입력 모드를 제공하는 입출력 버퍼
US7683607B2 (en) * 2007-09-25 2010-03-23 Himax Display, Inc. Connection testing apparatus and method and chip using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933023A (en) * 1996-09-03 1999-08-03 Xilinx, Inc. FPGA architecture having RAM blocks with programmable word length and width and dedicated address and data lines
US6556500B2 (en) * 1997-03-21 2003-04-29 Altera Corporation Programmable logic array device with random access memory configurable as product terms
US7605618B2 (en) * 2006-01-12 2009-10-20 Qualcomm, Incorporated Digital output driver and input buffer using thin-oxide field effect transistors

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
Brown, S.; Rose, J., "FPGA and CPLD architectures: a tutorial," Design & Test of Computers, IEEE , vol.13, no.2, pp.42,57, Summer 1996 *
Che-Hao Chuang; Ming-Dou Ker, "Design on mixed-voltage-tolerant I/O interface with novel tracking circuits in a 0.13-μm CMOS technology," Circuits and Systems, 2004. ISCAS '04. Proceedings of the 2004 International Symposium on , vol.2, no., pp.II,577-80 Vol.2, 23-26 May 2004 *
Jian Zhang; Lei Chen; Yanjun Lin; Zhiping Wen; Wenfeng Wang, "Programmable input/output interface circuit with five operation modes," Computer Technology and Development (ICCTD), 2010 2nd International Conference on , vol., no., pp.299,304, 2-4 Nov. 2010 *
Ming-Dou Ker; Chia-Sheng Tsai, "Design of 2.5 V/5 V mixed-voltage CMOS I/O buffer with only thin oxide device and dynamic N-well bias circuit," Circuits and Systems, 2003. ISCAS '03. Proceedings of the 2003 International Symposium on , vol.5, no., pp.V-97,V-100 vol.5, 25-28 May 2003 *
Singh, G.P.; Salem, R.B., "High-voltage-tolerant I/O buffers with low-voltage CMOS process," Solid-State Circuits, IEEE Journal of , vol.34, no.11, pp.1512,1525, Nov 1999 *

Also Published As

Publication number Publication date
CN103297029A (zh) 2013-09-11
TW201336234A (zh) 2013-09-01

Similar Documents

Publication Publication Date Title
JP5612128B2 (ja) Ｒｆｉｃ用の高電圧、高周波数ｅｓｄ保護回路
KR102310121B1 (ko) Esd 보호 기능을 갖는 집적 회로와 이를 포함하는 전자 시스템
US9929139B2 (en) Modular electrostatic discharge (ESD) protection
TW201541782A (zh) 靜電放電保護電路
JP2008177491A (ja) 半導体装置
US20120140366A1 (en) Integrated circuit
US8817437B2 (en) High voltage open-drain electrostatic discharge (ESD) protection device
US9025289B1 (en) Low-cost electrostatic discharge (ESD) protection device for high-voltage open-drain pad
CN107894933B (zh) 支持冷备份应用的cmos输出缓冲电路
US8232553B2 (en) Semiconductor device
TWI455485B (zh) 由數位電路與類比電路所共用之輸入輸出單元
TW201633714A (zh) 輸入輸出緩衝電路
US7545616B2 (en) Circuit for discharging static electricity
US8737029B2 (en) Integrated circuit and integrated circuit package
KR100594142B1 (ko) 분리된 전원 링을 가지는 저전력 반도체 칩과 그 제조 및제어방법
CN101826511A (zh) 静电保护电路
US10367482B2 (en) Schmitt trigger circuit
TWI543504B (zh) 靜電放電防護電路
JP4873504B2 (ja) 半導体集積回路装置
JP3780896B2 (ja) 半導体集積回路装置
TWI382290B (zh) 靜電保護電路
TWI472158B (zh) 起振電路
TWI464858B (zh) 具有合併觸發機制之靜電放電防護電路
JP2012151202A (ja) 半導体集積回路装置
TWI505602B (zh) 用來對電池進行充放電的晶片及用來保護電池免於過度充放電傷害的保護電路