CN103297029A

CN103297029A - 由数字电路与模拟电路所共用的输入输出单元

Info

Publication number: CN103297029A
Application number: CN2012102136100A
Authority: CN
Inventors: 黄朝岩
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd; Global Unichip Corp
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd; Global Unichip Corp
Priority date: 2012-02-22
Filing date: 2012-06-26
Publication date: 2013-09-11
Also published as: TWI455485B; TW201336234A

Abstract

本发明公开了一种由一数字电路与一模拟电路所共用的输入输出单元，包含有一控制电路以及一输入输出连接垫。该控制电路用来控制该输入输出单元在一第一操作模式与一第二操作模式之间进行切换。该输入输出连接垫耦接于该数字电路与该模拟电路，用来于该输入输出单元操作于该第一操作模式下时，作为该数字电路的输入输出端使用，以及于该输入输出单元操作于该第二操作模式下时，作为该模拟电路的输入输出端使用。

Description

由数字电路与模拟电路所共用的输入输出单元

技术领域

本发明有关于输入输出单元的设计，尤指一种由一数字电路与一模拟电路所共用的输入输出单元。

背景技术

在传统的数字电路设计中，由于模拟电路与数字电路的连接垫（pad）分别有自己电源、接地路径、静电防护电路（electrostatic discharge，ESD）以及连接垫（pad），所以无论是在硅片的大小、封装的绕线以及针脚的数量上都受到很大的影响，也因此造成硅片的制作成本以及封装成本的增加。

举例来说，相较于其他电路元件，由于连接垫在硅片中占有相对大的面积，因此在电路设计中使用越多的连接垫，就会占用越大的硅片面积，换句话说，真正可以用来实作电路的硅片面积也随之减少。

因此，有需要一种数字电路与模拟电路共用连接垫的输入输出单元的设计，以降低硅片的制作成本与封装成本。

发明内容

依据本发明的实施例，其提出一种由数字电路与模拟电路所共用的输入输出单元，以解决上述的问题。

依据本发明的实施例，其揭示一种由一数字电路与一模拟电路所共用的输入输出单元。该输入输出单元包含一控制电路以及一输入输出连接垫。该控制电路用来控制该输入输出单元在一第一操作模式与一第二操作模式之间进行切换。该输入输出连接垫耦接于该数字电路与该模拟电路，当该输入输出单元操作于该第一操作模式下时，作为该数字电路的输入输出端使用，以及当该输入输出单元操作于该第二操作模式下时，作为该模拟电路的输入输出端使用。

通过连接垫的共用，本发明可大幅减少硅片面积，并降低绕线与针脚的数量，进而有效地减少硅片生产与封装的成本。

附图说明

图1为本发明由一数字电路与一模拟电路所共用的输入输出单元的一实施例的示意图。

图2为图1所示的数字电路的一实施例的示意图。

图3为本发明输入输出单元的一第一操作范例的示意图。

图4为本发明输入输出单元的一第二操作范例的示意图。

图5为本发明输入输出单元的一第三操作范例的示意图。

其中，附图标记说明如下：

100 输入输出单元

110 控制电路

120 连接垫

130 静电防护电路

140、240 数字电路

150 模拟电路

242 逻辑单元

244 接收单元

246 缓冲单元

具体实施方式

在说明书及之前的权利要求当中使用了某些词汇来指称特定的元件。本领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同样的元件。本说明书及之前的权利要求并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及之前的权利要求当中所提及的「包含」为一开放式之用语，故应解释成「包含但不限定于」。另外，「耦接」一词在此包含任何直接及间接的电连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电连接于该第二装置，或通过其他装置或连接手段间接地电连接至该第二装置。

请参考图1，图1为本发明由一数字电路与一模拟电路所共用的输入输出单元的一实施例的示意图。输入输出单元100包含有（但不局限于）一控制电路110、一连接垫120以及一静电防护（electrostatic discharge，ESD）电路130。连接垫120耦接于数字电路140与模拟电路150。控制电路110通过一控制信号DEN以及一控制信号AEN来控制输入输出单元100在一第一操作模式与一第二操作模式之间进行切换，其中控制信号DEN用来控制数字电路140是否致能，以及控制信号AEN用来控制模拟电路150是否致能。举例来说，当控制信号DEN开启数字电路140且控制信号AEN关闭模拟电路150时，输入输出单元100运作在第一操作模式下，此时，数字电路140会致能，且模拟电路150不致能。另一方面，当控制信号DEN关闭数字电路140且控制信号AEN开启模拟电路150时，输入输出单元100运作在第二操作模式下，此时，数字电路140不致能，且模拟电路150会致能。也就是说，当输入输出单元100操作于第一操作模式下时，连接垫120用来作为数字电路140的输入/输出端来使用，以及当输入输出单元100操作于该第二操作模式下时，连接垫120则是用来作为模拟电路150的输入/输出端来使用。

另外，静电防护电路130用来对数字电路140以及模拟电路150进行充电/放电的操作，以提供静电防护。静电防护电路130包含有一第一二极管D1以及一第二二极管D2。第一二极管D1与第二二极管D2皆分别具有一阳极A与一阴极K。第一二极管D1的阴极K耦接于一第一参考电压（例如，供应电压VDD），且第一二极管D1的阳极A耦接于输入输出连接垫120。第二二极管D2的阴极K耦接于二极管D1的阳极A，且第二二极管D2的阳极A耦接于一第二参考电压（例如，接地电压GND）。请注意，静电防护电路130在实作上需符合静电防护标准的规范，使得数字电路140以及模拟电路150中的静电荷可通过静电防护电路130充电/放电的操作来得到消除。

举例来说，请参考图2，图2为图1所示的数字电路140的一实施例的示意图。数字电路240可用以实现图1中的数字电路140，并包含有一逻辑单元242、一接收单元244以及一缓冲单元246，其中缓冲单元246耦接于逻辑单元242以及接收单元244。逻辑单元242具有一控制端，用来接收一控制信号OEN，并据以控制逻辑单元242是否致能。接收单元244具有一控制端，用来接收一控制信号IE，并据以控制接收单元244是否致能。当控制信号OEN开启逻辑单元242，且控制信号IE关闭接收单元244时，此时数字电路240操作在输出模式。当控制信号OEN关闭逻辑单元242，控制信号IE开启接收单元244时，此时数字电路240操作在输入模式。数字电路240通过缓冲单元246耦接于连接垫120，用来暂存通过逻辑单元242输出的信号，也就是说，控制信号DEN可通过结合控制信号OEN与控制信号IE来实现，举例来说，如果控制信号OEN与控制信号IE皆关闭相对应的逻辑单元242与接收单元244时，控制信号DEN关闭数字电路240，此时，数字电路240不致能；另一方面，如果控制信号OEN与控制信号IE中有一个信号处于开启的状态时，则控制信号DEN开启数字电路240，此时，数字电路240会致能。然而，上述仅作为范例说明之用，本发明实际上并不以此为限。

在本实施例中，缓冲单元246包含有（但不局限于）一第一晶体管M1以及一第二晶体管M2。第一晶体管M1以及第二晶体管M2皆分别具有一控制端C、一第一连接端N1以及一第二连接端N2。第一晶体管M1的控制端C用以接收来自逻辑单元242的一数字输出信号D_OUT，第一晶体管M1的第一连接端N1耦接至第一参考电压VDD，以及第一晶体管M1的第二连接端N2耦接至连接垫120。第二晶体管M2的控制端C耦接至第一晶体管M1的控制端C，第二晶体管M2的第一连接端N1耦接至连接垫120，以及第二晶体管M2的第二连接端N1耦接至第二参考电压GND。请注意，由于数字电路240已受到静电防护电路130的保护，缓冲单元246不一定需要符合静电防护标准的规范，此外，在本实施例中，晶体管M1与晶体管M2均为金属氧化物半导体场效应管。然而，上述仅作为范例说明之用，本发明实际上并不以此为限。

请参考图3，图3为本发明输入输出单元的一第一操作范例的示意图。在图3中，控制信号AEN会处于开启状态，而控制信号OEN与控制信号IE皆处于关闭状态，此时，输入输出单元100操作于该第二操作模式下，且数字电路240不致能，因此，连接垫120用来作为模拟电路150的输入输出端来使用，且模拟电路150中的静电荷可通过静电防护电路130充电/放电的操作来得到消除。

请参考图4，图4为本发明输入输出单元的一第二操作范例的示意图。在图4中，控制信号OEN处于开启状态，而控制信号AEN与控制信号IE皆处于关闭状态，此时，输入输出单元100操作于该第一操作模式下，且数字电路240致能且操作在输出模式之下，因此，连接垫120用来作为数字电路240的输入输出端来使用，且数字电路240中的静电荷可通过静电防护电路130充电/放电的操作来得到消除。

请参考图5，图5为本发明输入输出单元的一第三操作范例的示意图。在图5中，控制信号IE处于开启状态，控制信号DEN处于开启状态，而控制信号AEN与控制信号OEN皆处于关闭状态，此时，输入输出单元100操作于该第一操作模式下，且数字电路240致能且操作在输入模式之下，因此，连接垫120用来作为数字电路240的输入输出端来使用，且数字电路240中的静电荷可通过静电防护电路130充电/放电的操作来得到消除。

综上所述，本发明输入输出单元的连接垫设计可使得一模拟电路与一数字电路共用连接垫，进而大幅减少硅片面积，且降低绕线与针脚的数量，因此可以有效地减少硅片生产与封装的成本。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种由一数字电路与一模拟电路所共用的输入输出单元，其特征是，包含有：

一控制电路，用来控制该输入输出单元在一第一操作模式与一第二操作模式之间进行切换；以及

一输入输出连接垫，耦接于该数字电路与该模拟电路，用来于该输入输出单元操作于该第一操作模式下时，作为该数字电路的输入输出端使用，以及于该输入输出单元操作于该第二操作模式下时，作为该模拟电路的输入输出端使用。

2.如权利要求1所述的输入输出单元，其特征是，当该输入输出单元操作在该第一操作模式时，该数字电路会致能，且该模拟电路不致能。

3.如权利要求1所述的输入输出单元，其特征是，当该输入输出单元操作在该第二操作模式时，该数字电路不致能，且该模拟电路会致能。

4.如权利要求1所述的输入输出单元，其特征是，另包含有：

一静电防护电路，用来对该数字电路以及该模拟电路提供静电防护。

5.如权利要求4所述的输入输出单元，其特征是，该静电防护电路包含有：

一第一二极管，具有一阳极与一阴极，该第一二极管的阴极耦接于一第一参考电压且该第一二极管的阳极耦接于该输入输出连接垫；以及

一第二二极管，具有一阳极与一阴极，该第二二极管的阴极耦接于该第一二极管的阳极且该第二二极管的阳极耦接于一第二参考电压。

6.如权利要求4所述的输入输出单元，其特征是，该数字电路包含有一缓冲电路，其包含：

一第一晶体管，具有一控制端、一第一连接端以及一第二连接端，该第一晶体管的该控制端用以接收一数字输出信号，该第一晶体管的该第一连接端耦接至一第一参考电压，以及该第一晶体管的该第二连接端耦接至该输入输出连接垫；以及

一第二晶体管，具有一控制端、一第一连接端以及一第二连接端，该第二晶体管的该控制端耦接至该第一晶体管的该控制端，该第二晶体管的该第一连接端耦接至该输入输出连接垫，以及该第二晶体管的该第二连接端耦接至一第二参考电压。

7.如权利要求6所述的输入输出单元，其特征是，该第一、第二晶体管均为金属氧化物半导体场效应管。