TWI452514B - 電腦系統及組態該電腦系統之方法 - Google Patents

電腦系統及組態該電腦系統之方法 Download PDF

Info

Publication number
TWI452514B
TWI452514B TW099146304A TW99146304A TWI452514B TW I452514 B TWI452514 B TW I452514B TW 099146304 A TW099146304 A TW 099146304A TW 99146304 A TW99146304 A TW 99146304A TW I452514 B TWI452514 B TW I452514B
Authority
TW
Taiwan
Prior art keywords
gpu
computer system
graphics
graphics library
events
Prior art date
Application number
TW099146304A
Other languages
English (en)
Other versions
TW201142702A (en
Inventor
Christopher C Niederauer
Geoffrey G Stahl
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Publication of TW201142702A publication Critical patent/TW201142702A/zh
Application granted granted Critical
Publication of TWI452514B publication Critical patent/TWI452514B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/40—Transformation of program code
    • G06F8/54—Link editing before load time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3218—Monitoring of peripheral devices of display devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Power Sources (AREA)
  • Image Processing (AREA)
  • Image Generation (AREA)

Description

電腦系統及組態該電腦系統之方法
揭示的實施例關於在電腦系統中的圖形處理單元(GPU)間切換之技術。更具體而言，揭示的實施例關於在電腦系統中的GPU間之策略為主之切換。
電源管理對於許多電子裝置而言極為重要。例如，諸如膝上式電腦、行動電話、及個人數位助理(PDA)的可攜式電子裝置需要節省電力，以靠電池電力操作任何長度的時間。在同時，許多該等可攜式電子裝置開始併入高解析度，高功率的圖形技術。此領域中的迅速發展導致2D及3D圖形技術上的顯著進步，在從圖形使用者介面至逼真遊戲環境領域中將愈來愈精細的視覺體驗提供給使用者。許多該等改良的基礎在於專用的圖形顯現裝置，或圖形處理單元(GPU)的發展。典型的GPU包括高度並行的結構，其藉由迅速實施一系列基本運算且顯示所生成的影像於圖形顯示器上而有效率地操縱圖形物件。
不幸地，會有與這些增加的圖形性能關聯之成本。尤其，圖形性能上的增加典型伴隨功率消耗上的對應增加。結果，許多電腦系統及可攜式電子裝置可能將它們的大量電力用於支援高性能GPU，這可能減少電池壽命且造成散熱問題。
對此問題的一個解決方案為在低活動期間藉由自提供 高性能的高功率GPU切換至具有較低性能的低功率GPU來省電。電腦系統設計者開始研發硬體結構以支援此種系統。然而，準確地決定何時在低功率與高功率GPU間切換仍然是具有挑戰的問題。
因此，所需要的是一種促進決定何時在具有多個GPU之系統中的GPU間切換之方法及設備。
揭示的實施例提供一種組態電腦系統以切換GPU的系統。在操作期間，該系統藉由使用該電腦系統中的第一圖形處理單元(GPU)驅動顯示器。其次，該系統經由應用程式設計介面(API)或關於該GPU的系統事件來偵測事件，該事件與對該電腦系統中之第二GPU的相依性關聯。回應該偵測，該系統起始自該第一GPU切換至該第二GPU作為驅動該顯示器的信號源。
在一些實施例中，API與圖形庫、視訊播放、或視窗管理程式關聯。
在一些實施例中，該相依性對應於下列之至少一者：(i)使用該電腦系統中之該圖形庫；(ii)可解碼內容的視訊播放；(iii)自該第一GPU切換至該第二GPU的請求；(iv)與該電腦系統中之圖形性能關聯的使用者偏好。
在一些實施例中，該請求係對該視窗管理程式或該圖 形庫作出。
在一些實施例中，該系統的部分能夠控制GPU間的切換以補償可能另外造成GPU間之切換的程序或事件。
在一些實施例中，使用該圖形庫包含下列之至少一者：(i)鏈結至該圖形庫；(ii)在應用程式執行期間載入該圖形庫；及(iii)對該圖形庫的方法呼叫。
在一些實施例中，該事件為下列之至少一者：(i)初始化與對該第二GPU之相依性關聯的應用程式；(ii)自該第一GPU切換至該第二GPU之請求的調用；(iii)使用該圖形庫；及(iv)該可解碼內容的視訊播放。
在一些實施例中，在所有對該第二GPU的相依性被移除以後，該系統亦將該信號源切換回該第一GPU。
在一些實施例中，該第一GPU為整合至系統晶片組中的低功率GPU，且該第二GPU為位在分離式GPU晶片上的高功率GPU。該第一GPU及該第二GPU可具有實質上相同的電路及類似的性能、或相異的電路及/或性能。
在一些實施例中，該第一GPU為執行圖形碼的一般用途處理器，且該第二GPU為特定用途GPU。
在一些實施例中，可將目前沒有驅動該顯示器的「離 線」GPU用來實施其他工作。例如，線上的整合式GPU可專用於視窗管理程式的使用者介面(UI)，而應用程式藉由使用分離式GPU來非同步地實施工作。
下列描述被呈現以使熟悉本技藝之人士作出及使用實施例，且被提供於特定申請案的上下文及其要求中。各種對揭示之實施例的修改對於熟悉本技藝之人士而言顯而易見，且可將文中所定義的一般原則應用至其他實施例及申請案中而不背離本揭示的精神與範圍。因此，本發明不限於所示實施例，但符合與文中所揭示之原則及特徵一致的最廣範圍。
典型將此實施方式中所描述的資料結構及碼儲存於電腦可讀取儲存媒體上，其可為任何可儲存碼及/或資料以供電腦系統使用的裝置或媒體。電腦可讀取儲存媒體包括但不限於揮發性記憶體、非揮發性記憶體、磁性或光學儲存裝置(諸如磁碟機、磁帶、CD(光碟)、DVD(數位多功能光碟或數位視訊光碟))、或其他現在已知或以後研發出之能夠儲存碼及/或資料的媒體。
可將實施方式段落中所描述的方法及程序體現而作為碼及/或資料，該碼及/或資料可儲存於上述之電腦可讀取儲存媒體中。當電腦系統讀取及執行該電腦可讀取儲存媒體上所儲存的碼及/或資料時，該電腦系統實施被體現而作為資料結構及碼且被儲存於該電腦可讀取儲存媒體內 的方法及程序。
此外，可將文中所描述的方法及程序含括於硬體模組中。這些模組或設備可包括但不限於應用特定積體電路(ASIC)晶片、場可編程閘陣列(FPGA)、在特定時間執行特定軟體模組或一段碼之專用或共用的處理器、及/或其他現在已知或以後研發出之可編程邏輯裝置。當硬體模組或設備被啟動時，該等硬體模組實施該等硬體模組內所含括的方法及程序。
揭示的實施例提供一種在電腦系統中的多個圖形處理單元(GPU)間切換之方法及系統。電腦系統可對應於含有嵌入式GPU與分離式GPU的膝上式電腦、個人電腦、工作站、及/或可攜式電子裝置。嵌入式GPU可消耗較分離式GPU更少的電力，而分離式GPU可提供較嵌入式GPU更好的圖形性能。所以，電腦系統中的圖形顯現及顯示可涉及性能與省電之間的權衡。
更具體而言，實施例提供在電腦系統中的多個GPU間之策略為主之切換的方法及系統。該策略可使電腦系統中的事件與對個別GPU的相依性關聯；與較高圖形性能要求關聯的事件可具有對較強大之GPU的相依性，而與較低圖形性能要求關聯的事件可具有對較不強大之GPU的相依性及/或移除對較強大之GPU的相依性。(注意到的是，事件一般可包括電腦系統之硬體或軟體操作狀態中的任何改變，但是相依性為事件與使用特定GPU間的關聯)。例如，具有對分離式GPU之相依性的事件可觸 發自嵌入式GPU切換至分離式GPU以驅動電腦系統的顯示器。對GPU的相依性也可根據與電腦系統中的圖形性能關聯的使用者偏好。例如，對於較高性能圖形的使用者偏好可能比對於較低性能圖形的使用者偏好產生較多對強大GPU的相依性。
在切換至較高性能GPU來驅動顯示器被作出以後，可能不作出切換回較低性能GPU，直到所有對較高性能GPU的相依性被移除。例如，在執行需要視訊播放、使用圖形庫、請求GPU支援、及/或另外為圖形密集之應用程式的期間，分離式GPU可驅動顯示器。一旦所有圖形密集應用程式及/或操作被終止，電腦系統可切換至嵌入式GPU以節省電力。於電腦系統中的GPU間之策略為主之切換可因此增加具有較高圖形處理負載之應用程式的圖形性能，同時在此種應用程式沒有被執行時節省電力。如以下所討論，策略為主之切換可額外考慮到電腦系統中之圖形處理的動態組態(其無關於該電腦系統上所安裝的應用程式)、以及經由事件(彼等事件觸發了在切換至一GPU以前於背景中組態該GPU)之GPU間的無縫切換。
第1圖示出依據一個實施例的電腦系統10。電腦系統10可對應於可在二個圖形源間切換以驅動顯示器的個人電腦、膝上式電腦、可攜式電子裝置、工作站、及/或其他電子裝置。參照第1圖，二個圖形源包括：(1)分離式GPU 110及(2)嵌入式GPU 118，彼等可各獨立地驅動顯示器114。驅動顯示器114的圖形源由GPU多工器 (GMUX)120來決定，該GPU多工器在GPU 110與GPU 118間選擇。因此，電腦系統100可使用GMUX 120而根據目前操作條件選擇圖形源。
在操作期間，來自分離式GPU 110的顯示流122及來自嵌入式GPU 118的顯示流124兩者饋送至MUX 120的資料輸入中。源選擇信號126饋送至GMUX 120的選擇輸入中且決定二個圖形源的何者將趨動顯示器114。在所示實施例中，源選擇信號126由橋接晶片104所產生，該橋接晶片包括用以產生源選擇信號126的特定邏輯。(注意到的是，源選擇信號126也可由橋接晶片104以外的邏輯區塊所產生。例如，源選擇信號126可由一或更多個處理單元102所產生。)來自選定的圖形源的顯示流接著饋送至顯示器114中。
在一個實施例中，分離式GPU 110及嵌入式GPU 118經由資料路徑128通訊以將它們的顯示流同步化。注意到的是，將該等顯示流同步化可包含：將各別時序信號及各別資料信號兩者同步化。
在一個實施例中，分離式GPU 110為高性能GPU，其相對於嵌入式GPU 118(其為消耗較少量電力的較低性能GPU)而言消耗大量的電力。在此實施例中，當圖形處理負載輕時，系統自使用分離式GPU 110切換至使用嵌入式GPU 118以驅動顯示器114，且隨後將分離式GPU 110電源關閉，藉此節省電力。另一方面，當圖形處理負載再次變重時，系統將圖形源自嵌入式GPU 118切換回 分離式GPU 110。
雖然已經描述一種包括分離式GPU及嵌入式GPU的系統，揭示的技術一般可在任何包含二或更多個GPU的電腦系統中運作，該等GPU的各者可獨立地驅動顯示器114。此外，相同電腦系統中的GPU可具有不同操作特性及功率消耗位準。例如，電腦系統可在一或更多個處理單元102中的一般用途處理器(例如，中央處理單元(CPU))與特定用途GPU(例如，分離式GPU)間切換以驅動顯示器114。因此，揭示的技術不限於第1圖中所示的特定實施例。
亦注意到的是，上述用以在圖形源間切換的程序不包含將電腦系統關機或重新初始化。所以，切換程序可能實質上比在需要重新初始化時花費更少時間。結果，揭示的技術促進圖形源間的迅速及頻繁切換。
在一或更多個實施例中，電腦系統100提供於分離式GPU 100與嵌入式GPU 118間之策略為主之切換作為驅動顯示器114的信號源。尤其，電腦系統100可根據關於電腦系統100中的圖形性能之策略來選擇分離式GPU 100或嵌入式GPU 118而驅動顯示器114。該策略可使電腦系統中的事件與對個別GPU的相依性關聯；與較高圖形性能要求關聯的事件可與分離式GPU 110關聯，而與較低圖形性能要求關聯的事件可與嵌入式GPU 118關聯。
電腦系統100可藉由使用嵌入式GPU 118作為驅動顯示器114的信號源而開始，直到與對分離式GPU 110 之相依性關聯的事件經由應用程式設計介面(API)(該API與圖形庫、視訊播放、及/或視窗管理程式關聯)加以偵測。當應用程式經由一或更多個預定API作出函式呼叫(function call)時，系統可推論該應用程式將需要較強大或者較不強大的圖形處理性能。回應該一或更多個函式呼叫，系統可起始GPU切換。例如，相依性可對應於使用(例如，鏈結、載入、方法呼叫(method call)等等)電腦系統中的OpenGL(OpenGLTM 為矽谷圖形公司的註冊商標)及/或可解碼(例如，已加密、已壓縮、已編碼等等)視訊內容的QuickTime(QuickTimeTM 為蘋果電腦公司的註冊商標)回放。相依性也可藉由下列來加以觸發：個別應用程式、及/或使用者在應用程式執行期間經由外顯的請求自嵌入式GPU 118切換至GPU 110(例如，經由圖形庫及/或視窗管理程式)、及/或與電腦系統中的圖形性能關聯的使用者偏好。
注意到的是，GPU切換不必然由外顯的API呼叫所觸發或與該外顯的API呼叫關聯。更具體而言，GPU切換可由對應於下列的事件所觸發：(1)起動與對第二GPU之相依性關聯的應用程式；(2)終止與對GPU之相依性關聯的應用程式；(3)自第一GPU切換至第二GPU之請求的調用(例如，藉由應用程式)；(4)切換應用程式內的模式或函式；及(5)使用圖形庫、及/或可解碼(例如，數位權利管理(DRM))內容的視訊播放。與GPU間之策略為主之切換關聯的事件及/或相依性將參照 第3圖而進一步詳細討論於下。
回應該事件，電腦系統100可自嵌入式GPU 118切換至分離式GPU 110作為驅動顯示器114的信號源。在切換期間，可將依靠分離式GPU 110的執行緒阻擋，直到分離式GPU 110完全驅動顯示器114。在所有對分離式GPU 110的相依性被移除以後，切換回嵌入式GPU 118可作為信號源。例如，在硬體可解碼內容的視訊播放、使用圖形庫、及/或執行與分離式GPU 110關聯的應用程式以後，電腦系統100可回到嵌入式GPU 118作為信號源。
因為分離式GPU 110與嵌入式GPU 118間的切換是根據與電腦系統100中的圖形處理要求關聯的事件，電腦系統100可包括用以迅速回應於應用程式及使用者之圖形性能要求改變的功能，藉此改善圖形性能及省電兩者。此外，經由電腦系統100中的一或更多個API偵測此種事件可容許電腦系統100中的圖形之顯示被動態組態而無關於電腦系統100上所安裝的應用程式。最終，使用適應性策略來控制GPU間的切換可容許個別應用程式及/或與電腦系統100關聯的使用者調整嵌入式GPU 118及/或分離式GPU 110於驅動顯示器114上的使用。
第2圖示出依據一個實施例之圖形多工器120(參照第1圖描述於上)的內部結構。參照第2圖，來自分離式GPU 110的顯示流122及來自嵌入式GPU 118的顯示流124分別饋送至資料時脈擷取區塊205及210中。資料時 脈擷取區塊205及210將顯示流122及124解串列化(de-serialize)且亦擷取各別資料時脈信號221及222。
這些資料時脈信號211及222饋送至時脈MUX 225中，其選擇資料時脈信號221及222之一者而轉送至顯示流組合器240。在一個實施例中，GMUX控制器235提供選擇信號236至時脈MUX 225。替代地，選擇信號236可由其他來源所提供，諸如一或更多個處理單元102中的處理器或另一控制器。
其次，資料時脈已分離的顯示流122及124分別饋送至資料緩衝器215及220中。資料緩衝器215及220檢查顯示流122及124以決定何時出現遮沒間隔，且產生各別遮沒間隔信號233及234。資料緩衝器215及220也產生饋送至資料MUX 230中的輸出資料流。
遮沒間隔信號233及234饋送至GMUX控制器235中，其比較遮沒間隔233及234以決定該等顯示流122及124的遮沒間隔之間(如果有任何重疊的話)存在多少重疊。(注意到的是，遮沒間隔信號233及234可指示垂直或水平遮沒間隔。)如果GMUX控制器235決定遮沒間隔233及234具有足夠量的重疊，GMUX控制器235隨遮沒間隔開始重疊而主張選擇信號236。這造成時脈MUX 225及資料MUX 230在它們的遮沒間隔重疊時的期間於顯示流122及124間切換。因為切換出現在遮沒間隔期間，切換程序在顯示器114上將不可見。
最終，資料MUX 230的輸出及選定的資料時脈223 饋送至顯示流組合器240中，其在傳送該資料流至顯示器114以前將該資料流解串列化。
第3圖呈現一圖式，其示出依據一個實施例之電腦系統中的GPU間之切換的範例策略。如以上所示述，可將策略用來在二個相異的GPU(諸如分離式GPU與嵌入式GPU或GPU與CPU)間切換而作為驅動電腦系統中的顯示器之信號源。此外，策略可根據事件304指定使用某一GPU，該事件例如可藉由透過電腦系統中的API執行應用程式來加以產生。尤其，策略可識別與對較高性能GPU(例如，分離式GPU 110)之相依性關聯的事件，以及移除對較高性能GPU之相依性的事件。
如第3圖中所示，事件304可與下列關聯：使用圖形庫306、視訊播放308、及/或視窗管理程式的動作310。圖形庫306可容許應用程式302使用電腦系統上的圖形硬體加速。所以，使用圖形庫306可與較高圖形性能要求關聯且觸發了使用分離式GPU 320。例如，三維(3D)電腦遊戲可使用OpenGL以藉由使用圖形硬體加速來顯現複雜場景及人物。此外，3D電腦遊戲可能需要分離式GPU的功能以即時顯現及顯示圖形。
尤其，如果應用程式無法隱式支援兩個GPU(意思是在對圖形庫306的呼叫期間，離線顯現器不支援312)及/或應用程式經由對圖形庫306中的函式之呼叫而作出對分離式GPU的外顯請求314以使用分離式GPU 320，使用分離式GPU 320可被觸發。另一方面，如果應用程式 支援離線顯現，策略可能不指示立即切換至分離式GPU。反而，策略可容許應用程式經由對圖形庫306的額外方法呼叫來組態兩個GPU的使用。此外，應用程式可經由後續的外顯請求315移除先前產生之對分離式GPU的相依性322以使用嵌入式GPU。
如先前所提到，使用圖形庫306可對應於鏈結至圖形庫306、應用程式執行期間載入圖形庫306、及/或由應用程式對圖形庫306的方法呼叫。所以，在應用程式執行以前、應用程式執行期間、及/或在由該應用程式使用圖形硬體加速期間，切換至分離式GPU可被觸發。此外，可將諸如鏈結或載入的事件用來組態分離式GPU，以便在應用程式最終經由圖形庫306利用圖形硬體加速時無縫切換至分離式GPU。更多細節例如參見對於第5圖之描述。
如果包含可解碼內容及/或高解析度/高位元率播放，可將視訊播放308與對分離式GPU的相依性關聯。例如，如果藉由使用一些機制(彼等容許由分離式GPU解碼、解密、及/或解壓縮)將視訊內容編碼、加密、及/或壓縮，可將分離式GPU 320用於回放。使用分離式GPU 320以解碼視訊內容可進一步由被播放之視訊的解析度及/或位元率來加以決定。例如，策略可指定對於低解析度視訊由電腦系統中的CPU解碼，且對於高解析度/高位元率視訊由分離式GPU 320解碼。替代地，可將分離式GPU用於離線情境中以解碼視訊內容，該視訊內容接著由嵌入式GPU顯示於電腦系統上。一旦視訊播放停止 321，可將關於視訊播放308的相依性移除322。
藉由視窗管理程式的動作310也可觸發切換至分離式GPU 320，例如發生已擷取顯示器、外顯請求、及/或連接外部顯示器318。更具體而言，由應用程式擷取顯示器(其中該應用程式假設對什麼被呈現於顯示器螢幕上有完全控制(例如，「全螢幕」))可改變電腦系統中的顯示器組態且觸發使用圖形庫306，其接著促進使用分離式GPU 320。類似地，應用程式可作出用以使用分離式GPU的外顯請求及/或經由視窗管理程式的動作310請求GPU支援，因此觸發切換至分離式GPU 320。外部顯示器連接至電腦系統也可增加該電腦系統的圖形性能需求且造成分離式GPU 320被使用。當這些觸發條件停止321時(例如因為釋放已擷取顯示器、停止GPU支援、用以使用嵌入式GPU的外顯請求、及/或切斷外部顯示器)，該停止可觸發移除對分離式GPU的一或更多相依性322。
最終，策略在所有對分離式GPU的相依性被移除328以後可指定使用嵌入式GPU 330。換句話說，單一對分離式GPU的相依性可觸發切換至分離式GPU，而在沒有執行中應用程式具有對分離式GPU的相依性時使用嵌入式GPU。
那些熟悉本技藝之人士將理解的是，可根據使用者偏好、應用程式要求、及/或與電腦系統關聯的GPU特徵而使用不同的於GPU間切換之策略。例如，與使用GPU之特徵關聯的相依性可能在一些該等特徵於電腦系統中的 其他GPU上不可得時存在。依照相同思路，對較高性能圖形的使用者偏好可促進識別該策略中對分離式GPU的額外相依性，而對較低性性能圖形的使用者偏好可減少該策略中對分離式GPU的相依性數量。
亦注意到的是，可在該應用程式終止時將所有對應用程式的相依性移除。
第4圖顯示了示出依據一個實施例之組態電腦系統的程序的流程圖。在一或更多個實施例中，可將一或更多步驟省略、重複、及/或以不同順序實施。因此，第4圖中所示之步驟的特定排列不應被詮釋成限制該等實施例的範圍。
最初，顯示器藉由使用電腦系統中的第一GPU來加以驅動(操作402)。第一GPU可對應於低功率及/或低性能GPU，諸如執行圖形碼的一般用途處理器及/或整合式GPU。其次，與對電腦系統中的第二GPU之相依性關聯的事件經由API來加以偵測(操作404)。第二GPU可能與較第一GPU更高性能及功率消耗的GPU關聯。例如，如果第一GPU為整合式GPU，第二GPU可對應於分離式GPU，或如果第一GPU為CPU，第二GPU可對應於特定用途GPU。API可能與圖形庫、視訊播放、及/或視窗管理程式關聯。所以，可將經由API所偵測的事件用來評估電腦系統的圖形性能要求且觸發第一GPU與第二GPU間的切換。
回應該事件，自第一GPU切換至第二GPU作為驅動 顯示器的信號源(操作406)。如上所述，可藉由在切換之前組態第二GPU來促進第一GPU與第二GPU間的無縫切換。例如，可在將圖形庫載入應用程式的可執行區時開始組態第二GPU，而可能不會切換至第二GPU直到應用程式藉由使用該圖形庫來實施「繪製」操作。
可持續將第二GPU用來作為信號源，直到所有對第二GPU的相依性被移除(操作408)。例如，第二GPU可持續驅動顯示器，直到所有由與電腦系統關聯之策略所指定的圖形密集應用程式及/或操作已經完成執行。如果相依性仍然存在，第二GPU持續被用來作為信號源(操作410)。然而，如果對第二GPU的相依性不再存在，將信號源切換回第一GPU(操作412)以節省電腦系統中的電力。
第5圖呈現了示出依據一個實施例之GPU切換程序的另一流程圖。
最初，顯示器藉由使用第一GPU來加以驅動(操作502)。其次，回應於偵測到初始事件或函式呼叫，系統組態第二GPU以供GPU切換(操作504)。在一個實施例中，切換至第二GPU立即出現，使得顯示器由第二GPU所驅動。在另一實施例中，該切換回應於偵測到後續事件或函式呼叫而發生(操作506)。
前述各種實施例的描述僅為了說明與描述之目的而呈現。它們並非意圖為窮舉性或將本發明限於揭示的形式。因此，許多修改及變化對熟悉本技藝之專業人士而言顯而 易見。額外地，以上揭示非意圖限制本發明。
100‧‧‧電腦系統
102‧‧‧一或更多個處理單元
104‧‧‧橋接晶片
106‧‧‧記憶體子系統
108‧‧‧周邊匯流排
110‧‧‧分離式GPU
112‧‧‧儲存裝置
114‧‧‧顯示器
116‧‧‧視訊記憶體
118‧‧‧嵌入式GPU
120‧‧‧GPU多工器
122、124‧‧‧顯示流
126‧‧‧源選擇信號
128‧‧‧資料路徑
205、210‧‧‧資料時脈擷取區塊
215、220‧‧‧資料緩衝器
221、222‧‧‧資料時脈信號
223‧‧‧選定的資料時脈
225‧‧‧時脈MUX
230‧‧‧資料MUX
233、234‧‧‧遮沒間隔信號
235‧‧‧GMUX控制器
236‧‧‧選擇信號
240‧‧‧顯示流組合器
302‧‧‧應用程式
304‧‧‧事件
306‧‧‧使用圖形庫
308‧‧‧視訊播放
310‧‧‧視窗管理程式的動作
312‧‧‧離線顯現器支援不支援
314‧‧‧外顯請求分離式
315‧‧‧外顯請求嵌入式
316‧‧‧可解碼內容/高解析度/高位元率播放
318‧‧‧已擷取顯示器/外顯請求/連接外部顯示器
320‧‧‧使用分離式GPU
321‧‧‧視訊播放停止
322‧‧‧移除相依性
328‧‧‧所有相依性已移除
330‧‧‧使用嵌入式GPU
第1圖示出依據一個實施例可在不同圖形源間切換以驅動相同顯示器的電腦系統。
第2圖示出依據一個實施例之圖形多工器的結構。
第3圖顯示依據一個實施例之電腦系統中的GPU間之切換的範例策略。
第4圖顯示依據一個實施例之組態電腦系統的程序的流程圖。
第5圖顯示依據一個實施例之GPU切換程序的另一流程圖。
在圖式中，相似元件符號意指相同圖式元件。
302‧‧‧應用程式
304‧‧‧事件
306‧‧‧使用圖形庫
308‧‧‧視訊播放
310‧‧‧視窗管理程式的動作
312‧‧‧離線顯現器支援不支援
314‧‧‧外顯請求分離式
315‧‧‧外顯請求嵌入式
316‧‧‧可解碼內容/高解析度/高位元率播放
318‧‧‧已擷取顯示器/外顯請求/連接外部顯示器
320‧‧‧使用分離式GPU
321‧‧‧視訊播放停止
322‧‧‧移除相依性
328‧‧‧所有相依性已移除
330‧‧‧使用嵌入式GPU

Claims (15)

  1. 一種組態電腦系統的方法，包含：於該電腦系統中的第一圖形處理單元(GPU)上執行一處理任務；識別指定兩個或更多事件的一策略，其中該兩個或更多事件係與該電腦系統中之一第二GPU的一個或更多相依性關聯；當該兩個或更多事件之全部被偵測時，偵測該策略被滿足；回應於偵測到該策略被滿足，自該第一GPU切換至該第二GPU；在切換之後，偵測該策略不被滿足；及回應於偵測到該策略不被滿足，自該第二GPU切換至該第一GPU。
  2. 如申請專利範圍第1項之方法，其中該兩個或更多事件係經由一或更多應用程式設計介面(API)所偵測。
  3. 如申請專利範圍第2項之方法，其中該一或更多API係與下列之至少一者關聯：一圖形庫、視訊播放、或一視窗管理器。
  4. 如申請專利範圍第3項之方法，其中該兩個或更多事件對應於下列之至少一者：該電腦系統中之該圖形庫之使用；可解碼內容的視訊播放； 自該第一GPU切換至該第二GPU的一請求；與該電腦系統中之圖形性能關聯的一使用者偏好；及一系統事件，其對應於插入一周邊裝置或一顯示器。
  5. 如申請專利範圍第4項之方法，其中該請求係對該視窗管理器或該圖形庫作出。
  6. 如申請專利範圍第4項之方法，其中使用該圖形庫包含下列之至少一者：鏈結至該圖形庫；在應用程式執行期間載入該圖形庫；及對該圖形庫的方法呼叫(method call)。
  7. 如申請專利範圍第6項之方法，其中該兩個或更多事件為下列之至少一者：與該第二GPU上之一或更多相依性關聯之一應用程式的初始化；自該第一GPU切換至該第二GPU之請求的調用；該圖形庫之使用；該可解碼內容的視訊播放；及一系統事件，其對應於插入一周邊裝置或一顯示器。
  8. 如申請專利範圍第1項之方法，其中該第一GPU為整合至一系統晶片組中的一低功率GPU中，且該第二GPU為位在一分離式GPU晶片上的一高功率GPU，且其中該第一GPU及該第二GPU具有致能一共同性能集合的電路。
  9. 如申請專利範圍第1項之方法，其中該第一GPU為執行圖形碼的一一般用途處理器，且該第二GPU為一特定用途GPU。
  10. 一種自一第一圖形處理器切換至一第二圖形處理器而驅動一顯示器的一電腦系統，包含：一第一圖形處理單元(GPU)；及一第二GPU；記憶體，其操作性耦合至該第一GPU及該第二GPU；以及一或更多額外處理器，其操作性耦合至該第一GPU、該第二GPU及該記憶體，其中該記憶體包含若干指令，該等指令致使該第一GPU、該第二GPU及該一或更多額外處理器執行下列動作：在該第一GPU上執行一處理任務，識別指定兩個或更多事件的一策略，每一事件與該第二GPU上的一個或更多相依性關聯，當該兩個或更多事件之全部被偵測時，偵測該策略被滿足，偵測該策略不被滿足，以及在該等指令致使該一或更多處理器偵測該策略不被滿足後，自該第二GPU切換回該第一GPU。
  11. 如申請專利範圍第10項之電腦系統，其中該兩個或更多事件係經由一或更多API所偵測。
  12. 如申請專利範圍第11項之電腦系統，其中該一 或更多API係與下列之至少一者關聯：一圖形庫、視訊播放、或一視窗管理器。
  13. 如申請專利範圍第12項之電腦系統，其中該二或更多事件對應於下列之至少一者：該電腦系統中之該圖形庫的使用；可解碼內容的視訊播放；自該第一GPU切換至該第二GPU的一請求；與該電腦系統中之圖形性能關聯的一使用者偏好；及一系統事件，其對應於插入一周邊裝置或一顯示器。
  14. 如申請專利範圍第13項之電腦系統，其中該請求係對該視窗管理器或該圖形庫作出。
  15. 如申請專利範圍第13項之電腦系統，其中使用該圖形庫包含下列之至少一者：鏈結至該圖形庫；在應用程式執行期間載入該圖形庫；及對該圖形庫的方法呼叫。
TW099146304A 2010-01-06 2010-12-28 電腦系統及組態該電腦系統之方法 TWI452514B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US29272110P 2010-01-06 2010-01-06
US12/695,265 US8368702B2 (en) 2010-01-06 2010-01-28 Policy-based switching between graphics-processing units

Publications (2)

Publication Number Publication Date
TW201142702A TW201142702A (en) 2011-12-01
TWI452514B true TWI452514B (zh) 2014-09-11

Family

ID=44224472

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099146304A TWI452514B (zh) 2010-01-06 2010-12-28 電腦系統及組態該電腦系統之方法

Country Status (7)

Country Link
US (2) US8368702B2 (zh)
EP (1) EP2521971B1 (zh)
JP (1) JP5784633B2 (zh)
KR (1) KR101606428B1 (zh)
CN (1) CN102763081B (zh)
TW (1) TWI452514B (zh)
WO (1) WO2011084831A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI676129B (zh) * 2018-06-29 2019-11-01 致茂電子股份有限公司 多核心同步處理裝置及其同步控制方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8300056B2 (en) 2008-10-13 2012-10-30 Apple Inc. Seamless display migration
US8797334B2 (en) * 2010-01-06 2014-08-05 Apple Inc. Facilitating efficient switching between graphics-processing units
US8368702B2 (en) 2010-01-06 2013-02-05 Apple Inc. Policy-based switching between graphics-processing units
US8648868B2 (en) 2010-01-06 2014-02-11 Apple Inc. Color correction to facilitate switching between graphics-processing units
US20120243031A1 (en) * 2011-03-25 2012-09-27 Konica Minolta Laboratory U.S.A., Inc. Gpu accelerated color analysis and control system
US8560453B2 (en) * 2011-06-30 2013-10-15 Intel Corporation Method and apparatus for dynamic, real-time ad insertion based on meta-data within a hardware based root of trust
US8692833B2 (en) * 2011-08-09 2014-04-08 Apple Inc. Low-power GPU states for reducing power consumption
KR101861742B1 (ko) 2011-08-30 2018-05-30 삼성전자주식회사 이종의 가속기들 사이에서 스위칭할 수 있는 데이터 처리 시스템과 그 방법
US9672609B1 (en) * 2011-11-11 2017-06-06 Edge 3 Technologies, Inc. Method and apparatus for improved depth-map estimation
TWI511078B (zh) * 2012-06-11 2015-12-01 Acer Inc 影像處理的調整方法及其電子裝置
CN103531217B (zh) * 2012-07-02 2016-06-08 宏碁股份有限公司 影像处理的调整方法及其电子装置
KR20140013652A (ko) * 2012-07-26 2014-02-05 삼성전자주식회사 시스템 온 칩 및 이를 포함하는 전자 기기
US9760967B2 (en) 2013-11-13 2017-09-12 Qualcomm Incorporated System and method of dynamically throttling CPU frequency for gaming workloads
KR102092315B1 (ko) * 2013-11-14 2020-04-14 한화테크윈 주식회사 영상 기록 시스템, 호스트 시스템의 영상 처리 방법 및 장치
BR112016026264B1 (pt) * 2014-05-09 2022-01-18 Huawei Technologies Co., Ltd Método implementado por computador para otimizar um tempo de inicialização de um sistema de computador e sistema de computador
CN105446462B (zh) * 2014-06-27 2020-12-18 联想(北京)有限公司 一种显示方法、装置、电路及电子设备
KR101706088B1 (ko) * 2015-11-10 2017-02-13 홍성규 Ssd 제어기에서의 프로세서 스위칭 방법 및 장치
US9971708B2 (en) * 2015-12-02 2018-05-15 Advanced Micro Devices, Inc. System and method for application migration between docking station and dockable device
EP3373250B1 (en) 2015-12-03 2020-04-08 Huawei Technologies Co., Ltd. Method and portable electronic device for changing graphics processing resolution based on scenario
US10528509B2 (en) 2016-01-29 2020-01-07 Hewlett Packard Enterprise Development Lp Expansion bus devices comprising retimer switches
JP6658136B2 (ja) 2016-03-14 2020-03-04 コニカミノルタ株式会社 描画処理装置、画像処理装置、描画処理方法及び描画処理プログラム
US10255652B2 (en) * 2017-01-18 2019-04-09 Amazon Technologies, Inc. Dynamic and application-specific virtualized graphics processing
US10776895B2 (en) * 2017-02-10 2020-09-15 Apple Inc. GPU power and performance management
JP6695942B2 (ja) * 2018-08-24 2020-05-20 レノボ・シンガポール・プライベート・リミテッド 情報処理装置、制御方法、及びプログラム
US11107181B2 (en) * 2018-11-15 2021-08-31 Arizona Board Of Regents On Behalf Of Arizona State University Fidelity-driven runtime thermal management for near-sensor architectures
US11893962B2 (en) 2020-02-18 2024-02-06 Hewlett-Packard Development Company, L.P. Graphics processor switching based on coupled display devices
US11763414B2 (en) * 2020-09-23 2023-09-19 Ati Technologies Ulc Glitchless GPU switching at a multiplexer
CN112416441A (zh) * 2020-11-03 2021-02-26 西安领创电子科技有限公司 基于物联网的设备管理方法及装置、系统
WO2023277869A1 (en) * 2021-06-29 2023-01-05 Hewlett-Packard Development Company, L.P. Activation of integrated graphical processing units
CN113777476B (zh) * 2021-08-30 2024-02-23 苏州浪潮智能科技有限公司 一种gpu故障诊断系统、诊断方法、设备及可读存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200809692A (en) * 2006-03-22 2008-02-16 Toshiba Kk Playback apparatus and playback method using the playback apparatus
TW200821984A (en) * 2006-04-20 2008-05-16 Nvidia Corp Work based clock management for display sub-system
US20080204460A1 (en) * 2006-05-30 2008-08-28 Ati Technologies Ulc Device having multiple graphics subsystems and reduced power consumption mode, software and methods
US7522167B1 (en) * 2004-12-16 2009-04-21 Nvidia Corporation Coherence of displayed images for split-frame rendering in multi-processor graphics system

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862156A (en) 1984-05-21 1989-08-29 Atari Corporation Video computer system including multiple graphics controllers and associated method
DE3588174T2 (de) 1984-07-23 1998-06-10 Texas Instruments Inc Videosystem
US5155595A (en) 1991-01-31 1992-10-13 Lsi Logic Corp. Genlock frequency generator
JPH066708A (ja) 1992-06-23 1994-01-14 Mitsubishi Electric Corp 画面表示装置
EP0734011A3 (en) 1995-03-21 1999-01-20 Sun Microsystems, Inc. Field synchronization of independent frame buffers
US5969728A (en) 1997-07-14 1999-10-19 Cirrus Logic, Inc. System and method of synchronizing multiple buffers for display
US5943064A (en) 1997-11-15 1999-08-24 Trident Microsystems, Inc. Apparatus for processing multiple types of graphics data for display
JP3464924B2 (ja) 1998-03-13 2003-11-10 株式会社東芝 同期制御回路
US6424320B1 (en) 1999-06-15 2002-07-23 Ati International Srl Method and apparatus for rendering video
US6624816B1 (en) 1999-09-10 2003-09-23 Intel Corporation Method and apparatus for scalable image processing
US6778187B1 (en) 1999-12-27 2004-08-17 Oak Technology, Inc. Methods and devices to process graphics and/or video data
US6535208B1 (en) 2000-09-05 2003-03-18 Ati International Srl Method and apparatus for locking a plurality of display synchronization signals
EP1189198A1 (en) 2000-09-18 2002-03-20 Siemens Aktiengesellschaft A method and system for operating a unified memory and graphics controller combination
US6903732B2 (en) 2001-01-15 2005-06-07 Matsushita Electric Industrial Co., Ltd. Image display device
AU2002338475A1 (en) 2001-04-23 2002-11-05 Quantum 3D, Inc. System and method for synchronization of video display outputs from multiple pc graphics subsystems
US6943844B2 (en) 2001-06-13 2005-09-13 Intel Corporation Adjusting pixel clock
US7245272B2 (en) 2002-10-19 2007-07-17 Via Technologies, Inc. Continuous graphics display for dual display devices during the processor non-responding period
JP3726905B2 (ja) 2003-01-31 2005-12-14 セイコーエプソン株式会社 表示ドライバ及び電気光学装置
US7483031B2 (en) 2003-04-17 2009-01-27 Nvidia Corporation Method for synchronizing graphics processing units
EP1629853A1 (en) 2003-06-04 2006-03-01 SHIONOGI & CO., LTD. Method for preparing powder exhibiting low susceptibility to electrification
US7119808B2 (en) * 2003-07-15 2006-10-10 Alienware Labs Corp. Multiple parallel processor computer graphics system
TW591375B (en) 2003-08-08 2004-06-11 Via Tech Inc Video display system and its power-saving method
US7839419B2 (en) 2003-10-23 2010-11-23 Microsoft Corporation Compositing desktop window manager
US7499044B2 (en) 2003-10-30 2009-03-03 Silicon Graphics, Inc. System for synchronizing display of images in a multi-display computer system
US6985152B2 (en) 2004-04-23 2006-01-10 Nvidia Corporation Point-to-point bus bridging without a bridge controller
JP2005316176A (ja) 2004-04-28 2005-11-10 Toshiba Corp 電子機器及び表示制御方法
US20070094444A1 (en) 2004-06-10 2007-04-26 Sehat Sutardja System with high power and low power processors and thread transfer
US8446417B2 (en) 2004-06-25 2013-05-21 Nvidia Corporation Discrete graphics system unit for housing a GPU
GB2415852B (en) 2004-07-02 2010-07-14 Filmlight Ltd Method and apparatus for image processing
TWM261751U (en) 2004-07-09 2005-04-11 Uniwill Comp Corp Switching display processing architecture for information device
US7576745B1 (en) 2004-11-17 2009-08-18 Nvidia Corporation Connecting graphics adapters
US7502947B2 (en) * 2004-12-03 2009-03-10 Hewlett-Packard Development Company, L.P. System and method of controlling a graphics controller
US8274518B2 (en) 2004-12-30 2012-09-25 Microsoft Corporation Systems and methods for virtualizing graphics subsystems
US7730336B2 (en) 2006-05-30 2010-06-01 Ati Technologies Ulc Device having multiple graphics subsystems and reduced power consumption mode, software and methods
US8681160B2 (en) 2005-05-27 2014-03-25 Ati Technologies, Inc. Synchronizing multiple cards in multiple video processing unit (VPU) systems
JP4847168B2 (ja) 2005-06-28 2011-12-28 キヤノン株式会社 アプリケーション管理システム、アプリケーション管理方法およびプログラム
CN100549870C (zh) 2005-06-28 2009-10-14 佳能株式会社 应用程序管理系统、应用程序管理方法、程序及存储介质
US7545381B2 (en) 2005-11-10 2009-06-09 Via Technologies, Inc. Interruptible GPU and method for context saving and restoring
US7340557B2 (en) 2005-12-15 2008-03-04 Via Technologies, Inc. Switching method and system for multiple GPU support
JP5076317B2 (ja) 2005-12-27 2012-11-21 ソニー株式会社 情報処理装置、情報処理方法及びそのプログラム
US7499043B2 (en) 2006-05-30 2009-03-03 Intel Corporation Switching of display refresh rates
US20080030510A1 (en) 2006-08-02 2008-02-07 Xgi Technology Inc. Multi-GPU rendering system
JP4952119B2 (ja) * 2006-08-02 2012-06-13 日本電気株式会社 ファイルサーバを用いたコンテンツ管理システムと方法およびプログラム
US7698579B2 (en) * 2006-08-03 2010-04-13 Apple Inc. Multiplexed graphics architecture for graphics power management
US8681159B2 (en) * 2006-08-04 2014-03-25 Apple Inc. Method and apparatus for switching between graphics sources
US7830389B2 (en) 2006-10-03 2010-11-09 Honeywell International Inc. Dual processor accelerated graphics rendering
US8199155B2 (en) * 2006-11-22 2012-06-12 Nvidia Corporation System, method, and computer program product for saving power in a multi-graphics processor environment
KR100829111B1 (ko) 2006-11-27 2008-05-16 삼성전자주식회사 휴대단말기 및 그 제어방법
KR101467558B1 (ko) 2007-07-26 2014-12-01 엘지전자 주식회사 그래픽데이터 처리 장치 및 방법
US20090079746A1 (en) 2007-09-20 2009-03-26 Apple Inc. Switching between graphics sources to facilitate power management and/or security
US8233000B1 (en) 2007-11-08 2012-07-31 Nvidia Corporation System and method for switching between graphical processing units
EP2243080B1 (en) * 2007-12-13 2016-09-21 Advanced Micro Devices, Inc. Driver architecture for computing device having multiple graphics subsystems, reduced power consumption modes, software and methods
US8022956B2 (en) 2007-12-13 2011-09-20 Ati Technologies Ulc Settings control in devices comprising at least two graphics processors
US8330762B2 (en) 2007-12-19 2012-12-11 Advanced Micro Devices, Inc. Efficient video decoding migration for multiple graphics processor systems
JP2009288430A (ja) * 2008-05-28 2009-12-10 Toshiba Corp 情報処理装置
US8300056B2 (en) 2008-10-13 2012-10-30 Apple Inc. Seamless display migration
US8368702B2 (en) 2010-01-06 2013-02-05 Apple Inc. Policy-based switching between graphics-processing units
US8797334B2 (en) 2010-01-06 2014-08-05 Apple Inc. Facilitating efficient switching between graphics-processing units
US20110216078A1 (en) 2010-03-04 2011-09-08 Paul Blinzer Method, System, and Apparatus for Processing Video and/or Graphics Data Using Multiple Processors Without Losing State Information

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7522167B1 (en) * 2004-12-16 2009-04-21 Nvidia Corporation Coherence of displayed images for split-frame rendering in multi-processor graphics system
TW200809692A (en) * 2006-03-22 2008-02-16 Toshiba Kk Playback apparatus and playback method using the playback apparatus
TW200821984A (en) * 2006-04-20 2008-05-16 Nvidia Corp Work based clock management for display sub-system
US20080204460A1 (en) * 2006-05-30 2008-08-28 Ati Technologies Ulc Device having multiple graphics subsystems and reduced power consumption mode, software and methods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI676129B (zh) * 2018-06-29 2019-11-01 致茂電子股份有限公司 多核心同步處理裝置及其同步控制方法

Also Published As

Publication number Publication date
JP5784633B2 (ja) 2015-09-24
EP2521971A1 (en) 2012-11-14
KR101606428B1 (ko) 2016-03-28
EP2521971B1 (en) 2018-09-12
JP2013516697A (ja) 2013-05-13
US8564599B2 (en) 2013-10-22
US8368702B2 (en) 2013-02-05
CN102763081B (zh) 2016-06-01
KR20120120281A (ko) 2012-11-01
TW201142702A (en) 2011-12-01
CN102763081A (zh) 2012-10-31
WO2011084831A1 (en) 2011-07-14
US20130088500A1 (en) 2013-04-11
US20110164046A1 (en) 2011-07-07

Similar Documents

Publication Publication Date Title
TWI452514B (zh) 電腦系統及組態該電腦系統之方法
US8692833B2 (en) Low-power GPU states for reducing power consumption
TWI552135B (zh) 用以控制自我刷新顯示功能之技術（一）
US8797334B2 (en) Facilitating efficient switching between graphics-processing units
JP6526920B2 (ja) 処理ユニットのためのフレームベースのクロックレート調整
US20120092351A1 (en) Facilitating atomic switching of graphics-processing units
US10102823B2 (en) Techniques for storing and displaying an image on a display device
KR20220143667A (ko) 지연된 그래픽 프로세싱 유닛 렌더 시간을 보상하기 위한 감소된 디스플레이 프로세싱 유닛 전달 시간
WO2021056364A1 (en) Methods and apparatus to facilitate frame per second rate switching via touch event signals
WO2021134452A1 (en) Methods and apparatus to facilitate frame per second rate switching via touch event signals
WO2021026868A1 (en) Methods and apparatus to recover a mobile device when a command-mode panel timing synchronization signal is lost
US20190385567A1 (en) Display processing blinking operation
TW202223831A (zh) 用於基於區域不連續性的運動估計的方法和裝置