JP6658136B2 - 描画処理装置、画像処理装置、描画処理方法及び描画処理プログラム - Google Patents

描画処理装置、画像処理装置、描画処理方法及び描画処理プログラム Download PDF

Info

Publication number
JP6658136B2
JP6658136B2 JP2016049551A JP2016049551A JP6658136B2 JP 6658136 B2 JP6658136 B2 JP 6658136B2 JP 2016049551 A JP2016049551 A JP 2016049551A JP 2016049551 A JP2016049551 A JP 2016049551A JP 6658136 B2 JP6658136 B2 JP 6658136B2
Authority
JP
Japan
Prior art keywords
gpu
cpu
processing
drawing processing
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016049551A
Other languages
English (en)
Other versions
JP2017164914A (ja
Inventor
宏樹 田島
宏樹 田島
秀真 中島
秀真 中島
和明 友野
和明 友野
憲三 山本
憲三 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP2016049551A priority Critical patent/JP6658136B2/ja
Priority to US15/450,677 priority patent/US10397431B2/en
Publication of JP2017164914A publication Critical patent/JP2017164914A/ja
Application granted granted Critical
Publication of JP6658136B2 publication Critical patent/JP6658136B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00912Arrangements for controlling a still picture apparatus or components thereof not otherwise provided for
    • H04N1/00957Compiling jobs, e.g. for batch processing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/20Processor architectures; Processor configuration, e.g. pipelining
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/0035User-machine interface; Control console
    • H04N1/00405Output means
    • H04N1/00408Display of information to the user, e.g. menus
    • H04N1/00411Display of information to the user, e.g. menus the display also being used for user input, e.g. touch screen
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/0035User-machine interface; Control console
    • H04N1/00405Output means
    • H04N1/00408Display of information to the user, e.g. menus
    • H04N1/00472Display of information to the user, e.g. menus using a pop-up window
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2200/00Indexing scheme for image data processing or generation, in general
    • G06T2200/24Indexing scheme for image data processing or generation, in general involving graphical user interfaces [GUIs]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2201/00Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
    • H04N2201/0077Types of the still picture apparatus
    • H04N2201/0094Multifunctional device, i.e. a device capable of all of reading, reproducing, copying, facsimile transception, file transception

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)
  • Record Information Processing For Printing (AREA)

Description

この発明は、表示手段に表示される画面の描画処理を行う描画処理装置、この描画処理装置を備えた画像処理装置、描画処理方法及び描画処理プログラムに関する。
例えば、MFP(MultiFunction Peripheral)と称される多機能デジタル複合機等の画像処理装置では、操作パネルの表示部に操作画面等を表示するための描画処理が行われる。このような描画処理は、画像処理装置に搭載されている汎用的な演算装置であるCPU(Central Processing Unit)か、あるいは画像描画処理に特化して演算処理パフォーマンスが最適化された演算装置であるGPU(Graphics Processing Unit)によって行われる。
ここで、CPUによって描画処理を行う場合、図12の直線L1で示すように、表示部の画素数に比例して処理時間が増加するという特性がある。一方、GPUで行う場合は、図12の直線L2で示すように、表示装置の画素数に対して極めてわずかに比例するもののほぼ一定の処理時間に加え、事前処理としてドローコール(DrawCall)処理の時間が必要となる。このドローコール処理は、各表示パーツのテクスチャ、マテリアル、座標データ等の画像属性データを、あるフォーマットであるひとまとまりのデータに加工して値を渡すCPU上で実行される処理であり、CPUはそのデータを用いてGPUへ描画命令を行う。
このため、CPUとGPUとで描画処理時間を比較すると、図12から理解されるように、GPUではドローコール処理の時間が必要となるため、表示装置の画素数が少ない場合はCPUでの処理の方が早く、画素数が多いとGPUでの処理の方が早くなる。
そこで、特許文献1の0044段落には、低解像度ビデオに対してはコンピュータシステムのCPUによる描画処理を行い、高解像度/高ビットレートビデオに対しては個別GPUによる描画処理を行う主旨が記載されている。
特表2013−516697号公報
しかしながら、発明者の研究によれば、表示部に表示される画面を構成する表示パーツの数によって、CPUによる描画処理時間が異なるのに対し、GPUの描画処理時間は表示パーツの数には依存せずぼ一定であることがわかった。つまり、画素数が多くても表示パーツ数が少ない場合はCPUによる描画処理時間は短くなり、画素数が少なくても表示パーツ数が多い場合はCPUによる描画処理時間は長くなることがわかった。この理由は、CPUによる描画処理では、表示パーツ数分のパーツ描画処理を繰り返すことにより画面全体の描画を行うからである。
従って、表示部の画素数に基づいて、CPUとGPUのうちいずれで描画処理を実行するかを決定する従来の技術では、描画処理時間の短い方を適正に選択することができないという問題があった。
この発明はこのような技術的背景に鑑みてなされたものであって、描画処理に際してCPUとGPUのうち描画処理時間の短い方を適正に選択して描画処理を実行することができる描画処理装置、この描画処理装置を備えた画像処理装置、描画処理方法及び描画処理プログラムを提供することを課題とする。
上記課題は、以下の手段によって解決される。
(1)汎用的な演算装置であるCPUと、画像描画処理に特化した演算装置であり、動作の前にドローコール処理が必要なGPUと、を備え、前記CPUは、表示手段に表示される画面を構成する表示パーツの数と前記表示手段の画素数との積が、予め設定された閾値よりも少ない場合は自身が描画処理を実行すると判定し、前記閾値以上の場合は前記GPUに描画処理を実行させる判定するとともに、自身が前記描画処理を実行すると判定した場合は自身が前記描画処理を実行し、前記GPUに描画処理を実行させると判定した場合は、前記ドローコール処理後に前記GPUに前記描画処理を実行させることを特徴とする描画処理装置。
(2)汎用的な演算装置であるCPUと、画像描画処理に特化した演算装置であり、動作の前にドローコール処理が必要なGPUと、を備え、前記CPUは、表示手段に表示される画面を構成する表示パーツの数と第1の定数の積と、前記表示手段の画素数と第2の定数の積との和が、予め設定された閾値よりも少ない場合は自身が描画処理を実行すると判定し、前記閾値以上の場合は前記GPUに描画処理を実行させると判定するとともに、自身が前記描画処理を実行すると判定した場合は自身が前記描画処理を実行し、前記GPUに描画処理を実行させると判定した場合は、前記ドローコール処理後に前記GPUに前記描画処理を実行させることを特徴とする描画処理装置。
(3)汎用的な演算装置であるCPUと、画像描画処理に特化した演算装置であり、動作の前にドローコール処理が必要なGPUと、を備え、前記CPUは、表示手段に表示される画面を構成する表示パーツの数であって、ポップアップ表示エリアにおける表示パーツの数に基づいて、自身が描画処理を実行するか、GPUに描画処理を実行させるかを判定するとともに、自身が前記描画処理を実行すると判定した場合は自身が前記描画処理を実行し、前記GPUに描画処理を実行させると判定した場合は、前記ドローコール処理後に前記GPUに前記描画処理を実行させることを特徴とする描画処理装置。
(4)前記画面がポップアップ画像を含む画面である場合は、前記表示パーツの数及び画素数は、ポップアップ表示エリアにおける表示パーツの数及び画素数である前項1または2に記載の描画処理装置。
(5)前項1〜4のいずれかに記載の描画処理装置を備えていることを特徴とする画像処理装置。
(6)画像処理装置が前記GPUを使用するジョブを実行しているときは、前記CPUは常に自身が描画処理を実行すると判定する前項5に記載の画像処理装置。
(7)前記ジョブはコンパクトPDFファイルの作成を伴うジョブ、または外部装置から受信したプリントジョブである前項6に記載の画像処理装置。
(8)汎用的な演算装置であるCPUと、画像描画処理に特化した演算装置であり、動作の前にドローコール処理が必要なGPUと、を備え、前記CPUは、表示手段に表示される画面を構成する表示パーツの数と前記表示手段の画素数との組み合わせに基づいて、自身が前記画面の描画処理を実行するか、GPUに描画処理を実行させるかを判定するとともに、自身が前記描画処理を実行すると判定した場合は自身が前記描画処理を実行し、前記GPUに描画処理を実行させると判定した場合は、前記ドローコール処理後に前記GPUに前記描画処理を実行させ、前記表示パーツは、前記表示手段に複数表示され、そのうち少なくとも一部は、画像形成のジョブに関わる設定情報を表示する表示パーツであることを特徴とする画像形成装置。
(9)前記CPUは、前記表示パーツの数と前記表示手段の画素数との積が、予め設定された閾値よりも少ない場合は自身が描画処理を実行すると判定し、前記閾値以上の場合は前記GPUに描画処理を実行させると判定する前項8に記載の画像形成装置。
(10)前記CPUは、前記表示パーツの数と第1の定数の積と、前記表示手段の画素数と第2の定数の積との和が、予め設定された閾値よりも少ない場合は自身が描画処理を実行すると判定し、前記閾値以上の場合は前記GPUに描画処理を実行させると判定する前項8に記載の画像形成装置。
(11)前記画面がポップアップ画像を含む画面である場合は、前記表示パーツの数及び画素数は、ポップアップ表示エリアにおける表示パーツの数及び画素数である前項8〜10のいずれかに記載の画像形成装置。
(12)画像形成装置が前記GPUを使用するジョブを実行しているときは、前記CPUは常に自身が描画処理を実行すると判定する前項8〜11のいずれかに記載の画像形成装置。
(13)前記ジョブはコンパクトPDFファイルの作成を伴うジョブ、または外部装置から受信したプリントジョブである前項12に記載の画像形成装置。
(14)汎用的な演算装置であるCPUと、画像描画処理に特化した演算装置であり、動作の前にドローコール処理が必要なGPUと、を備えた描画処理装置の前記CPUが、表示手段に表示される画面を構成する表示パーツの数と前記表示手段の画素数との積が、予め設定された閾値よりも少ない場合は自身が描画処理を実行すると判定し、前記閾値以上の場合は前記GPUに描画処理を実行させると判定する判定ステップと、前記判定ステップにおいて自身が前記描画処理を実行すると判定した場合は自身が前記描画処理を実行し、前記GPUに描画処理を実行させると判定した場合は、前記ドローコール処理後に前記GPUに前記描画処理を実行させる制御ステップと、を実行することを特徴とする描画処理方法。
(15)汎用的な演算装置であるCPUと、画像描画処理に特化した演算装置であり、動作の前にドローコール処理が必要なGPUと、を備えた描画処理装置の前記CPUが、表示手段に表示される画面を構成する表示パーツの数と第1の定数の積と、前記表示手段の画素数と第2の定数の積との和が、予め設定された閾値よりも少ない場合は自身が描画処理を実行すると判定し、前記閾値以上の場合は前記GPUに描画処理を実行させると判定する判定ステップと、前記判定ステップにおいて自身が前記描画処理を実行すると判定した場合は自身が前記描画処理を実行し、前記GPUに描画処理を実行させると判定した場合は、前記ドローコール処理後に前記GPUに前記描画処理を実行させる制御ステップと、を実行することを特徴とする描画処理方法。
(16)汎用的な演算装置であるCPUと、画像描画処理に特化した演算装置であり、動作の前にドローコール処理が必要なGPUと、を備えた描画処理装置の前記CPUが、表示手段に表示される画面を構成する表示パーツの数であって、ポップアップ表示エリアにおける表示パーツの数に基づいて、自身が描画処理を実行するか、GPUに描画処理を実行させるかを判定する判定ステップと、前記判定ステップにおいて自身が前記描画処理を実行すると判定した場合は自身が前記描画処理を実行し、前記GPUに描画処理を実行させると判定した場合は、前記ドローコール処理後に前記GPUに前記描画処理を実行させる制御ステップと、を実行することを特徴とする描画処理方法。
(17)汎用的な演算装置であるCPUと、画像描画処理に特化した演算装置であり、動作の前にドローコール処理が必要なGPUと、を備えた画像形成装置の前記CPUが、表示手段に表示される画面を構成する表示パーツの数と前記表示手段の画素数との組み合わせに基づいて、自身が前記画面の描画処理を実行するか、GPUに描画処理を実行させるかを判定する判定ステップと、前記判定ステップにおいて自身が前記描画処理を実行すると判定した場合は自身が前記描画処理を実行し、前記GPUに描画処理を実行させると判定した場合は、前記ドローコール処理後に前記GPUに前記描画処理を実行させる制御ステップと、を実行し、前記表示パーツは、前記表示手段に複数表示され、そのうち少なくとも一部は、画像形成のジョブに関わる設定情報を表示する表示パーツであることを特徴とする描画処理方法。
(18)汎用的な演算装置であるCPUと、画像描画処理に特化した演算装置であり、動作の前にドローコール処理が必要なGPUと、を備えた描画処理装置の前記CPUに、表示手段に表示される画面を構成する表示パーツの数と前記表示手段の画素数との積が、予め設定された閾値よりも少ない場合は自身が描画処理を実行すると判定し、前記閾値以上の場合は前記GPUに描画処理を実行させる判定する判定ステップと、前記判定ステップにおいて自身が前記描画処理を実行すると判定した場合は自身が前記描画処理を実行し、前記GPUに描画処理を実行させると判定した場合は、前記ドローコール処理後に前記GPUに前記描画処理を実行させる制御ステップと、を実行させるための描画処理プログラム。
(19)汎用的な演算装置であるCPUと、画像描画処理に特化した演算装置であり、動作の前にドローコール処理が必要なGPUと、を備えた描画処理装置の前記CPUに、表示手段に表示される画面を構成する表示パーツの数と第1の定数の積と、前記表示手段の画素数と第2の定数の積との和が、予め設定された閾値よりも少ない場合は自身が描画処理を実行すると判定し、前記閾値以上の場合は前記GPUに描画処理を実行させると判定する判定ステップと、前記判定ステップにおいて自身が前記描画処理を実行すると判定した場合は自身が前記描画処理を実行し、前記GPUに描画処理を実行させると判定した場合は、前記ドローコール処理後に前記GPUに前記描画処理を実行させる制御ステップと、を実行させるための描画処理プログラム。
(20)汎用的な演算装置であるCPUと、画像描画処理に特化した演算装置であり、動作の前にドローコール処理が必要なGPUと、を備えた描画処理装置の前記CPUに、表示手段に表示される画面を構成する表示パーツの数であって、ポップアップ表示エリアにおける表示パーツの数に基づいて、自身が描画処理を実行するか、GPUに描画処理を実行させるかを判定する判定ステップと、前記判定ステップにおいて自身が前記描画処理を実行すると判定した場合は自身が前記描画処理を実行し、前記GPUに描画処理を実行させると判定した場合は、前記ドローコール処理後に前記GPUに前記描画処理を実行させる制御ステップと、を実行させるための描画処理プログラム。
(21)汎用的な演算装置であるCPUと、画像描画処理に特化した演算装置であり、動作の前にドローコール処理が必要なGPUと、を備えた画像形成装置の前記CPUに、表示手段に表示される画面を構成する表示パーツの数と前記表示手段の画素数との組み合わせに基づいて、自身が前記画面の描画処理を実行するか、GPUに描画処理を実行させるかを判定する判定ステップと、前記判定ステップにおいて自身が前記描画処理を実行すると判定した場合は自身が前記描画処理を実行し、前記GPUに描画処理を実行させると判定した場合は、前記ドローコール処理後に前記GPUに前記描画処理を実行させる制御ステップと、を実行させるための描画処理プログラムであって、前記表示パーツは、前記表示手段に複数表示され、そのうち少なくとも一部は、画像形成のジョブに関わる設定情報を表示する表示パーツである描画処理プログラム。
(22)前記画面がポップアップ画像を含む画面である場合は、前記表示パーツの数及び画素数は、ポップアップ表示エリアにおける表示パーツの数及び画素数である前項18または19に記載の描画処理プログラム。
(23)前記CPUは、前記表示パーツの数と前記表示手段の画素数との積が、予め設定された閾値よりも少ない場合は自身が描画処理を実行すると判定し、前記閾値以上の場合は前記GPUに描画処理を実行させると判定する前項21に記載の描画処理プログラム。
(24)前記CPUは、前記表示パーツの数と第1の定数の積と、前記表示手段の画素数と第2の定数の積との和が、予め設定された閾値よりも少ない場合は自身が描画処理を実行すると判定し、前記閾値以上の場合は前記GPUに描画処理を実行させると判定する前項21に記載の描画処理プログラム。
(25)前記画面がポップアップ画像を含む画面である場合は、前記表示パーツの数及び画素数は、ポップアップ表示エリアにおける表示パーツの数及び画素数である前項21〜24のいずれかに記載の描画処理プログラム。
(26)画像形成装置が前記GPUを使用するジョブを実行しているときは、前記CPUは常に自身が描画処理を実行すると判定する前項21〜25のいずれかに記載の描画処理プログラム。
(27)前記ジョブはコンパクトPDFファイルの作成を伴うジョブ、または外部装置から受信したプリントジョブである前項26に記載の描画処理プログラム。
前項(1)に記載の発明によれば、CPUは、表示パーツの数と表示手段の画素数との積が、予め設定された閾値よりも少ない場合は自身が描画処理を実行すると判定し、閾値以上の場合はGPUに描画処理を実行させると判定するから、CPUとGPUのうち描画処理時間が短い方を確実に選択することができる。
前項()に記載の発明によれば、CPUは、表示パーツの数と第1の定数の積と、表示手段の画素数と第2の定数の積との和が、予め設定された閾値よりも少ない場合は自身が描画処理を実行すると判定し、閾値以上の場合はGPUに描画処理を実行させると判定するから、CPUとGPUのうち描画処理時間が短い方を確実に選択することができる。
前項()に記載の発明によれば、画面がポップアップ画像を含む画面である場合は、ポップアップ表示エリアにおける表示パーツの数に基づいて、CPU自身が描画処理を実行するかGPUに描画処理を実行させるかの判定が行われる。
前項()に記載の発明によれば、画面がポップアップ画像を含む画面である場合は、
ポップアップ表示エリアにおける表示パーツの数及び画素数に基づいて、CPU自身が描画処理を実行するかGPUに描画処理を実行させるかの判定が行われる。
前項()に記載の発明によれば、表示手段の画素数に関わらず、CPUかGPUのうち描画処理時間が短い方を適正に選択することができ、ひいては短い処理時間で描画処理を実行することができる画像処理装置となる。
前項()に記載の発明によれば、画像処理装置がGPUを使用するジョブを実行しているときは、CPUが常に描画処理を実行するから、使用中のGPUに画面の描画処理を実行させることにより、却って描画処理が遅れる等の不都合を生じることはない。
前項()に記載の発明によれば、画像処理装置がGPUを使用して、コンパクトPDFファイルの作成を伴うジョブ、または外部装置から受信したプリントジョブを実行している場合は、CPUは常に描画処理を実行する。
前項(14)に記載の発明によれば、CPUは、表示パーツの数と表示手段の画素数との積が、予め設定された閾値よりも少ない場合は自身が描画処理を実行すると判定し、閾値以上の場合はGPUに描画処理を実行させると判定するから、CPUとGPUのうち描画処理時間が短い方を確実に選択することができる。
前項(18)に記載の発明によれば、表示パーツの数と表示手段の画素数との積が、予め設定された閾値よりも少ない場合は自身が描画処理を実行し、閾値以上の場合はGPUに描画処理を実行させる処理を、CPUに実行させることができる。
前項(19)に記載の発明によれば、表示パーツの数と第1の定数の積と、表示手段の画素数と第2の定数の積との和が、予め設定された閾値よりも少ない場合は自身が描画処理を実行し、閾値以上の場合はGPUに描画処理を実行させる処理を、CPUに実行させることができる。
前項(20)に記載の発明によれば、画面がポップアップ画像を含む画面である場合は、ポップアップ表示エリアにおける表示パーツの数に基づいて、CPUは自身が描画処理を実行するかGPUに描画処理を実行させるかを判定する。
前項(22)に記載の発明によれば、画面がポップアップ画像を含む画面である場合は、ポップアップ表示エリアにおける表示パーツの数及び画素数に基づいて、CPUは自身が描画処理を実行するかGPUに描画処理を実行させるかを判定する。

この発明の一実施形態に係る描画処理装置を備えた画像処理装置の電気的な構成を示すブロック図である。 操作パネルの拡大図である。 画像処理装置の画面を外部の携帯端末装置で表示する例を説明するための図である。 CPUによる描画処理時間とGPUによる描画処理時間のうちどちらが短いか(処理が早いか)が、表示手段の画素数と表示される画面の表示パーツ数とによって変化する様子を示す図である。 CPUとGPUのいずれで描画処理を実行するかの判定基準となる表示手段の画素数と表示パーツス数の閾値を説明するための表である。 CPUとGPUのいずれで描画処理を実行するかの判定基準となる表示手段の画素数と表示パーツス数の閾値を説明するための別の表である。 画像処理装置のCPUにより実行される、CPU自身かGPUのいずれによって描画処理を実行するかを判定する描画処理判定動作の一例を示すフローチャートである。 画像処理装置のCPUにより実行される、CPU自身かGPUのいずれによって描画処理を実行するかを判定する描画処理判定動作の他の例を示すフローチャートである。 画像処理装置のCPUにより実行される、CPU自身かGPUのいずれによって描画処理を実行するかを判定する描画処理判定動作のさらに他の例を示すフローチャートである。 画像処理装置のCPUにより実行される、CPU自身かGPUのいずれによって描画処理を実行するかを判定する描画処理判定動作のさらに他の例を示すフローチャートである。 画像処理装置のCPUにより実行される、CPU自身かGPUのいずれによって描画処理を実行するかを判定する描画処理判定動作のさらに他の例を示すフローチャートである。 CPUによる描画処理時間及びGPUによる描画処理時間と表示手段の画素数との関係を示す図である。
以下、この発明の実施形態を図面に基づいて説明する。
図1は、この発明の一実施形態に係る描画処理装置を備えた画像処理装置の電気的な構成を示すブロック図である。この実施形態では、画像処理装置として、多機能デジタル画像形成装置である前述したMFPが用いられている。以下、画像処理装置をMFPともいう。
図1に示すように、MFP1は、制御部100、固定記憶装置110、画像読取装置120、操作パネル130、画像出力装置140、プリンタコントローラ150及びネットワークインターフェイス(ネットワークI/F)160、GPU(Graphics Processing Unit)170等を備え、互いにシステムバス175を介して接続されている。
制御部100は、CPU(Central Processing Unit)101、ROM(Read Only Memory)102、S−RAM(Static Random Access Memory)103、NV−RAM(Non Volatile RAM)104及び時計IC105等を備えている。
CPU101は、ROM102等に保存されている動作プログラムを実行することにより、MFP1の全体を統括的に制御する。例えばコピー機能、プリンタ機能、スキャン機能、ファクシミリ機能等を実行可能に制御するほか、特にこの実施形態では、表示部134に表示される各種画面の描画処理を自身で実行するかあるいはGPUに実行させるかを所定の条件の基で決定し、決定に応じて処理を実行する等の制御等を行うが、詳細は後述する。
ROM102は、CPU101が実行するプログラムやその他のデータを格納する。
S−RAM103は、CPU101がプログラムを実行する際の作業領域となるものであり、プログラムやプログラムを実行する際のデータ等を一時的に保存する。
NV−RAM104は、バッテリでバックアップされた不揮発メモリであり、画像形成に係わる各種の設定や、表示部134の画素数や、表示部134に表示される各種画面のデータ等を記憶するものである。画面のデータには各画面を構成する表示パーツやその数についての情報も含まれる。
時計IC105は、時刻を計時すると共に、内部タイマーとして機能し処理時間の計測等を行う。
固定記憶装置110は、ハードディスク等からなり、プログラムや各種データ等を保存する。
画像読取装置120は、スキャナ等を備え、プラテンガラス上にセットされた原稿を走査することによって読み取り、読み取った原稿を画像データに変換する。
操作パネル130は、ユーザーがMFP1へジョブ等の指示や各種設定を行う際に用いられるものであり、図2に拡大図を示すように、リセットー131、スタートキー132、ストップキー133、表示部134及びタッチパネル135等を備えている。
リセットキー131は、設定をリセットする際に使用されるものであり、スタートキー132はスキャン等の開始操作に使用されるものであり、ストップキー133は動作を中断する場合等に押下されるものである。
表示部134は、例えば液晶表示装置からなりメッセージや各種の操作画面等を表示するものであり、タッチパネル135は表示部134の画面上に形成され、ユーザーのタッチ操作を検出する。
画像出力装置140は、画像読取装置120で読み取られた原稿の画像データや、外部操作から送信されたプリントデータから生成された複写画像を用紙上に印字するものである。
プリンタコントローラ150は、ネットワークインターフェース160によって受信されたプリントデータから複写画像を生成するものである。
ネットワークインターフェース(ネットワークI/F)160は、外部の端末装置等との間でデータの送受信を行う通信手段として機能する。
GPU170は、画像描画処理に特化して演算処理パフォーマンスが最適化された演算装置であり、CPU101の指示に従って表示部134に表示される画面の描画処理を実行する。
次に、図1に示したMFP1の動作を説明する。
表示部134に表示される画面は、複数の表示パーツの組み合わせから構成されており、前述したように、表示パーツの種類や数は画面毎にNV−RAM104等に記憶されている。表示パーツとしては、ボタン、グラフィック(図形)、文字等がある。表示パーツは移動することもあり、サムネイル画像が表示されるような場合は1つのサムネイル画像が1つの表示パーツとなる。
MFP1において、各画面の描画処理はCPU101によっても可能でありGPU170によっても可能であるが、この実施形態ではCPU101とGPU170のうち描画処理時間の短い方をCPU101が選択している。
なお、MFP1には、MFPの操作画面の画面データを図3に示すようにネットワーク等を介して1台または複数台のタブレット端末やスマートフォン等の携帯端末装置2に送信し、携帯端末装置2の表示部21に表示させることができる機種がある。この場合、携帯端末装置2の表示部21に表示させる画面の描画処理も、MFP1のCPU101かGPU170によって行われる。
CPU101で描画処理を行う場合の描画処理時間は、表示部134(携帯端末装置2の表示部21に画面を表示させる場合は表示部21)の画素数と表示パーツ数に依存し、表示部134(表示部21)の画素数が同じ場合、表示パーツ数が多くなるほど処理時間は長くなる。また、画素数が多くなるほど処理時間は長くなる。
一方、GPU170で描画処理を行う場合の描画処理時間は、画素数及び表示パーツ数にはほとんど依存せずほぼ一定である。しかし、描画処理を行う前の事前処理として、各表示パーツのテクスチャ、マテリアル、座標データ等の画像属性データを、あるフォーマットであるひとまとまりのデータに加工して値を渡すドローコール(DrawCall)処理が常に必要であり、そのための時間が必要となる。このドローコール処理は、CPU101上で実行され、CPU101はそのデータを用いてGPU170へ描画命令を行う。
従って、CPU101による描画処理時間がドローコール処理時間よりも短い場合は、CPU101が選択され、ドローコール処理時間よりも長い場合はGPU170が選択される。また、CPU101による描画処理時間がドローコール処理時間よりも長いか短いかは、図4に示すように、表示部134(表示部21)の画素数と表示される画面の表示パーツ数とによって変化する。図4において、領域S1がCPU101での描画処理時間>ドローコール処理時間の領域であり、GPU170による処理の方が早い領域である。一方、領域S2がCPU101での描画処理時間<ドローコール処理時間の領域であり、CPU101による処理の方が早い領域である。
この実施形態では、図5及び図6の表に示すように、CPU101とGPU170のいずれで描画処理を実行するかの判定基準となる表示部134(表示部21)の画素数と表示パーツス数の閾値が、予め設定されている。
即ち、表示部134(表示部21)の画素数が例えばWSVGA(600×1024ピクセル)の場合、表示パーツ数(図5及び図6では単に「パーツ数」と記している)が20以上であればGPU170で描画処理を行い、表示パーツ数が20未満であればCPU101で描画処理を行う設定となっている。表示部134(表示部21)の画素数が例えばWVGA(480×800ピクセル)の場合、表示パーツ数が50以上であればGPU170で描画処理を行い、表示パーツ数が50未満であればCPU101で描画処理を行う設定となっている。また、表示部134(表示部21)の画素数が例えばWQVGA(273×400ピクセル)の場合、表示パーツ数が100以上であればGPU170で描画処理を行い、表示パーツ数が100未満であればCPU101で描画処理を行う設定となっている。
従って、図5(A)に示す画面例のように、表示パーツ数がボタン:50、グラフィック:67、文字:85、合計数202の場合には、表示部134(表示部21)の画素数にかかわらずGPU170で処理される。図5(B)に示す画面例のように、表示パーツ数がボタン:18、グラフィック:27、文字:29、合計数74の場合には、表示部134(表示部21)の画素数がWSVGAとWVGAであればGPU170で処理され、WQVGAであればCPU101で処理される。
また、図6(C)に示す画面例のように、表示パーツ数がボタン:6、グラフィック:9、文字:12、合計数27の場合には、表示部134(表示部21)の画素数がWSVGAであればGPU170で処理され、WVGAとWQVGAであればCPU101で処理され、図6(D)に示す画面例のように、表示パーツ数がボタン:0、グラフィック:3、文字:1、合計数4の場合には、表示部134(表示部21)の画素数がWSVGA、WVGA、WQVGAいずれであってもCPU101で処理される。
図7は、MFP1により実行される、CPU101かGPU170のいずれによって描画処理を実行するかを判定する描画処理判定動作の一例を示すフローチャートである。なお、図7及び図8以降のフローチャートに示される動作は、MFP1のCPU101が、ROM102等の記録媒体に格納された動作プログラムに従って動作することにより実行される。なお、この実施形態では、表示部134(表示部21)の画素数は予めわかっており、その画素数に対応する表示パーツ数の閾値が予め設定されているものとする。
ステップS01で、プログラムから画面描画処理開始命令を受領すると、ステップS02で、表示する画面の表示パーツ数を取得する。次いでステップS03で、描画処理をCPU101自身が実行するかGPU170に実行させるかを判定する処理として、表示パーツ数は予め設定された閾値以上かどうかを判定する。
表示パーツ数が閾値以上の場合は(ステップS03でYES)、GPU170による描画処理と判定し、ステップS04で、GPU170に描画処理を実行させる前の処理として、各表示パーツのテクスチャ、マテリアル、座標データ等の画像属性データを、あるフォーマットであるひとまとまりのデータに纏めるドローコール処理を実行したのち、ステップS05でGPU170に描画処理命令を発行する。この描画処理命令を受けて、GPU170は描画処理を実行する。
一方ステップS03で、表示パーツ数が閾値以上でない場合は(ステップS03でNO)、CPU101自身による描画処理と判定し、ステップS06で、CPU101は自身で描画処理を実行し描画データを生成する。
このように、画面を構成する表示パーツ数を基準にしてCPU101自身が描画処理を実行するか、またはGPU170に描画処理を実行させるかを判定するから、表示部134(表示部21)の画素数に関わらず、CPU101かGPU170のうち描画処理時間が短い方を適正に選択することができ、ひいては短い処理時間で描画処理を実行することができる。
図8は、MFP1により実行される、CPU101かGPU170のいずれによって描画処理を実行するかを判定する描画処理判定動作の他の例を示すフローチャートである。
この例では、画面の表示パーツ数と表示部134(表示部21)の画素数との積に関して閾値を設定している。即ち、図4に示す領域S1と領域S2との境界線に沿うような閾値を設定したものである。
ステップS11で、プログラムから画面描画処理開始命令を受領すると、ステップS12で、表示部134の画素数と表示する画面の表示パーツ数を取得する。画面を携帯端末装置2の表示部21に表示させる場合は、携帯端末装置2から表示部21の画素数を取得する。
次いでステップS13で、描画処理をCPU101自身が実行するかGPU170に実行させるかを判定する処理として、表示パーツ数と画素数の積は予め設定された閾値以上かどうかを判定する。
閾値以上の場合は(ステップS13でYES)、GPU170による描画処理と判定し、ステップS14で、GPU170に描画処理を実行させる前の処理としてドローコール処理を実行したのち、ステップS15でGPU170に描画処理命令を発行する。この描画処理命令を受けて、GPU170は描画処理を実行する。
一方ステップS13で、表示パーツ数と画素数の積が閾値以上でない場合は(ステップS13でNO)、CPU101自身による描画処理と判定し、ステップS16で、CPU101は自身で描画処理を実行し描画データを生成する。
このように、表示部134(表示部21)の画素数と画面を構成する表示パーツ数の積を基準にしてCPU101自身が描画処理を実行するか、またはGPU170に描画処理を実行させるかを判定するから、CPU101かGPU170のうち描画処理時間が短い方を確実に選択することができ、ひいては短い処理時間で描画処理を実行することができる。
図9は、MFP1により実行される、CPU101かGPU170のいずれによって描画処理を実行するかを判定する描画処理判定動作のさらに他の例を示すフローチャートである。
この例では、表示パーツ数と定数1(第1の定数)の積と、表示部134(表示部21)の画素数と定数2(第2の定数)の積との和に関して閾値を設定している。即ち、図4に示す領域S1と領域S2との境界線に沿うような別の閾値を設定したものである。
ステップS21で、プログラムから画面描画処理開始命令を受領すると、ステップS22で、表示部134の画素数と表示する画面の表示パーツ数を取得する。画面を携帯端末装置2の表示部21に表示させる場合は、携帯端末装置2から表示部21の画素数を取得する。
次いでステップS23で、描画処理をCPU101自身が実行するかGPU170に実行させるかを判定する処理として、表示パーツ数と定数1の積と画素数と定数2の積との和は予め設定された閾値以上かどうかを判定する。
閾値以上の場合は(ステップS23でYES)、GPU170による描画処理と判定し、ステップS24で、GPU170に描画処理を実行させる前の処理としてドローコール処理を実行したのち、ステップS25でGPU170に描画処理命令を発行する。この描画処理命令を受けて、GPU170は描画処理を実行する。
一方ステップS23で、表示パーツ数と定数1の積と画素数と定数2の積との和が閾値以上でない場合は(ステップS23でNO)、CPU101自身による描画処理と判定し、ステップS26で、CPU101は自身で描画処理を実行し描画データを生成する。
このように、表示パーツ数と定数1の積と、表示部134(表示部21)の画素数と定数2の積との和を基準にしてCPU101自身が描画処理を実行するか、またはGPU170に描画処理を実行させるかを判定するから、CPU101かGPU170のうち描画処理時間が短い方を精度良く選択することができ、ひいては短い処理時間で描画処理を実行することができる。
図10は、MFP1により実行される、CPU101かGPU170のいずれによって描画処理を実行するかを判定する描画処理判定動作のさらに他の例を示すフローチャートである。この例では、表示される画面がポップアップ画面を含む画面である場合は、ポップアップ表示エリアにおける表示パーツ数を閾値と比較することにより、描画処理をCPU101自身が実行するかGPU170に実行させるかを判定する構成となっている。
ステップS31で、プログラムから画面描画処理開始命令を受領すると、ステップS32で、表示するポップアップ画面領域の表示パーツ数を取得する。次いでステップS33で、表示パーツ数は予め設定された閾値以上かどうかを判定する。
表示パーツ数が閾値以上の場合は(ステップS33でYES)、GPU170による描画処理と判定し、ステップS34で、GPU170に描画処理を実行させる前の処理としてドローコール処理を実行したのち、ステップS35でGPU170に描画処理命令を発行する。この描画処理命令を受けて、GPU170は描画処理を実行する。
一方ステップS33で、表示パーツ数が閾値以上でない場合は(ステップS33でNO)、CPU101自身による描画処理と判定し、ステップS36で、CPU101は自身で描画処理を実行し描画データを生成する。
なお、ステップS33において、表示パーツ数が閾値以上かどうかではなく、図8のステップS13のように、表示パーツ数と画素数の積が閾値以上かどうかを判定したり、図9のステップS23のように、表示パーツ数と定数1の積と画素数と定数2の積との和が閾値以上かどうかを判定しても良い。
図11は、MFP1により実行される、CPU101かGPU170のいずれによって描画処理を実行するかを判定する描画処理判定動作のさらに他の例を示すフローチャートである。この例では、MFPがGPU170を使用するジョブを実行中の時は、表示パーツ数が閾値以上であったとしても、ジョブ実行中のGPUで画面描画処理を実行させると処理時間が却って長くなる恐れがあることから、常にCPU101で描画処理を実行するようになっている。
GPU170を使用するジョブの一例としては、コンパクトPDF(Portable Document Format)ファイルの作成を伴うジョブ、または外部装置から受信したプリントジョブ等を挙げることができる。
ステップS41で、プログラムから画面描画処理開始命令を受領すると、ステップS42で、表示部134の画素数と表示する画面の表示パーツ数を取得する。画面を携帯端末装置2の表示部21に表示させる場合は、携帯端末装置2から表示部21の画素数を取得する。
次いでステップS43で、MFP1がGPU170を使用するジョブを実行しているかどうかを調べる。使用していなければ(ステップS43でNO)、ステップS44で、表示パーツ数は閾値以上かどうかを判定する。
表示パーツ数が閾値以上の場合は(ステップS44でYES)、GPU170による描画処理と判定し、ステップS45で、GPU170に描画処理を実行させる前の処理としてドローコール処理を実行したのち、ステップS46でGPU170に描画処理命令を発行する。この描画処理命令を受けて、GPU170は描画処理を実行する。
一方ステップS43で、MFP1がGPU170を使用するジョブを実行している場合(ステップS43でYES)、またはステップS44で、表示パーツ数が閾値以上でない場合は(ステップS44でNO)、ステップS47で、CPU101は自身で描画処理を実行し描画データを生成する。
なお、ステップS44において、表示パーツ数が閾値以上かどうかではなく、図8のステップS13のように、表示パーツ数と画素数の積が閾値以上かどうかを判定したり、図9のステップS23のように、表示パーツ数と定数1の積と画素数と定数2の積との和が閾値以上かどうかを判定しても良い。
以上、本発明の一実施形態を説明したが、本発明は上記実施形態に限定されることはない。
例えば、描画処理装置が搭載された画像処理装置を例示したが、画像処理装置に限定されることはなく、クライアントコンピュータ、携帯端末装置等の情報処理装置やその他の装置に搭載された描画処理装置であっても良い。
1 画像処理装置
100 制御部
101 CPU
102 ROM
110 時計装置
130 操作パネル
134 表示部
170 GPU
2 携帯端末装置
21 表示部

Claims (27)

  1. 汎用的な演算装置であるCPUと、
    画像描画処理に特化した演算装置であり、動作の前にドローコール処理が必要なGPUと、
    を備え、
    前記CPUは、表示手段に表示される画面を構成する表示パーツの数と前記表示手段の画素数との積が、予め設定された閾値よりも少ない場合は自身が描画処理を実行すると判定し、前記閾値以上の場合は前記GPUに描画処理を実行させる判定するとともに、自身が前記描画処理を実行すると判定した場合は自身が前記描画処理を実行し、前記GPUに描画処理を実行させると判定した場合は、前記ドローコール処理後に前記GPUに前記描画処理を実行させることを特徴とする描画処理装置。
  2. 汎用的な演算装置であるCPUと、
    画像描画処理に特化した演算装置であり、動作の前にドローコール処理が必要なGPUと、
    を備え、
    前記CPUは、表示手段に表示される画面を構成する表示パーツの数と第1の定数の積と、前記表示手段の画素数と第2の定数の積との和が、予め設定された閾値よりも少ない場合は自身が描画処理を実行すると判定し、前記閾値以上の場合は前記GPUに描画処理を実行させると判定するとともに、自身が前記描画処理を実行すると判定した場合は自身が前記描画処理を実行し、前記GPUに描画処理を実行させると判定した場合は、前記ドローコール処理後に前記GPUに前記描画処理を実行させることを特徴とする描画処理装置。
  3. 汎用的な演算装置であるCPUと、
    画像描画処理に特化した演算装置であり、動作の前にドローコール処理が必要なGPUと、
    を備え、
    前記CPUは、表示手段に表示される画面を構成する表示パーツの数であって、ポップアップ表示エリアにおける表示パーツの数に基づいて、自身が描画処理を実行するか、GPUに描画処理を実行させるかを判定するとともに、自身が前記描画処理を実行すると判定した場合は自身が前記描画処理を実行し、前記GPUに描画処理を実行させると判定した場合は、前記ドローコール処理後に前記GPUに前記描画処理を実行させることを特徴とする描画処理装置。
  4. 前記画面がポップアップ画像を含む画面である場合は、前記表示パーツの数及び画素数は、ポップアップ表示エリアにおける表示パーツの数及び画素数である請求項1または2に記載の描画処理装置。
  5. 請求項1〜のいずれかに記載の描画処理装置を備えていることを特徴とする画像処理装置。
  6. 画像処理装置が前記GPUを使用するジョブを実行しているときは、前記CPUは常に自身が描画処理を実行すると判定する請求項に記載の画像処理装置。
  7. 前記ジョブはコンパクトPDFファイルの作成を伴うジョブ、または外部装置から受信したプリントジョブである請求項に記載の画像処理装置。
  8. 汎用的な演算装置であるCPUと、
    画像描画処理に特化した演算装置であり、動作の前にドローコール処理が必要なGPUと、
    を備え、
    前記CPUは、表示手段に表示される画面を構成する表示パーツの数と前記表示手段の画素数との組み合わせに基づいて、自身が前記画面の描画処理を実行するか、GPUに描画処理を実行させるかを判定するとともに、自身が前記描画処理を実行すると判定した場合は自身が前記描画処理を実行し、前記GPUに描画処理を実行させると判定した場合は、前記ドローコール処理後に前記GPUに前記描画処理を実行させ、
    前記表示パーツは、前記表示手段に複数表示され、そのうち少なくとも一部は、画像形成のジョブに関わる設定情報を表示する表示パーツであることを特徴とする画像形成装置。
  9. 前記CPUは、前記表示パーツの数と前記表示手段の画素数との積が、予め設定された閾値よりも少ない場合は自身が描画処理を実行すると判定し、前記閾値以上の場合は前記GPUに描画処理を実行させると判定する請求項8に記載の画像形成装置。
  10. 前記CPUは、前記表示パーツの数と第1の定数の積と、前記表示手段の画素数と第2の定数の積との和が、予め設定された閾値よりも少ない場合は自身が描画処理を実行すると判定し、前記閾値以上の場合は前記GPUに描画処理を実行させると判定する請求項8に記載の画像形成装置。
  11. 前記画面がポップアップ画像を含む画面である場合は、前記表示パーツの数及び画素数は、ポップアップ表示エリアにおける表示パーツの数及び画素数である請求項8〜10のいずれかに記載の画像形成装置。
  12. 画像形成装置が前記GPUを使用するジョブを実行しているときは、前記CPUは常に自身が描画処理を実行すると判定する請求項8〜11のいずれかに記載の画像形成装置。
  13. 前記ジョブはコンパクトPDFファイルの作成を伴うジョブ、または外部装置から受信したプリントジョブである請求項12に記載の画像形成装置。
  14. 汎用的な演算装置であるCPUと、
    画像描画処理に特化した演算装置であり、動作の前にドローコール処理が必要なGPUと、
    を備えた描画処理装置の前記CPUが、
    表示手段に表示される画面を構成する表示パーツの数と前記表示手段の画素数との積が、予め設定された閾値よりも少ない場合は自身が描画処理を実行すると判定し、前記閾値以上の場合は前記GPUに描画処理を実行させる判定する判定ステップと、
    前記判定ステップにおいて自身が前記描画処理を実行すると判定した場合は自身が前記描画処理を実行し、前記GPUに描画処理を実行させると判定した場合は、前記ドローコール処理後に前記GPUに前記描画処理を実行させる制御ステップと、
    を実行することを特徴とする描画処理方法。
  15. 汎用的な演算装置であるCPUと、
    画像描画処理に特化した演算装置であり、動作の前にドローコール処理が必要なGPUと、
    を備えた描画処理装置の前記CPUが、
    表示手段に表示される画面を構成する表示パーツの数と第1の定数の積と、前記表示手段の画素数と第2の定数の積との和が、予め設定された閾値よりも少ない場合は自身が描画処理を実行すると判定し、前記閾値以上の場合は前記GPUに描画処理を実行させると判定する判定ステップと、
    前記判定ステップにおいて自身が前記描画処理を実行すると判定した場合は自身が前記描画処理を実行し、前記GPUに描画処理を実行させると判定した場合は、前記ドローコール処理後に前記GPUに前記描画処理を実行させる制御ステップと、
    を実行することを特徴とする描画処理方法。
  16. 汎用的な演算装置であるCPUと、
    画像描画処理に特化した演算装置であり、動作の前にドローコール処理が必要なGPUと、
    を備えた描画処理装置の前記CPUが、
    表示手段に表示される画面を構成する表示パーツの数であって、ポップアップ表示エリアにおける表示パーツの数に基づいて、自身が描画処理を実行するか、GPUに描画処理を実行させるかを判定する判定ステップと、
    前記判定ステップにおいて自身が前記描画処理を実行すると判定した場合は自身が前記描画処理を実行し、前記GPUに描画処理を実行させると判定した場合は、前記ドローコール処理後に前記GPUに前記描画処理を実行させる制御ステップと、
    を実行することを特徴とする描画処理方法。
  17. 汎用的な演算装置であるCPUと、
    画像描画処理に特化した演算装置であり、動作の前にドローコール処理が必要なGPUと、
    を備えた画像形成装置の前記CPUが、
    表示手段に表示される画面を構成する表示パーツの数と前記表示手段の画素数との組み合わせに基づいて、自身が前記画面の描画処理を実行するか、GPUに描画処理を実行させるかを判定する判定ステップと、
    前記判定ステップにおいて自身が前記描画処理を実行すると判定した場合は自身が前記描画処理を実行し、前記GPUに描画処理を実行させると判定した場合は、前記ドローコール処理後に前記GPUに前記描画処理を実行させる制御ステップと、
    を実行し、
    前記表示パーツは、前記表示手段に複数表示され、そのうち少なくとも一部は、画像形成のジョブに関わる設定情報を表示する表示パーツであることを特徴とする描画処理方法。
  18. 汎用的な演算装置であるCPUと、
    画像描画処理に特化した演算装置であり、動作の前にドローコール処理が必要なGPUと、
    を備えた描画処理装置の前記CPUに、
    表示手段に表示される画面を構成する表示パーツの数と前記表示手段の画素数との積が、予め設定された閾値よりも少ない場合は自身が描画処理を実行すると判定し、前記閾値以上の場合は前記GPUに描画処理を実行させる判定する判定ステップと、
    前記判定ステップにおいて自身が前記描画処理を実行すると判定した場合は自身が前記描画処理を実行し、前記GPUに描画処理を実行させると判定した場合は、前記ドローコール処理後に前記GPUに前記描画処理を実行させる制御ステップと、
    を実行させるための描画処理プログラム。
  19. 汎用的な演算装置であるCPUと、
    画像描画処理に特化した演算装置であり、動作の前にドローコール処理が必要なGPUと、
    を備えた描画処理装置の前記CPUに、
    表示手段に表示される画面を構成する表示パーツの数と第1の定数の積と、前記表示手段の画素数と第2の定数の積との和が、予め設定された閾値よりも少ない場合は自身が描画処理を実行すると判定し、前記閾値以上の場合は前記GPUに描画処理を実行させると判定する判定ステップと、
    前記判定ステップにおいて自身が前記描画処理を実行すると判定した場合は自身が前記描画処理を実行し、前記GPUに描画処理を実行させると判定した場合は、前記ドローコール処理後に前記GPUに前記描画処理を実行させる制御ステップと、
    を実行させるための描画処理プログラム。
  20. 汎用的な演算装置であるCPUと、
    画像描画処理に特化した演算装置であり、動作の前にドローコール処理が必要なGPUと、
    を備えた描画処理装置の前記CPUに、
    表示手段に表示される画面を構成する表示パーツの数であって、ポップアップ表示エリアにおける表示パーツの数に基づいて、自身が描画処理を実行するか、GPUに描画処理を実行させるかを判定する判定ステップと、
    前記判定ステップにおいて自身が前記描画処理を実行すると判定した場合は自身が前記描画処理を実行し、前記GPUに描画処理を実行させると判定した場合は、前記ドローコール処理後に前記GPUに前記描画処理を実行させる制御ステップと、
    を実行させるための描画処理プログラム。
  21. 汎用的な演算装置であるCPUと、
    画像描画処理に特化した演算装置であり、動作の前にドローコール処理が必要なGPUと、
    を備えた画像形成装置の前記CPUに、
    表示手段に表示される画面を構成する表示パーツの数と前記表示手段の画素数との組み合わせに基づいて、自身が前記画面の描画処理を実行するか、GPUに描画処理を実行させるかを判定する判定ステップと、
    前記判定ステップにおいて自身が前記描画処理を実行すると判定した場合は自身が前記描画処理を実行し、前記GPUに描画処理を実行させると判定した場合は、前記ドローコール処理後に前記GPUに前記描画処理を実行させる制御ステップと、
    を実行させるための描画処理プログラムであって、
    前記表示パーツは、前記表示手段に複数表示され、そのうち少なくとも一部は、画像形成のジョブに関わる設定情報を表示する表示パーツである描画処理プログラム。
  22. 前記画面がポップアップ画像を含む画面である場合は、前記表示パーツの数及び画素数は、ポップアップ表示エリアにおける表示パーツの数及び画素数である請求項18または19に記載の描画処理プログラム。
  23. 前記CPUは、前記表示パーツの数と前記表示手段の画素数との積が、予め設定された閾値よりも少ない場合は自身が描画処理を実行すると判定し、前記閾値以上の場合は前記GPUに描画処理を実行させると判定する請求項21に記載の描画処理プログラム。
  24. 前記CPUは、前記表示パーツの数と第1の定数の積と、前記表示手段の画素数と第2の定数の積との和が、予め設定された閾値よりも少ない場合は自身が描画処理を実行すると判定し、前記閾値以上の場合は前記GPUに描画処理を実行させると判定する請求項21に記載の描画処理プログラム。
  25. 前記画面がポップアップ画像を含む画面である場合は、前記表示パーツの数及び画素数は、ポップアップ表示エリアにおける表示パーツの数及び画素数である請求項21〜24のいずれかに記載の描画処理プログラム。
  26. 画像形成装置が前記GPUを使用するジョブを実行しているときは、前記CPUは常に自身が描画処理を実行すると判定する請求項21〜25のいずれかに記載の描画処理プログラム。
  27. 前記ジョブはコンパクトPDFファイルの作成を伴うジョブ、または外部装置から受信したプリントジョブである請求項26に記載の描画処理プログラム。
JP2016049551A 2016-03-14 2016-03-14 描画処理装置、画像処理装置、描画処理方法及び描画処理プログラム Active JP6658136B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016049551A JP6658136B2 (ja) 2016-03-14 2016-03-14 描画処理装置、画像処理装置、描画処理方法及び描画処理プログラム
US15/450,677 US10397431B2 (en) 2016-03-14 2017-03-06 Graphics processing device, image processing apparatus, graphics processing method, and recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016049551A JP6658136B2 (ja) 2016-03-14 2016-03-14 描画処理装置、画像処理装置、描画処理方法及び描画処理プログラム

Publications (2)

Publication Number Publication Date
JP2017164914A JP2017164914A (ja) 2017-09-21
JP6658136B2 true JP6658136B2 (ja) 2020-03-04

Family

ID=59787351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016049551A Active JP6658136B2 (ja) 2016-03-14 2016-03-14 描画処理装置、画像処理装置、描画処理方法及び描画処理プログラム

Country Status (2)

Country Link
US (1) US10397431B2 (ja)
JP (1) JP6658136B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10497340B2 (en) 2017-04-10 2019-12-03 Intel Corporation Beam scanning image processing within an improved graphics processor microarchitecture
JP7024415B2 (ja) * 2018-01-10 2022-02-24 トヨタ自動車株式会社 自動運転装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7203719B2 (en) * 2001-08-22 2007-04-10 International Business Machines Corporation Method and system to measure distributed system's relative size
US8284205B2 (en) * 2007-10-24 2012-10-09 Apple Inc. Methods and apparatuses for load balancing between multiple processing units
US8307300B1 (en) * 2008-05-13 2012-11-06 Google Inc. Content resizing and caching in multi-process browser architecture
US8368702B2 (en) 2010-01-06 2013-02-05 Apple Inc. Policy-based switching between graphics-processing units
JP2012003619A (ja) * 2010-06-18 2012-01-05 Sony Corp 情報処理装置、情報処理装置の制御方法、およびプログラム
US8782645B2 (en) * 2011-05-11 2014-07-15 Advanced Micro Devices, Inc. Automatic load balancing for heterogeneous cores
JP2013186770A (ja) * 2012-03-09 2013-09-19 Hitachi Ltd データ処理装置
CN103164839B (zh) * 2013-03-07 2019-06-21 华为技术有限公司 一种绘图方法、装置及终端
US9495722B2 (en) * 2013-05-24 2016-11-15 Sony Interactive Entertainment Inc. Developer controlled layout
US9697579B2 (en) * 2013-06-07 2017-07-04 Apple Inc. Multi-processor graphics rendering
US9760967B2 (en) * 2013-11-13 2017-09-12 Qualcomm Incorporated System and method of dynamically throttling CPU frequency for gaming workloads
EP3108376A4 (en) * 2014-02-20 2017-11-01 Intel Corporation Workload batch submission mechanism for graphics processing unit
JP2015195003A (ja) * 2014-03-25 2015-11-05 パナソニックIpマネジメント株式会社 コマンド制御装置、コマンド制御方法および集積回路

Also Published As

Publication number Publication date
US10397431B2 (en) 2019-08-27
JP2017164914A (ja) 2017-09-21
US20170264769A1 (en) 2017-09-14

Similar Documents

Publication Publication Date Title
US10761700B2 (en) Display device, screen display method, and recording medium
US8970860B2 (en) Image processing device that displays process sequence, display device and non-transitory computer readable recording medium
US9354801B2 (en) Image processing apparatus, image processing method, and storage medium storing program
US9767530B2 (en) Image displaying apparatus for displaying preview images
US10356258B2 (en) Image processing system performing screen data selection, image processing device, terminal device and non-transitory readable recording medium
US10853010B2 (en) Image processing apparatus, image processing method, and storage medium
JP6658136B2 (ja) 描画処理装置、画像処理装置、描画処理方法及び描画処理プログラム
JP2019036891A (ja) 画像処理装置とその制御方法、及びプログラム
JP6589302B2 (ja) 情報処理装置,画像読取装置,および画像表示方法
JP5862627B2 (ja) 表示制御装置、表示制御方法、表示制御プログラム及び画像処理装置
US9986107B2 (en) Systems and methods for displaying remote operation screens of an image forming apparatus based on a configuration of display(s) of a mobile terminal
US20180048774A1 (en) Information processing apparatus, information processing method, and non-transitory computer readable medium
US9936083B2 (en) Image output system
WO2021137899A1 (en) Image forming apparatus selectively applying eco mode
US10244132B2 (en) Information processing device that facilitates setting of image processing and recording medium
JP6743447B2 (ja) サーバプログラム、画像生成装置及び画像データ生成方法
US11151430B2 (en) Image forming apparatus capable of executing line width adjustment process, method of controlling same, and storage medium
JP6255938B2 (ja) 画像読取システムおよび画像読取装置
JP6354206B2 (ja) 情報処理プログラムおよび情報処理装置
JP6015478B2 (ja) 制御装置、制御方法およびプリンタードライバプログラム
US10356259B2 (en) Processing device, image forming apparatus, and non-transitory computer readable medium
JP2019041164A (ja) 画像処理装置、その制御方法、及びプログラム
US10771650B2 (en) Information processing device to execute predetermined image process associated with a calculated predetermined moving direction when displayed object is swiped
US20240078298A1 (en) Information processing device and information processing program
JP5790225B2 (ja) 画像形成装置、画像処理方法、および制御プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200120

R150 Certificate of patent or registration of utility model

Ref document number: 6658136

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150