TWI450655B - 電路板及使用該電路板偵測電子元件壓降的方法 - Google Patents

電路板及使用該電路板偵測電子元件壓降的方法 Download PDF

Info

Publication number
TWI450655B
TWI450655B TW099121124A TW99121124A TWI450655B TW I450655 B TWI450655 B TW I450655B TW 099121124 A TW099121124 A TW 099121124A TW 99121124 A TW99121124 A TW 99121124A TW I450655 B TWI450655 B TW I450655B
Authority
TW
Taiwan
Prior art keywords
pad
circuit board
hole
electrical characteristics
electronic component
Prior art date
Application number
TW099121124A
Other languages
English (en)
Other versions
TW201201639A (en
Inventor
Chun Po Chen
Chi Wen Chen
Original Assignee
Hon Hai Prec Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hon Hai Prec Ind Co Ltd filed Critical Hon Hai Prec Ind Co Ltd
Priority to TW099121124A priority Critical patent/TWI450655B/zh
Priority to US12/909,857 priority patent/US8248814B2/en
Publication of TW201201639A publication Critical patent/TW201201639A/zh
Application granted granted Critical
Publication of TWI450655B publication Critical patent/TWI450655B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

電路板及使用該電路板偵測電子元件壓降的方法
本發明涉及一種電路板及使用該電路板偵測電子元件壓降的方法。
在目前的直流-直流脈衝調製(DC/DC PWM)電路中，通常藉由量測其輸出支路中的某個電子器件的電感特性直流阻抗來獲得該電路的輸出電流。量測實體電路前，首先需要對該脈衝調製電路進行佈線。然而，在使用先前的自動佈線軟體(如Allegro PCB Editor)對該脈衝調製電路進行佈線時，假設表層零件(如電感器)所在的電路網路的電氣特性與電路板內層的電源層電氣特性相同，當在與電感器連接的訊號線上打貫穿孔(VIA)時，該貫穿孔可能與電源層導通(因電氣特性相同)，使得該訊號線也可能會與電源層導通，從而會影響後續的量測結果。因此，通常情況下，在量測實體電路上的電子器件的直流阻抗前，需要藉由人工方式在電路板的佈線過程中，在對應貫穿孔的電源層位置挖去銅箔，以防止訊號線與電源層導通而影響量測結果。但是，藉由人工方式操作軟體挖去銅箔效率低，或者有可能因人為失誤，如忘了作此挖孔動作等造成量測結果誤差較大的後果。
有鑒於此，有必要提供一種能夠自動防止表層零件佈局訊號線與內層電源層導通的電路板及使用該電路板偵測電子元件壓降的方法。
一種電路板，其至少包括可相互導通的表層零件佈局層與內層導電層，表層零件佈局層用於貼裝電子元件。表層零件佈局層上對應貼裝電子元件的位置設置有至少一第一焊盤與至少一第二焊盤，該第一焊盤、第二焊盤的電氣特性均與內層導電層的電氣特性相同。表層零件佈局層上還具有至少一第三焊盤以及至少一第四焊盤，該第三焊盤對應設置在第一焊盤上，該第四焊盤對應設置在第二焊盤上，且該第三焊盤的電氣特性與第一焊盤的電氣特性不同，該第四焊盤的電氣特性與第二焊盤的電氣特性不同。該第三焊盤與第四焊盤上分別引出至少一訊號線，連接第三焊盤的訊號線上對應開設有第一貫穿孔，連接第四焊盤的訊號線上對應開設有第二貫穿孔，所述第一貫穿孔以及第二貫穿孔均不與內層導電層導通。
一種使用上述電路板以偵測電子元件壓降的方法包括步驟：啟動一佈線軟體，並在該佈線軟體上提供一電路板模型，該電路板模型至少包括可相互導通的表層零件佈局層與內層導電層；藉由該佈線軟體在表層零件佈局層對應該電子元件貼裝的位置設置一第一焊盤與一第二焊盤，並定義該第一焊盤、第二焊盤的電氣特性均與內層導電層的電氣特性相同；藉由該佈線軟體在第一焊盤的位置再設置一第三焊盤，並定義該第三焊盤的電氣特性與第一焊盤的電氣特性不同；在第二焊盤的位置再設置一第四焊盤，並定義該第四焊盤的電氣特性與第二焊盤的電氣特性不同；藉由該佈 線軟體在第三焊盤與第四焊盤上分別引出至少一訊號線，連接第三焊盤的訊號線上對應開設有第一貫穿孔，連接第四焊盤的訊號線上對應開設有第二貫穿孔；提供對應於該電路板模型的實體電路板，將電子元件兩端的焊盤分別對應放置於實體電路板的第一焊盤與第三焊盤上以及第二焊盤與第四焊盤上，使得第一焊盤與第三焊盤導通，第二焊盤與第四焊盤導通；以及藉由該實體電路板上的第一貫穿孔與第二貫穿孔，偵測第三焊盤與第四焊盤之間的壓降。
與先前技術相比，上述電路板及使用上述電路板來偵測電子元件壓降的方法的過程中，在第一焊盤與第二焊盤上分別增加了電氣特性不同的第三焊盤與第四焊盤。由於第三焊盤的電氣特性與第一焊盤不同，第四焊盤的電氣特性與第二焊盤不同，連接第三焊盤、第四焊盤的訊號線經過的貫穿孔(第一貫穿孔與第二貫穿孔)會自動與內層導電層避開，使得第三焊盤、第四焊盤均無需藉由手動挖孔的方式而使得電子元件的偵測點與內層導電層避開，無需藉由手動操作軟體進行挖孔的方式使得電子元件的偵測點(實體的第一貫穿孔與第二貫穿孔)與內層導電層避開，既保證了偵測電子元件兩端電壓時的準確度，又提高了偵測效率。
100‧‧‧電子元件
200‧‧‧電路板
200a‧‧‧路板模型
201‧‧‧表層零件佈局層
203‧‧‧內層導電層
10‧‧‧第一焊盤
15‧‧‧絕緣介質
20‧‧‧第二焊盤
30‧‧‧第三焊盤
40‧‧‧第四焊盤
50‧‧‧訊號線
51‧‧‧第一貫穿孔
53‧‧‧第二貫穿孔
S201 ‧‧‧步驟
S203
S205
S207
S209
S211
圖1為本發明實施方式提供的電路板的示意圖。
圖2為圖1的電路板的立體剖視圖。
圖3為本發明實施方式提供的使用圖1的電路板偵測電子元件壓降的方法的流程圖。
下面將結合附圖，對本發明作進一步的詳細說明。
請參閱圖1與圖2，其為本發明較佳實施方式的一種電路板200。該電路板200至少包括可相互導通的表層零件佈局層201與內層導電層203。
具體的，當表層零件佈局層201與內層導電層203具有相同的電氣特性時，兩者可以藉由複數貫穿孔(圖未示)相互導通。所述電氣特性相同指屬於同一電氣網路的各個導電層及設置在導電層上的電子元件(包括導線等)具有相同的電源，並能夠相互協作最終產生一輸出訊號，簡單來說，電氣特性相同的導電層及與其連接的電子元件所在的其他導電層為一整體。
所述表層零件佈局層201用於貼裝至少一電子元件100，所述電子元件100可以為電感或電阻。本實施方式中，所述電子元件100為電感，其貼裝面(圖未示)上設置有至少兩個焊盤(圖未示)。所述內層導電層203為電源層。
可以理解，所述電子元件100還可以為其他具有電感或電阻特性的器件，所述內層導電層203還可以為訊號層。
所述表層零件佈局層201上對應貼裝電子元件100焊盤的位置設置有至少一第一焊盤10與至少一第二焊盤20，設置該第一焊盤10、第二焊盤20的電氣特性均與內層導電層203的電氣特性相同，因此，當第一焊盤10、第二焊盤20分別藉由貫穿孔(圖未示)與內層導電層203連接時，該第一焊盤10、第二焊盤20均可與內層導電層203導通。
所述表層零件佈局層201上還具有至少一第三焊盤30以及至少一 第四焊盤40，該第三焊盤30對應設置在第一焊盤10上，該第四焊盤40對應設置在第二焊盤20上，且該第三焊盤30的電氣特性與第一焊盤10的電氣特性不同，該第四焊盤40的電氣特性與第二焊盤20的電氣特性不同。所述第三焊盤30與第一焊盤10之間設置有絕緣介質15，所述第四焊盤40與第二焊盤20之間也設置有絕緣介質15。由此可知，第三焊盤30與第一焊盤10、第四焊盤40與第二焊盤20之間相互不導通，即第三焊盤30、第四焊盤40均不與內層導電層203導通。所述第一焊盤10、第二焊盤20的尺寸分別大於或等於電子元件的焊盤尺寸，所述第三焊盤30的尺寸小於第一焊盤10的尺寸，所述第四焊盤40的尺寸小於第二焊盤20的尺寸。所述電子元件100的其中一焊盤藉由錫膏(圖未示)固定至第一焊盤10與第三焊盤30上，另一焊盤藉由錫膏固定至第二焊盤20與第四焊盤40上。所述第三焊盤30設置在第一焊盤10的中間位置，所述第四焊盤40設置在第二焊盤20的中間位置，且第三焊盤30與第四焊盤40相鄰設置，使得第三焊盤30與第四焊盤40均能夠從電子元件100的中間部位引出，不僅可以反映電子元件100的最佳測量點，而且節省了佔用的面積。
該第三焊盤30與第四焊盤40上引出至少一對相互平行設置且長度、材質均相同的信號線50，連接第三焊盤30的訊號線50上對應開設有第一貫穿孔51，連接第四焊盤40的訊號線50上對應開設有第二貫穿孔53，所述第一貫穿孔51以及第二貫穿孔53均不與內層導電層203導通。
當需要偵測該電子元件100兩端的壓降時，將偵測器件(如電壓表)的偵測端分別放置在第一貫穿孔51以及第二貫穿孔53上進行 偵測。由於第一貫穿孔51以及第二貫穿孔53均不與內層導電層203導通，且第一貫穿孔51從第一焊盤10上的第三焊盤30的中間位置導出，第二貫穿孔53從第二焊盤20上的第四焊盤40的中間位置導出，使得偵測結果能夠準確反映電子元件100兩端的壓降。
請結合圖3，本發明還提供一種使用所述電路板200來偵測電子元件壓降的方法。本實施方式中，所述電子元件100為電感，其貼裝面(圖未示)上設置有至少兩個焊盤(圖未示)。該方法包括以下步驟：
步驟S201，啟動一佈線軟體(圖未示)，並在該佈線軟體上提供一電路板模型200a，該電路板模型200a至少包括可相互導通的表層零件佈局層201與內層導電層203。本實施方式中，該佈線軟體為Allegro PCB Editor軟體。
步驟S203，藉由該佈線軟體在表層零件佈局層201對應電子元件100貼裝的位置上設置一第一焊盤10與一第二焊盤20，並定義該第一焊盤10、第二焊盤20的電氣特性均與內層導電層203的電氣特性相同。具體的，電氣特性相同指屬於同一電氣網路的各個導電層及設置在導電層上的電子元件(包括導線等)具有相同的電源，並能夠相互協作最終產生一輸出訊號，簡單來說，電氣特性相同的各個導電層及與其連接的電子元件為一整體。
步驟S205，藉由該佈線軟體在第一焊盤10上設置一第三焊盤30，並定義第三焊盤30的電氣特性與第一焊盤10的電氣特性不同；在第二焊盤20上設置一第四焊盤40，並定義第四焊盤40的電氣特性與第二焊盤20的電氣特性不同。所述第三焊盤30與第一焊盤10之間設置有絕緣介質15，所述第四焊盤40與第二焊盤20之間也設置 有絕緣介質，使得第三焊盤30與第一焊盤10、第四焊盤40與第二焊盤20之間相互不導通。所述第一焊盤10、第二焊盤20的尺寸大於或等於電子元件100的焊盤尺寸，所述第三焊盤30的尺寸小於第一焊盤10的尺寸，所述第四焊盤40的尺寸小於第二焊盤20的尺寸。本實施方式中，所述第三焊盤30設置在第一焊盤10的中間位置，所述第四焊盤40設置在第二焊盤20的中間位置，且第三焊盤30與第四焊盤40相鄰設置，使得第三焊盤30與第四焊盤40均能夠從電子元件100的中間部位引出，從而能夠更加精確地偵測電子元件100的壓降。可以理解，所述第三焊盤30以及第四焊盤40還可以分別對稱設置在第一焊盤10與第二焊盤20的邊緣位置。
步驟S207，藉由該佈線軟體在第三焊盤30與第四焊盤40上分別引出至少一訊號線50，並在對應的訊號線50上設置第一貫穿孔51以及第二貫穿孔53，以作為偵測點。具體的，該佈線軟體可自動分辨焊盤(包括第一焊盤10、第二焊盤20、第三焊盤30、第四焊盤40)與內層導電層203的電氣特性，當焊盤的電氣特性與內層導電層203相同時，佈線軟體設置訊號線50以及焊盤藉由對應的貫穿孔(第一貫穿孔51或第二貫穿孔53)與內層導電層203導通；當焊盤的電氣特性與內層導電層203不同時，佈線軟體設置訊號線50以及焊盤經過的貫穿孔(第一貫穿孔51或第二貫穿孔53)自動與內層導電層203避開。本實施方式中，由於第三焊盤30以及第四焊盤40的電氣特性均不同於內層導電層203，因此，佈線時，連接所述第三焊盤30以及第四焊盤40的訊號線50上的第一、第二貫穿孔51、53分別與內層導電層203自動避開。
步驟S209，提供對應於該電路板模型200a的實體的電路板200， 可以理解，該實體電路板200上包括實體的第一焊盤10、第二焊盤20、第三焊盤30、第四焊盤40、訊號線50、第一貫穿孔51以及第二貫穿孔53。將實體的電子元件100兩端的焊盤分別放置於實體電路板200上對應第一焊盤10與第三焊盤30以及第二焊盤20與第四焊盤40的位置，並藉由錫膏(圖未示)連接電子元件100、第一焊盤10與第三焊盤30以及第二焊盤20與第四焊盤40，使得第一焊盤10藉由錫膏以及電子元件100與第三焊盤30導通，第二焊盤20藉由錫膏以及電子元件100與第四焊盤40導通。
步驟S211，藉由該實體電路板200上的第一貫穿孔51與第二貫穿孔53，偵測第三焊盤30與第四焊盤40之間的壓降，即第一焊盤10與第二焊盤20之間的壓降，該壓降即為該電子元件100兩端的電壓。
在使用上述電路板200偵測電子元件壓降時，在電路板模型200a的第一焊盤10與第二焊盤20上分別增加電氣特性不同的第三焊盤30與第四焊盤40。由於第三焊盤30的電氣特性與第一焊盤10不同，第四焊盤40的電氣特性與第二焊盤20不同，連接第三焊盤30、第四焊盤40的訊號線50經過的貫穿孔(第一貫穿孔51或第二貫穿孔53)會自動與內層導電層203避開，無需藉由手動操作軟體進行挖孔的方式使得電子元件100的偵測點(實體的第一貫穿孔51與第二貫穿孔53)與內層導電層203避開，既保證了偵測電子元件100兩端電壓時的準確度，又提高了偵測效率。另外，將所述第三焊盤30設置在第一焊盤10的中間位置，第四焊盤40設置在第二焊盤20的中間位置，能夠檢測到電子元件100中間位置的電壓，避免引入外部實體訊號線的電阻，進一步提高了檢測的精度。
另外，本領域技術人員可在本發明精神內做其他變化，然，凡依據本發明精神實質所做的變化，都應包含在本發明所要求保護的範圍之內。

Claims (8)

  1. 一種電路板，其至少包括可相互導通的表層零件佈局層與內層導電層，表層零件佈局層用於貼裝電子元件，表層零件佈局層上對應貼裝電子元件的位置設置有至少一第一焊盤與至少一第二焊盤，該第一焊盤、第二焊盤的電氣特性均與內層導電層的電氣特性相同，其改進在於，表層零件佈局層上還具有至少一第三焊盤以及至少一第四焊盤，該第三焊盤對應設置在第一焊盤上，該第四焊盤對應設置在第二焊盤上，且該第三焊盤的電氣特性與第一焊盤的電氣特性不同，該第四焊盤的電氣特性與第二焊盤的電氣特性不同；該第三焊盤與第四焊盤上分別引出至少一訊號線，連接第三焊盤的訊號線上對應開設有第一貫穿孔，連接第四焊盤的訊號線上對應開設有第二貫穿孔，所述第一貫穿孔以及第二貫穿孔均不與內層導電層導通，所述第三焊盤與第一焊盤之間設置有絕緣介質，所述第四焊盤與第二焊盤之間也設置有絕緣介質。
  2. 如申請專利範圍第1項所述的電路板，其中，所述電子元件的貼裝面上包括兩個焊盤，其中一焊盤藉由錫膏固定至第一焊盤與第三焊盤上，另一焊盤也藉由錫膏固定至第二焊盤與第四焊盤上。
  3. 如申請專利範圍第2項所述的電路板，其中，所述第一焊盤、第二焊盤的尺寸大於或等於電子元件的焊盤尺寸，所述第三焊盤的尺寸小於第一焊盤的尺寸，所述第四焊盤的尺寸小於第二焊盤的尺寸。
  4. 如申請專利範圍第1項所述的電路板，其中，所述第三焊盤設置在第一焊盤的中間位置，所述第四焊盤設置在第二焊盤的中間位置。
  5. 一種使用電路板偵測電子元件壓降的方法，該方法包括步驟：啟動一佈線軟體，並在該佈線軟體上提供一電路板模型，該電路板模型 至少包括可相互導通的表層零件佈局層與內層導電層；藉由該佈線軟體在表層零件佈局層對應該電子元件貼裝的位置設置一第一焊盤與一第二焊盤，並定義該第一焊盤、第二焊盤的電氣特性均與內層導電層的電氣特性相同；藉由該佈線軟體在第一焊盤的位置再設置一第三焊盤，並定義該第三焊盤的電氣特性與第一焊盤的電氣特性不同；在第二焊盤的位置再設置一第四焊盤，並定義該第四焊盤的電氣特性與第二焊盤的電氣特性不同；藉由該佈線軟體在第三焊盤與第四焊盤上分別引出至少一訊號線，連接第三焊盤的訊號線上對應開設有第一貫穿孔，連接第四焊盤的訊號線上對應開設有第二貫穿孔；所述第三焊盤設置在第一焊盤的中間位置，所述第四焊盤設置在第二焊盤的中間位置，所述第三焊盤與第一焊盤之間設置有絕緣介質，所述第四焊盤與第二焊盤之間也設置有絕緣介質；提供對應於該電路板模型的實體電路板，將電子元件兩端的焊盤分別對應放置於實體電路板的第一焊盤與第三焊盤上以及第二焊盤與第四焊盤上，使得第一焊盤與第三焊盤導通，第二焊盤與第四焊盤導通；以及藉由該實體電路板上的第一貫穿孔與第二貫穿孔，偵測第三焊盤與第四焊盤之間的壓降。
  6. 如申請專利範圍第5項所述的使用電路板偵測電子元件壓降的方法，其中，所述將電子元件兩端焊盤對應放置於實體電路板的第一焊盤與第三焊盤上以及第二焊盤與第四焊盤上的步驟中，藉由錫膏連接電子元件至第一焊盤與第三焊盤以及第二焊盤與第四焊盤。
  7. 如申請專利範圍第5項所述的使用電路板偵測電子元件壓降的方法，其中，該佈線軟體可自動分辨焊盤與內層導電層的電氣特性，該焊盤包括第一焊盤、第二焊盤、第三焊盤、第四焊盤，當焊盤的電氣特性與內層導電層相同時，連接焊盤的訊號線藉由所述第一貫穿孔或第二貫穿孔與內 層導電層導通，當焊盤的電氣特性與內層導電層不同時，連接焊盤的訊號線經過的第一貫穿孔或第二貫穿孔自動與內層導電層避開。
  8. 如申請專利範圍第5項所述的使用電路板偵測電子元件壓降的方法，其中，所述第一焊盤、第二焊盤的尺寸大於或等於電子元件的焊盤尺寸，所述第三焊盤的尺寸小於第一焊盤的尺寸，所述第四焊盤的尺寸小於第二焊盤的尺寸。
TW099121124A 2010-06-28 2010-06-28 電路板及使用該電路板偵測電子元件壓降的方法 TWI450655B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099121124A TWI450655B (zh) 2010-06-28 2010-06-28 電路板及使用該電路板偵測電子元件壓降的方法
US12/909,857 US8248814B2 (en) 2010-06-28 2010-10-22 Printed circuit board and voltage/current measuring method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099121124A TWI450655B (zh) 2010-06-28 2010-06-28 電路板及使用該電路板偵測電子元件壓降的方法

Publications (2)

Publication Number Publication Date
TW201201639A TW201201639A (en) 2012-01-01
TWI450655B true TWI450655B (zh) 2014-08-21

Family

ID=45352394

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099121124A TWI450655B (zh) 2010-06-28 2010-06-28 電路板及使用該電路板偵測電子元件壓降的方法

Country Status (2)

Country Link
US (1) US8248814B2 (zh)
TW (1) TWI450655B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201351175A (zh) 2012-06-01 2013-12-16 Wistron Corp 印刷電路板的線路佈局方法、電子裝置及電腦可讀取記錄媒體
CN108323006B (zh) * 2018-03-07 2024-01-16 长沙先度科技有限公司 一种功率电阻的焊盘布局结构及电池检测电路
CN111385961A (zh) * 2018-12-29 2020-07-07 浙江宇视科技有限公司 一种焊盘结构及电路板结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270673A (en) * 1992-07-24 1993-12-14 Hewlett-Packard Company Surface mount microcircuit hybrid

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI294757B (en) * 2005-07-06 2008-03-11 Delta Electronics Inc Circuit board with a through hole wire, and forming method thereof
US7459985B2 (en) * 2005-12-29 2008-12-02 Intel Corporation Connector having a cut-out for reduced crosstalk between differential conductors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270673A (en) * 1992-07-24 1993-12-14 Hewlett-Packard Company Surface mount microcircuit hybrid

Also Published As

Publication number Publication date
US20110317380A1 (en) 2011-12-29
US8248814B2 (en) 2012-08-21
TW201201639A (en) 2012-01-01

Similar Documents

Publication Publication Date Title
KR100769537B1 (ko) 회로기판에 장착된 성분을 테스트하는 장치 및 방법
TWI512300B (zh) Cantilever high frequency probe card
JP6158023B2 (ja) プローブカード用ファインピッチインターフェース
US6798666B1 (en) Introducing loss in a power bus to reduce EMI and electrical noise
TWI564571B (zh) Cantilever high frequency probe card
JP2014187153A (ja) 多層プリント配線板のバックドリル加工方法、そのためのドリル及び基板穴明け装置
TW201223360A (en) Inductor for assembly on printed circuit board
JP6730106B2 (ja) シャント抵抗器の実装構造および実装基板
US9128121B2 (en) Mechanism for facilitating a dynamic electro-mechanical interconnect having a cavity for embedding electrical components and isolating electrical paths
JP4839713B2 (ja) 回路基板および回路基板製造方法
TWI493194B (zh) Probe module with feedback test function
TWI450655B (zh) 電路板及使用該電路板偵測電子元件壓降的方法
TWI474008B (zh) A signal path switching device and a probe card using a signal path switching device
US5723823A (en) Circuit board with enhanced rework configuration
CN102316674A (zh) 电路板及使用该电路板侦测电子元件压降的方法
TWI703328B (zh) 電性連接裝置
CN103647445B (zh) Dc-dc电源设备及其电流检测方法
US20200018620A1 (en) Sensor substrate for electromagnetic-induction type position sensor and method of manufacturing sensor substrate
JP2009158806A (ja) プリント配線板及び電子回路及び放電灯点灯装置及び照明器具
JP2020004858A (ja) プリント配線基板、及び、プリント回路基板
CN108918947B (zh) 一种pcb型低电感电流传感器
JP5959204B2 (ja) 実装状態判別装置および実装状態判別方法
US20110120751A1 (en) Accurate impedance designing method for circuit layout
KR101255936B1 (ko) 회로기판 및 회로기판 검사 방법
JP2010093155A (ja) 半導体装置及びその製造方法、積層配線基板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees