TWI446185B - 在串列先進技術附加裝置介面之初始化階段後調整傳輸速度之方法及其相關裝置 - Google Patents

在串列先進技術附加裝置介面之初始化階段後調整傳輸速度之方法及其相關裝置 Download PDF

Info

Publication number
TWI446185B
TWI446185B TW099134012A TW99134012A TWI446185B TW I446185 B TWI446185 B TW I446185B TW 099134012 A TW099134012 A TW 099134012A TW 99134012 A TW99134012 A TW 99134012A TW I446185 B TWI446185 B TW I446185B
Authority
TW
Taiwan
Prior art keywords
sata
link
base layer
speed
pairing
Prior art date
Application number
TW099134012A
Other languages
English (en)
Other versions
TW201216077A (en
Inventor
Huei Chiang Shiu
Teng Chuan Hsieh
Hsieh Huan Yen
Original Assignee
Etron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Etron Technology Inc filed Critical Etron Technology Inc
Priority to TW099134012A priority Critical patent/TWI446185B/zh
Priority to CN2011101149062A priority patent/CN102184155B/zh
Priority to US13/253,979 priority patent/US20120089755A1/en
Publication of TW201216077A publication Critical patent/TW201216077A/zh
Application granted granted Critical
Publication of TWI446185B publication Critical patent/TWI446185B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0032—Serial ATA [SATA]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Description

在串列先進技術附加裝置介面之初始化階段後調整傳輸速度之方法及其相關裝置
本發明有關於一種調整傳輸速度之方法，更明確地說，有關於一種在串列先進技術附加裝置(Serial Advanced Technology Attachment,SATA)介面之初始化階段(initialization)後調整傳輸速度之方法及其相關裝置。
請參考第1圖。第1圖係為說明在先前技術中，一SATA連結裝置LD與一SATA配對連結裝置LP於SATA介面之初始化階段時設定傳輸速度之示意圖。在第1圖中，SATA連結裝置LD為主控端(Host)，而SATA配對連結裝置LP為裝置端(Device)。COMRESET、COMINIT、以及COMWEAK皆為SATA介面所定義的帶外信號(Out of Band,OOB)。一般而言，SATA介面之傳輸速度可為150MHz、75MHz或37.5MHz。然而，當SATA裝置在傳送帶外信號時，會以較37.5MHz為低的傳輸速度來傳輸。ALIGN為SATA介面所定義的對齊基層指令(primitive command)。在SATA介面之初始化階段時，首先，SATA連結裝置LD傳送帶外信號COMRESET以表示要重置SATA介面，SATA配對連結裝置LP回覆帶外信號COMINIT以確認要重置SATA介面。SATA連結裝置LD與SATA配對連結裝置LP互相傳送帶外信號COMWEAK。接著，SATA連結裝置LD與SATA配對連結裝置LP開始執行一對齊(alignment)程序。舉例而言，在對齊程序中，SATA連結裝置LD會以其支援之最高傳輸速度傳送複數個對齊基層指令ALIGN，而SATA配對連結裝置LP也會以其支援之最高傳輸速度傳送複數個對齊基層指令ALIGN。設此時SATA連結裝置LD與SATA配對連結裝置LP以相同的傳輸速度(舉例而言，150MHz)運行，則SATA連結裝置LD可接受到M個對齊基層指令ALIGN，且SATA配對連結裝置LP可接受到N個對齊基層指令ALIGN。當M與N皆大於等於一臨界數目NUMTH 時，也就是說，當SATA連結裝置LD與SATA配對連結裝置LP皆成功地接受到NUMTH 個以上的對齊基層指令ALIGN時，表示對齊程序完成。如此，SATA連結裝置LD與SATA配對連結裝置LP進入待機模式(IDLE mode)，且SATA連結裝置LD與SATA配對連結裝置LP可以對齊程序中之傳輸速度(如150MHz)互相傳送資料。
更進一步地說，若SATA連結裝置LD可支援的傳輸速度為150MHz、75MHz與37.5MHz，SATA配對連結裝置LP可支援的傳輸速度為75MHz與37.5MHz，則於對齊程序中，SATA連結裝置LD會以其最高傳輸速度150MHz來傳送對齊基層指令ALIGN，且SATA配對連結裝置LP會以其最高傳輸速度75MHz來傳送對齊基層指令ALIGN。此時，由於SATA連結裝置LD與SATA配對連結裝置LP運行在不同的傳輸速度，因此SATA連結裝置LD與SATA配對連結裝置LP無法接受到對方所傳送之對齊基層指令ALIGN。也就是說，SATA連結裝置LD與SATA配對連結裝置LP無法完成對齊程序。如此，SATA連結裝置LD與SATA配對連結裝置LP皆會降低傳輸速度，並再次執行對齊程序。此時，SATA連結裝置LD會先將傳輸速度降低為75MHz，而SATA配對連結裝置LP將傳輸速度降低為37.5MHz。由於SATA連結裝置LD與SATA配對連結裝置LP仍運行於不同的傳輸速度，因此SATA連結裝置LD與SATA配對連結裝置LP無法完成對齊程序。此時，SATA連結裝置LD會將傳輸速度降低為37.5MHz。SATA配對連結裝置LP已經運性於最低的傳輸速度，因此SATA配對連結裝置LP仍傳輸速度為37.5MHz。如此一來，SATA連結裝置LD與SATA配對連結裝置LP運行於相同的傳輸速度(37.5MHz)，因此，SATA連結裝置LD與SATA配對連結裝置LP可完成對齊程序，並進入待機模式。
由上述的說明可知，雖然SATA連結裝置LD與SATA配對連結裝置LP皆可以傳輸速度75MHz運行，然而藉由上述SATA介面之初始化階段之設定傳輸速度之方法，SATA連結裝置LD與SATA配對連結裝置LP卻會以最低的傳輸速度(37.5MHz)來傳送資料。更進一步地說，只要SATA連結裝置LD與SATA配對連結裝置LP所支援的最高的傳輸速度不同，SATA連結裝置LD與SATA配對連結裝置LP會以最低的傳輸速度(37.5MHz)來傳輸資料。換句話說，SATA連結裝置LD與SATA配對連結裝置LP無法以最有效率的傳輸速度來傳輸資料。此外，在先前技術中，於SATA介面之初始化階段後，SATA連結裝置LD與SATA配對連結裝置LP僅能以固定的傳輸速度來傳送資料。也就是說，於初始化階段後，使用者無法藉由降低SATA介面之傳輸速度以節省電能，或是藉由提高SATA介面之傳輸速度以節省時間，帶給使用者很大的不便。
本發明提供一種在串列先進技術附加裝置(Serial Advanced Technology Attachment,SATA)介面之初始化階段後調整傳輸速度之方法。該方法包含一SATA連結裝置傳送一第一預設基層指令(primitive command)至一SATA配對連結裝置，以詢問是否可將該SATA連結裝置之一第一傳輸速度從一第一速度調整成一第二速度、該SATA配對連結裝置根據該第一預設基層指令，以一第二預設基層指令，回覆該SATA連結裝置，以及該SATA連結裝置與該SATA配對連結裝置根據該第二預設基層指令，分別調整該SATA連結裝置之該第一傳輸速度與該SATA配對連結裝置之一第二傳輸速度。
本發明另提供一種可在串列先進技術附加裝置(SATA)介面之初始化階段後調整傳輸速度之裝置。該裝置包含一SATA連結裝置，以及一SATA配對連結裝置。該SATA連結裝置包含一第一實體層裝置，以及一第一資料連結層裝置。該第一實體層裝置用來以一第一傳輸速度傳送與接收資料。該第一資料連結層裝置用來透過該第一實體層裝置傳送一第一預設基層指令，以詢問是否可將該第一實體層裝置之該第一傳輸速度從一第一速度調整成一第二速度。該SATA配對連結裝置包含一第二實體層裝置，以及一第二資料連結層裝置。該第二實體層裝置用來以一第二傳輸速度傳送與接收資料。該第二資料連結層裝置用來透過該第二實體層裝置傳送一第二預設基層指令。當該SATA連結裝置之該第一資料連結層裝置傳送該第一預設基層指令至該SATA配對連結裝置之該第二資料連結層裝置時，該SATA配對連結裝置之該第二資料連結層裝置以該第二預設基層指令，回覆該SATA連結裝置。當該第二預設基層指令表示接受時，該SATA連結裝置之該第一實體層裝置調整該第一傳輸速度為該第二速度，且該SATA配對連結裝置之該第二實體層裝置調整該第二傳輸速度為該第二速度。當該第二預設基層指令表示拒絕時，該SATA連結裝置之該第一實體層裝置維持該第一傳輸速度為該第一速度，且該SATA配對連結裝置該第二實體層裝置維持該第二傳輸速度為該第一速度。
請參考第2圖與第3圖。第2圖與第3圖為說明本發明之在SATA介面之初始化階段後調整傳輸速度之方法200之示意圖。在第2圖與第3圖中，設SATA連結裝置LD與SATA配對連結裝置LD已經進行過初始化階段之對齊程序。SATA連結裝置LD之傳輸速度SPDLD 與SATA配對連結裝置LD之傳輸速度SPDLP 皆為速度SPD1 (SPD1 可為150MHz、75MHz，或是37.5MHz)，且SATA連結裝置LD與SATA配對連結裝置LD皆處於待機模式。方法200之步驟說明如下：步驟210: SATA連結裝置LD傳送一預設基層指令CMDPR1 至SATA配對連結裝置LP，以詢問是否可將SATA連結裝置LD之傳輸速度SPDLP 從速度SPD1 調整為速度SPD2 ；步驟220: SATA配對連結裝置LP根據預設基層指令CMDPR1 ，以預設基層指令CMDPR2 ，回覆SATA連結裝置LD；步驟230: SATA連結裝置LD與SATA配對連結裝置LP根據預設基層指令CMDPR2 ，分別調整SATA連結裝置LD之傳輸速度SPDLD 與SATA配對連結裝置LP之傳輸速度SPDLP 。
在步驟210中，由於在SATA介面之協定中，當SATA連結裝置LD與SATA配對連結裝置LD處於待機模式時，SATA連結裝置LD與SATA配對連結裝置LD不會使用SATA介面之對齊基層指令(ALIGN)、持續基層指令(CONT)，或是保持基層指令(HOLD)，因此本發明之方法200，可利用對齊基層指令、持續基層指令與保持基層指令作為預設基層指令CMDPR1 ，以使SATA連結裝置LD於待機模式時可詢問是否可將SATA連結裝置LD之傳輸速度SPDLP 從速度SPD1 調整為速度SPD2 。舉例而言，當SATA連結裝置LD傳送對齊基層指令，表示SATA連結裝置LD詢問是否可將SATA連結裝置LD之傳輸速度SPDLP 從速度SPD1 調整為150MHz(也就是說，速度SPD2 為150MHz)；當SATA連結裝置LD傳送對齊基層指令，表示SATA連結裝置LD詢問是否可將SATA連結裝置LD之傳輸速度SPDLP 從速度SPD1 調整為75MHz(也就是說，速度SPD2 為75MHz)；當SATA連結裝置LD傳送保持基層指令，表示SATA連結裝置LD詢問是否可將SATA連結裝置LD之傳輸速度SPDLP 從速度SPD1 調整為37.5MHz(也就是說，速度SPD2 為37.5MHz)。
在步驟220中，SATA配對連結裝置LP根據預設基層指令CMDPR1 ，以預設基層指令CMDPR2 ，回覆SATA連結裝置LD。當預設基層指令CMDPR2 表示「接受」時(舉例而言，預設基層指令CMDPR2 為SATA界面中之接受基層指令R_OK)，表示SATA配對連結裝置LP接受將傳輸速度從SPD1 調整為SPD2 ；當預設基層指令CMDPR2 表示「拒絕」時(舉例而言，預設基層指令CMDPR2 為SATA界面中之接受基層指令R_ERROR)，表示SATA配對連結裝置LP拒絕將傳輸速度從SPD1 調整為SPD2 。
在步驟230中，SATA連結裝置LD與SATA配對連結裝置LP根據預設基層指令CMDPR2 ，以調整SATA連結裝置LD之傳輸速度SPDLD 與SATA配對連結裝置LP之傳輸速度SPDLP 。更明確地說，當預設基層指令CMDPR2 表示「拒絕」時，SATA連結裝置LD維持SATA連結裝置LD之傳輸速度SPDLD 為速度SPD1 ，且SATA配對連結裝置LP維持SATA配對連結裝置LP之傳輸速度SPDLP 為速度SPD1 。當預設基層指令CMDPR2 表示「接受」時，SATA連結裝置LD調整傳輸速度SPDLD 成速度SPD2 ，且SATA配對連結裝置LP調整傳輸速度SPDLD 成速度SPD2 。
請參考第3圖，第3圖為說明當預設基層指令CMDPR2 表示「接受」時SATA連結裝置LD與SATA配對連結裝置LP調整傳輸速度之示意圖。為了將傳輸速度調整為SPD2 ，SATA連結裝置LD與SATA配對連結裝置LP會以速度SPD2 互相傳送複數個預設基層指令CMDPR3 ，以使SATA連結裝置LD與SATA配對連結裝置LP完成一對齊程序，其中預設基層指令CMDPR3 可為SATA介面之對齊基層指令(ALIGN)。此時，SATA連結裝置LD接受到M個預設基層指令CMDPR3 (如對齊基層指令ALIGN)，且SATA配對連結裝置LP接受到N個預設基層指令CMDPR3 。當M與N皆大於等於一臨界數目NUMTH 時，也就是說，當SATA連結裝置LD與SATA配對連結裝置LP皆成功地接受到臨界數目NUMTH 個以上的預設基層指令CMDPR3 時，表示對齊程序完成。如此，SATA連結裝置LD與SATA配對連結裝置LP進入待機模式，且SATA連結裝置LD與SATA配對連結裝置LP可以傳輸速度SPD2 互相傳送資料。
請參考第4圖與第5圖。第4圖與第5圖為更進一步說明對齊程序之工作原理之示意圖。如第4圖所示，於對齊程序中，當SATA連結裝置LD接收SATA配對連結裝置LP所傳送之預設基層指令CMDPR3 時，SATA連結裝置LD實際上所接收到的是一位元流BITSTREAM1 。也就是說，SATA連結裝置LD必須從BITSTREAM1 辨識出預設基層指令CMDPR3 。預設基層指令CMDPR3 之內容係為已知。舉例而言，預設基層指令CMDPR3 可為32位元，且為了方便說明，假設預設基層指令CMDPR3 之內容由連續的16個邏輯「1」與連續16個邏輯「0」所組成。如此，SATA連結裝置LD可根據預設基層指令CMDPR3 之內容，以辨識出在位元流BITSTREAM1 中之預設基層指令CMDPR3 。當SATA連結裝置LD從位元流BITSTREAM1 辨識出臨界數目NUMTH 個以上的預設基層指令CMDPR3 時，SATA連結裝置LD根據所辨識出之M個預設基層指令CMDPR3 ，以得到一第一資料讀取位準。第一資料讀取位準用來指示SATA配對連結裝置LP於傳送資料時之一起始位元(beginning bit)BITST1 。舉例而言，在第4圖中，每個預設基層指令CMDPR3 之第一位元即為起始位元BITST1 。因此，於對齊程序後，當SATA連結裝置LD接收到SATA配對連結裝置LP所傳送之資料時，SATA連結裝置LD即可根據起始位元BITST1 (之位置)，以將SATA配對連結裝置LP所傳送之位元流切割成每32位元為一組之資料。如此，SATA連結裝置LD可根據起始位元BITST1 ，以讀取SATA配對連結裝置LP所傳送之資料。同理，如第5圖所示，於對齊程序中，當SATA配對連結裝置LP接收SATA連結裝置LD所傳送之預設基層指令CMDPR3 時，SATA連結裝置LD實際上所接收到的是一位元流BITSTREAM2 。此時，SATA配對連結裝置LP可根據所辨識出之N個預設基層指令CMDPR3 ，以得到一第二資料讀取位準。第二資料讀取位準用來指示SATA連結裝置LD於傳送資料時之一起始位元(beginning bit)BITST2 。因此，於對齊程序後，當SATA配對連結裝置LP接收到SATA連結裝置LD所傳送之資料時，SATA配對連結裝置LP根據起始位元BITST2 (之位置)，以讀取SATA連結裝置LD所傳送之資料。
綜上所述，根據本發明所提供之方法200，於SATA介面之初始化階段後，SATA連結裝置LD可藉由傳送預設基層指令CMDPR1 ，以詢問SATA配對連結裝置LP是否可將SATA連結裝置LD之傳輸速度SPDLP 從速度SPD1 調整成為速度SPD2 。SATA配對連結裝置LP可藉由預設基層指令CMDPR2 ，以回覆SATA連結裝置LD。當預設基層指令CMDPR2 表示接收時，SATA連結裝置LD與SATA配對連結裝置LP分別調整SATA連結裝置LD之傳輸速度SPDLD 與SATA配對連結裝置LP之傳輸速度SPDLP ，且SATA連結裝置LD與SATA配對連結裝置LP藉由互相傳送預設基層指令CMDPR3 ，以完成對齊程序。如此一來，即使於SATA介面之初始化階段後，使用者仍可藉由降低SATA介面之傳輸速度以節省電能，或是藉由提高SATA介面之傳輸速度以節省傳輸時間。此外，即使SATA連結裝置LD與SATA配對連結裝置LP所支援的最高的傳輸速度不同，根據本發明之方法，SATA連結裝置LD與SATA配對連結裝置LP之傳輸速度仍可調整成為最有效率的傳輸速度。舉例而言，SATA連結裝置LD可支援的傳輸速度為150MHz、75MHz與37.5MHz，SATA配對連結裝置LP可支援的傳輸速度為75MHz與37.5MHz。於初始化階段後，SATA連結裝置LD可傳送預設基層指令CMDPR1 ，以詢問SATA配對連結裝置LP是否可將SATA連結裝置LD之傳輸速度SPDLP 從速度SPD1 (37.5MHz)調整成為速度SPD2 (75MHz)。如此一來，當SATA連結裝置LD與SATA配對連結裝置LP完成對齊程序後，即可以75MHz之傳輸速度來傳送資料。
請參考第6圖。第6圖為說明本發明之可在串列先進技術附加裝置(SATA)介面之初始化階段後調整傳輸速度之裝置600之示意圖。裝置600包含一SATA連結裝置610，以及一SATA配對連結裝置620。SATA連結裝置610包含一實體層(physical layer)裝置611，以及一資料連結層(data link layer)裝置612。實體層裝置611用來以傳輸速度SPDLD 傳送與接收資料。資料連結層裝置612用來透過實體層裝置611傳送預設基層指令CMDPR1 ，以詢問是否可將實體層裝置611之傳輸速度SPDLD 從速度SPD1 調整成速度SPD2 。SATA配對連結裝置620包含一實體層裝置621，以及一資料連結層裝置622。實體層裝置621用來以傳輸速度SPDLP 傳送與接收資料。資料連結層裝置622用來透過實體層裝置621傳送預設基層指令CMDPR2 。
更明確地說，當SATA連結裝置610與SATA配對連結裝置620皆處於待機模式時，SATA連結裝置610之資料連結裝置611可傳送預設基層指令CMDPR1 。預設基層指令CMDPR1 可為SATA介面中之對齊基層指令、持續基層指令與保持基層指令。舉例而言，當資料連結層612傳送對齊基層指令時，表示資料連結層612詢問是否可將實體層裝置611之傳輸速度SPDLP 從速度SPD1 調整為150MHz(也就是說，速度SPD2 為150MHz)；當資料連結層612傳送對齊基層指令時，表示資料連結層612詢問是否可將實體層裝置611之傳輸速度SPDLP 從速度SPD1 調整為75MHz(也就是說，速度SPD2 為75MHz)；當資料連結層612傳送保持基層指令，表示SATA連結裝置LD詢問是否可將實體層裝置611之傳輸速度SPDLP 從速度SPD1 調整為37.5MHz(也就是說，速度SPD2 為37.5MHz)。當SATA連結裝置610之資料連結層裝置612傳送預設基層指令CMDPR1 至SATA配對連結裝置620之資料連結層裝置622時，SATA配對連結裝置620之資料連結層裝置622以預設基層指令CMDPR2 ，回覆SATA連結裝置610。舉例而言，當預設基層指令CMDPR2 表示「接受」時，該SATA連結裝置610之實體層裝置611調整傳輸速度SPDLD 為速度SPD2 ，且SATA配對連結裝置620之實體層裝置621也調整傳輸速度SPDLP 為速度SPD2 ；反之，當預設基層指令CMDPR2 表示「拒絕」時，SATA連結裝置610之實體層裝置611維持傳輸速度SPDLD 為速度SPD1 ，且SATA配對連結裝置620之實體層裝置621維持傳輸速度SPDLP 為速度SPD1 。
更進一步地說，當預設基層指令CMDPR2 表示「接受」時，SATA連結裝置610與SATA配對連結裝置620執行一對齊程序。於對齊程序中，SATA連結裝置610之資料連結層裝置612與SATA配對連結裝置620之資料連結層622裝置分別透過實體層裝置611與實體層裝置621以速度SPD2 互相傳送複數個預設基層指令CMDPR3 (其中預設基層指令CMDPR3 可為SATA介面中之對齊基層指令)。此時，SATA連結裝置610之資料連結層裝置612接收到M個SATA配對連結裝置620所傳送之預設基層指令CMDPR3 ，且SATA配對連結裝置620之資料連結層裝置622接收到N個該SATA連結裝置610所傳送之預設基層指令CMDPR3 。當M與N皆大於或等於臨界數目NUMTH 時，則表示SATA連結裝置610與SATA配對連結裝置620完成對齊程序。當對齊程序完成後，SATA連結裝置610與SATA配對連結裝置620皆進入待機模式。
此外，於對齊程序中，SATA連結裝置610之資料連結層裝置612根據M個SATA配對連結裝置620所傳送預設基層指令CMDPR3 ，以得到一第一資料讀取位準。第一資料讀取位準用來指示SATA配對連結裝置620於傳送資料時之起始位元BITST1 ，其工作原理如第4圖之說明所述，故不再贅述。如此一來，於對齊程序後，當SATA連結裝置610接收到SATA配對連結裝置620所傳送之資料時，SATA連結裝置610之資料連結層裝置612即可根據起始位元BITST1 ，以讀取SATA配對連結裝置620所傳送之資料。同理，於對齊程序中，SATA配對連結裝置620之資料連結層裝置622根據N個SATA連結裝置610所傳送預設基層指令CMDPR3 ，以得到一第二資料讀取位準。第二資料讀取位準用來指示SATA連結裝置610於傳送資料時之起始位元BITST2 ，其工作原理如第5圖之說明所述，故不再贅述。如此一來，於對齊程序後，當SATA配對連結裝置620接收到SATA連結裝置610所傳送之資料時，SATA配對連結裝置620之資料連結層裝置622即可根據起始位元BITST2 ，以讀取SATA連結裝置610所傳送之資料。
綜上所述，本發明提供一種方法，可於SATA介面之初始化階段後調整傳輸速度。根據本發明所提供之方法，SATA連結裝置可藉由傳送一第一預設基層指令，以詢問SATA配對連結裝置是否可將SATA連結裝置LD之第一傳輸速度從第一速度調整成為第二速度。SATA配對連結裝置可藉由第二預設基層指令，以回覆SATA連結裝置。當第二預設基層指令表示接收時，SATA連結裝置與SATA配對連結裝置分別調整傳輸速度為第二速度，且SATA連結裝置與SATA配對連結裝置藉由互相傳送複數個第三預設基層指令，以完成對齊程序。如此一來，即使於SATA介面之初始化階段後，使用者仍可藉由降低SATA介面之傳輸速度以節省電能，或是藉由提高SATA介面之傳輸速度以節省傳輸時間。此外，即使SATA連結裝置LD與SATA配對連結裝置LP所支援的最高的傳輸速度不同，藉由本發明之方法，SATA連結裝置LD與SATA配對連結裝置LP之傳輸速度於初始化階段後仍可調整成為最有效率的傳輸速度，帶給使用者更大的方便。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
200．．．方法
210~230．．．步驟
600．．．裝置
610、LD．．．SATA連結裝置
611、621．．．實體層裝置
612、622．．．資料連結層裝置
620、LP．．．SATA配對連結裝置
ALIGN、COND、HOLD、R_OK．．．SATA介面之基層指令
BITSTREAM1 、BITSTREAM2 ．．．位元流
BITST1 、BITST2 ．．．起始位元
CMDPR1 ~CMDPR3 ．．．預設基層指令
COMRESET、COMINIT、COMWEAK．．．帶外信號
SPD1 、SPD2 ．．．速度
第1圖為說明在先前技術中SATA連結裝置與SATA配對連結裝置於SATA介面之初始化階段時設定傳輸速度之示意圖。
第2圖與第3圖為說明本發明之在SATA介面之初始化階段後調整傳輸速度之方法之示意圖。
第4圖與第5圖為說明本發明之對齊程序之工作原理之示意圖。
第6圖為說明本發明之可在SATA介面之初始化階段後調整傳輸速度之裝置之示意圖。
200．．．方法
210~230．．．步驟

Claims (18)

  1. 一種在串列先進技術附加裝置(Serial Advanced Technology Attachment,SATA)介面之初始化階段後調整傳輸速度之方法，該方法包含：一SATA連結裝置傳送一第一預設基層指令(primitive command)至一SATA配對連結裝置，以詢問是否可將該SATA連結裝置之一第一傳輸速度從一第一速度調整成一第二速度，該第一預設基層指令於該SATA連結裝置處於待機模式時被傳送，並用以指示異於該第一速度的一特定速度為該第二速度，且該第一預設基層指令係為SATA介面中之對齊基層指令(ALIGN)、持續基層指令(CONT)或是保持基層指令(HOLD)；該SATA配對連結裝置根據該第一預設基層指令，以一第二預設基層指令，回覆該SATA連結裝置；以及該SATA連結裝置與該SATA配對連結裝置根據該第二預設基層指令，分別調整該SATA連結裝置之該第一傳輸速度與該SATA配對連結裝置之一第二傳輸速度。
  2. 如請求項1所述之方法，其中該SATA連結裝置與該SATA配對連結裝置根據該第二預設基層指令，分別調整該SATA連結裝置之該第一傳輸速度與該SATA配對連結裝置之該第二傳輸速度包含： 當該第二預設基層指令為R_OK基層指令而表示接受時，該SATA連結裝置調整該SATA連結裝置之該第一傳輸速度為該第二速度，且該SATA配對連結裝置調整該SATA配對連結裝置之該第二傳輸速度為該第二速度；以及當該第二預設基層指令為R_ERROR基層指令而表示拒絕時，該SATA連結裝置維持該SATA連結裝置之該第一傳輸速度為該第一速度，且該SATA配對連結裝置維持該SATA配對連結裝置之該第二傳輸速度為該第一速度。
  3. 如請求項2所述之方法，其中當該第二預設基層指令為R_OK基層指令而表示接受時，該SATA連結裝置調整該SATA連結裝置之該第一傳輸速度為該第二速度，且該SATA配對連結裝置調整該SATA配對連結裝置之該第二傳輸速度為該第二速度包含：該SATA連結裝置與該SATA配對連結裝置以該第二速度互相傳送複數個第三預設基層指令，以使該SATA連結裝置與該SATA配對連結裝置完成一對齊(alignment)程序；以及於該對齊程序後，該SATA連結裝置與該SATA配對連結裝置進入一待機模式。
  4. 如請求項3所述之方法，其中該複數個第三預設基層指令係為SATA介面中之對齊基層指令。
  5. 如請求項3所述之方法，其中該SATA連結裝置與該SATA配對連結裝置以該第二速度互相傳送複數個第三預設基層指令，以使該SATA連結裝置與該SATA配對連結裝置完成該對齊程序包含：於該對齊程序中，該SATA連結裝置接收到M個該SATA配對連結裝置所傳送之第三預設基層指令；於該對齊程序中，該SATA配對連結裝置接收到N個該SATA連結裝置所傳送之第三預設基層指令；以及當M與N皆大於或等於一臨界數目時，表示該對齊程序完成；其中M、N係為整數。
  6. 如請求項5所述之方法，其中於該對齊程序中，該SATA連結裝置接收到該M個該SATA配對連結裝置所傳送之第三預設基層指令包含：該SATA連結裝置根據該M個該SATA配對連結裝置所傳送之第三預設基層指令，以得到一第一資料讀取位準；其中該第一資料讀取位準用來指示該SATA配對連結裝置於傳送資料時之一第一起始位元(beginning bit)；其中於該對齊程序後，當該SATA連結裝置接收到該SATA配對連結裝置所傳送之資料時，該SATA連結裝置根據該第一起始位元，以讀取該SATA配對連結裝置所傳送之資料。
  7. 如請求項5所述之方法，其中於該對齊程序中，該SATA配對 連結裝置接收到該N個該SATA連結裝置所傳送之第三預設基層指令包含：該SATA配對連結裝置根據該N個該SATA連結裝置所傳送之第三預設基層指令，以得到一第二資料讀取位準；其中該第二資料讀取位準用來指示該SATA連結裝置於傳送資料時之一第二起始位元；其中於該對齊程序後，當該SATA配對連結裝置接收到該SATA連結裝置所傳送之資料時，該SATA配對連結裝置根據該第二起始位元，以讀取該SATA連結裝置所傳送之資料。
  8. 如請求項1所述之方法，其中當該SATA連結裝置傳送該第一預設基層指令時，該SATA連結裝置與該SATA配對連結裝置皆處於該待機模式。
  9. 如請求項1所述之方法，其中該第一速度可為150MHz、75MHz，或是37.5MHz；該第二速度可為150MHz、75MHz，或是37.5MHz。
  10. 一種可在串列先進技術附加裝置(SATA)介面之初始化階段後調整傳輸速度之裝置，包含：一SATA連結裝置，包含：一第一實體層裝置，用來以一第一傳輸速度傳送與接收資料；以及 一第一資料連結層裝置，用來透過該第一實體層裝置傳送一第一預設基層指令(primitive command)，以詢問是否可將該第一實體層裝置之該第一傳輸速度從一第一速度調整成一第二速度，該第一預設基層指令於該SATA連結裝置處於待機模式時被傳送，並用以指示異於該第一速度的一特定速度為該第二速度，且該第一預設基層指令係為SATA介面中之對齊基層指令(ALIGN)、持續基層指令(CONT)或是保持基層指令(HOLD)；以及一SATA配對連結裝置，包含：一第二實體層裝置，用來以一第二傳輸速度傳送與接收資料；以及一第二資料連結層裝置，用來透過該第二實體層裝置傳送一第二預設基層指令；其中該SATA連結裝置之該第一資料連結層裝置傳送該第一預設基層指令至該SATA配對連結裝置之該第二資料連結層裝置時，該SATA配對連結裝置之該第二資料連結層裝置以該第二預設基層指令，回覆該SATA連結裝置；其中當該第二預設基層指令為R_OK基層指令而表示接受時，該SATA連結裝置之該第一實體層裝置調整該第一傳輸速度為該第二速度，且該SATA配對連結裝置之該第二實體層裝置調整該第二傳輸速度為該第二速度；當該第二預設基層指令為R_ERROR基層指令而表示拒絕時，該SATA連結裝置之該第一實體層裝置維持該第一傳輸速度 為該第一速度，且該SATA配對連結裝置該第二實體層裝置維持該第二傳輸速度為該第一速度。
  11. 如請求項10所述之裝置，其中當該第二預設基層指令為R_OK基層指令而表示接受時，該SATA連結裝置與該SATA配對連結裝置執行一對齊程序；於該對齊程序中，該SATA連結裝置之該第一資料連結層裝置與該SATA配對連結裝置之該第二資料連結層裝置分別透過該第一實體層裝置與該第二實體層裝置以該第二速度互相傳送複數個第三預設基層指令。
  12. 如請求項11所述之裝置，其中該複數個第三預設基層指令係為SATA介面中之對齊(ALIGN)基層指令。
  13. 如請求項11所述之裝置，其中於該對齊程序後，該SATA連結裝置與該SATA配對連結裝置皆進入一待機模式。
  14. 如請求項11所述之裝置，其中於該對齊程序中，該SATA連結裝置之該第一資料連結層裝置接收到M個該SATA配對連結裝置所傳送之第三預設基層指令，該SATA配對連結裝置之該第二資料連結層裝置接收到N個該SATA連結裝置所傳送之第三預設基層指令；當M與N皆大於或等於一臨界數目，表示該SATA連結裝置與該SATA配對連結裝置完成該對齊程序；其中M、N係為整數。
  15. 如請求項14所述之裝置，其中該SATA連結裝置之該第一資料連結層裝置根據該M個該SATA配對連結裝置所傳送之第三預設基層指令，以得到一第一資料讀取位準；該第一資料讀取位準用來指示該SATA配對連結裝置於傳送資料時之一第一起始位元(beginning bit)；其中於該對齊程序後，當該SATA連結裝置接收到該SATA配對連結裝置所傳送之資料時，該SATA連結裝置之該第一資料連結層裝置根據該第一起始位元，以讀取該SATA配對連結裝置所傳送之資料。
  16. 如請求項14所述之裝置，其中該SATA配對連結裝置之該第二資料連結層裝置根據該N個該SATA連結裝置所傳送之第三預設基層指令，以得到一第二資料讀取位準；該第二資料讀取位準用來指示該SATA連結裝置於傳送資料時之一第二起始位元；其中於該對齊程序後，當該SATA配對連結裝置接收到該SATA連結裝置所傳送之資料時，該SATA配對連結裝置之該第二資料連結層裝置根據該第二資料讀取位準，以讀取該SATA連結裝置所傳送之資料。
  17. 如請求項10所述之裝置，其中當該SATA連結裝置之該第一資料連結裝置傳送該第一預設基層指令時，該SATA連結裝置與該SATA配對連結裝置皆處於該待機模式。
  18. 如請求項10所述之裝置，其中該第一速度可為150MHz、75MHz，或是37.5MHz；該第二速度可為150MHz、75MHz，或是37.5MHz。
TW099134012A 2010-10-06 2010-10-06 在串列先進技術附加裝置介面之初始化階段後調整傳輸速度之方法及其相關裝置 TWI446185B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW099134012A TWI446185B (zh) 2010-10-06 2010-10-06 在串列先進技術附加裝置介面之初始化階段後調整傳輸速度之方法及其相關裝置
CN2011101149062A CN102184155B (zh) 2010-10-06 2011-04-29 Sata接口的初始化阶段后调整传输速度的方法及装置
US13/253,979 US20120089755A1 (en) 2010-10-06 2011-10-06 Method of adjusting transfer speed after initialization of SATA interface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099134012A TWI446185B (zh) 2010-10-06 2010-10-06 在串列先進技術附加裝置介面之初始化階段後調整傳輸速度之方法及其相關裝置

Publications (2)

Publication Number Publication Date
TW201216077A TW201216077A (en) 2012-04-16
TWI446185B true TWI446185B (zh) 2014-07-21

Family

ID=44570333

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099134012A TWI446185B (zh) 2010-10-06 2010-10-06 在串列先進技術附加裝置介面之初始化階段後調整傳輸速度之方法及其相關裝置

Country Status (3)

Country Link
US (1) US20120089755A1 (zh)
CN (1) CN102184155B (zh)
TW (1) TWI446185B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102890622B (zh) * 2012-09-29 2015-09-16 无锡众志和达数据计算股份有限公司 一种基于协处理器的sata控制器
TWI629596B (zh) * 2016-08-11 2018-07-11 祥碩科技股份有限公司 橋接模組及資料傳輸方法
US11815976B2 (en) * 2019-05-22 2023-11-14 Qualcomm Incorporated Bandwidth based power management for peripheral component interconnect express devices

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100606577B1 (ko) * 2004-07-29 2006-07-28 삼성전자주식회사 직렬 에이티에이 인터페이스의 데이터 전송속도 조절장치및 그 방법
TWI308696B (en) * 2005-10-07 2009-04-11 Via Tech Inc Initializing method bus device
US7809865B2 (en) * 2008-04-25 2010-10-05 International Business Machines Corporation Apparatus and method to set a communication speed for a SAS/SATA distance extender
US8918663B2 (en) * 2009-06-07 2014-12-23 Hewlett-Packard Development Company, L.P. Method for active power management in a Serial ATA interface to operate at most a predetermined rate upon a refused speed request

Also Published As

Publication number Publication date
CN102184155A (zh) 2011-09-14
TW201216077A (en) 2012-04-16
US20120089755A1 (en) 2012-04-12
CN102184155B (zh) 2013-07-24

Similar Documents

Publication Publication Date Title
CN108695998B (zh) 数据传输方法、装置、存储介质及电子设备
US8930599B2 (en) Data transmission system and method thereof
JP4988859B2 (ja) エンハンスドワイヤレスｕｓｂプロトコル及びハブ
KR101499923B1 (ko) 양방향 통신을 제공하는 미디어 인터페이스의 동작
US20080250173A1 (en) Communication adapter and data transfer method of communication adapter
US7600000B2 (en) Ultra wideband wireless storage device
TWI446185B (zh) 在串列先進技術附加裝置介面之初始化階段後調整傳輸速度之方法及其相關裝置
WO2022161004A1 (zh) 一种uart通信的波特率切换方法、装置及发起方终端
JP2018137582A (ja) 通信装置及び端末装置のためのコンピュータプログラム
WO2015078036A1 (zh) 超远距离蓝牙通信模块
CN105701038A (zh) 一种级联芯片启动方法及相关装置
US20100023843A1 (en) Method for processing noise interference
CN110113209B (zh) 基于mipi协议的设备间通信方法及设备拓扑结构
TWI539289B (zh) 低耗電的ｕｓｂ３.０主控制裝置及降低ｕｓｂ３.０主控制裝置耗電的方法
CN106102101A (zh) 一种无线接入点与无线接入控制器连接的处理方法及系统
US8645590B2 (en) Application of alternate align primitives during SAS rate matching to improve continuous adaptation
JP2010124163A (ja) デジタル無線通信モジュール利用方式
US20080032627A1 (en) Bluetooth wireless communication system for transmitting image data in real time
TW201122793A (en) Architecture of multi-power mode serial interface
US20090265484A1 (en) Method for enhancing usb transmission rate
CN201039216Y (zh) 基于快捷卡接口的数字多媒体广播接收及传输装置
WO2024001892A1 (zh) 数据收发系统、数据接收方法及数据发送方法
US11677444B2 (en) Contactless transponder and method
TWI632463B (zh) 介面電路、信號傳輸系統及其參數配置方法
KR20070010945A (ko) 피디에이에서 호스트 씨피유와 주변 기기 간의 에스피아이통신 방법 및 시스템

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees