CN102184155B - Sata接口的初始化阶段后调整传输速度的方法及装置 - Google Patents

Sata接口的初始化阶段后调整传输速度的方法及装置 Download PDF

Info

Publication number
CN102184155B
CN102184155B CN2011101149062A CN201110114906A CN102184155B CN 102184155 B CN102184155 B CN 102184155B CN 2011101149062 A CN2011101149062 A CN 2011101149062A CN 201110114906 A CN201110114906 A CN 201110114906A CN 102184155 B CN102184155 B CN 102184155B
Authority
CN
China
Prior art keywords
sata
hookup mechanism
pairing
basic unit
transmission speed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2011101149062A
Other languages
English (en)
Other versions
CN102184155A (zh
Inventor
许惠强
谢登全
颜协寰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Etron Technology Inc
Original Assignee
Etron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Etron Technology Inc filed Critical Etron Technology Inc
Publication of CN102184155A publication Critical patent/CN102184155A/zh
Application granted granted Critical
Publication of CN102184155B publication Critical patent/CN102184155B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0032—Serial ATA [SATA]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Selective Calling Equipment (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Communication Control (AREA)

Abstract

本发明公开了一种SATA接口的初始化阶段后调整传输速度的方法及装置。所述方法包括：一SATA连结装置传送一第一预设基层指令至一SATA配对连结装置，以询问是否可将该SATA连结装置的一第一传输速度从一第一速度调整成一第二速度、该SATA配对连结装置根据该第一预设基层指令，以一第二预设基层指令，回复该SATA连结装置，以及该SATA连结装置与该SATA配对连结装置根据该第二预设基层指令，分别调整该SATA连结装置的该第一传输速度与该SATA配对连结装置的一第二传输速度。如此，即使于SATA接口的初始化阶段后，SATA接口的传输速度仍可降低以节省电能，或是提高以节省传输时间。

Description

SATA接口的初始化阶段后调整传输速度的方法及装置
技术领域
本发明是有关于一种调整传输速度的方法，特别是有关于一种在串行先进技术附加装置(Serial Advanced Technology Attachment，SATA)接口的初始化阶段(initialization)后调整传输速度的方法及装置。
背景技术
请参考图1。图1为说明在现有技术中，一SATA连结装置LD与一SATA配对连结装置LP于SATA接口的初始化阶段时设定传输速度的示意图。在图1中，SATA连结装置LD为主控端(Host)，而SATA配对连结装置LP为装置端(Device)。COMRESET、COMINIT、以及COMWEAK皆为SATA接口所定义的带外信号(0ut of Band，OOB)。一般而言，SATA接口的传输速度可为150MHz、75MHz或37.5MHz。然而，当SATA装置在传送带外信号时，会以较低的37.5MHz为传输速度来传输。ALIGN为SATA接口所定义的对齐基层指令(primitivecommand)。在SATA接口的初始化阶段时，首先，SATA连结装置LD传送带外信号COMRESET以表示要重置SATA接口，SATA配对连结装置LP回复带外信号COMINIT以确认要重置SATA界面。SATA连结装置LD与SATA配对连结装置LP互相传送带外信号COMWEAK。接着，SATA连结装置LD与SATA配对连结装置LP开始执行一对齐(alignment)程序。举例而言，在对齐程序中，SATA连结装置LD会以其支持的最高传输速度传送多个对齐基层指令ALIGN，而SATA配对连结装置LP也会以其支持的最高传输速度传送多个对齐基层指令ALIGN。设此时SATA连结装置LD与SATA配对连结装置LP以相同的传输速度(举例而言，150MHz)运行，则SATA连结装置LD可接受到M个对齐基层指令ALIGN，且SATA配对连结装置LP可接受到N个对齐基层指令ALIGN。当M与N皆大于等于一临界数目NUMTH时，也就是说，当SATA连结装置LD与SATA配对连结装置LP皆成功地接受到NUMTH个以上的对齐基层指令ALIGN时，表示对齐程序完成。如此，SATA连结装置LD与SATA配对连结装置LP进入待机模式(IDLE mode)，且SATA连结装置LD与SATA配对连结装置LP可以对齐程序中的传输速度(如150MHz)互相传送数据。
更进一步地说，若SATA连结装置LD可支持的传输速度为150MHz、75MHz与37.5MHz，SATA配对连结装置LP可支持的传输速度为75MHz与37.5MHz，则于对齐程序中，SATA连结装置LD会以其最高传输速度150MHz来传送对齐基层指令ALIGN，且SATA配对连结装置LP会以其最高传输速度75MHz来传送对齐基层指令ALIGN。此时，由于SATA连结装置LD与SATA配对连结装置LP运行在不同的传输速度，因此SATA连结装置LD与SATA配对连结装置LP无法接受到对方所传送的对齐基层指令ALIGN。也就是说，SATA连结装置LD与SATA配对连结装置LP无法完成对齐程序。如此，SATA连结装置LD与SATA配对连结装置LP皆会降低传输速度，并再次执行对齐程序。此时，SATA连结装置LD会先将传输速度降低为75MHz，而SATA配对连结装置LP将传输速度降低为37.5MHz。由于SATA连结装置LD与SATA配对连结装置LP仍运行于不同的传输速度，因此SATA连结装置LD与SATA配对连结装置LP无法完成对齐程序。此时，SATA连结装置LD会将传输速度降低为37.5MHz。SATA配对连结装置LP已经运行于最低的传输速度，因此SATA配对连结装置LP仍传输速度为37.5MHz。如此一来，SATA连结装置LD与SATA配对连结装置LP运行于相同的传输速度(37.5MHz)，因此，SATA连结装置LD与SATA配对连结装置LP可完成对齐程序，并进入待机模式。
由上述的说明可知，虽然SATA连结装置LD与SATA配对连结装置LP皆可以传输速度75MHz运行，然而借由上述SATA接口的初始化阶段的设定传输速度的方法，SATA连结装置LD与SATA配对连结装置LP却会以最低的传输速度(37.5MHz)来传送数据。更进一步地说，只要SATA连结装置LD与SATA配对连结装置LP所支持的最高的传输速度不同，SATA连结装置LD与SATA配对连结装置LP会以最低的传输速度(37.5MHz)来传输数据。换句话说，SATA连结装置LD与SATA配对连结装置LP无法以最有效率的传输速度来传输数据。此外，在现有技术中，于SATA接口的初始化阶段后，SATA连结装置LD与SATA配对连结装置LP仅能以固定的传输速度来传送数据。也就是说，于初始化阶段后，使用者无法借由降低SATA接口的传输速度以节省电能，或是借由提高SATA接口的传输速度以节省时间，带给使用者很大的不便。
发明内容
本发明的目的在于提供一种串行先进技术附加装置(Serial AdvancedTechnology Attachment，SATA)接口的初始化阶段后调整传输速度的方法及装置。
为实现本发明的目的而提供一种SATA接口的初始化阶段后调整传输速度的方法，该方法包含一SATA连结装置传送一第一预设基层指令(primitivecommand)至一SATA配对连结装置，以询问是否可将该SATA连结装置的一第一传输速度从一第一速度调整成一第二速度、该SATA配对连结装置根据该第一预设基层指令，以一第二预设基层指令，回复该SATA连结装置，以及该SATA连结装置与该SATA配对连结装置根据该第二预设基层指令，分别调整该SATA连结装置的该第一传输速度与该SATA配对连结装置的一第二传输速度。
该SATA连结装置与该SATA配对连结装置根据该第二预设基层指令，分别调整该SATA连结装置的该第一传输速度与该SATA配对连结装置的该第二传输速度包含：
当该第二预设基层指令表示接受时，该SATA连结装置调整该SATA连结装置的该第一传输速度为该第二速度，且该SATA配对连结装置调整该SATA配对连结装置的该第二传输速度为该第二速度；以及
当该第二预设基层指令表示拒绝时，该SATA连结装置维持该SATA连结装置的该第一传输速度为该第一速度，且该SATA配对连结装置维持该SATA配对连结装置的该第二传输速度为该第一速度。
当该第二预设基层指令表示接受时，该SATA连结装置调整该SATA连结装置的该第一传输速度为该第二速度，且该SATA配对连结装置调整该SATA配对连结装置的该第二传输速度为该第二速度包含：
该SATA连结装置与该SATA配对连结装置以该第二速度互相传送多个第三预设基层指令，以使该SATA连结装置与该SATA配对连结装置完成一对齐程序；以及
于该对齐程序后，该SATA连结装置与该SATA配对连结装置进入一待机模式。
该多个第三预设基层指令为SATA接口中的对齐基层指令。
该SATA连结装置与该SATA配对连结装置以该第二速度互相传送多个第三预设基层指令，以使该SATA连结装置与该SATA配对连结装置完成该对齐程序包含：
于该对齐程序中，该SATA连结装置接收到M个该SATA配对连结装置所传送的第三预设基层指令；
于该对齐程序中，该SATA配对连结装置接收到N个该SATA连结装置所传送的第三预设基层指令；以及
当M与N皆大于或等于一临界数目时，表示该对齐程序完成；
其中M、N为整数。
于该对齐程序中，该SATA连结装置接收到该M个该SATA配对连结装置所传送的第三预设基层指令包含：
该SATA连结装置根据该M个该SATA配对连结装置所传送的第三预设基层指令，以得到一第一数据读取位准；
其中该第一数据读取位准用来指示该SATA配对连结装置于传送数据时的一第一起始位；
其中于该对齐程序后，当该SATA连结装置接收到该SATA配对连结装置所传送的数据时，该SATA连结装置根据该第一起始位，以读取该SATA配对连结装置所传送的数据。
于该对齐程序中，该SATA配对连结装置接收到该N个该SATA连结装置所传送的第三预设基层指令包含：
该SATA配对连结装置根据该N个该SATA连结装置所传送的第三预设基层指令，以得到一第二数据读取位准；
其中该第二数据读取位准用来指示该SATA连结装置于传送数据时的一第二起始位；
其中于该对齐程序后，当该SATA配对连结装置接收到该SATA连结装置所传送的数据时，该SATA配对连结装置根据该第二起始位，以读取该SATA连结装置所传送的数据。
当该SATA连结装置传送该第一预设基层指令时，该SATA连结装置与该SATA配对连结装置皆处于一待机模式。
该第一预设基层指令为SATA接口中的对齐基层指令、持续基层指令，或是保持基层指令。
该第一速度为150MHz、75MHz，或是37.5MHz；该第二速度为150MHz、75MHz，或是37.5MHz。
为实现本发明的目的还提供一种串行先进技术附加装置(SATA)接口的初始化阶段后调整传输速度的装置。该装置包含一SATA连结装置，以及一SATA配对连结装置。该SATA连结装置包含一第一实体层装置，以及一第一数据链路层装置。该第一实体层装置用来以一第一传输速度传送与接收数据。该第一数据链路层装置用来透过该第一实体层装置传送一第一预设基层指令，以询问是否可将该第一实体层装置的该第一传输速度从一第一速度调整成一第二速度。该SATA配对连结装置包含一第二实体层装置，以及一第二数据链路层装置。该第二实体层装置用来以一第二传输速度传送与接收数据。该第二数据链路层装置用来透过该第二实体层装置传送一第二预设基层指令。当该SATA连结装置的该第一数据链路层装置传送该第一预设基层指令至该SATA配对连结装置的该第二数据链路层装置时，该SATA配对连结装置的该第二数据链路层装置以该第二预设基层指令，回复该SATA连结装置。当该第二预设基层指令表示接受时，该SATA连结装置的该第一实体层装置调整该第一传输速度为该第二速度，且该SATA配对连结装置的该第二实体层装置调整该第二传输速度为该第二速度。当该第二预设基层指令表示拒绝时，该SATA连结装置的该第一实体层装置维持该第一传输速度为该第一速度，且该SATA配对连结装置的第二实体层装置维持该第二传输速度为该第一速度。
当该第二预设基层指令表示接受时，该SATA连结装置与该SATA配对连结装置执行一对齐程序；于该对齐程序中，该SATA连结装置的该第一数据链路层装置与该SATA配对连结装置的该第二数据链路层装置分别透过该第一实体层装置与该第二实体层装置以该第二速度互相传送多个第三预设基层指令。
该多个第三预设基层指令为SATA接口中的对齐基层指令。
于该对齐程序后，该SATA连结装置与该SATA配对连结装置皆进入一待机模式。
于该对齐程序中，该SATA连结装置的该第一数据链路层装置接收到M个该SATA配对连结装置所传送的第三预设基层指令，该SATA配对连结装置的该第二数据链路层装置接收到N个该SATA连结装置所传送的第三预设基层指令；当M与N皆大于或等于一临界数目，表示该SATA连结装置与该SATA配对连结装置完成该对齐程序；
其中M、N为整数。
该SATA连结装置的该第一数据链路层装置根据该M个该SATA配对连结装置所传送的第三预设基层指令，以得到一第一数据读取位准；该第一数据读取位准用来指示该SATA配对连结装置于传送数据时的一第一起始位；
其中于该对齐程序后，当该SATA连结装置接收到该SATA配对连结装置所传送的数据时，该SATA连结装置的该第一数据链路层装置根据该第一起始位，以读取该SATA配对连结装置所传送的数据。
该SATA配对连结装置的该第二数据链路层装置根据该N个该SATA连结装置所传送的第三预设基层指令，以得到一第二数据读取位准；该第二数据读取位准用来指示该SATA连结装置于传送数据时的一第二起始位；
其中于该对齐程序后，当该SATA配对连结装置接收到该SATA连结装置所传送的数据时，该SATA配对连结装置的该第二数据链路层装置根据该第二数据读取位准，以读取该SATA连结装置所传送的数据。
当该SATA连结装置的该第一数据链路层装置传送该第一预设基层指令时，该SATA连结装置与该SATA配对连结装置皆处于一待机模式。
该第一预设基层指令为SATA接口中的对齐基层指令、持续基层指令，或是保持基层指令。
该第一速度为150MHz、75MHz，或是37.5MHz；该第二速度为150MHz、75MHz，或是37.5MHz。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1为说明在现有技术中SATA连结装置与SATA配对连结装置于SATA接口的初始化阶段时设定传输速度的示意图；
图2与图3为说明本发明在SATA接口的初始化阶段后调整传输速度的方法的示意图；
图4与图5为说明本发明的对齐程序的工作原理的示意图；
图6为说明本发明在SATA接口的初始化阶段后调整传输速度的装置的示意图。
其中，附图标记
200                          方法
210～230                     步骤
600                          装置
610、LD                      SATA连结装置
611、621                     实体层装置
612、622                     数据链路层装置
620、LP                      SATA配对连结装置
ALIGN、COND、HOLD、R_OK      SATA接口的基层指令
BITSTREAM1、BITSTREAM2       比特流
BITST1、BITST2               起始位
CMDPR1～CMDPR3               预设基层指令
COMRESET、COMINIT、COMWEAK   带外信号
SPD1、SPD2                   速度
具体实施方式
请参考图2与图3。图2与图3为说明本发明的在SATA接口的初始化阶段后调整传输速度的方法200的示意图。在图2与图3中，设SATA连结装置LD与SATA配对连结装置LD己经进行过初始化阶段的对齐程序。SATA连结装置LD的传输速度SPDLD与SATA配对连结装置LD的传输速度SPDLP皆为速度SPD1(SPD1可为150MHz、75MHz，或是37.5MHz)，且SATA连结装置LD与SATA配对连结装置LD皆处于待机模式。方法200的步骤说明如下：
步骤210：SATA连结装置LD传送一预设基层指令CMDPR1至SATA配对连结装置LP，以询问是否可将SATA连结装置LD的传输速度SPDLP从速度SPD1调整为速度SPD2；
步骤220：SATA配对连结装置LP根据预设基层指令CMDPR1，以预设基层指令CMDPR2，回复SATA连结装置LD；
步骤230：SATA连结装置LD与SATA配对连结装置LP根据预设基层指令CMDPR2，分别调整SATA连结装置LD的传输速度SPDLD与SATA配对连结装置LP的传输速度SPDLP。
在步骤210中，由于在SATA接口的协议中，当SATA连结装置LD与SATA配对连结装置LD处于待机模式时，SATA连结装置LD与SATA配对连结装置LD不会使用SATA接口的对齐基层指令(ALIGN)、持续基层指令(CONT)，或是保持基层指令(HOLD)，因此本发明的方法200，可利用对齐基层指令、持续基层指令与保持基层指令作为预设基层指令CMDPR1，以使SATA连结装置LD于待机模式时可询问是否可将SATA连结装置LD的传输速度SPDLP从速度SPD1调整为速度SPD2。举例而言，当SATA连结装置LD传送对齐基层指令，表示SATA连结装置LD询问是否可将SATA连结装置LD的传输速度SPDLP从速度SPD1调整为150MHz(也就是说，速度SPD2为150MHz)；当SATA连结装置LD传送对齐基层指令，表示SATA连结装置LD询问是否可将SATA连结装置LD的传输速度SPDLP从速度SPD1调整为75MHz(也就是说，速度SPD2为75MHz)；当SATA连结装置LD传送保持基层指令，表示SATA连结装置LD询问是否可将SATA连结装置LD的传输速度SPDLP从速度SPD1调整为37.5MHz(也就是说，速度SPD2为37.5MHz)。
在步骤220中，SATA配对连结装置LP根据预设基层指令CMDPR1，以预设基层指令CMDPR2，回复SATA连结装置LD。当预设基层指令CMDPR2表示“接受”时(举例而言，预设基层指令CMDPR2为SATA界面中的接受基层指令R_OK)，表示SATA配对连结装置LP接受将传输速度从SPD1调整为SPD2；当预设基层指令CMDPR2表示“拒绝”时(举例而言，预设基层指令CMDPR2为SATA界面中的接受基层指令R_ERROR)，表示SATA配对连结装置LP拒绝将传输速度从SPD1调整为SPD2。
在步骤230中，SATA连结装置LD与SATA配对连结装置LP根据预设基层指令CMDPR2，以调整SATA连结装置LD的传输速度SPDLD与SATA配对连结装置LP的传输速度SPDLP。更明确地说，当预设基层指令CMDPR2表示“拒绝”时，SATA连结装置LD维持SATA连结装置LD的传输速度SPDLD为速度SPD1，且SATA配对连结装置LP维持SATA配对连结装置LP的传输速度SPDLP为速度SPD1。当预设基层指令CMDPR2表示“接受”时，SATA连结装置LD调整传输速度SPDLD成速度SPD2，且SATA配对连结装置LP调整传输速度SPDLD成速度SPD2。
请参考图3，图3为说明当预设基层指令CMDPR2表示“接受”时SATA连结装置LD与SATA配对连结装置LP调整传输速度的示意图。为了将传输速度调整为SPD2，SATA连结装置LD与SATA配对连结装置LP会以速度SPD2互相传送多个预设基层指令CMDPR3，以使SATA连结装置LD与SATA配对连结装置LP完成一对齐程序，其中预设基层指令CMDPR3可为SATA接口的对齐基层指令(ALIGN)。此时，SATA连结装置LD接受到M个预设基层指令CMDPR3(如对齐基层指令ALIGN)，且SATA配对连结装置LP接受到N个预设基层指令CMDPR3。当M与N皆大于等于一临界数目NUMTH时，也就是说，当SATA连结装置LD与SATA配对连结装置LP皆成功地接受到临界数目NUMTH个以上的预设基层指令CMDPR3时，表示对齐程序完成。如此，SATA连结装置LD与SATA配对连结装置LP进入待机模式，且SATA连结装置LD与SATA配对连结装置LP可以传输速度SPD2互相传送数据。
请参考图4与图5。图4与图5为更进一步说明对齐程序的工作原理的示意图。如图4所示，于对齐程序中，当SATA连结装置LD接收SATA配对连结装置LP所传送的预设基层指令CMDPR3时，SATA连结装置LD实际上所接收到的是一比特流BITSTREAM1。也就是说，SATA连结装置LD必须从BITSTREAM1辨识出预设基层指令CMDPR3。预设基层指令CMDPR3的内容为已知。举例而言，预设基层指令CMDPR3可为32位，且为了方便说明，假设预设基层指令CMDPR3的内容由连续的16个逻辑“1”与连续16个逻辑“0”所组成。如此，SATA连结装置LD可根据预设基层指令CMDPR3的内容，以辨识出在比特流BITSTREAM1中的预设基层指令CMDPR3。当SATA连结装置LD从比特流BITSTREAM1辨识出临界数目NUMTH个以上的预设基层指令CMDPR3时，SATA连结装置LD根据所辨识出的M个预设基层指令CMDPR3，以得到一第一数据读取位准。第一数据读取位准用来指示SATA配对连结装置LP于传送数据时的一起始位(beginning bit)BITST1。举例而言，在图4中，每个预设基层指令CMDPR3的第一位即为起始位BITST1。因此，于对齐程序后，当SATA连结装置LD接收到SATA配对连结装置LP所传送的数据时，SATA连结装置LD即可根据起始位BITST1(的位置)，以将SATA配对连结装置LP所传送的比特流切割成每32位为一组的数据。如此，SATA连结装置LD可根据起始位BITST1，以读取SATA配对连结装置LP所传送的数据。同理，如图5所示，于对齐程序中，当SATA配对连结装置LP接收SATA连结装置LD所传送的预设基层指令CMDPR3时，SATA连结装置LD实际上所接收到的是一比特流BITSTREAM2。此时，SATA配对连结装置LP可根据所辨识出的N个预设基层指令CMDPR3，以得到一第二数据读取位准。第二数据读取位准用来指示SATA连结装置LD于传送数据时的一起始位(beginning bit)BITST2。因此，于对齐程序后，当SATA配对连结装置LP接收到SATA连结装置LD所传送的数据时，SATA配对连结装置LP根据起始位BITST2(的位置)，以读取SATA连结装置LD所传送的数据。
综上所述，根据本发明所提供的方法200，于SATA接口的初始化阶段后，SATA连结装置LD可借由传送预设基层指令CMDPR1，以询问SATA配对连结装置LP是否可将SATA连结装置LD的传输速度SPDLP从速度SPD1调整成为速度SPD2。SATA配对连结装置LP可借由预设基层指令CMDPR2，以回复SATA连结装置LD。当预设基层指令CMDPR2表示接收时，SATA连结装置LD与SATA配对连结装置LP分别调整SATA连结装置LD的传输速度SPDLD与SATA配对连结装置LP的传输速度SPDLP，且SATA连结装置LD与SATA配对连结装置LP借由互相传送预设基层指令CMDPR3，以完成对齐程序。如此一来，即使于SATA接口的初始化阶段后，使用者仍可借由降低SATA接口的传输速度以节省电能，或是借由提高SATA接口的传输速度以节省传输时间。此外，即使SATA连结装置LD与SATA配对连结装置LP所支持的最高的传输速度不同，根据本发明的方法，SATA连结装置LD与SATA配对连结装置LP的传输速度仍可调整成为最有效率的传输速度。举例而言，SATA连结装置LD可支持的传输速度为150MHz、75MHz与37.5MHz，SATA配对连结装置LP可支持的传输速度为75MHz与37.5MHz。于初始化阶段后，SATA连结装置LD可传送预设基层指令CMDPR1，以询问SATA配对连结装置LP是否可将SATA连结装置LD的传输速度SPDLP从速度SPD1(37.5MHz)调整成为速度SPD2(75MHz)。如此一来，当SATA连结装置LD与SATA配对连结装置LP完成对齐程序后，即可以75MHz的传输速度来传送数据。
请参考图6。图6为说明本发明的串行先进技术附加装置(SATA)接口的初始化阶段后调整传输速度的装置600的示意图。装置600包含一SATA连结装置610，以及一SATA配对连结装置620。SATA连结装置610包含一实体层(physical layer)装置611，以及一数据链路层(data link layer)装置612。实体层装置611用来以传输速度SPDLD传送与接收数据。数据链路层装置612用来透过实体层装置611传送预设基层指令CMDPR1，以询问是否可将实体层装置611的传输速度SPDLD从速度SPD1调整成速度SPD2。SATA配对连结装置620包含一实体层装置621，以及一数据链路层装置622。实体层装置621用来以传输速度SPDLP传送与接收数据。数据链路层装置622用来透过实体层装置621传送预设基层指令CMDPR2。
更明确地说，当SATA连结装置610与SATA配对连结装置620皆处于待机模式时，SATA连结装置610的数据链路层装置612可传送预设基层指令CMDPR1。预设基层指令CMDPR1可为SATA接口中的对齐基层指令、持续基层指令与保持基层指令。举例而言，当数据链路层612传送对齐基层指令时，表示数据链路层612询问是否可将实体层装置611的传输速度SPDLP从速度SPD1调整为150MHz(也就是说，速度SPD2为150MHz)；当数据链路层612传送对齐基层指令时，表示数据链路层612询问是否可将实体层装置611的传输速度SPDLP从速度SPD1调整为75MHz(也就是说，速度SPD2为75MHz)；当数据链路层612传送保持基层指令，表示SATA连结装置LD询问是否可将实体层装置611的传输速度SPDLP从速度SPD1调整为37.5MHz(也就是说，速度SPD2为37.5MHz)。当SATA连结装置610的数据链路层装置612传送预设基层指令CMDPR1至SATA配对连结装置620的数据链路层装置622时，SATA配对连结装置620的数据链路层装置622以预设基层指令CMDPR2，回复SATA连结装置610。举例而言，当预设基层指令CMDPR2表示“接受”时，该SATA连结装置610的实体层装置611调整传输速度SPDLD为速度SPD2，且SATA配对连结装置620的实体层装置621也调整传输速度SPDLP为速度SPD2；反之，当预设基层指令CMDPR2表示“拒绝”时，SATA连结装置610的实体层装置611维持传输速度SPDLD为速度SPD1，且SATA配对连结装置620的实体层装置621维持传输速度SPDLP为速度SPD1。
更进一步地说，当预设基层指令CMDPR2表示“接受”时，SATA连结装置610与SATA配对连结装置620执行一对齐程序。于对齐程序中，SATA连结装置610的数据链路层装置612与SATA配对连结装置620的数据链路层622装置分别透过实体层装置611与实体层装置621以速度SPD2互相传送多个预设基层指令CMDPR3(其中预设基层指令CMDPR3可为SATA接口中的对齐基层指令)。此时，SATA连结装置610的数据链路层装置612接收到M个SATA配对连结装置620所传送的预设基层指令CMDPR3，且SATA配对连结装置620的数据链路层装置622接收到N个该SATA连结装置610所传送的预设基层指令CMDPR3。当M与N皆大于或等于临界数目NUMTH时，则表示SATA连结装置610与SATA配对连结装置620完成对齐程序。当对齐程序完成后，SATA连结装置610与SATA配对连结装置620皆进入待机模式。
此外，于对齐程序中，SATA连结装置610的数据链路层装置612根据M个SATA配对连结装置620所传送预设基层指令CMDPR3，以得到一第一数据读取位准。第一数据读取位准用来指示SATA配对连结装置620于传送数据时的起始位BITST1，其工作原理如图4的说明所述，故不再赘述。如此一来，于对齐程序后，当SATA连结装置610接收到SATA配对连结装置620所传送的数据时，SATA连结装置610的数据链路层装置612即可根据起始位BITST1，以读取SATA配对连结装置620所传送的数据。同理，于对齐程序中，SATA配对连结装置620的数据链路层装置622根据N个SATA连结装置610所传送预设基层指令CMDPR3，以得到一第二数据读取位准。第二数据读取位准用来指示SATA连结装置610于传送数据时的起始位BITST2，其工作原理如图5的说明所述，故不再赘述。如此一来，于对齐程序后，当SATA配对连结装置620接收到SATA连结装置610所传送的数据时，SATA配对连结装置620的数据链路层装置622即可根据起始位BITST2，以读取SATA连结装置610所传送的数据。
综上所述，本发明提供一种方法，可于SATA接口的初始化阶段后调整传输速度。根据本发明所提供的方法，SATA连结装置可借由传送一第一预设基层指令，以询问SATA配对连结装置是否可将SATA连结装置LD的第一传输速度从第一速度调整成为第二速度。SATA配对连结装置可借由第二预设基层指令，以回复SATA连结装置。当第二预设基层指令表示接收时，SATA连结装置与SATA配对连结装置分别调整传输速度为第二速度，且SATA连结装置与SATA配对连结装置借由互相传送多个第三预设基层指令，以完成对齐程序。如此一来，即使于SATA接口的初始化阶段后，使用者仍可借由降低SATA接口的传输速度以节省电能，或是借由提高SATA接口的传输速度以节省传输时间。此外，即使SATA连结装置LD与SATA配对连结装置LP所支持的最高的传输速度不同，借由本发明的方法，SATA连结装置LD与SATA配对连结装置LP的传输速度于初始化阶段后仍可调整成为最有效率的传输速度，带给使用者更大的方便。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (20)

1.一种SATA接口的初始化阶段后调整传输速度的方法，其特征在于，该方法包含：
一SATA连结装置传送一第一预设基层指令至一SATA配对连结装置，以询问是否可将该SATA连结装置的一第一传输速度从一第一速度调整成一第二速度，该第一预设基层指令为SATA接口协议中，该SATA连结装置与该SATA配对连结装置在待机模式下不会使用的指令；
该SATA配对连结装置根据该第一预设基层指令，以一第二预设基层指令，回复该SATA连结装置；以及
该SATA连结装置与该SATA配对连结装置根据该第二预设基层指令，分别调整该SATA连结装置的该第一传输速度与该SATA配对连结装置的一第二传输速度。
2.根据权利要求1所述的SATA接口的初始化阶段后调整传输速度的方法，其特征在于，该SATA连结装置与该SATA配对连结装置根据该第二预设基层指令，分别调整该SATA连结装置的该第一传输速度与该SATA配对连结装置的该第二传输速度包含：
当该第二预设基层指令表示接受时，该SATA连结装置调整该SATA连结装置的该第一传输速度为该第二速度，且该SATA配对连结装置调整该SATA配对连结装置的该第二传输速度为该第二速度；以及
当该第二预设基层指令表示拒绝时，该SATA连结装置维持该SATA连结装置的该第一传输速度为该第一速度，且该SATA配对连结装置维持该SATA配对连结装置的该第二传输速度为该第一速度。
3.根据权利要求2所述的SATA接口的初始化阶段后调整传输速度的方法，其特征在于，当该第二预设基层指令表示接受时，该SATA连结装置调整该SATA连结装置的该第一传输速度为该第二速度，且该SATA配对连结装置调整该SATA配对连结装置的该第二传输速度为该第二速度包含：
该SATA连结装置与该SATA配对连结装置以该第二速度互相传送多个第三预设基层指令，以使该SATA连结装置与该SATA配对连结装置完成一对齐程序；以及
于该对齐程序后，该SATA连结装置与该SATA配对连结装置进入一待机模式。
4.根据权利要求3所述的SATA接口的初始化阶段后调整传输速度的方法，其特征在于，该多个第三预设基层指令为SATA接口中的对齐基层指令。
5.根据权利要求3所述的SATA接口的初始化阶段后调整传输速度的方法，其特征在于，该SATA连结装置与该SATA配对连结装置以该第二速度互相传送多个第三预设基层指令，以使该SATA连结装置与该SATA配对连结装置完成该对齐程序包含：
于该对齐程序中，该SATA连结装置接收到M个该SATA配对连结装置所传送的第三预设基层指令；
于该对齐程序中，该SATA配对连结装置接收到N个该SATA连结装置所传送的第三预设基层指令；以及
当M与N皆大于或等于一临界数目时，表示该对齐程序完成；
其中M、N为整数。
6.根据权利要求5所述的SATA接口的初始化阶段后调整传输速度的方法，其特征在于，于该对齐程序中，该SATA连结装置接收到该M个该SATA配对连结装置所传送的第三预设基层指令包含：
该SATA连结装置根据该M个该SATA配对连结装置所传送的第三预设基层指令，以得到一第一数据读取位准；
其中该第一数据读取位准用来指示该SATA配对连结装置于传送数据时的一第一起始位；
其中于该对齐程序后，当该SATA连结装置接收到该SATA配对连结装置所传送的数据时，该SATA连结装置根据该第一起始位，以读取该SATA配对连结装置所传送的数据。
7.根据权利要求5所述的SATA接口的初始化阶段后调整传输速度的方法，其特征在于，于该对齐程序中，该SATA配对连结装置接收到该N个该SATA连结装置所传送的第三预设基层指令包含：
该SATA配对连结装置根据该N个该SATA连结装置所传送的第三预设基层指令，以得到一第二数据读取位准；
其中该第二数据读取位准用来指示该SATA连结装置于传送数据时的一第二起始位；
其中于该对齐程序后，当该SATA配对连结装置接收到该SATA连结装置所传送的数据时，该SATA配对连结装置根据该第二起始位，以读取该SATA连结装置所传送的数据。
8.根据权利要求1所述的SATA接口的初始化阶段后调整传输速度的方法，其特征在于，当该SATA连结装置传送该第一预设基层指令时，该SATA连结装置与该SATA配对连结装置皆处于一待机模式。
9.根据权利要求1所述的SATA接口的初始化阶段后调整传输速度的方法，其特征在于，该第一预设基层指令为SATA接口中的对齐基层指令、持续基层指令，或是保持基层指令。
10.根据权利要求1所述的SATA接口的初始化阶段后调整传输速度的方法，其特征在于，该第一速度为150MHz、75MHz，或是37.5MHz；该第二速度为150MHz、75MHz，或是37.5MHz。
11.一种SATA接口的初始化阶段后调整传输速度的装置，其特征在于，包含：
一SATA连结装置，包含：
一第一实体层装置，用来以一第一传输速度传送与接收数据；以及
一第一数据链路层装置，用来透过该第一实体层装置传送一第一预设基层指令，以询问是否可将该第一实体层装置的该第一传输速度从一第一速度调整成一第二速度；以及
一SATA配对连结装置，包含：
一第二实体层装置，用来以一第二传输速度传送与接收数据；以及
一第二数据链路层装置，用来透过该第二实体层装置传送一第二预设基层指令；
其中该第一预设基层指令为SATA接口协议中，该SATA连结装置与该SATA配对连结装置在待机模式下不会使用的指令；
其中该SATA连结装置的该第一数据链路层装置传送该第一预设基层指令至该SATA配对连结装置的该第二数据链路层装置时，该SATA配对连结装置的该第二数据链路层装置以该第二预设基层指令，回复该SATA连结装置；
其中当该第二预设基层指令表示接受时，该SATA连结装置的该第一实体层装置调整该第一传输速度为该第二速度，且该SATA配对连结装置的该第二实体层装置调整该第二传输速度为该第二速度；
当该第二预设基层指令表示拒绝时，该SATA连结装置的该第一实体层装置维持该第一传输速度为该第一速度，且该SATA配对连结装置该第二实体层装置维持该第二传输速度为该第一速度。
12.根据权利要求11所述的SATA接口的初始化阶段后调整传输速度的装置，其特征在于，当该第二预设基层指令表示接受时，该SATA连结装置与该SATA配对连结装置执行一对齐程序；于该对齐程序中，该SATA连结装置的该第一数据链路层装置与该SATA配对连结装置的该第二数据链路层装置分别透过该第一实体层装置与该第二实体层装置以该第二速度互相传送多个第三预设基层指令。
13.根据权利要求12所述的SATA接口的初始化阶段后调整传输速度的装置，其特征在于，该多个第三预设基层指令为SATA接口中的对齐基层指令。
14.根据权利要求12所述的SATA接口的初始化阶段后调整传输速度的装置，其特征在于，于该对齐程序后，该SATA连结装置与该SATA配对连结装置皆进入一待机模式。
15.根据权利要求12所述的SATA接口的初始化阶段后调整传输速度的装置，其特征在于，于该对齐程序中，该SATA连结装置的该第一数据链路层装置接收到M个该SATA配对连结装置所传送的第三预设基层指令，该SATA配对连结装置的该第二数据链路层装置接收到N个该SATA连结装置所传送的第三预设基层指令；当M与N皆大于或等于一临界数目，表示该SATA连结装置与该SATA配对连结装置完成该对齐程序；
其中M、N为整数。
16.根据权利要求15所述的SATA接口的初始化阶段后调整传输速度的装置，其特征在于，该SATA连结装置的该第一数据链路层装置根据该M个该SATA配对连结装置所传送的第三预设基层指令，以得到一第一数据读取位准；该第一数据读取位准用来指示该SATA配对连结装置于传送数据时的一第一起始位；
其中于该对齐程序后，当该SATA连结装置接收到该SATA配对连结装置所传送的数据时，该SATA连结装置的该第一数据链路层装置根据该第一起始位，以读取该SATA配对连结装置所传送的数据。
17.根据权利要求15所述的SATA接口的初始化阶段后调整传输速度的装置，其特征在于，该SATA配对连结装置的该第二数据链路层装置根据该N个该SATA连结装置所传送的第三预设基层指令，以得到一第二数据读取位准；该第二数据读取位准用来指示该SATA连结装置于传送数据时的一第二起始位；
其中于该对齐程序后，当该SATA配对连结装置接收到该SATA连结装置所传送的数据时，该SATA配对连结装置的该第二数据链路层装置根据该第二数据读取位准，以读取该SATA连结装置所传送的数据。
18.根据权利要求11所述的SATA接口的初始化阶段后调整传输速度的装置，其特征在于，当该SATA连结装置的该第一数据链路层装置传送该第一预设基层指令时，该SATA连结装置与该SATA配对连结装置皆处于一待机模式。
19.根据权利要求11所述的SATA接口的初始化阶段后调整传输速度的装置，其特征在于，该第一预设基层指令为SATA接口中的对齐基层指令、持续基层指令，或是保持基层指令。
20.根据权利要求11所述的SATA接口的初始化阶段后调整传输速度的装置，其特征在于，该第一速度为150MHz、75MHz，或是37.5MHz；该第二速度为150MHz、75MHz，或是37.5MHz。
CN2011101149062A 2010-10-06 2011-04-29 Sata接口的初始化阶段后调整传输速度的方法及装置 Expired - Fee Related CN102184155B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW099134012 2010-10-06
TW099134012A TWI446185B (zh) 2010-10-06 2010-10-06 在串列先進技術附加裝置介面之初始化階段後調整傳輸速度之方法及其相關裝置

Publications (2)

Publication Number Publication Date
CN102184155A CN102184155A (zh) 2011-09-14
CN102184155B true CN102184155B (zh) 2013-07-24

Family

ID=44570333

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101149062A Expired - Fee Related CN102184155B (zh) 2010-10-06 2011-04-29 Sata接口的初始化阶段后调整传输速度的方法及装置

Country Status (3)

Country Link
US (1) US20120089755A1 (zh)
CN (1) CN102184155B (zh)
TW (1) TWI446185B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102890622B (zh) * 2012-09-29 2015-09-16 无锡众志和达数据计算股份有限公司 一种基于协处理器的sata控制器
TWI629596B (zh) 2016-08-11 2018-07-11 祥碩科技股份有限公司 橋接模組及資料傳輸方法
US11815976B2 (en) * 2019-05-22 2023-11-14 Qualcomm Incorporated Bandwidth based power management for peripheral component interconnect express devices

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100606577B1 (ko) * 2004-07-29 2006-07-28 삼성전자주식회사 직렬 에이티에이 인터페이스의 데이터 전송속도 조절장치및 그 방법
TWI308696B (en) * 2005-10-07 2009-04-11 Via Tech Inc Initializing method bus device
US7809865B2 (en) * 2008-04-25 2010-10-05 International Business Machines Corporation Apparatus and method to set a communication speed for a SAS/SATA distance extender
WO2010144075A1 (en) * 2009-06-07 2010-12-16 Hewlett-Packard Development Company, L.P. Method for active power management in a serial ata interface

Also Published As

Publication number Publication date
CN102184155A (zh) 2011-09-14
US20120089755A1 (en) 2012-04-12
TWI446185B (zh) 2014-07-21
TW201216077A (en) 2012-04-16

Similar Documents

Publication Publication Date Title
KR101499923B1 (ko) 양방향 통신을 제공하는 미디어 인터페이스의 동작
CN102184155B (zh) Sata接口的初始化阶段后调整传输速度的方法及装置
US20110219272A1 (en) Data Transmission System and Method Thereof
US20110210618A1 (en) Electronic apparatus and communication control method
CN101304356B (zh) 无线通信终端、半导体器件、数据通信方法和无线通信系统
WO2009028673A1 (ja) 移動通信システム、無線通信方法、コアネットワーク、移動端末装置およびプログラム
WO2010048871A1 (zh) 通信系统、设备和方法
CN112272375A (zh) 蓝牙通信系统及方法以及蓝牙通信转换装置
CN103763607A (zh) 电视信号分享方法和装置
JP2003530637A (ja) ソフトウェアによって定義されるケーブル・ネットワークのシステム及び方法
US20130090063A1 (en) Data merging for bluetooth devices
CN102710303B (zh) 无线音频传输方法、系统及USB Dongle设备
CN205693650U (zh) 一种车载用智能天线系统
CN201274533Y (zh) 一种数字电视接收盒及数字电视控制装置
CN1946176A (zh) Dvb数据实时高速接收和传送的装置和方法
CN203608308U (zh) 一种支持手持设备的机顶盒
CN102437940B (zh) 一种光电转换接入装置
CN201629807U (zh) 一种数字电视接收盒以及数字电视控制装置
CN201039216Y (zh) 基于快捷卡接口的数字多媒体广播接收及传输装置
CN105471486A (zh) 无线电波信号同步系统
US9274995B2 (en) Electronic apparatus
US20090265484A1 (en) Method for enhancing usb transmission rate
CN103199952A (zh) 通信接收机中的业务数据传输方法及业务数据传输模块
CN201018597Y (zh) 双向多功能芯片
CN101877622B (zh) 提升数据传输效能的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160203

Address after: Taipei City, Taiwan, China

Patentee after: ETRON TECHNOLOGY, INC.

Address before: Hsinchu City, Taiwan, China

Patentee before: Etron Technology, Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130724

Termination date: 20210429