TWI438605B - Method and device for aligning multi - channel data in transmission system - Google Patents

Method and device for aligning multi - channel data in transmission system Download PDF

Info

Publication number
TWI438605B
TWI438605B TW099123891A TW99123891A TWI438605B TW I438605 B TWI438605 B TW I438605B TW 099123891 A TW099123891 A TW 099123891A TW 99123891 A TW99123891 A TW 99123891A TW I438605 B TWI438605 B TW I438605B
Authority
TW
Taiwan
Prior art keywords
stream data
data
stream
control signal
reverse
Prior art date
Application number
TW099123891A
Other languages
English (en)
Other versions
TW201205230A (en
Original Assignee
Global Unichip Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Global Unichip Corp filed Critical Global Unichip Corp
Priority to TW099123891A priority Critical patent/TWI438605B/zh
Priority to US12/929,882 priority patent/US8457266B2/en
Publication of TW201205230A publication Critical patent/TW201205230A/zh
Application granted granted Critical
Publication of TWI438605B publication Critical patent/TWI438605B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

傳收系統中多通道資料對齊之方法與裝置
本發明係關於一種多通道資料對齊方法與裝置，特別的是藉由分析多通道資料中個別通道的刪除與插入狀態，形成一種傳收系統之多通道資料對齊方法與裝置。
在當今的傳收系統中，運用獨立之時脈產生器(non-common clock)於傳送端的串列器和接收端的解串器技術已廣泛地使用在現今的傳收系統中以進行通訊資料的傳送。為了達到傳送大量資料的高頻寬之目的，大量使用多通道的串列器和解串器亦造成了快速地使用量的成長。
在不同時脈產生器之多通道的串列器和解串器中，控制多通道資料串流的對齊扮演了重要的角色，這個角色通常稱為解時滯器；傳統的傳收系統中，解串器與解時滯器通常會一起設計與實現。解串器與解時滯器間的交互運作通常並不公開。本發明主要針對如何設計一個利用多個解串器之輸出資訊來達成多通道資料串流對齊的解時滯器。
本發明之目的係提供一傳收系統之多通道資料校正方法，係補償在傳送與接收端有速差之環境下所造成多通道資料不對齊的狀態，以達成校正非對齊通道資料為對齊通道資料。
本發明之目的係提供一傳收系統之多通道資料校正裝置，係藉由判斷接收之多通道資料，進而分析是否進行刪除或插入冗餘標記，使得不對齊之通道資料校正為對齊之通道資料。
為達上述目的與其它目的，本發明提出一種傳收系統之多通道資料校正方法，其方法步驟係包含：(a)接收一第一串流資料與一第二串流資料；(b)判斷該第一串流資料與該第二串流資料之一刪除/插入狀態，以獲得於速差環境下所造成不對齊資料之一資訊；(c)根據該第一串流資料與該第二串流資料之刪除/插入狀態產生一反向插入控制訊號或一反向刪除控制訊號，以完整還原該第一串流資料及該第二串流資料於傳送端的原貌；(d)藉由收集到全部串流資料之刪除/插入狀態後，統一進行全部串流資料之刪除/插入；(e)輸出校正之該第一串流資料與該第二串流資料，且該第一串流資料與該第二串流資列係對齊無偏差。
為達上述目的與其它目的，本發明提出一種傳收系統之多通道資料對齊裝置，其包含緩衝單元與時滯處理單元，如第4圖164a/164b與16。該緩衝單元係接收該第一串流資料與該第二串流資料。該時滯處理單元，係提供複數個推置(push)訊號與複數個取出(pop)訊號，且根據該反向插入控制訊號或該反向刪除控制訊號，藉由該等推置訊號還原傳送端原本之第一串流資料與第二串流資料。另外藉由收集齊第一串與第二串流資料中的反向插入控制訊號或反向刪除控制訊號後，並透過控制取出訊號取出位於緩衝單元內的第一串流資料與第二串流資料，達成第一串流資料與第二串流資料對齊的運作。
本發明特別是以串列方式進行資料的傳輸，以及當進行多通道串流資料傳輸時，存在串流資料之間時滯(skew)現象。
為充分瞭解本發明之目的、特徵及功效，茲藉由下述具體之實施例，並配合所附之圖式，對本發明做一詳細說明，說明如後：參考第1圖，係本發明實施例之傳收系統之多通道資料對齊方法流程圖。於本實施例中，該方法步驟係包含：起始於步驟S1，係接收第一串流資料與第二串流資料；接著步驟S2，係判斷該第一串流資料與該第二串流資料之刪除/插入狀態，以獲得於速差環境下所造成兩個串流資料不對齊的資訊；再接著步驟S3，係根據該第一及第二串流資料之刪除/插入狀態補償該第一串流資料及該第二串流資料回原本傳送端的狀態，其中該插入狀態與該刪除狀態係提供產生不同種推置(push)訊號；步驟S4，係藉由收集到全部串流資料之刪除/插入狀態後，提供產生不同種取出(pop)訊號及輸出串流資料源的選擇來統一進行全部串流資料之刪除/插入。經過以上步驟便可獲得對齊的第一串流資料及第二串流資料。
再者，上述中該等推置訊號進一步包含三種意義：push0代表不儲存串流資料於緩衝單元，push1代表儲存一單位串流資料於緩衝單元，push2代表儲存一單位串流資料及一單位冗餘標記(redundant symbol)於緩衝單元。
而該等取出模式訊號進一步包含：pop0代表不取出串流資料於緩衝單元，pop1代表取出一單位串流資料於緩衝單元。
參考第2圖，係本發明實施例之傳收系統之多通道資料對齊裝置之示意圖。於本實施例中，傳收系統之多通道資料校正裝置10係包含接收單元12a、12b、速差緩衝單元14a、14b與時滯處理單元16。該接收單元12a、12b係分別地接收第一串流資料SDa與第二串流資料SDb。該速差緩衝單元14a、14b係與該接收單元12a、12b連接，接收該第一串流資料SDa與該第二串流資料SDb，且根據傳送端與接收端之不同時脈產生器所反應的速差現象而產生不同的串流資料。第一串流資料SDa與該第二串流資料SDb對應產生補償該第一串流資料SDa’與該第二串流資料SDb’。由於速差緩衝單元14a、14b是個別獨立運作，因此發生對應補償的時間點不盡相同。該時滯處理單元16係提供複數個推置(push)訊號與複數個取出(pop)訊號，且根據一反向插入控制訊號add或一反向刪除控制訊號del，藉由該等推置訊號與該等取出訊號對齊該具有時滯之該第一串流資料SDa’與該第二串流資料SDb’，以輸出對齊的該第一串流資料SDa”與該第二串流資料SDb”，亦即具有時滯之串流資料可藉由該時滯處理單元16重新再產生一無時滯之串流資料，且該串流資料系對齊。值得注意的是，於此係以二通道的串流資列進行校正說明，但本發明不限於以二通道為例，凡具有多通道之資料傳輸皆屬本發明之範疇。
於一實施例中，校正裝置10更包含連接邏輯(glue logic)單元18a、18b係連接該速差緩衝單元與該時滯處理單元，用以傳送來自接收端之該第一串流資料SDa’與該第二串流資料SDb’至時滯處理單元16。
參考第3圖，係本發明實施例之傳收系統之多通道資料校正裝置之時序示意圖。於本時序示意圖中，第一串流資料SDa與第二串流資料SDb係來自傳輸端所發送之串流訊號或者係在接收前所接收到的串流訊號，而第一串流資料SDa’與第二串流資料SDb’係經過速差緩衝單元後之串流資料，於此，係假定第一串流資料SDa’於速差補償過程(經過速差緩衝單元)中，該串流資料中之一冗餘標記R(redundant symbol)發生刪除現象，使得第一串流資料SDa’與第二串流資料SDb’不對齊，則經由本發明之多通道資料校正裝置，藉由判斷該冗餘標記R之遺失，在適時的經由推置(push)訊號與取出(pop)訊號達成對齊的串流訊號輸出，使得獲得第一串流資料SDa”與第二串流資料SDb”。
參考第4圖，係本發明實施例之傳收系統之多通道資料校正裝置之時滯處理單元詳細示意圖。於此，時滯處理單元16係延遲控制器162與複數個緩衝器164a、164b。該緩衝器164a、164b係用以接收該第一串流資料SDa’與該第二串流資料SDb’，而該延遲控制器162係接收該插入控制訊號add與刪除控制訊號del，且對應產生該等推置模式訊號PUSH與該等取出模式訊號POP，且延遲控制器162接收來自該等緩衝器164a、164b的該第一串流資料SDa’與該第二串流資料SDb’，並輸出校正後對齊的該第一串流資料SDa”與該第二串流資料SDb”。
而更可參考第5圖之內部詳細說明圖，其中方塊DFF係指延遲一個週期所產生的串流資料，而方塊R係推置一冗餘標記至該串流資料，同時可參考第6圖所對應之時序圖。
與習知技術相較，本發明係傳收系統之多通道資料校正方法與裝置係解決習知技術中，在傳收系統接收端之多通道資料間不對齊的現象，特別是以串列方式進行資料的傳輸，以及當進行多通道串流資料傳輸時，存在串流資料之間延遲時滯(skew)現象。
以上所述僅為本發明之較佳實施例而已，並非用以限定本發明之申請專利範圍；凡其它未脫離本發明所揭示之精神下所完成之等效改變或修飾，均應包含在下述之申請專利範圍內。
10．．．多通道資料對齊裝置
12a、12b．．．接收單元
14a、14b．．．速差緩衝單元
16．．．時滯處理單元
SDa、SDa’、SDa”．．．第一串流資料
SDb、SDb’、SDb”．．．第二串流資料
add．．．反向插入控制訊號
del．．．反向刪除控制訊號
162．．．時滯控制器
164a、164b．．．緩衝器
PUSH．．．推置訊號
POP．．．取出訊號
第1圖係本發明實施例之傳收系統之多通道資料校正方法流程圖；
第2圖係本發明實施例之傳收系統之多通道資料校正裝置之示意圖；
第3圖係本發明實施例之傳收系統之多通道資料校正裝置之時序示意圖；
第4圖係本發明實施例之傳收系統之多通道資料校正裝置之時滯處理單元詳細示意圖；
第5圖係本發明實施例之傳收系統之多通道資料校正裝置之時滯處理單元內部詳細示意圖；以及
第6圖係本發明實施例之傳收系統之多通道資料校正裝置之時序示意圖。

Claims (9)

  1. 一種傳收系統之多通道資料對齊方法，至少包含：接收一第一串流資料與一第二串流資料；判斷該第一串流資料與該第二串流資料之一刪除/插入狀態，以獲得於速差環境下所造成不對齊資料之一資訊；產生一反向插入控制訊號或一反向刪除控制訊號，以完整還原該第一串流資料及該第二串流資料於傳送端的原貌；藉由收集到該第一串流資料與該第二串流資料之刪除/插入狀態後，統一進行該第一串流資料與該第二串流資料之刪除/插入；以及輸出校正之該第一串流資料與該第二串流資料，且該第一串流資料與該第二串流資列係對齊無偏差。
  2. 如申請專利範圍第1項所述之對齊方法，其中該反向插入控制訊號與該反向刪除控制訊號係提供產生複數個推置(push)訊號與複數個取出(pop)訊號。
  3. 如申請專利範圍第1項所述之對齊方法，其中收集該第一串資料與該第二串流資料中的該反向插入控制訊號或反向刪除控制訊號後，並透過一控制取出訊號取出位於一緩衝單元內的該第一串流資料與該第二串流資料，達成該第一串流資料與該第二串流資料對齊的運作。
  4. 如申請專利範圍第3項所述之對齊方法，其中該等推置模式訊號進一步包含：不儲存該第一串資料與該第二串流資料於該緩衝單元；儲存該第一串資料與該第二串流資料於該緩衝單元；以及儲存該第一串資料、該第二串流資料及一單位冗餘標記(redundant symbol)於該緩衝單元。
  5. 如申請專利範圍第3項所述之對齊方法，其中該等取出模式訊號進一步包含：不取出該第一串資料與該第二串流資料於該緩衝單元；以及取出該第一串資料與該第二串流資料於該緩衝單元。
  6. 一種傳收系統之多通道資料對齊裝置，其包含：一接收單元，係分別地接收一第一串流資料與一第二串流資料；一速差緩衝單元，係與該接收單元連接，接收該第一串流資料與該第二串流資料，且根據傳送端與接收端之不同時脈產生器所反應的速差現象而產生不同的該第一串流資料與該第二串流資料，而該第一串流資料與該第二串流資料對應產生補償該第一串流資料與該第二串流資料；以及一時滯處理單元，係提供複數個推置(push)訊號與複數個取出(pop)訊號，且根據一反向插入控制訊號或一反向刪除控制訊號，藉由該等推置訊號與該等取出訊號對齊該具有時滯之該第一串流資料與該第二串流資料，以輸出對齊的該第一串流資料與該第二串流資料。
  7. 如申請專利範圍第6項所述之對齊裝置，進一步包含一連接邏輯(glue logic)單元，係連接該緩衝單元與該時滯處理單元。
  8. 如申請專利範圍第6項所述之對齊裝置，其中該時滯處理單元係包含一時滯控制器與複數個緩衝器，該緩衝器係用以接收該第一串流資料與該第二串流資料，而該時滯控制器係接收該反向插入控制訊號與該反向刪除控制訊號，且對應產生該等推置訊號與該等取出訊號。
  9. 如申請專利範圍第6項所述之對齊裝置，其中該時滯處理單元接收來自該等緩衝器的該第一串流資料與該第二串流資料，並輸出校正後對齊的該第一串流資料與該第二串流資料。
TW099123891A 2010-07-21 2010-07-21 Method and device for aligning multi - channel data in transmission system TWI438605B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099123891A TWI438605B (zh) 2010-07-21 2010-07-21 Method and device for aligning multi - channel data in transmission system
US12/929,882 US8457266B2 (en) 2010-07-21 2011-02-23 Method and device for multi-channel data alignment in transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099123891A TWI438605B (zh) 2010-07-21 2010-07-21 Method and device for aligning multi - channel data in transmission system

Publications (2)

Publication Number Publication Date
TW201205230A TW201205230A (en) 2012-02-01
TWI438605B true TWI438605B (zh) 2014-05-21

Family

ID=45493602

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099123891A TWI438605B (zh) 2010-07-21 2010-07-21 Method and device for aligning multi - channel data in transmission system

Country Status (2)

Country Link
US (1) US8457266B2 (zh)
TW (1) TWI438605B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8654895B2 (en) * 2009-12-15 2014-02-18 Stmicroelectronics International N.V. Frequency modulated signal decoding using a driver
US8619911B2 (en) * 2009-12-15 2013-12-31 Stmicroelectronics International N.V. Quadrature signal decoding using a driver
US20140185610A1 (en) * 2013-01-03 2014-07-03 Qualcomm Incorporated Selectively patching erasures in circiut-switched calls whose frame erasure rate rises above a threshold by establishing and synchronizing a voip stream
US10464464B2 (en) * 2015-10-27 2019-11-05 David A. Pendleton Adjustable receiver mounted vehicle ramp system
JPWO2017085968A1 (ja) * 2015-11-17 2018-09-06 ソニー株式会社 フレーム生成装置、フレーム生成方法、信号抽出装置、信号抽出方法および画像伝送システム
US10659509B2 (en) * 2016-12-06 2020-05-19 Google Llc Detecting similar live streams ingested ahead of the reference content
CN112600551B (zh) * 2020-12-17 2022-11-01 深圳市紫光同创电子有限公司 Serdes接口电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5251210A (en) * 1991-11-01 1993-10-05 Ibm Corporation Method and apparatus for transforming low bandwidth telecommunications channels into a high bandwidth telecommunication channel
US7046174B1 (en) * 2003-06-03 2006-05-16 Altera Corporation Byte alignment for serial data receiver
US7467335B2 (en) * 2005-07-01 2008-12-16 Alcatel-Lucent Usa Inc. Method and apparatus for synchronizing data channels using an alternating parity deskew channel

Also Published As

Publication number Publication date
TW201205230A (en) 2012-02-01
US8457266B2 (en) 2013-06-04
US20120020436A1 (en) 2012-01-26

Similar Documents

Publication Publication Date Title
TWI438605B (zh) Method and device for aligning multi - channel data in transmission system
US8862925B2 (en) Pseudo synchronous serial interface synchronization method
US7093061B2 (en) FIFO module, deskew circuit and rate matching circuit having the same
CN101877633B (zh) 信号同步的方法和系统、及信号接收装置和信号发送装置
WO2013042264A1 (ja) 映像処理装置および映像処理方法
KR101470989B1 (ko) 다중 직렬 수신기용 자동 데이터 정렬기를 위한 방법, 장치, 및 시스템
US8842793B2 (en) Communication circuit and method of adjusting sampling clock signal
US20090323728A1 (en) Asynchronous data fifo that provides uninterrupted data flow
CN111988104B (zh) 多路数据同步传输方法、装置、数据端设备、系统和介质
WO2016058344A1 (zh) 一种确定链路延时的方法、装置、通信设备和存储介质
WO2021012846A1 (zh) 一种数据串并转换装置、延时器及数据处理方法
JP2006311508A (ja) データ伝送システムとその送信側装置及び受信側装置
JP2010098561A (ja) 直列信号の受信装置、直列伝送システムおよび直列伝送方法
CN103684736A (zh) 一种高速通信中时钟同步的方法
US10862830B2 (en) Real-time on-chip data transfer system
US9661192B2 (en) Video signal transmission apparatus
CN111970499A (zh) 一种基于rgif vdma的多路3g-sdi光端机数据解复用方法
JP2017050734A (ja) シリアル通信装置、通信システム及び通信方法
CN112511475B (zh) 一种报文同步精度补偿方法及系统
US20230087104A1 (en) Signal processing circuit and reception device
WO2019106445A1 (en) Distributed checksum calculation for communication packets
KR102262540B1 (ko) Dvb-s2 멀티채널 송신을 위한 부호화기 스케쥴링 시스템
JP5126981B2 (ja) データ伝達方法およびシステム
US7526017B2 (en) Transmitting device, receiving device, transmission system, and transmission method
JP2007158558A (ja) 受信装置