TWI437664B - 用於製造積體電路元件以增加完善性、性能和可靠性的高產出和高效能方法 - Google Patents

用於製造積體電路元件以增加完善性、性能和可靠性的高產出和高效能方法 Download PDF

Info

Publication number
TWI437664B
TWI437664B TW98109437A TW98109437A TWI437664B TW I437664 B TWI437664 B TW I437664B TW 98109437 A TW98109437 A TW 98109437A TW 98109437 A TW98109437 A TW 98109437A TW I437664 B TWI437664 B TW I437664B
Authority
TW
Taiwan
Prior art keywords
layer
conductor
procedure
group
damascene
Prior art date
Application number
TW98109437A
Other languages
English (en)
Other versions
TW201025503A (en
Inventor
Byung Chun Yang
Original Assignee
Byung Chun Yang
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/339,033 external-priority patent/US8207060B2/en
Application filed by Byung Chun Yang filed Critical Byung Chun Yang
Publication of TW201025503A publication Critical patent/TW201025503A/zh
Application granted granted Critical
Publication of TWI437664B publication Critical patent/TWI437664B/zh

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

用於製造積體電路元件以增加完善性、性能和可靠性的高產出和高效 能方法
本案一般係與積體電路元件的製造有關;特別是,本案提供了一種進階之鑲嵌程序(damascene process)。
近年來,許多元件製造商係利用鑲嵌互連系統來進行積體電路元件之製造。相較於包括鋁系合金層之沉積與其電漿蝕刻(亦即反應性離子蝕刻、乾式蝕刻、或圖案化蝕刻)之鋁合金系互連的製造方式而言,鑲嵌式的製造方式則包括將導體填充至經電漿蝕刻之鑲嵌特徵中,其表面係襯以一傳導襯層。在典型的鑲嵌程序中,係於鑲嵌特徵中填充銅(Cu)以作為導體。
雖然各種鑲嵌程序已用於微電子工業多年,但在習知鑲嵌程序中仍存在各種問題,例如積體電路(IC)元件效能、可靠度、良率與產量等,而不斷縮減之積體電路維度使這些問題更為顯著。
習知鑲嵌程序中所出現的許多這種問題都與習知鑲嵌程序對構成一鑲嵌互連系統之材料(如層間介電層(ILD)、導體與傳導襯層)產生污染與損害密切相關。在下文中將說明各鑲嵌程序之多種其他獨特問題,包括污染與損害相關問題。
在習知之接觸開口製造程序期間,當形成於基板中之導體暴露於接觸開口的底側(相當於「在接觸開口底部」以及「在連接柱底部」)時便會發生材料損害與污染。
暴露導體的第一個程序為習知鑲嵌特徵成形(damascene-feature-forming)程序中的阻障層開啟程序(即連接柱開啟程序),其中,當沉積於導體上方之介電層的最後部分(例如連接柱蝕刻終止層(via ESL)的最後部分)被蝕穿於一連接柱之底側(換言之,即「連接柱底部」)時,形成於基板裡的導體即暴露至反應性及具能量之環境。
應注意的是,鑲嵌特徵(包括由本案所製成者,例如單一鑲嵌接觸孔與包括溝槽和連接柱之雙重鑲嵌特徵)一般係藉由鑲嵌特徵成形程序而形成於一介電層內,該介電層係沉積於具有一下層導體之基板上。藉由在鑲嵌特徵中填充導體(無論是與形成於基板中的導體相同或不同之導體),即可製造出多種鑲嵌互連系統。
填充至鑲嵌特徵中的導體(即上層導體)與下層導體(其係已經形成於基板中的最上方之導體)都包括至少一種導體材料,其選自包括純金屬材料(如銅與鎢)、合金材料(如銅合金與鋁合金)、金屬矽化物(如矽化鎳)、金屬氧化物(如二氧化錫)、金屬氮化物(如氮化鉭)、金屬碳化物(如碳化鉭TaC)、金屬硼化物(如硼化鈦TiB2 )、金屬碳氮化合物(如碳氮化鉭TaNC)、以及經摻雜矽之群組。
接觸孔洞與連接柱是彼此相關的,在某些情況下,孔洞與開口可彼此交替;然須注意的是,在本文中,「雙重鑲嵌特徵」是一種包括溝槽與連接柱的開口,其中溝槽係覆蓋於連接柱上,基板係一矽(Si)晶圓或一玻璃板、或其他材料本體(例如砷化鎵晶圓)。基板也可包括其他非導體的元件,例如半導體元件(包括電晶體)。介電層包括單一介電材料層或多重介電層之複合物;多重介電層之複合物包括一或多層層間介電層(ILD)以及非層間介電層之一或多層其他介電層;每一層層間介電層係包括一二氧化矽或一材料層,其中該材料層的介電常數低於二氧化矽者。前述其他介電層各具有從包括蓋層、介電質擴散阻障層、鈍化層、化學機械研磨(CMP)終止層以及蝕刻終止層(ESL)(例如連接柱蝕刻終止層(via ESL)與溝槽蝕刻終止層(trench ESL))之群組中所選出之一或多種功能。
第一圖示例說明了一種習知雙重鑲嵌特徵,其連接柱蝕刻終止層(via ESL)105已經從連接柱的底側(即連接柱底部)完全移除,因此,形成於基板中之最上方導體的上表面Mx (即101)會在阻障層開啟程序之後暴露。應注意,在本文中,此一導體也可稱為下層導體。雙重鑲嵌特徵包括在介電層內所形成的溝槽119與接觸開口(亦即連接柱117),該介電層包括了層間介電層107、111以及其他非層間介電層之其他介電層105、109、113。在本文中,其他介電層105、109與113分別稱為連接柱蝕刻終止層(via ESL),溝槽蝕刻終止層(trench ESL)以及化學機械研磨終止層(CMP stop layer)。溝槽蝕刻終止層109的上表面構成了溝槽底部123,而化學機械研磨終止層113則構成場區域(field area)114。在這些其他介電層中每一層都具有如其名稱所指的一或多種功能,如前文所述者。在連接柱底部未餘留介電層的鑲嵌特徵係用於製造習知之雙重鑲嵌互連系統,其各具有一嵌入式連接柱或一平面連接柱。前述介電層105、107、109、111與113中每一層都可以是單一材料層或多重材料層之複合物。
在形成具有平面連接柱或嵌入式連接柱之習知鑲嵌互連系統時,需要在阻障層開啟程序期間完全移除連接柱底部的連接柱蝕刻終止層,因而下層導體Mx 101的上表面通常會被無意地蝕除,而在阻障層開啟程序期間凹陷,如第一圖所示(見位置127處)。
問題(1)由導體材料所產生的層間介電層污染: 在藉由阻障層開啟程序蝕刻導體101時,層間介電層107、111會受到構成導體Mx 101的材料污染,這是因為導體材料(例如:銅(Cu))會以蝕刻後殘留物(post etch residues,PERs)的形式而在後續重新沉積,其係富含於層間介電層121、125表面上的導體材料中。如果導體材料是銅,其可快速擴散到層間介電層材料中,因而產生IC可靠性的問題(例如:介電崩潰(dielectric breakdown))。即使導體材料包含不同於銅之金屬,其遷移至層間介電層時仍會產生相同的問題。
問題(2)由鹵素與含鹵素之化學物質所造成的污染和損害: 其次,若在阻障層開啟程序中使用含鹵素之化學物質,則導體Mx 的表面127與內部部分115在阻障層開啟程序中會受到鹵素原子的污染;當其發生於銅質導體的表面上時,會形成無法以熱驅動蒸發機制所移除之銅鹵化物,而對鑲嵌互連系統的性能和可靠性產生不利影響。雖然在傳導襯層沉積之前,可於預潔淨程序中使用化學物質較少之延長電漿(例如氫電漿與氨(NH3 )電漿)來移除銅之鹵化物中的鹵素,但仍會對導體產生氫相關問題,例如氫化銅與氫氧化銅。由於層間介電層會暴露至預潔淨程序的化學物質中,因此含有氫之電漿都會對層間介電層產生問題,特別是對於低K之介電質,如FlareTM 、SiLKTM 、以及摻雜碳之矽酸鹽玻璃。
問題(3)習知鑲嵌特徵成形程序中阻障層開啟程序之化學物質選擇有限: 對於連接柱底部的下層導體(Mx )所產生的另一種損害為,若阻障層開啟程序中使用含氧之電漿化學物質,導體會發生氧化;這是因為在習知鑲嵌程序中,阻障層開啟程序使導體暴露至製成化學物質中。因此,在習知鑲嵌特徵成形程序之阻障層開啟程序中無法使用氧化之化學物質,即使其可提供多種有利價值(如良好的特徵輪廓控制性以及高蝕刻率)。
問題(4)難以移除持續產生的蝕刻後殘留物(post etch residues,PERs): 與非有意回蝕導體材料所致生之連接柱蝕刻終止層有關的另一個問題在於,移除持續產生、富含金屬之蝕刻後殘留物(例如:有機金屬聚合物之殘留物(如含Mx 之元素的碳氫聚合物))的困難性。同時,為移除PERs而進行的去除程序(strip process)會產生其他的問題,例如:底部切除(undercut)、ILD剝離(lift-off)、臨界維度損失(CD loss)、導體腐蝕、以及有機金屬的形成等。因此,在鑲嵌特徵成形程序中暴露下層導體導致去除程序緩慢、複雜且花費成本,亦使元件性能降低、產生無用的特徵輪廓、降低元件可靠度、使產能與元件的良率降低。
產生上述問題的根本原因是,在傳統的阻障層開啟程序中完全移除了介電層的最後一層(即連接柱蝕刻終止層)。為緩解此問題,在習知鑲嵌特徵成形程序中已仔細進行連接柱開啟程序,以抑制導體之回蝕;然而,幾乎不可能完全移除介電層而完全不回蝕導體Mx 101。因此,在本案之範疇中,提出了一種可以避免或緩解前述問題之鑲嵌特徵成形程序。
除上述問題之外,下文也說明了習知鑲嵌特徵成形程序所產生之習知鑲嵌程序的其他問題。在一習知鑲嵌程序中,如第一圖所示之鑲嵌特徵係供予後續的程序步驟以於單一鑲嵌連接柱形成的情況中產生一連接柱、或在產生雙重鑲嵌互連系統的情況中產生連接柱以及比形成於基板中之下層導體101高一層(one-level)之上一層互連線路。
習知鑲嵌程序所形成的連接柱主要可以區分為平面連接柱或是嵌入式連接柱。在設計以形成平面連接柱之鑲嵌程序的任何步驟中,在避免有意移除下方導體材料時係已形成習知之平面連接柱。然應注意,習知鑲嵌程序所形成的平面連接柱可能會無意地稍微嵌入基板的導體中,這是因為在前述習知鑲嵌特徵成形程序期間,無可避免地會回蝕到導體。
參照第二A圖所示之習知雙重鑲嵌互連系統,其包括一平面連接柱(Vx 203a)與一上層導體(Mx+1 201),兩者都覆以一傳導襯層205且形成於基板中所形成之下層導體Mx 101上方。然而,用於製造此一鑲嵌互連系統之鑲嵌程序將產生下列許多問題。下文同時說明了具有平面連接柱之互連系統的其他潛在問題。
問題(5)預潔淨程序的選擇有限且效率不彰: 相較於嵌入式連接柱成形鑲嵌程序的情形(其中當下層導體中形成一凹部時,可實質回蝕表面127(見第一圖)),在沉積傳導襯層之前先使用適當的預潔淨程序,即可改善連接柱底部之下層導體101之表面127(見第一圖)的潔淨度,藉以降低平面連接柱的連接柱電阻。一般而言,和緩的氫電漿預潔淨程序已於沉積傳導襯層205之前進行,以於形成平面連接柱之習知鑲嵌程序中移除連接柱底部之下層導體101上表面的污染物;其係因為任何一種增強之預潔淨程序(如氬氣濺射)都會因噴濺射之導體材料(例如銅)而對鑲嵌特徵表面產生污染。
然而,如果只依賴和緩的預潔淨程序(例如利用氫電漿之預潔淨程序)來避免因氬氣濺射之不良效應,則在沉積傳導襯層前無法充分潔淨連接柱底部之導體的表面。鑲嵌特徵中不斷縮減的臨界維度會使和緩之預潔淨程序的問題更嚴重;同時,任何延長之氫電漿預潔淨程序會損害層間介電層的材料(例如:FlareTM 與SiLKTM ),因而使鑲嵌特徵的臨界維度(如溝槽的寬度和連接柱的直徑)增大。
問題(6)平面連接柱潛在的的電性與機械問題: 在用於產生具有平面連接柱之鑲嵌互連系統的鑲嵌程序方案中,由於在預潔淨程序之後不再進一步移除平面連接柱203a底部之導體上表面的污染與損害物質,因此無法藉由預潔淨程序移除的任何污染或損害被捕捉於傳導襯層205與下方導體101間的邊界線207處,如第二A圖中所示,因而產生電性問題(如較高的連接柱電阻)以及其他問題(如連接柱回拉),其會因鑲嵌程序的升溫循環與化學機械研磨程序所造成的熱應力與機械壓力而更加惡化。
問題(7)因形成空洞所致之平面連接柱斷接的潛在問題: 當連接柱中或下方導體101中因各種原因(例如銅的電遷移(EM))而形成空洞(見第二B圖),會產生另一個問題。如第二B圖所示,當導體Mx 101內具有之空洞209的大小足以使連接柱203a自Mx 斷接時,平面連接柱便無法從Mx 101傳載足夠的電流至Mx+1 201、或從Mx+1 201到Mx 101。當晶粒(die)中未接地的空洞數量增加(如第二B圖所示)時,平面連接柱的斷接問題就會變得更加嚴重。
問題(8)平面連接柱潛在的低良率與高生產成本問題: 另外,由於前述因素,用於形成具有平面連接柱之互連系統的鑲嵌程序會面臨低生產良率的問題,這是造成高生產成本的主要原因之一。
理想製造之嵌入式連接柱可消除與平面連接柱相關的前述問題(見第二C圖與第二D圖所示,其說明了一種具有理想製造之嵌入式連接柱的雙鑲嵌互連系統示例)。理想製造之嵌入式連接柱是指由理想鑲嵌程序所形成的連接柱,其不致對構成具嵌入式連接柱之鑲嵌互連系統的材料造成明顯的損害或污染。這種理想的嵌入式連接柱的形成亦屬於本案之範疇。
如第二A圖所示,由於在理想的嵌入式連接柱形成期間,任何存在於沿著傳導襯層205與下方導體101間之邊界線207處之連接柱底部的損害和污染材料都可以被實質移除,因而可消除前述電性性能不佳的問題。同時,將連接柱203b的頂端211延伸到Mx 並以三維方式嵌入Mx 中,也可顯著地降低連接柱的機械脆弱度,特別是相較於以二維方式連接下方導體之平面連接柱而言。另外,即使在連接柱或導體中存在大空洞213(其大小與第二B圖所示的空洞209相同),嵌入式連接柱仍可傳載電流,如第二D圖所示,因而改善積體電路元件的可靠性。更甚者,當平面連接柱之電傳導區域215的區域未接地(如第二E圖所示),此區域將急遽減小。藉由嵌入連接柱,即可增大電傳導區域217,如第二F圖所示。
然而,用於形成具嵌入式連接柱之鑲嵌互連系統的習知鑲嵌程序(亦即,擊穿程序,punch-through process)難以形成理想的嵌入式連接柱,諸多可能原因之一為習知擊穿程序會回蝕連接柱底部已經沉積好的傳導襯層以及形成於基板中之導體的一部分,因而對構成鑲嵌互連系統的材料造成污染和損害。除了損害與污染的問題之外,習知鑲嵌程序具有下述之其他固有問題。
第三A圖至第三D圖說明了一種示例鑲嵌程序,其係選擇以解釋關於習知擊穿程序的損害與污染。在此示例程序中,係藉由濺鍍法來沉積傳導襯層,其包括一傳導擴散阻障層以及一黏著層;在習知鑲嵌互連系統之製造中,濺鍍法是最廣泛使用的PVD法其中之一。即使第三A圖至第三D圖所示的程序與與業界中所使用的習知擊穿程序略有不同,但仍可於習知程序中實施其許多程序步驟。
第三A圖所示為藉由濺鍍方式(但未同時再次濺射)沉積於未接地之連接柱圖樣上的沉積傳導擴散阻障層311。濺鍍方式通常會在連接柱117與溝槽119入口處分別形成外伸結構305與309,以及在連接柱底部形成厚阻障材料沉積層301。外伸結構通常會在連接柱底部側壁303上與溝槽底部側壁307上產生薄化之擴散阻障層,接著使銅擴散穿透其間。大量存在的外伸傳導擴散阻障物質305、309以及連接柱底部處的厚傳導擴散阻障材料301會造成高互連電阻的問題。
為了解決因濺鍍沉積之傳導擴散阻障層固有之不佳正形性所產生的問題,且為於下方導體中形成凹部以形成嵌入入式連接柱,在習知鑲嵌程序中係於傳導襯層沉積期間或之後、或傳導襯層沉積期間與之後進行各種加強的回蝕程序。已經可以預期的是,加強的回蝕程序將回蝕在305、309與301處的厚傳導襯層,且回蝕(濺射)之材料係重新分佈以使薄傳導擴散阻障層303與307強化。
然而,為形成連接柱而透過在連接柱底部的導體中形成凹部時,任何成長或已成長的傳導襯層之加強回蝕會產生各種嚴重的問題,如第三B圖所示。
問題(9)因物理損害導致所含物質的完善性損失: 加強回蝕會因為對傳導擴散阻障層作大幅度的嚴重轟擊而傷害其完善性。同時,在蝕穿傳導阻障層之後,加強回蝕會在阻障層薄化處(例如溝槽底部角落323a與連接柱底部角落323c)於介電層中局部形成微溝槽;此問題係因一或多種因素而產生,例如集中之離子流自外伸處反射而導向通道與溝槽的底部角落、材料表面不均勻分佈之電荷、以及基板上過度形成之偏壓。
舉例而言,若構成介電層103之材料的鍵結力要明顯弱於傳導擴散阻障材料的鍵結力,則基板介電層103中的微溝槽323c之深度會變大;當上層導體含銅時,這些微溝槽一旦形成,便可使銅擴散穿透其間而達介電層103與107。由於微溝槽通常都太窄且太深,因此後續以濺鍍方式所沉積的材料層(例如黏著層331,見第三C圖)無法保形地將其密封,而為密封微溝槽而沉積厚黏著層(其亦作為傳導擴散阻障層,例如鉭與氮化鉭TaNx ,其中0<x<0.1)將增加整個互連系統的電阻。此外,微溝槽323b的形成模式可能與微溝槽323c完全不同,這是因為在這兩個位置的電荷行為不同之故。
問題(10)因回蝕之材料所造成的污染: 透過已沉積之傳導擴散阻障層而於導體中形成一凹部之加強回蝕程序的第二個問題在於,因回蝕之副產物所產生的污染會導致此層完善性的損失。由於此一回蝕程序係於傳導擴散阻障沉積期間或之後進行,因此回蝕程序之副產物會重新沉積在阻障表面(例如含有擴散阻障327、ILD 103與107以及下方導體Mx 101之材料的複合物雜質粒子325),如第三B圖所示。舉例而言,若導體中含有銅,銅原子會自導體101回蝕並重新沉積在傳導擴散阻障層的表面而形成雜質粒子325;在此粒子325中的銅原子受到回蝕程序中具有能量之離子的連續嚴重轟擊而深入結合至傳導擴散阻障層內。深入結合之銅原子極可能擴散穿過傳導擴散阻障層而到達ILD層。在此情形下,ILD層的特性與完善性會逐漸惡化。
問題(11)溝槽與連接柱入口處之磨面: 另外,為移除沉積於連接柱底部301上、相對較厚的傳導擴散阻障層而所進行之加強且延長之回蝕程序會產生介電層之磨面(faceting)磨面,例如在溝槽入口區域329或在連接柱入口區域326處、或在此兩者上的ILD層。在溝槽入口329處的磨面會使鄰近互連線路之間的距離減少,因而導致其間的電流洩漏與訊號干擾增加。同時,在連接柱入口處的磨面可使相鄰的連接柱(圖中未示)彼此合併。
問題(12)回蝕程序之不均勻效果: 在濺鍍沉積(PVD-成長)之傳導擴散阻障層上進行回蝕程序的另外一個問題在於其效果不穩定。具體而言,當鑲嵌特徵(例如連接柱)的深寬比(aspect ratio)改變時,回蝕的效果(例如導體Mx 101中所形成之凹部的深度、微溝槽形成的嚴重程度、以及磨面的角度)會隨基板上晶粒內的特徵而改變,且這種改變是無法加以控制的。
不均勻性的最明顯效果為導致元件製程量率嚴重降低,其與凹部深度的不均勻性有關;這是因為當回蝕所形成的凹部深度隨連接柱而改變、導致傳導擴散阻障層位於許多連接柱之底部穿透時,這些連接柱中所形成的最終連接柱會基於許多原因而呈現出無法接受的高連接柱電阻。
在回蝕程序的效果中的明顯不均勻性係源於濺鍍沉積之傳導擴散阻障層的正形性的大幅變化,其對於晶粒中所形成之鑲嵌特徵的深寬比變化極為敏感。應知與傳導擴散層之正形性不佳有關的拓樸異常(例如外伸結構305與309)對於回蝕程序的結果有極為明顯的影響。
問題(13)阻障材料及其沉積方法的選擇有限: 傳導擴散阻障層的沉積程序從正形性不佳的濺鍍沉積方法變成正形性較高的對應方法有助於解決回蝕程序效果中的明顯不均勻性,這是因為正形性較高之擴散阻障層的拓樸特徵並不會隨著晶粒中形成之鑲嵌特徵的深寬比改變而有太大的變異。
另外,使用可改善傳導擴散阻障層之正形性的阻障沉積方式仍然與產業界的技術趨勢一致;這種理想材料層的其中一種為以電漿增強之原子層沉積(PEALD)方式所成長之鉭碳氮化物(其可縮寫為TaCN或TaNC)層。
然而,用於形成具有嵌入式連接柱之鑲嵌互連系統的習知鑲嵌程序(亦即擊穿程序)無法使用正形性非常高的材料層作為傳導擴散阻障層,這是因為沉積於溝槽底部123(見第一圖)上的高正形性擴散阻障層可在沉積於連接柱底部表面127上的擴散阻障層被擊穿時完全清除(由於在這兩個位置的阻障厚度相同之故);但是,在為減少整個互連系統的整體介電常數而未沉積溝槽ESL109的鑲嵌程序方案中,這是極度有問題的。在此情形下,填充於鑲嵌特徵內的任何上層導體都會洩漏通過溝槽底部。
因此,在習知擊穿程序係使用濺鍍沉積(PVD)方式來進行擴散阻障層沉積,其於溝槽底部上沉積出比在連接柱底部表面上更厚的膜層,以避免溝槽底部上之阻障層的損害,儘管所沉積之擴散阻障會產生前述問題。
在選擇擴散阻障材料時,習知擊穿程序會產生其他潛在問題。藉由使用具最高效能的傳導擴散阻障層,擴散阻障層的厚度可達最小,因而在鑲嵌特徵中可存在較大體積而供導體填充,其符合產業界的技術趨勢。。
為增進傳導擴散材料阻障層的效能,其必須包括具高鍵結力的材料;因此,習知技術中用於形成嵌入式連接柱之方式的明顯問題在於,當材料的鍵結力增加時,要於連接柱底部擊穿傳導擴散阻障層更為困難,這表示在用於形成具嵌入式連接柱之互連系統的習知鑲嵌程序(亦即擊穿程序)中,無法使用高鍵結力的傳導擴散阻障層,例如高氮濃度的氮化鉭(如以PVD方式成長之TaNy)以及以PEALD方式形成之TaCN層。
提出一種能夠使用高正形性且高效能之傳導擴散阻障層來形成具嵌入式連接柱而不會導致前述問題的鑲嵌互連系統的可行方法係落於本案之範疇中。
問題(14)黏著層的導體-附著特性損失: 關於擊穿方式之習知鑲嵌程序的另一問題在於黏著層的沉積程序期間會受到雜質污染。在第三C圖說明了沉積在傳導擴散阻障層327上的黏著層331,其在作為嵌入式連接柱製造之準備步驟的凹部成形程序步驟中已經加強回蝕。
由於在習知鑲嵌程序中,用於材料層成長的大部分PVD程序都使用高能量之離子種類,其通常會從位於成長層下方的膜層中汲取元素,並將元素加入成長層中;因此,成長於受複合雜質粒子325污染之傳導擴散阻障層327上的黏著層331會輕易受到其所汲取之雜質粒子325的成分污染。
因為黏著層在維持於一般高純度狀態時運作較佳,故,受污染的黏著層並無法有效吸附或抓取與其重疊之導體材料層(例如銅種子);因此,受污染的黏著層會產生導體層334之剝落或集結,如第三D圖所示。一旦在鑲嵌程序中發生種子層剝落或集結的情形,後續藉由電化學程序來進行導體填充便會因電性路徑不連續(例如受污染的黏著層上剝落或集結之銅種子層)而失效。
在使用IC元件時,黏著層的污染也會導致銅互連的快速失效,這是因為黏著材料對於銅的吸附力喪失或降低,使得銅原子電子遷移(EM)變得更加容易發生。前述問題難以藉由稍微改變習知鑲嵌程序的順序與參數而獲得解決。
藉由本案之較佳實施例,可克服習知鑲嵌程序中的至少一種前述問題,且本案之較佳實施例提供了不同方法來使用犧牲層而形成鑲嵌特徵與鑲嵌互連系統。雖然本案可應用於多層鑲嵌互連系統的所有互連層級之製造,其也可選擇性地應用於互連系統之最關鍵層級的製造,以使投資回饋達到最大。
在詳細說明本案之前,應知如非另行指明,否則本案並不限於特定的IC元件,而是可以廣泛地應用在其他相關的領域上。同時應知本文中所使用之專業術語只是為描述特定實施例之用,而非用以限制本案之範疇。須注意的是,在本文與申請專利範圍中所使用之單數形式「一」與「該」亦包括複數之對應辭彙「至少一」或「至少該」,除非在上下文中清楚指明。因此,舉例而言,「一前驅物」係包括「至少一前驅物」,因而涵蓋了包括了二或多種前驅物。如非另行指明,用於描述本案或解釋本案之背景技術的圖式並非以真實比例加以繪製。圖式中的多種特徵並非繪製以顯示特徵的實際形狀或尺寸,而是用於說明與圖式中所示之主題相關的一般概念。
本案一般係與積體電路元件的製造有關。本案特別是關於為了以高良率和高產率來製造具較佳效能與可靠性之進階積體電路元件所需的方法、鑲嵌特徵與鑲嵌互連系統,其可避免或緩解構成鑲嵌互連系統之材料的損害與污染,並可實現其他的技術優勢。本案較佳係應用於銅(Cu)或銅合金互連,但也可應用於包含其他金屬(例如鋁與鎢)、金屬合金(例如鋁-銅合金)與金屬矽化物的其他互連。
以下參照本案之具體實施例來說明用於形成雙重鑲嵌互連系統之鑲嵌程序,其中該雙重鑲嵌互連系統具有銅導體以作為基板(其具有任一種類之導體)上的互連材料。本案也可以應用於其他的鑲嵌互連系統,例如在元件區域上形成有鎢柱以作為接觸金屬之單一鑲嵌接觸。本案另可應用於鑲嵌特徵之製造,例如單一鑲嵌接觸開口以及在接觸開口底部的基板中所形成之下方導體內具有凹部或沒有凹部之雙重鑲嵌開口。本文所提出之具體實施例僅為說明產生與使用本案的特定方式,因而並不限制本案之範疇。
第二C圖、第二D圖和第二F圖說明了具有以較佳實施例之鑲嵌程序(新式鑲嵌程序)所產生之嵌入式連接柱的雙重鑲嵌互連系統的較佳實施例。用於形成此一鑲嵌互連系統之具體實施例的新式鑲嵌程序係說明於第四圖至第八圖中。藉由重覆執行新式鑲嵌程序,即可產生一多層鑲嵌互連系統。如下文所述且如該領域技術人士所知,特定方法與互連系統結構之各種變化皆不背離本案之精神與範疇。
在實施例中,首先提出一種新式鑲嵌特徵形成(damascene-feature-forming)程序,其屬於新式鑲嵌程序的一部分。此一新式鑲嵌特徵成形程序包括:於基板上沉積一介電層;蝕刻一預備雙重鑲嵌特徵,該預備雙重鑲嵌特徵包括一預備溝槽和一預備連接柱;在介電層的表面上沉積一犧牲層;暴露在預備連接柱底部處、基板中所形成之下層導體;以及執行殘留物移除程序。
前述之蝕刻一預備雙重鑲嵌特徵包括一電漿蝕刻程序以及一去除程序;電漿蝕刻程序亦稱為反應性離子蝕刻(RIE)、乾式蝕刻、或圖樣化蝕刻程序,其一般包括選自下述群組之一或多種程序:溝槽蝕刻程序、連接柱蝕刻程序(亦即接觸開口蝕刻程序)、以及阻障開啟(亦即連接柱開啟)程序。在新式鑲嵌特徵成形程序中,電漿蝕刻程序包括溝槽蝕刻程序、連接柱蝕刻程序、以及不完全的阻障開啟程序;不完全的阻障開啟程序指的是用於蝕刻、但並未完全蝕穿位於連接柱底部之介電擴散阻障層(例如連接柱蝕刻終止層)的電漿蝕刻程序。在程序之具體實施例中,去除程序包括一灰化程序或濕式潔淨程序(wet clean process)、或同時具備這兩者;濕式潔淨程序會被執行來係用於移除蝕刻後殘留物(post etch residue,PER)或灰化後殘留物(post ashing residue,PAR)、或同時移除這兩者,其使用一或多種濕式蝕刻劑。
因此,在新式鑲嵌特徵成形程序裡,沉積於基板中所形成之下層導體上的介電層並不會被蝕穿於連接柱底部,以形成一預備連接柱(亦即預備接觸開口)。在沉積犧牲層之前,此預備連接柱具有餘留於連接柱底部上之一部分介電層;較佳為,介電層的餘留部分是沉積在基板中所形成之導體表面上的一部分或全部連接柱蝕刻終止層。藉由包括兩子層(其於不完全的阻障開啟程序化學中具有兩種個別蝕刻率)之連接柱蝕刻終止層的形成,即可輕易保留連接柱蝕刻終止層中蝕刻率較低的薄子層(低於連接柱蝕刻終止層中重疊的子層);也可使用定時蝕刻來進行不完全的阻障開啟程序。
當不完全的阻障開啟程序結束時,即可進行去除程序,而不會產生如問題(4)中所述的問題;由於在新式鑲嵌特徵成形程序中並無富含導體之PER持續形成,因此其提供了多種有利價值,例如成本上的效益、高產量以及高良率。在預備雙重鑲嵌特徵的表面上沉積犧牲層後,下層導體會在至少暴露下層導體的步驟中暴露於連接柱底部;較佳為,其係藉由濺射蝕刻程序進行,此程序使用含有至少一種惰性氣體之電漿。
第四圖說明了具有薄連接柱蝕刻終止層(via ESL)401之示例預備雙重鑲嵌特徵,其係餘留在形成於基板中之導體(亦即下層導體101)上方之連接柱底部。由圖式可知,一多重介電層之複合物係沉積於具有下層導體(Mx ,x=0或x>0)的基板上,其係形成於基板中最上方之導體。新式鑲嵌特徵成形程序係蝕刻了預備溝槽119與預備連接柱117,其稍後分別形成不同於Mx 之上層互連線路(Mx+1 );預備連接柱的蝕刻係早於預備溝槽的蝕刻,反之亦然。
蝕刻一預備雙重鑲嵌特徵之程序步驟係以使預備連接柱底部的至少一部分與下層導體重疊的方式進行。可使用一或多次電漿蝕刻程序來蝕刻預備雙重鑲嵌特徵,其各使用選自下述群組之一或多種氣體,包括:氦、氬、氙、氪、氖、氫原子、氫分子、氮原子、氮分子、含一氧化碳、二氧化碳等化合物氣體之氮、氧原子、氧分子、臭氧、與水之群組以及一主要蝕刻劑氣體之群組中所選出的至少一種氣體,其中該主要蝕刻劑氣體之群組包括鹵素氣體、含有化合物氣體但不含硫原子之鹵素、含鹵素之硫化物氣體、以及不含鹵素之硫化物氣體。
蝕刻預備雙重鑲嵌特徵的後續程序步驟為沉積一犧牲層。在進一步說明此一新式鑲嵌程序前,先於下文中說明本案中所使用之犧牲層的各種構想。
在本案之各種較佳實施例中,犧牲層係沉積於具有接觸開口之鑲嵌特徵的表面上,該接觸開口主要用於保護構成該鑲嵌特徵的介電層,使其不受到用以暴露接觸開口底部(即連接柱底部)之下層導體的程序步驟所產生的污染與損害;因此,較佳為在下層導體暴露於接觸開口底部之前沉積犧牲層。無論是在導體中形成或不形成凹部,皆可進行導體之暴露。鑲嵌特徵包括具有餘留介電層(例如在其底側之薄連接柱蝕刻終止層)之單一鑲嵌連接柱(亦即接觸開口)以及具有預備連接柱之預備雙重鑲嵌特徵(見第四圖)。
犧牲層在室溫時是一固態材料層,其內部可具有孔洞或不具孔洞。根據犧牲層在目的上的定義,任何包括作為傳導襯層的材料層都可以作為犧牲層,只要其主要目的是用於保護構成鑲嵌特徵之介電層(例如ILD層),使介電層不受到於接觸開口底部(即連接柱底部)暴露導體所造成的損害與污染(此一暴露程序係於犧牲層沉積之後才進行)。應注意的是,傳統的傳導襯層的主要目的在於阻擋導體材料擴散通過其間而到其他位置,或用以抓取吸附導體材料、或同時進行這兩項目的。
由於在形成具嵌入式連接柱之鑲嵌互連系統的習知鑲嵌程序(擊穿程序)中,部分傳導襯層(特別是部分傳導擴散阻障層)是在暴露連接柱底部之導體前就已經沉積,因此需要釐清犧牲層與傳導擴散阻障層之間的差異。下文將進一步說明此一差異。
相較於習知的傳導襯層以及本案中未於沉積之後進行殘留物移除程序者,本案中所使用的犧牲層(包括可以用來作為傳導襯層的犧牲層)通常會在暴露連接柱底部之下層導體後進行殘留物移除程序。應知殘留物移除程序係用以移除殘留在介電層表面上的殘留物、或在暴露連接柱底部之下層導體之後仍餘留的部分犧牲層或殘留物。對犧牲層進行殘留物移除程序使得犧牲層與本案或習知鑲嵌程序中所使用的任何傳導襯層有所差異。
另外,可以在沉積犧牲層之後再徹底地移除犧牲層,其亦與從沉積後一直到鑲嵌程序結束的整個過程中總是餘留至少一部分的傳導襯層、且能合併至鑲嵌互連系統中以滿足前述目的有所不同。
必須注意的是,在用於暴露下層導體之回蝕程序後,犧牲層如部分、或全部餘留,其都能進一步保護介電層不受殘留物移除程序的環境所影響。如果在殘留物移除程序之後仍有部分、或全部餘留,餘留的犧牲層亦可於其他後續程序(例如預潔淨程序以及傳導襯層的沉積程序)中保護介電層。由於餘留的犧牲層可在預潔淨程序中保護包括低介電常數(K)或超低介電常數(ULK)之材料(例如FlareTM 與SiLKTM ),因此本案可於進階鑲嵌互連系統中併入低K或ULK材料,藉以降低IC元件的介電常數。同時,任何的餘留犧牲層都有助於回復CD損失(通常是發生於鑲嵌特徵成形程序期間),以強化鑲嵌互連系統之機械強度,並進而降低後續沉積之傳導襯層的厚度,因而提供了具高效能與高可靠性之鑲嵌互連系統的高良率與高產量之有效方案。
犧牲層較佳為包括從包括矽、氧、碳、氮、氫、氟、氯、溴、碘、硼、磷、鍺與砷之群組中所選出的一或多種元素;更具體而言,犧牲層是由各種矽化合物材料、未摻雜之矽材料、摻雜矽之材料,各種含鍺材料、各種鍺化合物材料、各種碳材料(如類鑽石碳(DLC))、各種碳化合物材料、各種含硼材料、各種硼化合物材料、各種含磷材料、各種磷化合物材料、各種含砷材料、各種砷化合物材料、各種芳香烴聚合物、其他有機聚合物(如聚胺、有機矽氧烷與聚苯氨醚)中的其中一或多種材料所組成。
矽化合物材料係包括未摻雜之矽氧化物(例如氧化矽與二氧化矽)、經摻雜之矽氧化物(例如碳摻雜之矽酸鹽玻璃、氫摻雜之氧化矽)、氟氧化矽、BSG、PSG、BPSG、有機矽玻璃、各種旋塗玻璃、具有化學鍵結矽之旋塗無機材料、具有化學鍵結矽之旋塗有機材料、具有化學鍵結矽之旋塗複合材料、矽之碳氧化物(如碳氧化矽)、含氫之矽碳氧化物、矽氮化物(如氮化矽與四氮化三矽)、含氫之矽氮化物、矽之氮氧化物(如氮氧化矽)、含氫之矽氮化物、硼化矽、矽之碳化物(如碳化矽)、矽之碳氮化物(如碳氮化矽)、含氫之矽碳氮化物、矽之碳氮氧化物(如碳氮氧化矽)、以及含氫碳氮氧矽化物之矽氧化合物(如碳氮氫氧化矽)。
當傳導襯層必須為導電性時,犧牲層即不需為導電性,其係因組成差異而致;此現象亦使犧牲層與傳導襯層有所區別。
犧牲層可包括具有固定特性之一單一材料層、在成長方向中具有逐漸改變特性之一材料層、或具有變化特性之多重材料層;這些特性包括晶相結構、微結構、正形性、組成與材料性質。材料的特性(例如濕式蝕刻率與對離子轟擊之抵抗性)主要是由材料的晶相結構、微結構與組成決定。藉由調校材料沉積程序的參數即可控制犧牲層的特性。較佳為,犧牲層包括具變化特性之多重材料層,且此多重材料層中每一層都構成犧牲層中的一子層。
犧牲層係使用從包括物理氣相沉積法、化學沉積法及旋塗法之群組中所選出的一或多種方法而沉積;然而,較佳係使用化學沉積法(C/D)來沉積犧牲層例如電漿增強化學氣相沉積法與原子層沉積法。必須注意的是,在本案中化學沉積法主要係定義為使用一或多種氣體前驅物的材料層沉積方法。C/D法的實例包括各種CVD方法與各種ALD方法。注意在本文中化學沉積法(C/D)的簡寫與臨界維度(CD)之簡寫是不一樣的。在本案之一具體實施例中,有機金屬矽化物(MO)氣體可和含成孔劑的前驅物(porogen-containing precursor)一起用於化學沉積法(C/D)中,以形成具脆弱之低K值或脆弱之超低k(ULK)值材料的犧牲層。
在沉積犧牲層之前,可進行從包括濕式潔淨程序、除氣程序、電漿潔淨程序、電漿緻密化程序、與矽烷化程序之群組中所選出的一或多種預處理程序以預處理介電層;若在殘留物移除程序之後仍有一或多層犧牲層子層餘留,則需進行多次預處理程序,以將其整合到鑲嵌互連系統的最終結構裡。
在其他實施例中,在完成電漿蝕刻以形成一連接柱、或一連接柱與一溝槽之後,即可沉積犧牲層,而不進行鑲嵌特徵成形程序中的去除程序,使得犧牲層可沉積在具有蝕刻後殘留物(PER)的鑲嵌特徵上。當用於暴露導體的程序以及移除所有餘留犧牲層的殘留物移除程序都進行完畢,即可於其他實施例情況中去除蝕刻後殘留物。
在另一實施例中,在以完全的阻障開啟製程、於連接柱底部完全移除沉積於基板上的所有介電層之後,即可於鑲嵌特徵上沉積一犧牲層;接著進行一回蝕程序以移除犧牲層而再次暴露連接柱底部之下層導體,無論在連接柱底部的下層導體中是否形成有凹部;然而,應知較佳為形成有凹部者。就此實施例而言,犧牲層可沉積於如第一圖所示之習知鑲嵌特徵上方,然後進行導體暴露程序以於連接柱底部處、在基板中所形成的導體中形成凹部。藉此方式可於形成凹部之步驟中避免介電層表面(例如連接柱與溝槽的側壁)受到嚴重損傷與污染,即使這些由完全的阻障開啟程序所造成的損害與污染是如前述般無法避免。
第五A圖說明了示例犧牲層,其由沉積於第四圖所示之鑲嵌特徵上的三層子層所組成。犧牲層的第一子層503包括具高正形性之氧化物薄層(厚度小於10nm,較佳為小於1nm),例如任何品質之二氧化矽(SiO2 )。第一子層係沉積以保護易受SiH4 電漿或NH3 電漿影響的ILD材料107、111,其中SiH4 電漿或NH3 電漿是形成於犧牲層之第二子層505所需的化學物質。除以二氧化矽層最為犧牲層的第一子層503之外,也可沉積任何其他適當的材料層以產生有利價值(例如CD回復),其將於下文中詳細說明。
第二子層505較佳為正形性佳之氮化矽薄層(厚度小於10nm,最好是小於1nm),以於用於暴露下方導體之回蝕完成後,使其厚度可於殘留清除程序之等向性濕式潔淨化學或等向性乾式蝕刻化學中均勻降低。在此較佳實施例中,係選擇利用犧牲層之第二子層的較低蝕刻率(低於欲沉積在第二子層上之第三子層的蝕刻率)。包括正形氧化層503之第一子層以及包括氮化矽(SiN)層505之第二子層的較佳沉積方法可以是ALD或其他進階的化學沉積法(C/D),其係用於以逐層方式成長材料層。必須注意的是,餘留的連接柱蝕刻終止層401仍會保護下方導體Mx 101的表面,使其免受沉積犧牲層之子層的過程中所帶來的可能損害與污染。
犧牲層的第三子層507較佳係二氧化矽(SiO2 )層,其係以多種CVD程序(C/D法的變化方式)其中一種沉積而成,包括PECVD方法)。第三子層507在場區域(如第四圖所示之114處)與溝槽底部(如第四圖所示之123處)上具有比在連接柱底部(如第四圖所示之401處)更厚的厚度,因此在用於暴露連接柱底部之下方導體的回蝕程序期間,構成場區域與預備鑲嵌特徵之溝槽底部的材料會受到犧牲層中第三子層的最佳保護。包括PECVD方法之CVD方法是用於沉積第三子層的較佳沉積方式,因為可利用此方法輕易地在場域和溝槽底部沉積出比沉積於連接柱底部區域者更厚的膜層,並避免在溝槽與連接柱入口周圍沉積出外伸的沉積物,其與對應之PVD方式不同。理論上,在殘留物移除程序中,第三子層507在等向性濕式潔淨化學或等向性乾式蝕刻化學中展現出比犧牲層之第二子層505快速的蝕刻率。
第五B圖繪示了已由回蝕程序成形之鑲嵌特徵的截面圖,回蝕程序是用於暴露至少在連接柱底部之下層導體;其中用語「至少」是用於涵蓋連接柱未接地的情形。在未接地連接柱的情形中,至少導體必須藉由回蝕程序而暴露,無論在連接柱底部的其他基板材料是否已經暴露。在第五B圖所示之接地連接柱的情形中,則只有下層導體101會藉由回蝕程序而暴露。
在此一實施例中,暴露導體包括移除所有與下層導體重疊的材料,以及移除連接柱底部之下層導體的一部分,以於導體中形成一凹部511。在其他實施例中,暴露係單獨移除暴露於導體上的材料,而不會在下層導體中形成任何凹部。
應注意,雖然在第五A圖與第五B圖所示之實施例中,用來暴露導體的回蝕程序係於沉積犧牲層之後才會進行,但是在其他實施例中,其也可在沉積犧牲層期間、或在沉積犧牲層期間與之後後進行。
在用於暴露至少下層導體之回蝕程序期間,殘留物513會形成並重新沉積在餘留的犧牲層表面上。殘留物513包括各種組成,例如導體101的材料、連接柱蝕刻終止層105的元素、犧牲層的元素、ILD 103的元素(如果連接柱未接地,如第七A圖所示)、以及其與回蝕程序之化學物之間反應所產生之副產物。
第五B圖說明了原始犧牲層的餘留子層正保護介電層免受污染物513、殘留物、以及回蝕程序的不良環境影響,其亦說明了犧牲層的第三子層507已經在凹部形成期間有效保護犧牲層的第一子層503和第二子層505,雖然其已於場區域和溝槽底部區域上磨面與薄化。
為暴露至少下層導體101而進行的回蝕程序是藉由一或多次電漿程序而行,其各使用從包括氦、氬、氙、氪、氖、氫原子、氫分子、氮原子、氮分子、含一氧化碳、二氧化碳等化合物氣體之氮、氧原子、氧分子、臭氧、與水之群組以及一主要蝕刻劑氣體之群組中所選出的至少一種氣體,其中該主要蝕刻劑氣體之群組包括鹵素氣體、含有化合物氣體但不含硫原子之鹵素、含鹵素之硫化物氣體、以及不含鹵素之硫化物氣體。
較佳為,為暴露至少下層導體101而進行的回蝕程序是藉由一濺射蝕刻所進行,其使用從包括氦、氬、氪、氙與氖之群組中選出之一或多種惰性氣體所組成的電漿,且恰從存在於下層導體101上之材料被完全回蝕前之時刻開始進行。
形成於連接柱117底部的下層導體中的凹部深度範圍係介於與下層導體材料的原子單層相當之深度以及與下層導體之厚度的100%相當之深度之間。較佳為,形成於連接柱底部之下層導體中的凹部深度範圍較佳係介於下層導體之厚度的5%至50%之間。
當用於暴露導體的回蝕程序完成之後,係藉由一濕式潔淨程序或一電漿潔淨程序、或兩者而實施殘留物移除程序;也可以在回蝕程序結束之後再執行殘留物移除程序。
用於濕式潔淨程序之化學較佳為包括一或多種化學物質,其選自包括B2 O3 、Br2 、CH3 COOH、Ce(SO4 )2 、Ce(SO3 )3 、CrO3 、CsOH、Cu(NO3 )2 、FeSO4 、FeCl3 、Fe(NO3 )3 、H2 O、H2 O2 、H2 N4 、H2 SO4 、H3 PO4 、HNO3 、HF、H2 S、HCl、HClO4 、HI、HBr、I2 、KI、KOH、KH2 PO4 、KMnO4 、KNO3 、K2 Fe(CN)6 、K2 Cr2 O7 、K3 Fe(CN)6 、K4 Fe(CN)6 、NaOH、NaOCl、Na2 HPO4 、Na2 O、Na2 O2 、NaNO2 、NH3 、NH4 F、NH4 OH、NH2 (CH2 )NH2 、N2 H8 C2 、NHF、N2 H4 、(NH4 )2 S2 O4 、O3 、乙烯醇(vinylacetate)、乙二醇單甲基醚酯(dipropylene glycol monom ethyle theracetate)、乙烯-二氨(ethylene-diamine)、二溴乙烯(ethylenedibromide)、乙二酸(oxalic acid dihydrate)、無水草酸(anhydrous oxalic acid)、檸檬酸(citric acid)、三氯甲苯(benzotriazole)、丙酮(propanol)、兒茶酚(pyrocatechol)、甲基醇(polypropyleneglycol)、對苯醌(parabenzoquinon)、酒石酸(tartaric acid)、乙醇(ethanol)、甲醇(methanol)、與異丙醇(isopropanol)之群組。
藉由濕式蝕刻化學所進行的殘留物移除程序也可以利用攪拌、震動、加熱、或其任何組合之動作而輔助進行。
為殘留物移除程序而進行的電漿潔淨程序之化學係包括從包括氦、氬、氙、氪、氖、氫原子、氫分子、氮原子、氮分子、含一氧化碳、二氧化碳等化合物氣體之氮、氧原子、氧分子、臭氧、與水之群組以及屬於一主要蝕刻劑氣體之群組的氣體中所選出的一或多種氣體,其中該主要蝕刻劑氣體之群組包括鹵素氣體、含有化合物氣體但不含硫原子之鹵素、含鹵素之硫化物氣體、以及不含鹵素之硫化物氣體。
在一實施例中,殘留物移除程序會一起移除殘留物513以及在用於暴露導體於連接柱底部之回蝕程序後所餘留之犧牲層整體或其一部分。在另一實施例中,殘留物移除程序只會單獨移除殘留物513,而不移除在回蝕程序後所餘留的任何犧牲層部分。如果在殘留物移除程序中還有殘留物,則犧牲層的整體或其一部分都能夠保護ILD層表面,使其免受殘留物移除程序中化學的損害和污染。
一種較佳的殘留物移除程序為剝離(lifting-off)機制,亦即選擇性蝕刻機制,如第五C圖所示。由於回蝕程序所產生的副產物會重新沉積在第三子層上(亦即CVD之二氧化矽,SiO2 ),因此殘留物移除程序最好能使用任何可以比溶解含氮化矽(SiN)之犧牲層上第二子層505更快溶解第三子層507的濕式蝕刻劑;舉例而言,當使用氫氧化鉀(KOH)溶液時,第三子層(在此實施例中即CVD之二氧化矽,SiO2 )的蝕刻率約為200A/min,而第二子層(也就是氮化矽,SiN)的蝕刻率約為2A/min。
即使當餘留的第三子層在經過回蝕程序裡氫氧化鉀的溶解、剝離殘留物513後還能繼續餘留下來,使用此溶液的殘留物移除程序可能需要持續進行,直到氮化矽層的厚度降低至一所需厚度為止(例如0至3埃,埃是10-10 m),以消除或緩解相對較高k值之材料對微電子元件性能的不利影響。若氮化矽薄層(第二子層)在殘留物移除程序中餘留下來,第一子層在經過此一較佳之殘留物移除程序之後便能保持完整無損(如第五D圖所示)。需注意的是,也可進行另一種加強之濕式潔淨程序,其使用稀釋後的氟化氫(HF,差不多是100:1的濃度)以提升第二子層(也就是氮化矽層)的移除率,進而改善殘留物移除程序的產能效率。藉由適當地設計犧牲層的沉積以及殘留物移除程序,犧牲層的子層將可以被選擇性地移除或以任何其他較佳方式進行處理。
第五D圖繪示了最終雙重鑲嵌特徵以及形成於連接柱底部之下層導體的凹部,此二者都是利用新式鑲嵌特徵成形程序所產生,而且也都是新式鑲嵌程序的一部分。最終雙重鑲嵌特徵包括一最終溝槽與一最終連接柱,其皆襯以犧牲層之餘留子層503和505。藉由利用本案之方法來形成鑲嵌特徵,即可避免前述之習知鑲嵌特徵成形程序中問題(1)到問題(4)的發生。
更具體而言,前述問題(1)是關於因導體材料所造成的ILD污染,在本案之程序實施例中,此問題可因介電層在用於暴露下層導體之回蝕程序中會被覆蓋於犧牲層下而避免。
藉由本案之較佳實施例,其中使用鹵素或含鹵素之化學物質的電漿蝕刻程序係於連接柱蝕刻終止層被蝕穿之前終止,並以濺射蝕刻來進行進一步回蝕以暴露下層導體,而濺射蝕刻是使用惰性氣體電漿;藉此可有效避免如前述問題(2)所揭櫫之因鹵素或含鹵素之化學物質所帶來的污染與損害。即使下層導體受污染,也可在較佳之凹部形成回蝕步驟中實體移除其受污染部分。
因為可以避免導體的污染,所以在本案之鑲嵌程序實施例中,不需要在傳導襯層沉積之前進行任何會傷害許多進階ILD材料之延長預潔淨程序,因此消除了延長之預潔淨程序對ILD造成損害的問題。
此外,在新式鑲嵌程序中,在連接柱蝕刻終止層的最後一層被蝕穿前,可使用任何種類的電漿化學物質來進行特徵輪廓控制與蝕刻率提升,無需考慮導體的損害與污染,因而解決了問題(3)中關於習知鑲嵌特徵成形程序的問題。
在一較佳實施例中,因為連接柱蝕刻終止層最後會使用惰性氣體濺射而完全蝕穿,故在本案之較佳實施例中不會形成持續之PER(例如富含導體之聚合物),習知鑲嵌特徵成形程序中之前述問題(4)得以避免,其提供了前述之有利優勢。即使有任何持續之聚合物形成,其於使用剝離機制之較佳實施例中的殘留物移除程序步驟中也可輕易移除。
由於具有嵌入式連接柱的鑲嵌互連系統可以藉由本案之較佳實施例中名為新式鑲嵌程序之方法輕易形成,且不會造成任何明顯的問題,所以關於具有平面連接柱之鑲嵌互連的問題(亦即前述問題(5)至問題(8))亦可輕易避免。
在習知擊穿程序(亦即用以形成具嵌入式連接柱之鑲嵌互連系統的習知鑲嵌程序)中大幅且局部發生的傳導擴散阻障層完善性損失之前述問題(如前述問題(9))並不會在發明之用於產生具有嵌入式連接柱之鑲嵌互連系統的較佳實施例中發生。這是很容易理解的,因為在本案之較佳實施例中,在進行激烈之回蝕程序以於下層導體中形成凹部時,並沒有傳導襯層(例如傳導擴散阻障層)會存在於鑲嵌特徵表面上。
藉由使用本案之較佳實施例,可在形成凹部於下層導體(其係形成嵌入式連接柱之一準備步驟)期間,避免發生如習知擊穿程序中介電層內形成微溝槽之問題(前述問題(9))。如前面所述,習知擊穿程序的微溝槽問題會因以PVD方式成長之傳導擴散阻障層的拓樸特性不佳(例如在連接柱底部與溝槽底部角落上的薄阻障層、連接柱入口305與溝槽入口309處大型外伸物、以及在連接柱底部中央位置之厚沉積物301)而產生。
相較於習知擊穿程序的例子,在本案之程序的較佳實施例中,可藉由調整能夠影響凹部形成回蝕程序之犧牲層拓樸特性為最佳化而輕易避免微溝槽的形成。舉例而言,如於本案之程序的較佳實施例中選擇PECVD程序,可在凹陷形成回蝕步驟前,沉積出具有比習知擊穿程序中使用的PVD成長之傳導襯層更好的拓樸特性之犧牲層,因此降低了微溝槽形成於關鍵位置(例如溝槽底部與連接柱底部的角落)的可能性。
應注意,在本案之方法中所使用的犧牲層材料與沉積方法的選擇自由度遠大於習知鑲嵌程序中所用之傳導擴散阻障層,這是因為犧牲層材料的完善性是可加以考慮的,但是傳導擴散阻障層卻不行。
因為習知擊穿程序中用於形成凹部的高能離子轟擊會在下層導體中形成凹部時攪動在成長或已經成長的傳導擴散阻障層下方的各種材料,因此傳導擴散阻障層可能會被一或多種重新濺射之材料污染,例如下層導體(例如銅)、基板介電材料、以及溝槽底部材料。這種污染會傷害擴散阻障層物質的完善性,且接著傷害後續沉積在傳導擴散阻障層上的黏著層,導致導體材料擴散的問題以及黏著層失效的問題。
藉由在傳導襯層沉積前先於導體內形成一凹部,並在沉積任何傳導襯層前移除污染物(例如由殘留物移除程序所餘留的殘留物),即可避免與傳導襯層之污染有關的問題(如前述問題(10)與問題(14))。
在習知擊穿程序中,磨面的問題(如前述問題(11))會因為在正形性不佳的傳導擴散阻障層上進行延長且激烈的離子轟擊以於導體中形成凹部而產生,但是藉由選擇在連接柱底部厚度較小的適當犧牲層,利用新式鑲嵌特徵成形程序便可以讓這個磨面的問題得到適當的解決。
在習知擊穿程序中所產生的回蝕程序之不均勻效果(如前面述問題(12))也可藉由新式鑲嵌特徵成形程序獲得解決,這是因為有許多種選擇可用於沉積犧牲層(其拓樸特性展現出深寬比相依性遠小於習知擊穿程序中所使用的PVD成長之傳導擴散阻障層)。鑲嵌特徵襯層之拓樸特性隨著鑲嵌特徵之深寬比的改變而變動的幅度越小,則用於凹部形成之回蝕程序的效果(例如凹部深度)即更為均勻。凹部形成之回蝕程序效果均勻性的改善可因而增加元件生產之良率。
如前所述,在習知擊穿程序中無法使用高正形性或高鍵結力的傳導擴散阻障層(見前述問題(13));這種傳導擴散阻障層之材料與拓樸特性的選擇有限為習知擊穿程序中多種獨特問題之一,其係源於凹部是在沉積傳導擴散阻障層之後始形成於下層導體(例如銅)中,因在習知程序中,凹部形成之回蝕程序會受傳導擴散阻障層的材料與拓樸特性影響。
相對於習知擊穿程序,任何一種傳導擴散阻障層(例如以PE-ALD方式成長的高正形性與高效能的TaNC層),都可用於本案之較佳實施例中,其不受凹部成形程序步驟的不良影響;這是因為在新式鑲嵌程序中傳導襯層是在凹部形成回蝕程序進行完畢後才會開始沉積。
如前所述,因為傳導擴散阻障層並未受到用於在導體中形成凹部的回蝕程序所污染,因此在本案之鑲嵌程序的較佳實施例中,後續沉積於傳導擴散阻障層上的黏著層可維持其最高的完善性,因而解決前述問題(14)。
因此,本案提出了一種理想的解決方法,以解決習知關於鑲嵌程序所可能會引發的所有問題。而本案所提出之其他優點則如以下文所述。
即使透過調整犧牲層之子層的沉積程序或殘留物移除程序、或兩者,就可輕易地完成犧牲層上所有子層的移除,但基於各種優點而言,較佳方式仍為餘留一些子層於犧牲層上。
其中一個優點在於餘留的犧牲層可保護介電層(例如ILD層)。舉例而言,犧牲層上面一或多層餘留子層可在殘留物移除程序完成之後所進行的預潔淨程序與傳導襯層沉積程序中保護ULK ILD層。
本案之另一項優點為可利用餘留犧牲層來回復臨界維度損失(CD損失),如第六A圖與第六B圖所示。為了回復此CD損失,需進行一附加回蝕程序,以於犧牲層沉積形成之後、以及在用於暴露至少下層導體之回蝕程序之前,調整該犧牲層的一或多層子層的正形性。
在本案之實施例中所使用之任何膜層的正形性係以一回蝕程序(例如該附加回蝕程序、襯層回蝕與種子層回蝕程序)加以調整,這是因為在不同位置處之膜層的階梯覆蓋率可由回蝕程序予以調整。
用於調整犧牲層之正形性的附加回蝕程序包括選擇自含非等向性電漿蝕刻程序與等向性電漿蝕刻程序之群組的一或多次程序。較佳為,此附加回蝕程序包括至少一次非等向性電漿蝕刻程序,其使用從包括氦、氬、氙、氪、氖、氫原子、氫分子、氮原子、氮分子、含一氧化碳、二氧化碳等化合物氣體之氮、氧原子、氧分子、臭氧、與水之群組以及一主要蝕刻劑氣體之群組中所選出的至少一種氣體,其中該主要蝕刻劑氣體之群組包括鹵素氣體、含有化合物氣體但不含硫原子之鹵素、含鹵素之硫化物氣體、以及不含鹵素之硫化物氣體。
上述正形性調整亦有助於增進為暴露連接柱底部之至少下層導體而行之回蝕程序的結果,這是因為當正形性不佳時,犧牲層的拓樸特性對回蝕程序有反向影響。
第六A圖與第六B圖說明了為經附加回蝕程序調整正形性之後的犧牲層601如何回復CD損失。第六A圖繪示了在用於形成預備雙重鑲嵌特徵之鑲嵌特徵成形程序進行期間,沉積在連接柱與溝槽之受損側壁上的犧牲層。犧牲層601較佳係包括低K或ULK之介電層材料。在此例中,連接柱直徑的CD和溝槽寬度的CD都會有所損失。藉由執行一附加回蝕程序,CD損失可由犧牲層601的餘留部分回復,如第六B圖所示。在第六B圖所示之鑲嵌特徵上沉積一或多層其他犧牲層之後,藉由暴露下層導體101並進行適當的殘留物移除程序,可形成具有餘留犧牲601之最終雙重鑲嵌特徵,因而回復連接柱直徑與溝槽寬度的CD損失。
注意為暴露下層導體而行之回蝕程序中所使用之任何非等向性蝕刻程序、用於調整犧牲層的正形性之附加回蝕程序、襯層回蝕與種子層回蝕程序都可藉由使用從一氣體源向基板撞擊之一或多種具能量離子而行。
在新式鑲嵌程序中,殘留物移除程序的後續步驟為傳導襯層沉積步驟,其中一或多層傳導襯層會沉積在最終雙重鑲嵌特徵和暴露於最終連接柱底部之下層導體表面上。此外,暴露於該最終連接柱底部之下層導體可具有凹部或不具任何凹部。所述一或多層傳導襯層中每一層都包括一傳導擴散阻障層或一黏著層、或同時兼具兩者。在新式鑲嵌程序裡,傳導襯層較佳係包括一傳導擴散阻障層701、以及阻障層701下方之黏著層705。
黏著層較佳為包括從含Ta、Ti與Ru之群組中所選之一或多種材料,也可使用選自下列群組之一或多種材料來形成黏著層:TaNx 、TaBx 、TaCx 、W、WNx 、WCx 、TiNx 、TiCx 、RuOx 、RuNx 、RuCx 、Co、Cr、CrNx 、CrCx 、Ni、Re、Pt、Ag、Au、Ir、Os、Rh、Pd、Mo、MoCx 、MoNx 、Nb、V、VCx 、VNx 、Fe、Zr、La、Tl與Hf。傳導擴散阻障層較佳為包括選自下列群組之一或多種材料:TaNx 、TaNy 、TaBx 、TaCx 、TaNC、TaNB、TaSiN、WNx 、WNy 、WCx 、WCy 、WNC、WNB與WSiN;也可使用其他材料來產生傳導擴散阻障層,如TiNx 、TiNy 、TiCx 、TiCy 、TiSiN、TiCN、RuOy 、RuNx 、RuCN、CrCN、MoCN與VCN。注意金屬氮化物、金屬碳化物與金屬氧化物的非金屬元素濃度是由符號x加以表示,其大於0、且小於或等於0.1,而y則大於0.1。
在傳導襯層的沉積前,可先進行除氣程序或預潔淨程序、或進行兩者。由於在本案之新式鑲嵌特徵成形程序中並未形成任何強硬的有機金屬聚合物,因此只需要輕微的預潔淨。如果在沉積含二氧化矽之犧牲層503的第一子層前就對介電層表面進行除氣程序之預處理,且該表面被餘留的子層503密封,則在傳導襯層沉積前只需要進行短暫的除氣程序。
第七A圖說明了本案之較佳實施程序,其中傳導擴散阻障層701係沉積於最終雙重鑲嵌特徵的表面以及凹部511的表面上。如第七A圖所示之鑲嵌特徵不含具氮化矽之高K值犧牲層505。注意鑲嵌特徵的最終連接柱是沒有接地的。
第七A圖所示之傳導擴散阻障層較佳係包括以電漿增強C/D法所沉積、具有高正形性之一碳氮化鉭(TaCN)層,其使用了一或多種含氮之有機金屬鉭(MO)氣體電漿。此傳導擴散阻障層較佳為藉由使用循環且循序的電漿增強C/D程序進行沉積,例如電漿增強間歇CVD法,其係進行循環且循序之前驅物遞送步驟、膜層沉積步驟、以及自沉積材料中移除雜質之步驟
傳導擴散阻障層的厚度最好是小於2nm。擴散阻障層能這麼薄的原因在於,在新式鑲嵌程序中,該擴散阻障層並未受到傳導材料的實體損害和污染,因而能夠維持其最高完善性,特別是在凹部形成之回蝕程序步驟中。如前所述,抑制擴散阻障層的厚度有助於讓更大量的導體填充於鑲嵌特徵中,藉以能明顯降低互連電阻。
已知當氮化鉭內含氮量越高,氮化鉭對於銅擴散阻障會變得越有效率。然而,在本案之具體實施程序中,係使用比習知擊穿程序中所使用之氮化鉭含氮更少的PVD氮化鉭材料,而不需考慮有效率之擴散阻障效果,這是因為在本案之具體實施程序中可保存傳導擴散阻障層的完善性。注意當氮化鉭含氮量越少,則越容易透過回蝕程序(即再次濺射)來調整氮化物材料層的正形性,以降低連接柱電阻(藉由薄化連接柱底部的氮化物厚度)以及強化側壁阻障。同時,因為氮濃度減少而造成之氮化鉭電阻降低有助於減少鑲嵌互連系統的連接柱電阻。
在一實施例中,在一或多次襯層沉積程序進行期間或之後、或在進行期間與之後,都可進行一或多次襯層回蝕程序,藉以在將上層導體填充到最終雙重鑲嵌特徵前進行最少一次之傳導擴散阻障層的正形性調整。第七B圖說明了較佳實施例,其中傳導擴散阻障層701係經一或多次回蝕程序的回蝕以進行正形性調整。使連接柱底部的阻障層薄化可降低連接柱電阻;然而,在襯層回蝕程序後,如阻障層厚度太薄,會使銅原子能從某一層自由移動穿越阻障層而到另一層,因而在構成互連系統之導體材料內形成空洞;同時,其亦於未接地連接柱的情形中使導體材料通過薄點(thin spot)704而擴散到基板介電層103中。溝槽底部704的擴散層厚度也需控制為最佳值以避免導體材料擴散通過其間。
在另一較佳實施例中,可沉積含TaNx 材料之傳導襯層來取代多重層,TaNx 材料的氮濃度為x,其中x大於0,且等於或小於0.1。含TaNx 材料之傳導襯層的厚度最好能低於或約為4nm。較佳為,含TaNx 材料之單層傳導襯層的氮濃度在其整體厚度中係呈現不均勻的分佈,使得襯層與最終雙重鑲嵌特徵接觸的一側上的氮濃度較高、而襯層表面側的氮濃度較低。此TaNx 層可同時作為傳導擴散阻障層與黏著層之用。
在較佳實施例中,一旦沉積了適當傳導擴散阻障層(例如701),則也可在其上方沉積黏著層705,如第七C圖所示。在較佳實施例中,可藉由PEALD或藉由使用鉭鹵化物氣體(伴隨著氫氣與氬氣)的C/D方法來沉積鉭或TaNx 材料層以作為黏著層。在另一較佳實施例中,可透過PVD之鉭或PVD之TaNx 程序來沉積黏著層705,同時進行在黏著層沉積程序期間或之後、或期間與之後所進行的襯層回蝕程序,以調整黏著層的正形性。可保持黏著層的高完善性,因為其係沉積在傳導擴散阻障層上、且在新式鑲嵌程序中不會受到凹部形成之回蝕程序的污染。
如第七D圖所示,接著沉積種子層709以作為後續導體填充程序中的種子,其中導體填充程序包括如電化學沉積(ECD)之銅填充程序。種子層可以藉由進行選自包括化學沉積(C/D)法、物理氣相沉積(PVD)法、以及電化學沉積(ECD)法之群組中的一或多次程序而沉積。種子層的沉積也可與種子回蝕程序一起進行,以於其沉積程序期間或之後、或期間與之後,藉由使用至少一種的高能化且離子化氣體(如加速的氬離子)來進行正形性的調整;此一種子層沉積為填充上層導體之程序的一部分。
填充上層導體之程序的其他部分較佳係利用ECD方法來進行。填充上層導體的其他程序部分也可利用C/D方法來完成。至於填充在最終雙重鑲嵌特徵與凹部的適當材料(即上層導體材料)係如前述發明背景中所述載明者。
在導體填充程序後,較佳係接著利用化學機械研磨(CMP)法對上層導體之上表面進行平面化程序;藉由對該上層導體之上表面進行平面化程序,可在連接柱(較佳為嵌入下層導體中)上方形成比下層導體高的上層互連線路。在本案之其他實施例中,若進行暴露至少下層導體、而位於下層導體中形成凹部之程序步驟,則可在平面連接柱下方的上層互連線路Mx+1
係根據本案之一實施例,說明可回復CD損失、避免材料損害與污染、並提高元件效能之用於製造鑲嵌互連之鑲嵌程序流程實施例,其中該鑲嵌互連具有一嵌入式連接柱。在此示例實施例中,首先形成具有餘留在下層導體(Mx )上連接柱底部處之薄連接柱蝕刻終止層的預備雙重鑲嵌特徵(亦即一開口),見步驟801所示。接著在具有鑲嵌特徵的基板上進行除氣程序(其為一種介電層預處理程序),以移除揮發性雜質(見步驟803)。可進行其他介電層預處理程序以密封在構成鑲嵌特徵之ILD材料裡的孔隙或修復其損害。餘留的連接柱蝕刻終止層會在介電層預處理程序和後續的犧牲層沉積程序期間中保護導體Mx 免受傷害與污染。
在沉積了含一或多種ULK材料之犧牲層的第一子層後,在該犧牲層之第一子層沉積期間中或之後、或期間與之後進行一次附加回蝕程序以調整其正形性,而移除不需要的部分。若在鑲嵌特徵的形成期間已產生任何CD損失(例如溝槽寬度增大),則附加回蝕程序係用於回復鑲嵌特徵的CD損失,見步驟805。
必須注意的是,在本案之具體實施例中,對某一膜層所進行之用以調整該膜層之正形性的回蝕程序都會改變其厚度,因而改變在沿著鑲嵌特徵表面不同位置處之各層階梯覆蓋率。
接著,沉積犧牲層的第二子層(見步驟807),在殘留物移除程序(見步驟813)中,其蝕刻率是犧牲層中三子層間最小者。由於第二子層的蝕刻率是最小的,因此在凹部形成之回蝕程序(見步驟811)中所形成的任何殘留物都會在殘留物移除程序(見步驟813)中與犧牲層的第三子層一起被完全移除。
接著在第二子層上沉積犧牲層的第三子層(見步驟809)。較佳為,第三子層在連接柱底部之階梯覆蓋率小於在溝槽底部與場區域來的較小的階梯覆蓋率,因而在凹部形成之回蝕程序(見步驟811)中,在連接柱底部比在溝槽底部與場區域更早被蝕穿。
在此方式中,凹部會形成於連接柱底部的導體中,特別是在以犧牲層之第三子層的餘留部分來保護鑲嵌特徵之場區域與溝槽底部時。
一旦完成殘留物移除程序(如步驟813),在沉積傳導襯層之前(包括沉積傳導擴散阻障層(見步驟819)與沉積黏著層(見步驟821)),較佳係進行選擇性除氣程序(見步驟815)以及預潔淨程序(見步驟817);且其中殘留物移除程序較佳係藉由濕式潔淨程序而進行。
在傳導襯層沉積期間或之後、或沉積期間與之後,可進行襯層回蝕程序(見步驟819與821)以回蝕傳導襯層,藉以調整其正形性。接著在傳導襯層上沉積種子層,並且在其沉積期間或之後、或期間與之後同時進行種子層回蝕程序(見步驟823)。藉由進行剩餘的其他鑲嵌程序步驟(例如ECD銅填充與CMP步驟),即可產生具有嵌入式連接柱Vx 與上層導體Mx+1 、且此兩者都覆以傳導襯層之新式鑲嵌互連系統(見步驟825)。
藉由重覆執行如第八圖所示之程序並且伴隨進行其他鑲嵌程序步驟(例如光阻沉積與顯影步驟),可形成一種高良率且低成本的高效能多層次鑲嵌互連系統;然而,其可以應用於本案之新式程序中,以產生一多重鑲嵌互連系統中的最關鍵的一層或多層,以使投資效益達最大化。
101...導體
103...介電層
105...連接柱蝕刻終止層
107...介電層
109...介電層
111...介電層
113...介電層
114...場區域
115...導體的內部部分
117...連接柱
119...溝槽
121...介電層
123...溝槽底部
125...介電層
127...表面
201...導體
203a...連接柱
203b...連接柱
205...傳導襯層
207...邊界線
209...空洞
211...連接柱的頂端
213...空洞
215...電傳導區域
217...電傳導區域
301...阻障材料
303...連接柱底部側壁
305...外伸結構
307...溝槽底部側壁
309...外伸結構
311...傳導擴散阻障層
323a...溝槽底部角落
323b...微溝槽
323c...連接柱底部角落
325...雜質粒子
326...連接柱入口區域
327...傳導擴散阻障層
329...溝槽入口區域
331...黏著層
334...導體層
401...連接柱蝕刻終止層
503...第一子層
505...第二子層
507...第三子層
511...凹部
513...殘留物
601...犧牲層
701...傳導擴散阻障層
704...薄點
705...黏著層
709...種子層
801~825...步驟
本案得以藉由下列圖式及詳細說明,俾得一更深入之了解:
第一圖說明了在進行一阻障開口程序之後所形成之習知雙重鑲嵌特徵(先前技術)。
第二A圖說明了以二維方式與下方導體接觸之接地平面連接柱。
第二B圖說明了電性路徑的不連續性,其係以二維方式與下方導體接觸之接地平面連接柱的問題之一。
第二C圖說明了以三維方式與下方導體101接觸之接地嵌入式連接柱。
第二D圖說明了如何藉由形成嵌入式連接柱來避免不連續之電性路徑的問題。
第二E圖說明了當連接柱未接地時,平面連接柱203a與下方導體101之間的導電通道215減少。
第二F圖說明了將連接柱203b嵌入導體中,藉以增大未接地連接柱和下方導體101之間的導電通道217。
第三A圖說明了以PVD方式在具有未接地連接柱之雙重鑲嵌特徵上方所沉積之沉積傳導擴散阻障層的拓樸特徵(先前技術)。
第三B圖說明了在習知鑲嵌程序中,為擊穿以PVD方式於具有未接地連接柱之雙重鑲嵌特徵上方已沉積之沉積傳導擴散阻障層而進行之激進回蝕產生的潛在問題(先前技術)。
第三C圖說明了在黏著層331的沉積期間可能發生的潛在問題(先前技術)。
第三D圖說明了由受污染之黏著層所產生的的不連續種子層334之潛在問題(先前技術)。
第四圖說明了本案之一示例預備雙重鑲嵌特徵,其具有保留之連接柱蝕刻終止層(via ESL)。
第五A圖說明了本案之一示例犧牲層,其包括三層子層,且其係沉積於一鑲嵌特徵上,其中該鑲嵌特徵具有位於預備連接柱底部的保留之連接柱蝕刻終止層(via ESL)。
第五B圖說明了在本案中,藉由回蝕程序而暴露連接柱底部之下層導體之後的情形。
第五C圖說明了在本案中如何透過一示例剝離機制(lifting-off mechanism)來清除殘留物移除程序中之回蝕程序的殘留物。
第五D圖說明了在本案中形成於一接地連接柱底部的凹部511,以及一最終溝槽與一最終連接柱。
第六A圖說明了本案中沉積在一雙重鑲嵌特徵上之犧牲層601,其中該雙重鑲嵌特徵係因形成溝槽與連接柱之ILD層的損害而產生臨界維度(CD)損失。
第六B圖說明了在本案中如何藉由進行一或多次附加之回蝕程序來調整犧牲層的正形性,藉以使犧牲層601可恢復CD損失。
第七A圖係根據本案而說明沉積在最終雙重鑲嵌特徵上以及連接柱底部處之導體內凹部表面上之一傳導擴散阻障701,其中該最終雙重鑲嵌特徵係襯以犧牲層之保留子層503。
第七B圖說明了在本案中於連接柱底部進行之襯層回蝕程序所產生的薄化傳導擴散阻障701。
第七C圖說明了本案中沉積於薄化傳導阻障701上之黏著層705實例。
第七D圖說明了本案之一示例種子層709,其係以PVD方法而沉積於黏著層上,後續進行一種子層回蝕程序以調整其正形性。
第八圖係根據本案之一實施例,說明在回復CD損失之後用於製造鑲嵌互連之鑲嵌程序流程實施例,其中該鑲嵌互連具有一嵌入式連接柱。
801~825...步驟

Claims (36)

  1. 一種用於製造一積體電路元件之方法,該方法包括:a.形成一預備鑲嵌特徵,其具有一預備接觸開口,該預備接觸開口具有形成於沉積在一基板上之一介電層中之側壁,該基板具有形成於其中之一導體,該導體具有一選擇厚度且至少部分位於該預備接觸開口下方;b.在該預備鑲嵌特徵上沉積一犧牲層,使得該犧牲層覆蓋該預備接觸開口的該等側壁;c.以該等側壁上之該犧牲層,在該預備接觸開口的底部之該導體中形成一凹部;d.進行一殘留物移除程序以移除該犧牲層的至少一部分及因形成該凹部所產生的殘餘物,藉以產生一最終鑲嵌特徵,該最終鑲嵌特徵具有形成於該介電層中之一最終接觸開口與該凹部。
  2. 如申請專利範圍第1項所述之方法,其中該預備鑲嵌特徵包含一預備雙重鑲嵌開口,其具有該預備接觸開口與一預備溝槽。
  3. 如申請專利範圍第1項所述之方法,其中該最終鑲嵌特徵提供一最終雙重鑲嵌開口,其包含該最終接觸開口與一最終溝槽。
  4. 如申請專利範圍第1項所述之方法,其中該凹部之一深度係介於該導體之一原子單層至該選擇厚度之間。
  5. 如申請專利範圍第1項所述之方法,其中該凹部之一深度係介於該選擇厚度之5%至50%之間。
  6. 如申請專利範圍第1項所述之方法,其中所述於該導體中形成一凹部係移除了存在於該最終接觸開口的底部之該導體上方的材料。
  7. 如申請專利範圍第1項所述之方法,其中該預備鑲嵌特徵係藉由自(a)無去除程序之一電漿蝕刻程序及(b)一電漿蝕刻程序與一去除程序所組成之群組中選出的一蝕刻程序所形成。
  8. 如申請專利範圍第7項所述之方法,其中該蝕刻程序係持續直到在該預備接觸開口的底部處暴露出該導體為止。
  9. 如申請專利範圍第7項所述之方法,其中該蝕刻程序係於在該預備接觸開口的底部處暴露出該導體之前終止。
  10. 如申請專利範圍第7項所述之方法,其中各該電漿蝕刻程序使用從包括氦、氬、氙、氪、氖、氫原子、氫分子、氮原子、氮分子、含化合物氣體之氮分子、一氧化碳、二氧化碳、氧原子、氧分子、臭氧、水以及一主要蝕刻劑氣體之群組中所選出的一或多種氣體,其中該主要蝕刻劑氣體之群組包括鹵素氣體、含有化合物氣體但不含硫原子之鹵素以及硫化物氣體。
  11. 如申請專利範圍第1項所述之方法,其中該介電層包括一多重介電層複合物。
  12. 如申請專利範圍第11項所述之方法,其中該多重介電層複合物包括一或多層層間介電層以及一或多層其他介電層。
  13. 如申請專利範圍第12項所述之方法,其中各該一或多層其他介電層包括從由一蓋層、一介電質擴散阻障層、一鈍化層、一化學機械研磨終止層以及一蝕刻終止層所組成之群組中選出的至少一層。
  14. 如申請專利範圍第1項所述之方法,其中該犧牲層於室溫下係一固體材料層。
  15. 如申請專利範圍第1項所述之方法,其中該犧牲層包括從矽、氧、碳、氮、氫、氟、氯、溴、碘、硼、磷、鍺與砷所組成之群組中所選出的一或多種元素。
  16. 如申請專利範圍第1項所述之方法,其中該犧牲層包括具有固定特性之一單一材料層、在其成長方向中具有逐漸改變特性之一材料層、或具有變化特性之多重材料層,該等特性係各選自由晶相結構、微結構、正形性、組成與材料性質所組成之群組。
  17. 如申請專利範圍第1項所述之方法,其中該犧牲層係使用從 由物理氣相沉積法、化學沉積法及旋塗法所組成之群組中選出的一或多種方法沉積而成。
  18. 如申請專利範圍第1項所述之方法,其中該犧牲層包括具有變化特性之多重材料層,該等多重材料層的每一層係稱為該犧牲層之一子層。
  19. 如申請專利範圍第1項所述之方法,其中該犧牲層是使用從電漿增強化學氣相沉積法與原子層沉積法所組成之群組中選出的一化學沉積法而沉積。
  20. 如申請專利範圍第1項所述之方法,更包括:在所述於該導體中形成一凹部之前進行一附加回蝕程序,以調整該犧牲層的正形性。
  21. 如申請專利範圍第1項所述之方法,更包括:在所述沉積一犧牲層之前,以從由濕式潔淨程序、除氣程序、電漿潔淨程序、電漿緻密化程序、與矽烷化程序所組成之群組中所選出的一或多種介電層預處理程序來預處理該介電層。
  22. 如申請專利範圍第1項所述之方法,其中所述於該導體中形成一凹部係至少部分於所述沉積一犧牲層之後進行。
  23. 如申請專利範圍第1項所述之方法,其中所述於該導體中形成一凹部係藉由使用一或多次電漿蝕刻程序而進行,所述電漿蝕刻程序各使用從氦、氬、氙、氪、氖、氫原子、氫分子、氮原子、氮分子、含化合物氣體之氮、一氧化碳、二氧化碳、氧原子、氧分子、臭氧、水以及一主要蝕刻劑氣體所組成之群組中所選出的至少一種氣體,其中該主要蝕刻劑氣體之群組包括鹵素氣體、含有化合物氣體但不含硫原子之鹵素、以及硫化物氣體。
  24. 如申請專利範圍第1項所述之方法,其中所述於該導體中形成一凹部係藉由一電漿中之一濺射蝕刻所進行,該電漿係含選自由氦、氬、氪、氙與氖所組成之群組中選出之一或多種惰性氣體,該濺射蝕刻係恰從存在於該導體上之該等材料被完全移除前之時刻開始進行。
  25. 如申請專利範圍第1項所述之方法,其中該殘留物移除程序係藉由進行一濕式潔淨程序或一電漿潔淨程序、或兩者而實施。
  26. 如申請專利範圍第25項所述之方法,其中該濕式潔淨程序係使用選自包括B2 O3 、Br2 、CH3 COOH、Ce(SO4 )2 、Ce(SO3 )3 、CrO3 、CsOH、Cu(NO3 )2 、FeSO4 、FeCl3 、Fe(NO3 )3 、H2 O、H2 O2 、H2 N4 、H2 SO4 、H3 PO4 、HNO3 、HF、H2 S、HCl、HClO4、HI、HBr、I2 、KI、KOH、KH2 PO4 、KMnO4 、KNO3 、K2 Fe(CN)6 、K2 Cr2 O7 、K3 Fe(CN)6 、K4 Fe(CN)6 、NaOH、NaOCl、Na2 HPO4 、Na2 O、Na2 O2 、NaNO2 、NH3 、NH4 F、NH4 OH、NH2 (CH2 )NH2 、N2 H8 C2 、NHF、N2 H4 、(NH4 )2 S2 O4 、O3 、乙烯醇(vinylacetate)、乙二醇單甲基醚酯(dipropylene glycol monom ethyle theracetate)、乙烯-二氨(ethylene-diamine)、二溴乙烯(ethylenedibromide)、乙二酸(oxalic acid dihydrate)、無水草酸(anhydrous oxalic acid)、檸檬酸(citric acid)、三氯甲苯(benzotriazole)、丙酮(propanol)、兒茶酚(pyrocatechol)、甲基醇(polypropyleneglycol)、對苯醌(parabenzoquinon)、酒石酸(tartaric acid)、乙醇(ethanol)、甲醇(methanol)、與異丙醇(isopropanol)之群組之化學物質。
  27. 如申請專利範圍第25項所述之方法,其中該電漿潔淨程序係藉由一或多次電漿蝕刻程序而進行,所述電漿蝕刻程序係各使用從包括氦、氬、氙、氪、氖、氫原子、氫分子、氮原子、氮分子、含化合物氣體之氮、一氧化碳、二氧化碳、氧原子、氧分子、臭氧、水以及一主要蝕刻劑氣體之群組中所選出的一或多種氣體,其中該主要蝕刻劑氣體之群組包括鹵素氣體、含有化合物氣體但不含硫原子之鹵素、以及硫化物氣體。
  28. 如申請專利範圍第1項所述之方法,更包括:在餘留於該預備鑲嵌特徵的表面上之一蝕刻後殘餘物上方沉積該犧牲層。
  29. 如申請專利範圍第1項所述之方法,其中形成於該基板中之 該導體包括一或多種導體材料,其選自由純金屬材料、金屬合金、金屬矽化物、金屬氧化物、金屬氮化物、金屬碳化物、金屬硼化物、金屬碳氮化合物、以及摻雜矽所組成之一群組。
  30. 如申請專利範圍第1項所述之方法,更包括:a.於該最終鑲嵌特徵的表面上方沉積一傳導襯層;b.於該最終鑲嵌特徵中填充一上層導體;以及c.平面化該上層導體。
  31. 如申請專利範圍第30項所述之方法,其中該上層導體係包括一或多種導體材料,其選自由純金屬材料、金屬合金、金屬矽化物、金屬氧化物、金屬氮化物、金屬碳化物、金屬硼化物、金屬碳氮化合物、以及摻雜矽所組成之一群組。
  32. 如申請專利範圍第30項所述之方法,其中該傳導襯層包含一傳導擴散阻障層或一黏著層、或兩者。
  33. 如申請專利範圍第32項所述之方法,其中該傳導擴散阻障層係藉由一電漿增強化學沉積方法而沉積。
  34. 如申請專利範圍第30項所述之方法,更包括:在所述於該最終鑲嵌特徵中填充該上層導體之前進行一或多次襯層回蝕程序,以調整該等傳導襯層的正形性至少一次。
  35. 如申請專利範圍第1項所述之方法,其中該預備鑲嵌特徵係該預備接觸開口。
  36. 如申請專利範圍第1項所述之方法,其中該最終鑲嵌特徵係該最終接觸開口。
TW98109437A 2008-12-18 2009-03-23 用於製造積體電路元件以增加完善性、性能和可靠性的高產出和高效能方法 TWI437664B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/339,033 US8207060B2 (en) 2007-12-18 2008-12-18 High yield and high throughput method for the manufacture of integrated circuit devices of improved integrity, performance and reliability

Publications (2)

Publication Number Publication Date
TW201025503A TW201025503A (en) 2010-07-01
TWI437664B true TWI437664B (zh) 2014-05-11

Family

ID=44860591

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98109437A TWI437664B (zh) 2008-12-18 2009-03-23 用於製造積體電路元件以增加完善性、性能和可靠性的高產出和高效能方法

Country Status (1)

Country Link
TW (1) TWI437664B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI556304B (zh) * 2015-04-02 2016-11-01 旺宏電子股份有限公司 半導體元件及其製造方法
US9881809B2 (en) 2015-04-08 2018-01-30 Macronix International Co., Ltd. Semiconductor device and method of fabricating the same
US9721887B2 (en) * 2015-08-19 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd Method of forming metal interconnection

Also Published As

Publication number Publication date
TW201025503A (en) 2010-07-01

Similar Documents

Publication Publication Date Title
US8703605B2 (en) High yield and high throughput method for the manufacture of integrated circuit devices of improved integrity, performance and reliability
US8207060B2 (en) High yield and high throughput method for the manufacture of integrated circuit devices of improved integrity, performance and reliability
TWI682497B (zh) 半導體結構及半導體製程方法
KR100599434B1 (ko) 반도체 소자의 금속배선 형성방법
JP2002507059A (ja) 銅のエッチバックプロセス
TWI257645B (en) Barrier metal re-distribution process for resistivity reduction
TW202002219A (zh) 用來產生高的深寬比的完全自對準的通孔的選擇性移除過程
TWI694501B (zh) 防止銅擴散的介電/金屬阻障集成
US7709376B2 (en) Method for fabricating semiconductor device and semiconductor device
JP2001358218A (ja) 有機膜のエッチング方法及び素子の製造方法
TWI437664B (zh) 用於製造積體電路元件以增加完善性、性能和可靠性的高產出和高效能方法
US10950500B2 (en) Methods and apparatus for filling a feature disposed in a substrate
TWI251898B (en) Damascene process for fabricating interconnect layers in an integrated circuit
KR100466332B1 (ko) 반도체 소자의 제조 방법
US7732304B2 (en) Method of manufacturing semiconductor device
US6812140B2 (en) Method for contact profile improvement
JP2002217288A (ja) 半導体装置およびその製造方法
TWI594370B (zh) 作爲先進互連之介電覆蓋障壁的含金屬膜
JP2004179605A (ja) アルミニウム金属配線形成方法
JP2001007049A (ja) 半導体集積回路装置の製造方法およびその製造装置
US7297630B2 (en) Methods of fabricating via hole and trench
KR100370143B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
JPH11233517A (ja) 半導体装置の銅配線
KR100571404B1 (ko) 반도체 소자의 금속 플러그 제조 방법
JPH11219953A (ja) 銅配線の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees