TWI432858B - 用在一液晶顯示裝置之基板及液晶顯示裝置 - Google Patents

Description

用在一液晶顯示裝置之基板及液晶顯示裝置

本發明係關於一種用於一液晶顯示裝置之基板及一種用作例如一電子設備之顯示單元的液晶顯示裝置。

近年來，液晶顯示裝置已開始用於電視接收器、個人電腦之監視裝置等等。在此等目的中，要求液晶顯示裝置具有允許顯示幕即使在自所有方向檢視時仍可產生高品質影像的優良視角特徵。已知MVA(多域垂直排列)型液晶顯示裝置為能夠提供優良視角特徵之裝置。在MVA類型液晶顯示裝置中，當未施加電壓時液晶分子排列成垂直於基板。當施加電壓至液晶時，由形成於對立基板上之突出物(projection)或形成於一透明電極(ITO電極)中之狹縫來確定液晶分子之排列。

大體而言，在諸如MVA型裝置之垂直排列型液晶顯示裝置(其中液晶分子排列成垂直於基板)中，當自垂直於顯示幕之方向(即前方)檢視顯示幕時所獲得之透射率對施加電壓特徵(T-V特徵)不同於當自傾斜方向檢視顯示幕時所獲得之T-V特徵。由於此現象，即使自垂直於顯示幕之方向檢視顯示幕時所獲得之T-V特徵經最優化，歸因於當自傾斜方向檢視顯示幕時失真之T-V特徵，影像之顏色仍看似發白。已知一種用於解決此問題之像素結構，其中將每一像素分為兩個子像素A及B。將子像素A之像素電極α電連接至用於像素驅動之薄膜電晶體(TFT)之源電極，且使子像素B之像素電極β與TFT之源電極絕緣並使其處於浮動狀態。

在此像素結構中，子像素B之像素電極β、TFT之源電極及插入該等兩個電極之間之絕緣膜形成控制電容Cc。由於經由控制電容Cc之電容性耦接，施加至子像素B之像素電極β之電壓低於施加至子像素A之像素電極α之電壓。結果，在每一像素之兩個區域中形成具有不同T-V特徵之區域以便降低自傾斜方向檢視顯示幕時所獲得之T-V特徵之失真程度，藉此可抑制自傾斜方向檢視影像時影像看似發白之現象且可改良視角特徵。

在JP-A-2-12、美國專利第4,840,460號及日本專利第3,076,938號中揭示上述技術。

附帶言之，形成於像素電極α與β之毗連端部分之間且用以分離子像素A與B之狹縫在寬度上通常小至幾微米。因此，若在形成像素電極α及β時發生圖案化失敗，則像素電極形成材料可殘留於狹縫中以使像素電極α及β短路。此為降低液晶顯示裝置之產出率之因素。此外，若像素電極α及β短路，則施加相同電壓至子像素A及B，且因此失去使傾斜方向T-V特徵之失真程度降低之作用，從而引起難以獲得良好顯示特徵之問題。

因此，本發明之一目標為提供一種用於一液晶顯示裝置之基板及一種可提供高透射率、高亮度及良好顯示特徵以及高產出率之液晶顯示裝置。

一種用於一液晶顯示裝置之基板達成上述目標，該基板包含一閘極匯流排線，其形成於一絕緣基板上；一汲極匯流排線，其經形成以便與該閘極匯流排線交叉，且一絕緣膜插入其間；一儲存電容器匯流排線，其形成為大致與該閘極匯流排線平行；一電晶體，其具有一電連接至該閘極匯流排線之閘電極、一電連接至該汲極匯流排線之汲電極及一源電極；一第一像素電極，其電連接至該電晶體之該源電極；一第二像素電極，其經形成以便經由一絕緣膜而與該電晶體之該源電極之部分相對且與該第一像素電極分離；及一狹縫，其形成於該第一像素電極與該第二像素電極之毗連端部分之間且具有一大於該儲存電容器匯流排線上一區域中之最小寬度的狹縫寬度。

本發明可實現一種可提供高透射率、高亮度及良好顯示特徵以及高產出率之液晶顯示裝置。

下文中將參看圖1至4描述根據本發明之一實施例之用於液晶顯示裝置的基板及液晶顯示裝置。

圖1示意性展示根據該實施例之液晶顯示裝置之組態。圖2為展示根據該實施例之液晶顯示裝置之單像素組態的等效電路圖。如圖1及2中所示，該液晶顯示裝置具有一TFT基板20，其具有閘極匯流排線1及汲極匯流排線(資料匯流排線) 2，閘極匯流排線1與汲極匯流排線2彼此交叉且一絕緣膜插入其間；為個別像素而形成之TFT 4；及第一及第二像素電極6及7。該液晶顯示裝置亦裝備有一以預定單元間隙與TFT基板20相對之對立基板40。例如，將具有負介電各向異性之液晶密封於TFT基板20與對立基板40之間。在對立基板40之液晶側表面上形成彩色濾光片(CF)及一共同電極43。

將一倂入驅動器IC用於驅動複數個閘極匯流排線1之閘極匯流排線驅動電路80及一倂入驅動器IC用於驅動複數個汲極匯流排線2之汲極匯流排線驅動電路82連接至TFT基板20。驅動電路80及82基於自一控制電路84輸出之控制訊號來將掃描訊號及等級訊號輸出至預定之閘極匯流排線1及複數個汲極匯流排線2。將一起偏振片87安置於TFT基板20與其液晶側表面相對之表面上且將一起偏振片86安置於對立基板40之與其液晶側表面相對之表面上，起偏振片86及87處於交叉尼科爾(crossed-Nicols)配置中。將一背光單元88安置於起偏振片87之與TFT基板20相對之表面上。

如圖2中所示，TFT 4之閘電極G電連接至閘極匯流排線1且其汲電極D連接至汲極匯流排線2。TFT 4之源電極S電連接至第一像素電極6、儲存電容器電極8及連接電極10。第一像素電極6、提供於對立基板40側上且與第一像素電極6相對之共同電極43，及液晶之插入第一像素電極6與共同電極43之間之該部分形成一第一液晶電容Clc1。儲存電容器電極8、與儲存電容器電極8相對之儲存電容器匯流排線3，及一絕緣膜之插入儲存電容器電極8與儲存電容器匯流排線3之間的該部分形成一儲存電容器Cs。連接電極10、與連接電極10相對之第二像素電極7，及一絕緣膜之插入連接電極10與第二像素電極7之間之該部分形成一控制電容Cc。第二像素電極7、提供於對立基板40側上且與第二像素電極7相對之共同電極43，及液晶之插入第二像素電極7與共同電極43之間之該部分形成一第二液晶電容Clc2。在該實施例中，施加相同電位至儲存電容器匯流排線3及共同電極43。

如以上所述，根據該實施例之每一像素之電路組態為如此以使得第二液晶電容Clc2及控制電容Cc彼此串聯連接且第一液晶電容Clc1及儲存電容器Cs之每一者均並聯連接至上述串聯連接。當TFT 4已接通時，將提供至汲極匯流排線2之像素訊號施加至第一像素電極6、儲存電容器電極8及連接電極10。另一方面，將共同電位施加至儲存電容器匯流排線3及共同電極43。結果，將一比施加至第一像素電極6之等級訊號之電位低預定值的電位施加至第二像素電極7。

圖3為展示作為根據該實施例之用於液晶顯示裝置之基板的TFT基板20之單像素組態之平面圖。圖4為展示TFT基板20之組態的沿圖3中a-a'線獲取之截面圖。如圖3及4所示，TFT基板20具有形成於玻璃基板(絕緣基板)21上之閘極匯流排線1及經形成以便與閘極匯流排線1交叉之汲極匯流排線2，諸如SiN膜之絕緣膜22插入其間。作為開關元件之TFT 4被安置成接近閘極匯流排線1與汲極匯流排線2之交叉點。閘極匯流排線1之部分用作TFT 4之閘電極G。TFT 4之一可操作半導體層經由絕緣膜(閘極絕緣膜) 22形成於閘極匯流排線1上，且汲電極D及源電極S形成於該可操作半導體層上以便於以預定間隙彼此相對。諸如SiN膜之最終保護膜23在整個基板表面上形成於汲電極D及源電極S上。

儲存電容器匯流排線3經形成以便橫穿由閘極匯流排線1及汲極匯流排線2所界定之像素區域且與閘極匯流排線1平行延伸。為每一像素提供之儲存電容器電極8形成於儲存電容器匯流排線3上，且絕緣膜22插入其間。儲存電容器電極8經由連接電極10電連接至TFT 4之源電極S。經由絕緣膜22而彼此相對之儲存電容器匯流排線3與儲存電容器電極8及絕緣膜22形成儲存電容器Cs。

將閘極匯流排線1及汲極匯流排線2所界定之像素區域分為第一子像素A及第二子像素B。如圖3中所示，例如具有梯形形狀之第一子像素A安置於接近該像素區域之左手端線之中心(如圖3中所見，在垂直方向中)處。且第二子像素B佔據該像素區域之除第一子像素A以外之該等部分，即，頂端部分、底端部分及一位於接近該像素區域之右手端線之中心(如圖3中所見，在垂直方向中)處之部分。舉例而言，在該像素區域中，第一子像素A及第二子像素B之每一者均經形成以便關於儲存電容器匯流排線3而大致線對稱。第一像素電極6形成於第一子像素A中且第二像素電極7形成於第二子像素B中。第一像素電極6及第二像素電極7之每一者均為諸如ITO膜之透明導電膜。

在第一像素電極6與第二像素電極7之毗連端部分之間形成一狹縫13作為一省略ITO膜之部分。由於第一像素電極6及第二像素電極7如以上描述而成形，所以使狹縫13成形以便自像素之右側大致垂直於儲存電容器匯流排線3而延伸且隨後向上及向下傾斜地朝像素之左側延伸。

形成於第一像素電極6與第二像素電極7之毗連端部分之間之狹縫13的寬度取決於位置而變化。狹縫13之傾斜部分不僅用作用於將第一像素電極6與第二像素電極7彼此分離之分離狹縫，而且用作用於控制液晶排列方向之排列控制結構。若狹縫13之寬度過大，則第一像素電極6及第二像素電極7之電極面積減小，其結果為透射率降低且因此亮度降低。鑒於此等情形，將狹縫13之該等向上及向下朝像素左側延伸之部分的寬度c設定為約10 μm。

另一方面，如虛橢圓(imaginary ellipse) 12所指示，狹縫13之該等自像素之右側大致垂直於儲存電容器匯流排線3而延伸的部分並不有助於液晶之排列控制且僅為了將第一像素電極6與第二像素電極7彼此分離而存在。因此，考慮到用於液晶顯示裝置之當前光微影技術之圖案化邊緣，可將狹縫13之此等部分之寬度設定為最小寬度b；在該實施例中，將最小寬度b設定為7 μm。此可降低第一像素電極6及第二像素電極7在其形成時彼此連接的機率。

如虛橢圓11所指示，遮蔽儲存電容器匯流排線3上之部分使其不被來自背光單元88之光照射，且因此其並不有助於透射率。因此，為以可靠方式進一步降低第一像素電極6與第二像素電極7在其形成時彼此連接的機率，將狹縫13之在儲存電容器匯流排線3上之部分的寬度a設定為大於最小寬度b。在該實施例中，將儲存電容器匯流排線3上之部分之寬度a設定為約10 μm，其與寬度c相同。然而，僅要求寬度a大於最小寬度b且可大於或小於寬度c。用此等量測，可降低第一像素電極6及第二像素電極7在其形成期間之短路之發生率而不會降低液晶顯示裝置之透射率。

附帶言之，第一像素電極6經由一穿過最終保護膜23而形成之接觸孔9連接至儲存電容器電極8。儲存電容器電極8經由連接電極10電連接至TFT 4之源電極S。由此，將第一像素電極6直接連接至TFT 4之源電極S，且當TFT 4在導通狀態時將汲極匯流排線2上之等級訊號提供至第一像素電極6。當垂直於基板表面而檢視時，第二像素電極7之一部分與連接電極10及儲存電容器電極8之部分相重疊，且最終保護膜23插入其間。連接電極10及儲存電容器電極8之該等與第二像素電極7之部分相重疊的部分用作一控制電容電極，且該控制電容電極、第二像素電極7，及最終保護膜23之插入其間之該部分形成控制電容(第二儲存電容器) Cc。以此方式，第二像素電極7經由控制電容Cc(電容性耦接)間接連接至TFT 4之源電極S。

對立電極40具有一形成於玻璃基板上之CF樹脂層(未圖示)及形成於該CF樹脂層上之共同電極43。在經由液晶而彼此相對的第一子像素A之第一像素電極6與共同電極43之間形成液晶電容Clc1。在第二子像素B之第二像素電極7與共同電極43之間形成液晶電容Clc2。在TFT基板20與液晶之間之邊界處形成一垂直排列膜(未圖示)且在對立基板40與液晶之間之邊界處形成另一垂直排列膜(未圖示)，藉此在未施加電壓時將液晶分子排列成大致垂直於基板表面。

當TFT 4導通且提供一等級訊號時，將該等級訊號之電位施加至第一像素電極6，且經由最終保護膜23將一低於該等級訊號之電位之預定電位自連接電極10施加至第二像素電極7。結果，在每一像素中形成兩個具有不同T-V特徵之區域以便降低傾斜方向T-V特徵之失真程度，藉此可抑制自傾斜方向檢視影像時影像之顏色看似發白之現象且從而可改良視角特徵。

在該實施例中，狹縫13之寬度最小為7 μm且狹縫13之該等並不有助於顯示特徵之部分的寬度大於7 μm。此防止像素電極材料在對第一像素電極6及第二像素電極7之圖案化期間殘留於狹縫13中且使像素電極6及7短路的現象。因此可增加液晶顯示裝置之產出率。因為可可靠防止第一像素電極6及第二像素電極7之短路，所以可獲得良好顯示特徵，其中降低了傾斜方向T-V特徵之失真程度。

如圖3中所示，儲存電容器引腳線5經形成以便自儲存電容器匯流排線3引出且大致沿狹縫13之中心線延伸。當施加電壓至液晶時，儲存電容器引腳線5使產生於狹縫13附近之電場平整，其防止液晶之排列向量之奇點(singular point)產生於狹縫13中。

此外，如圖3中所示，當垂直於基板表面而檢視時，儲存電容器引腳線5與第一像素電極6重疊。此使得可能在增加用於形成儲存電容器Cs之電極之面積的同時增加子像素A之孔徑比。

本發明並不限於以上實施例且不同修改係可能的。

舉例而言，儘管該實施係針對VA模式(MVA型)液晶顯示裝置，但本發明並不限於此情況且亦可應用於諸如TN模式裝置之其它類型液晶顯示裝置。

儘管該實施例係針對透射型液晶顯示裝置，但本發明並不限於此情況且亦可應用於反射型及透射反射型液晶顯示裝置。

儘管該實施例係針對其中CF形成於域TFT基板相對之對立基板上的液晶顯示裝置，但本發明並不限於此情況且亦可應用於具有被稱為TFT上CF(CF-on-TFT)結構之結構的液晶顯示裝置，其中CF形成於TFT基板上。

1．．．閘極匯流排線

2．．．汲極匯流排線

3．．．儲存電容器匯流排線

4．．．TFT

5．．．儲存電容器引腳線

6．．．第一像素電極

7．．．第二像素電極

8．．．儲存電容器電極

9．．．接觸孔

10．．．連接電極

11、12．．．虛橢圓

13．．．狹縫

20．．．TFT基板

21．．．玻璃基板/絕緣基板

22．．．絕緣膜

23．．．最終保護膜

40．．．對立基板

43．．．共同電極

80．．．閘極匯流排驅動電路/驅動電路

82．．．汲極匯流排驅動電路/驅動電路

84．．．控制電路

86、87．．．起偏振片

88．．．背光單元

A、B．．．子像素

a、c．．．寬度

b．．．最小寬度

Clc1．．．第一液晶電容

Clc2．．．第二液晶電容

Cc．．．控制電容

Cs．．．儲存電容器

D．．．汲電極

G．．．閘電極

S．．．源電極

圖1示意性展示根據本發明之一實施例之液晶顯示裝置之組態；

圖2為展示根據本發明之該實施例之液晶顯示裝置的一單像素組態之等效電路圖；

圖3為展示根據本發明之該實施例之用於液晶顯示裝置的基板之單像素組態之平面圖；及

圖4為展示根據本發明之該實施例之用於液晶顯示裝置的基板之單像素組態之截面圖。

20．．．TFT基板

40．．．對立基板

80．．．閘極匯流排驅動電路/驅動電路

82．．．汲極匯流排驅動電路/驅動電路

84．．．控制電路

86、87．．．起偏振片

88．．．背光單元

Claims (14)

1. 一種顯示裝置之基板，其包含：一第一子像素；一第二子像素；至少一電晶體；一儲存電容器匯流排線；一連接線，其經配置以經由一接觸孔將該第二子像素連接至該至少一電晶體；其中該連接線包括一較窄部分及一較寬部分；該較寬部分之至少一部分配置於該第一子像素之下且配置於該儲存電容器匯流排線之上。
2. 如請求項1之顯示裝置之基板，其中該較寬部分垂直於或實質上垂直於該較窄部分而延伸。
3. 如請求項1之顯示裝置之基板，其中該接觸孔與該較寬部分接觸。
4. 如請求項1之顯示裝置之基板，其中該較窄部分之至少一部分配置於該第一子像素之下。
5. 如請求項1之顯示裝置之基板，其中該連接線並不直接電連接至該第一子像素。
6. 如請求項1之顯示裝置之基板，其中該接觸孔位於該儲存電容器匯流排線之一區域內。
7. 如請求項1之顯示裝置之基板，其中該至少一電晶體為一薄膜電晶體。
8. 如請求項1之顯示裝置之基板，其進一步包含一閘極匯 流排線，該閘極匯流排線經配置以沿著該至少一電晶體所位處之一區延伸。
9. 如請求項8之顯示裝置之基板，其中該閘極匯流排線平行於或實質上平行於該儲存電容器匯流排線。
10. 如請求項1之顯示裝置之基板，其中該儲存電容器匯流排線之至少一部分配置於該第一子像素之下。
11. 如請求項1之顯示裝置之基板，其中該基板為一絕緣基板。
12. 一種顯示裝置，其包含如請求項1之顯示裝置之基板。
13. 如請求項12之顯示裝置，其中該顯示裝置為一液晶顯示裝置。
14. 一種液晶顯示裝置，其包含：彼此相對之一對基板；及一液晶層，其密封於該對基板之間；其中如請求項1之基板界定該對基板中之一者。