TWI431743B - 光學晶片之封裝構造及其製造方法 - Google Patents

光學晶片之封裝構造及其製造方法 Download PDF

Info

Publication number
TWI431743B
TWI431743B TW97142249A TW97142249A TWI431743B TW I431743 B TWI431743 B TW I431743B TW 97142249 A TW97142249 A TW 97142249A TW 97142249 A TW97142249 A TW 97142249A TW I431743 B TWI431743 B TW I431743B
Authority
TW
Taiwan
Prior art keywords
optical
wafer
wafers
package structure
optical wafer
Prior art date
Application number
TW97142249A
Other languages
English (en)
Other versions
TW201017842A (en
Inventor
Jen Chieh Kao
Kuo Chung Yee
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW97142249A priority Critical patent/TWI431743B/zh
Publication of TW201017842A publication Critical patent/TW201017842A/zh
Application granted granted Critical
Publication of TWI431743B publication Critical patent/TWI431743B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Led Device Packages (AREA)

Description

光學晶片之封裝構造及其製造方法
本發明係關於一種光學晶片之封裝構造及其製造方法,特別是關於一種具有導電通孔之光學晶片之封裝構造及其製造方法。
隨著生活品質提高及環保意識抬頭,綠色資源的開發及使用越來越廣泛,其中的一項重點項目即為各種發光二極體(light emitting diode,LED)於照明上之應用,由於發光二極體具有省電及長壽命等優勢,因此與發光二極體相關之技術不斷被研發及改良,以提升光取出效率(light extraction efficiency)、改善散熱效率及延長使用壽命等。上述改良除了與發光二極體晶片本身的半導體材料有關之外,亦與發光二極體晶片的封裝方式存在極大的相關性。
請參照第1、2及3圖所示,其揭示3種習用發光二極體晶片的封裝構造。
如第1圖所示,一種習用發光二極體晶片的封裝構造包含一基板11、一電路層12、一黏著層13、一光學晶片14、至少二導線15及一透光封裝材料16。該基板11之正面形成該電路層12,該光學晶片14利用該黏著層13固定於該基板11上。該光學晶片14之光學表面(亦即發光表面)朝上並具有焊墊(未 標示),其利用該導線15電性連接至該電路層12。最後,利用該透光封裝材料16包覆保護該光學晶片14及導線15等部位,即可完成封裝製程。
如第2圖所示,另一種習用發光二極體晶片的封裝構造包含一第一引腳21、一第二引腳22、一黏著層23、一光學晶片24、至少二導線25、一透光封裝材料26及一螢光填充材料27。該第一引腳21之頂面凹陷形成一杯狀凹部211,使該光學晶片24利用該黏著層23固定於該杯狀凹部211內。該杯狀凹部211之其餘空間則利用該螢光填充材料27加以填滿。該光學晶片24之光學表面(亦即發光表面)朝上並具有焊墊(未標示),其利用該導線25電性連接至該第一引腳21及第二引腳22。最後,利用該透光封裝材料26包覆保護該光學晶片24、導線25及螢光填充材料27等部位,即可完成封裝製程。
如第3圖所示,再一種習用發光二極體晶片的封裝構造包含一基板31、二導電端32、二凸塊33、一光學晶片34、二電極35及一透光封裝材料36。該基板31之二側端形成該等導電端32,該光學晶片34之光學表面(亦即發光表面)朝下並具有焊墊(未標示),其形成該電極35,並利用該凸塊33電性連接至該等導電端32。最後,利用該透光封裝材料36包覆保護該光學晶片34及凸塊33等部位,即可完成封裝製程。
然而,第1至3圖之發光二極體晶片的封裝構造在實際使 用上仍具有下述問題,例如:第1及2圖之光學晶片14、24是利用該導線15、25導入電源,但該導線15、25的一部分位於該光學晶片14、24的二側上方,會阻擋光線向外發射及影響光取出效率。再者,第1及2圖之光學晶片14、24係利用該黏著層13、23分別固定在該基板11或第一引腳21上,但是該黏著層13、23之導熱效果較差,會影響該光學晶片14、24將產生的熱能傳遞至該基板11或第一引腳21的散熱效率。當該光學晶片14、24產生的熱能無法有效驅散時,將會影響該光學晶片14、24之光學表面的半導體材料之發光效率。因此,考量散熱因素,第1及2圖之封裝構造通常僅適用在封裝功率在1瓦特(w)以下之發光二極體晶片。另一方面,雖然第3圖之覆晶式的光學晶片34沒有設置導線,且該光學晶片34產生的熱能可通過該電極35及凸塊33傳遞至該等導電端32及基板31,而具有相對較高之散熱效率。但是,由於該光學晶片34之光學表面朝下,故該光學晶片34之光學表面產生的光線必需先投射至該電極35或基板31上,接著才能反射數次向外射出;或者,光線必需向上穿透該光學晶片34,接著才能反射數次向外射出,因此第3圖之覆晶式封裝構造仍會造成該光學晶片34之光取出效率相對低落。
故,有必要提供一種光學晶片之封裝構造及其製造方法,以解決習知技術所存在的問題。
本發明之主要目的在於提供一種光學晶片之封裝構造及其製造方法,其係利用導電通孔電性連接光學表面及背面,以便使電源線路佈局位於背面而避免影響光學表面朝上發光,進而提升光取出效率。
本發明之次要目的在於提供一種光學晶片之封裝構造及其製造方法,其係利用導電通孔電性連接光學表面及背面,以便使背面朝下並經由導電金屬球將熱能迅速導出,進而提升散熱效率,並延長使用壽命。
本發明之另一目的在於提供一種光學晶片之封裝構造及其製造方法,其係利用導電通孔電性連接光學表面及背面,並搭配使用透明蓋板,使得整體封裝構造的尺寸能縮小到晶圓級的晶片尺寸封裝(wafer level chip scale package,WLCSP),進而有利於封裝構造之微型化(miniaturization)。
為達上述之目的,本發明提供一種光學晶片之封裝構造,其包含一光學晶片及至少二導電金屬球。該光學晶片具有一光學表面、一背面及至少二導電通孔,該光學表面朝上,而該背面朝下。該等導電通孔貫穿該光學晶片,該等導電通孔之一第一端電性連接該光學表面,及其一第二端連接至該背面。該等導電金屬球電性連接至該等導電通孔的第二端。
在本發明之一實施例中,該背面更包含一重佈線層 (re-distribution layer,RDL),該重佈線層電性連接該等導電通孔的該第二端及該等導電金屬球。
在本發明之一實施例中,該光學晶片利用該等導電金屬球結合於一基板上。該基板上具有一透光封裝材料,以包覆該光學晶片及導電金屬球。
在本發明之一實施例中,該光學晶片之該光學表面上另設有一螢光填充材料層。該螢光填充材料層上另設有一透明蓋板。該透明蓋板選自玻璃蓋板。
在本發明之一實施例中,該光學晶片之該光學表面上另設有一具有一凹陷部之透明蓋板,且該凹陷部內填入一螢光填充材料。該透明蓋板選自玻璃蓋板。
在本發明之一實施例中,該等導電金屬球選自錫凸塊(solder-containing bump)、金凸塊(gold-containing bump)或錫球(solder ball)。該光學晶片係發光二極體晶片。
另一方面,本發明提供一種光學晶片之封裝構造之製造方法,其包含步驟:提供一光學晶圓,包含數個光學晶片,其中該等光學晶片具有一光學表面及一背面;在該光學晶圓之該等光學晶片上分別形成至少二導電通孔,其中該等導電通孔貫穿該等光學晶片,該等導電通孔包含一電性連接該光學表面之第一端,及一連接至該背面之第二端;在該光學晶圓之各該等光學晶片的該背面分別形成至少二導電金屬球,該等導電金屬球 分別電性連接至該等導電通孔的第二端;及切割該光學晶圓,以分離該等光學晶片。
在本發明之一實施例中,在形成該等導電金屬球之前,另在該光學晶圓之該等光學晶片的該背面形成一重佈線層(re-distribution layer,RDL),且該重佈線層係電性連接該等導電通孔的該第二端及該等導電金屬球。
在本發明之一實施例中,在分離該等光學晶片之後,利用該等導電金屬球將該等光學晶片固設於複數個對應基板上。該等基板具有一透光封裝材料,以包覆該等光學晶片及導電金屬球。
在本發明之一實施例中,在形成該等導電金屬球之前,另在該等光學晶片之該光學表面上依序設置一螢光填充材料層及一透明蓋板。該透明蓋板選自玻璃蓋板。
在本發明之一實施例中,在形成該等導電金屬球之前,另在該等光學晶片之該光學表面上設置一具有一凹陷部之透明蓋板,其中該凹陷部內填入一螢光填充材料。該透明蓋板選自玻璃蓋板。
在本發明之一實施例中,該等導電金屬球選自錫凸塊、金凸塊或錫球。該等光學晶片係發光二極體晶片。
為了讓本發明之上述反其他目的、特徵、優點能更明顯易 懂,下文將特舉本發明較佳實施例,並配合所附圖式,作詳細說明如下。
請參照第4A、4B、4C、4D、4E、4F及4G圖所示,本發明第一實施例之光學晶片之封裝構造之製造方法主要包含下列步驟:提供一光學晶圓4,其包含數個光學晶片40,其中該等光學晶片40具有一光學表面41及一背面42;在該光學晶圓4之該等光學晶片40分別形成至少二導電通孔43,其中該等導電通孔43貫穿該等光學晶片40,該等導電通孔43之一第一端電性連接該光學表面41,及其一第二端連接至該背面42;在該光學晶圓4之各該等光學晶片40的背面42分別形成至少二導電金屬球44,該等導電金屬球44分別電性連接至該等導電通孔43的第二端;及切割該光學晶圓4,以分離該等光學晶片40。
請參照第4A圖所示,本發明第一實施例之光學晶片之封裝構造之製造方法第一步驟係:提供一光學晶圓4,其包含數個光學晶片40,其中該等光學晶片40分別具有一光學表面41及一背面42。在本步驟中,該光學晶圓4所包含之光學晶片40較佳係選自發光二極晶片(LED chip)、有機發光二極晶片(OLED chip)或高分子發光二極晶片(PLED chip)等光學晶片。依實際需求,該光學晶圓4之基材可選自矽(Si)、氮化鎵(GaN)或其他半導體基材。該等光學晶片40之光學表面41係指具有 光學半導體材料並可產生光學反應的表面,其可選自單層或多層之光學表面,並可依電致發光(electro-luminescent)或光致發光(photo-luminescent)原理產生至少一種色光。在本發明中,並不限定該光學晶圓4之基材種類或該光學表面41之層數及其產生色光的顏色。再者,該背面42係指該等光學晶片40不具光學半導體材料的另一表面,該背面42通常裸露該光學晶圓4之基材。
請參照第4B及4C圖所示,本發明第一實施例之光學晶片之封裝構造之製造方法第二步驟係:在該光學晶圓4之各該等光學晶片40分別形成至少二導電通孔43,其中該等導電通孔43貫穿該等光學晶片40,該等導電通孔43具有一電性連接該光學表面41之第一端,及一連接至該背面42之第二端。在本步驟中,本發明係選擇以晶圓通孔(wafer through hole,WTH)技術(亦稱為貫穿矽晶通孔技術,through silicon via,TSV)處理該光學晶圓4之各光學晶片40。上述晶圓通孔技術可選擇利用雷射鑽孔、機械鑽孔或者光阻搭配蝕刻等方式先形成貫穿該光學表面41及背面42之通孔,接著再利用電鍍(electroplating)、無電電鍍(electroless plating)或印刷(printing)等方式將銅或其他導電金屬填入該通孔中,藉此形成該等導電通孔43(through via)。該等導電通孔43之第一端電性連接該光學表面41,及其第二端連接至該背面42,並裸露於該背面42。
如第4C圖所示,在本步驟之後及第三步驟之前,本發明較佳選擇在該光學晶圓4之光學晶片40的背面42預先形成一重佈線層420(re-distribution layer,RDL),該重佈線層420包含至少二焊墊,並可選擇形成一絕緣層421。該重佈線層420之焊墊對應結合於該等導電通孔43之第二端,該絕緣層421則覆蓋該焊墊的周緣及該焊墊421以外的其他區域。
請參照第4D圖所示,本發明第一實施例之光學晶片之封裝構造之製造方法第三步驟係:在該光學晶圓4之各該等光學晶片40的背面42分別形成至少二導電金屬球44,該等導電金屬球44分別電性連接至該等導電通孔43的第二端。在本步驟中,該等導電金屬球44可選擇通過該重佈線層420的焊墊而間接電性連接至該等導電通孔43的第二端;或者,若未設置該重佈線層420,該等導電金屬球44則可直接電性連接至該等導電通孔43的第二端。再者,在本步驟中,該等導電金屬球可選自含有錫材料或錫合金之錫凸塊(solder-containing bump)、錫球(solder ball)或含有金材料或金合金之金凸塊(gold-containing bump)。本發明係可利用現有之電鍍或印刷製程搭配回焊(reflow)製程,而直接在該光學晶圓4之各光學晶片40的背面42形成該等導電金屬球44(亦即錫凸塊);或者,利用金線打線(wire bonding)及扯斷的方式,直接在該光學晶圓4之各光學晶片40的背面42形成該等導電金屬球44(亦即含 金凸塊);或者,亦可先預製該等導電金屬球44,再將其焊接至該光學晶圓4之各光學晶片40的背面42(亦即錫球)。當該等導電金屬球44選自錫凸塊時,通常需要預先形成至少一球底金屬層(未繪示)於該重佈線層420的焊墊上或該等導電通孔43的第二端上,以增加結合強度。在本實施例中,亦可能另外存在某些導電金屬球44未與該等導電通孔43的第二端電性連接,此時該些導電金屬球44仍可用以支撐該等光學晶片40或導出該等光學晶片40之熱能。
請參照第4E及4F圖所示,本發明第一實施例之光學晶片之封裝構造之製造方法第四步驟係:切割該光學晶圓4,以分離該等光學晶片40。在本步驟中,本發明係可選擇利用機械切割、雷射切割或水刀切割等方式切割該光學晶圓4,以分離(singulating)該等光學晶片40。在切割之後,各該等光學晶片40皆具有該光學表面41、背面42及至少二導電通孔43,該光學表面41朝上,而該背面42朝下。該等導電通孔43貫穿該等光學晶片40,該等導電通孔43之第一端電性連接該光學表面41,及其第二端連接至該背面42。該等導電金屬球44電性連接至該等導電通孔43的第二端。如此,該等導電金屬球44可將一外部電源經由該等導電通孔43而導引至各光學晶片40的光學表面41,以產生光學反應(例如產生特定色光)。
請參照第4G圖所示,在分離該等光學晶片40之後,本發 明第一實施例可選擇進一步利用該等導電金屬球44將該等光學晶片40分別固設於複數個對應基板45上。該基板45係一封裝用印刷電路板,且較佳選自一杯狀基板,但並不限於此。當該基板45選自杯狀基板時,該基板45填滿一透光封裝材料46,以包覆保護該光學晶片40及導電金屬球44。必要時,該透光封裝材料46可選擇混摻螢光粉,以改變該光學晶片40產生之色光的顏色。如此,即完成本實施例之光學晶片40的封裝製程。當該基板45及導電金屬球44導入一外部電源時,外部電源可經由該等導電通孔43而導引至該光學晶片40的光學表面41,以產生光學反應(例如產生特定色光)。同時,在產生光學反應期間造成的熱能,則可經由該等導電金屬球44(及導電通孔43)導出至該基板45。
請參照第5A、5B、5C、5D、5E、5F及5G圖所示,本發明第二實施例之光學晶片之封裝構造及其製造方法係相似於本發明第一實施例,但該第二實施例之光學晶片之封裝構造之製造方法係包含下列步驟:提供一光學晶圓5,其包含數個光學晶片50,其中該等光學晶片50具有一光學表面51及一背面52;在該光學晶圓5之各該等光學晶片50分別形成至少二導電通孔53,其中該等導電通孔53貫穿該等光學晶片50,該等導電通孔53具有一電性連接該光學表面51之第一端,及一連接至該背面52之第二端;在該等光學晶片50之光學表面 51上依序設置一螢光填充材料層54及一透明蓋板55;在該光學晶圓5之各該等光學晶片50的背面52分別形成至少二導電金屬球56,該等導電金屬球56分別電性連接至該等導電通孔53的第二端;及切割該光學晶圓5,以分離該等光學晶片50。再者,如第5C圖所示,在第二步驟之後及第三步驟之前,本發明較佳選擇在該光學晶圓5之光學晶片50的背面52預先形成一重佈線層520,其同樣包含至少二焊墊,並可選擇形成一絕緣層521。如第5D圖所示,該螢光填充材料層54係由螢光粉及黏著劑混合而成,本發明並不限定其混合比例。該螢光填充材料層54用以改變該等光學晶片50產生之色光的顏色。如第5E圖所示,該透明蓋板55較佳選自玻璃蓋板。
請參照第5G圖所示,在分離該等光學晶片50之後,各光學晶片50之光學表面51上皆具有該螢光填充材料層54及透明蓋板55,該透明蓋板55具有保護作用,因此可取代透光封裝材料。此時,已完成本實施例之光學晶片50的封裝製程。再者,如第5H圖所示,在組裝時,本發明第二實施例可直接利用該等導電金屬球56將該等光學晶片50固設於數個對應電路板57上。當該電路板57及導電金屬球56導入一外部電源時,外部電源可經由該等導電通孔53而導引至該光學晶片50的光學表面51,以產生光學反應(例如產生特定色光)。同時,在產生光學反應期間造成的熱能,則可經由該等導電金屬球 56(及導電通孔53)導出至該電路板57。
請參照第6A、6B、6C、6D、6E、6F及6G圖所示,本發明第三實施例之光學晶片之封裝構造及其製造方法係相似於本發明第一及二實施例,但該第三實施例之光學晶片之封裝構造之製造方法係包含下列步驟:提供一光學晶圓6,其包含數個光學晶片60,其中該等光學晶片60具有一光學表面61及一背面62;在該光學晶圓6之各該等光學晶片60分別形成至少二導電通孔63,其中該等導電通孔63貫穿該等光學晶片60,該等導電通孔63具有一電性連接該光學表面61之第一端,及一連接至該背面62之第二端;在該等光學晶片60之光學表面61上設置一透明蓋板64,其具有一凹陷部641,該凹陷部641內具有一螢光填充材料65;在該光學晶圓6之各該等光學晶片60的背面62分別形成至少二導電金屬球66,該等導電金屬球66分別電性連接至該等導電通孔63的第二端;及切割該光學晶圓6,以分離該等光學晶片60。再者,如第6C圖所示,在第二步驟之後及第三步驟之前,本發明較佳選擇在該光學晶圓6之光學晶片60的背面62預先形成一重佈線層620,其同樣包含至少二焊墊,並可選擇形成一絕緣層621。如第6D圖所示,該透明蓋板64較佳選自玻璃蓋板,且該透明蓋板64較佳係利用一黏著層(未繪示)結合在該光學表面61上。該凹陷部641係可形成各種形成,例如矩形、圓形、弧形 或其他幾何形狀。該螢光填充材料65係由螢光粉及黏著劑混合而成,本發明並不限定其混合比例。該螢光填充材料層65用以改變該等光學晶片60產生之色光的顏色。
請參照第6F圖所示,在分離該等光學晶片60之後,各光學晶片60之光學表面61上皆具有該螢光填充材料65及透明蓋板64,該透明蓋板64具有保護作用,因此可取代透光封裝材料。此時,已完成本實施例之光學晶片60的封裝製程。再者,如第6G圖所示,在組裝時,本發明第三實施例可直接利用該等導電金屬球66將該等光學晶片60固設於數個對應電路板67上。當該電路板67及導電金屬球66導入一外部電源時,外部電源可經由該等導電通孔63而導引至該光學晶片60的光學表面61,以產生光學反應(例如產生特定色光)。同時,在產生光學反應期間造成的熱能,則可經由該等導電金屬球66(及導電通孔63)導出至該電路板67。
如上所述,相較於習用發光二極體晶片的封裝構造常因設置導線或以覆晶方式封裝而影響光取出效率,或者因設置黏著層而影響散熱效率等缺點,第4至6圖之本發明利用該等導電通孔43、53、63電性連接該光學表面41、51、61及背面42、52、62,以便使電源線路佈局位於該背面42、52、62而有效的避免影響該光學表面41、51、61朝上發光,故有利於提升光取出效率。再者,由於該光學晶片40、50、60之背面42、 52、62朝下,因此可方便利用該等導電金屬球44、56、66將熱能迅速導出,故有利於提升散熱效率,並能延長使用壽命。由於本發明具有較高之散熱效率,因此不但適用在封裝功率在1瓦特(w)以下之發光二極體晶片,且亦適用在封裝功率在1瓦特(w)以上之發光二極體晶片。另外,當該光學晶片40、50、60搭配使用該透明蓋板55、64時,該透明蓋板55、64可取代透光封裝材料,因此使得整體封裝構造的尺寸能縮小到晶圓級的晶片尺寸封裝(wafer level chip scale package,WLCSP),進而有利於封裝構造之微型化(miniaturization)。
雖然本發明已以較佳實施例揭露,然其並非用以限制本發明,任何熟習此項技藝之人士,在不脫離本發明之精神和範圍內,當可作各種更動與修飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
11‧‧‧基板
12‧‧‧電路層
13‧‧‧黏著層
14‧‧‧光學晶片
15‧‧‧導線
16‧‧‧透光封裝材料
21‧‧‧第一引腳
211‧‧‧杯狀凹部
22‧‧‧第二引腳
23‧‧‧黏著層
24‧‧‧光學晶片
25‧‧‧導線
26‧‧‧透光封裝材料
27‧‧‧螢光填充材料
31‧‧‧基板
32‧‧‧導電端
33‧‧‧凸塊
34‧‧‧光學晶片
35‧‧‧電極
36‧‧‧透光封裝材料
4‧‧‧光學晶圓
40‧‧‧光學晶片
41‧‧‧光學表面
42‧‧‧背面
420‧‧‧重佈線層
421‧‧‧絕緣層
43‧‧‧導電通孔
44‧‧‧導電金屬球
45‧‧‧基板
46‧‧‧透光封裝材料
5‧‧‧光學晶圓
50‧‧‧光學晶片
51‧‧‧光學表面
52‧‧‧背面
520‧‧‧重佈線層
521‧‧‧絕緣層
53‧‧‧導電通孔
54‧‧‧螢光填充材料層
55‧‧‧透明蓋板
56‧‧‧導電金屬球
57‧‧‧電路板
6‧‧‧光學晶圓
60‧‧‧光學晶片
61‧‧‧光學表面
62‧‧‧背面
620‧‧‧重佈線層
621‧‧‧絕緣層
63‧‧‧導電通孔
64‧‧‧透明蓋板
641‧‧‧凹陷部
65‧‧‧螢光填充材料
66‧‧‧導電金屬球
67‧‧‧電路板
第1圖:習用發光二極體晶片的封裝構造之示意圖。
第2圖:另一習用發光二極體晶片的封裝構造之示意圖。
第3圖:再一習用發光二極體晶片的封裝構造之示意圖。
第4A、4B、4C、4D、4E、4F及4G圖:本發明第一實施例之光學晶片之封裝構造之製造方法之示意圖。
第5A、5B、5C、5D、5E、5F、5G及5H圖:本發明第二實施例之光學晶片之封裝構造之製造方法之示意圖。
第6A、6B、6C、6D、6E、6F及6G圖:本發明第三實施例之光學晶片之封裝構造之製造方法之示意圖。
40‧‧‧光學晶片
41‧‧‧光學表面
42‧‧‧背面
420‧‧‧重佈線層
421‧‧‧絕緣層
43‧‧‧導電通孔
44‧‧‧導電金屬球
45‧‧‧基板
46‧‧‧透光封裝材料

Claims (10)

  1. 一種光學晶片之封裝構造,其包含:一光學晶片,具有一光學表面、一背面及至少二導電通孔,其中該等導電通孔貫穿該光學晶片,且該等導電通孔之一第一端電性連接該光學表面;一透明蓋板,貼設於該光學晶片之該光學表面上,該透明蓋板面向該光學表面的一表面上設有一凹陷部,且該凹陷部內填入一螢光填充材料;及至少二導電金屬球,電性連接至該等導電通孔的一第二端。
  2. 如申請專利範圍第1項所述之光學晶片之封裝構造,其中該背面更包含一重佈線層,且該重佈線層電性連接該等導電通孔的該第二端及該等導電金屬球。
  3. 如申請專利範圍第1項所述之光學晶片之封裝構造,其中該光學晶片係利用該等導電金屬球結合於一基板上。
  4. 如申請專利範圍第1項所述之光學晶片之封裝構造,其中該等導電金屬球係為錫凸塊、金凸塊或錫球。
  5. 如申請專利範圍第1項所述之光學晶片之封裝構造,其中該光學晶片係發光二極體晶片。
  6. 一種光學晶片之封裝構造之製造方法,其包含:提供一光學晶圓,包含數個光學晶片,其中該等光學晶片具有一光學表面及一背面;在該光學晶圓之該等光學晶片上分別形成至少二導電通 孔,其中該等導電通孔貫穿該等光學晶片,且該等導電通孔包含一電性連接該光學表面之第一端,及一連接至該背面之第二端;在該等光學晶片之該光學表面上貼設一透明蓋板,該透明蓋板面向該光學表面的一表面上設有一凹陷部,該凹陷部內填入一螢光填充材料;在該光學晶圓之各該等光學晶片的該背面分別形成至少二導電金屬球,該等導電金屬球分別電性連接至該等導電通孔的該第二端;及切割該光學晶圓,以分離該等光學晶片。
  7. 如申請專利範圍第6項所述之光學晶片之封裝構造之製造方法,其中在形成該等導電金屬球之前,另在該光學晶圓之該等光學晶片的該背面形成一重佈線層,且該重佈線層係電性連接該等導電通孔的該第二端及該等導電金屬球。
  8. 如申請專利範圍第6項所述之光學晶片之封裝構造之製造方法,其中在分離該等光學晶片之後,利用該等導電金屬球將該等光學晶片固設於複數個對應基板上。
  9. 如申請專利範圍第6項所述之光學晶片之封裝構造之製造方法,其中該等導電金屬球係為錫凸塊、金凸塊或錫球。
  10. 如申請專利範圍第6項所述之光學晶片之封裝構造之製造方法,其中該等光學晶片係發光二極體晶片。
TW97142249A 2008-10-31 2008-10-31 光學晶片之封裝構造及其製造方法 TWI431743B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW97142249A TWI431743B (zh) 2008-10-31 2008-10-31 光學晶片之封裝構造及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW97142249A TWI431743B (zh) 2008-10-31 2008-10-31 光學晶片之封裝構造及其製造方法

Publications (2)

Publication Number Publication Date
TW201017842A TW201017842A (en) 2010-05-01
TWI431743B true TWI431743B (zh) 2014-03-21

Family

ID=44830988

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97142249A TWI431743B (zh) 2008-10-31 2008-10-31 光學晶片之封裝構造及其製造方法

Country Status (1)

Country Link
TW (1) TWI431743B (zh)

Also Published As

Publication number Publication date
TW201017842A (en) 2010-05-01

Similar Documents

Publication Publication Date Title
TWI430483B (zh) 發光裝置封裝元件及其製造方法
TWI294694B (en) Led wafer-level chip scale packaging
TWI390772B (zh) 半導體裝置及其製造方法
CN102479916B (zh) 发光二极管芯片结构
TWI528508B (zh) 高功率發光二極體陶瓷封裝之製造方法
TWI479677B (zh) 發光二極體封裝結構
TW554553B (en) Sub-mount for high power light emitting diode
WO2010050067A1 (ja) 発光素子パッケージ用基板及び発光素子パッケージ
CN101621101A (zh) 发光二极管及其制造方法
US20150060911A1 (en) Optoelectronic semiconductor device and fabricating method thereof
JP2011228671A (ja) 発光ダイオードチップ収納用パッケージ及びその基体の製造方法
JP2012248833A (ja) 発光ダイオード
US9117689B2 (en) Light emitting device and manufacturing method thereof
JP5375630B2 (ja) 樹脂付リードフレームおよびその製造方法、ならびにled素子パッケージおよびその製造方法
TW201409779A (zh) 配線基板、發光裝置及配線基板的製造方法
TWI458140B (zh) 發光裝置封裝元件
TW201248948A (en) Thermally enhanced light emitting device package
US8461614B2 (en) Packaging substrate device, method for making the packaging substrate device, and packaged light emitting device
JP2005123657A (ja) チップ型発光素子およびその製造方法
JP2008541477A5 (zh)
CN101924169B (zh) 光学芯片的封装构造及其制造方法
JP2008300542A (ja) 発光素子パッケージ用基板及び発光素子パッケージ
JP2012165016A (ja) 発光装置
KR20140004351A (ko) 발광 다이오드 패키지
TWM327548U (en) Light emitting semiconductor device