TWI429244B - 藉由多個權重的驅動器片段以提供可選擇的功率消耗之數位傳送電路及方法 - Google Patents
藉由多個權重的驅動器片段以提供可選擇的功率消耗之數位傳送電路及方法 Download PDFInfo
- Publication number
- TWI429244B TWI429244B TW095103662A TW95103662A TWI429244B TW I429244 B TWI429244 B TW I429244B TW 095103662 A TW095103662 A TW 095103662A TW 95103662 A TW95103662 A TW 95103662A TW I429244 B TWI429244 B TW I429244B
- Authority
- TW
- Taiwan
- Prior art keywords
- interface
- segments
- transmitter
- segment
- driver
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0292—Arrangements specific to the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
- Communication Control (AREA)
Description
本申請案有關共同待審的美國專利申請案第10/289,777號,公開案第20040203483號,其標題為「INTERFACE TRANSCEIVER POWER MANAGEMENT METHOD AND APPARATUS」,申請於2002年11月7日;以及第10/829,829號,律師檔案第AUS920040086US1號,其標題為「METHOD AND SYSTEM FOR INTERACTIVE MODELING OF HIGH-LEVEL NETWORK PERFORMANCE WITH LOW-LEVEL LINK DESIGN」,申請於2004年4月22日,這二項申請案和本申請案具有至少一位共同發明人,且讓與同於本申請案的受讓人。上述專利申請案的說明書於此一併附為參考。
本發明一般有關通信鏈路電路,尤其有關具有可選擇的驅動功能及功率消耗的數位信號傳送器。
時下系統裝置間及電路間的介面已經增加操作頻率及複雜度。尤其,高速串列介面包含傳送器及接收器,這些傳送器及接收器一般消耗一積體電路相對較大量的功率預算(power budget)。然而,根據通道條件及參數,在介面遠端處,合適的信號接收可能不需要傳送電路的最大輸出信號位準。例如,某些應用中的通道實體長度可能比其他應用中的通道實體長度短,以減少信號降級,且因而減少相同接收器複雜度的傳輸功率需求。
由於設計資源有限及需要滿足多個介面應用、客戶、及通道條件的需求,上述介面內的傳送器及接收器一般被設計成最壞情況的位元錯誤率及環境條件,因而產生相對較複雜的接收器及相對需要較高功率的傳送器。因此,當可使用高通道品質時,並無法一直提供具有較低功率消耗的傳送器。
上述一併附為參考的專利申請案揭露一介面,其中傳送器及接收器具有可調整的及/或可適應的參數,供微調一介面,以管理功率消耗。可控制參數之一為介面驅動器電路的傳送器功率位準。然而,藉由變更驅動器電壓及/或電流位準來執行典型傳輸功率調整,並非一直是調整傳輸功率的較佳機制。電腦子系統內及其間的通信鏈路已達到介於5gHz及10gHz的頻寬,預期未來的介面頻率還會增加。因為內部阻抗將隨著調整而有所變化,造成功率的失配及損失,於如此高頻中操作的驅動器電路通常不會隨著電壓或偏壓電流的調整而按比例操作。延遲通常也會隨著傳送器功率減少而增加,因而危及資料窗的完整性。
上述傳送器驅動器並非一般簡單的數位緩衝器或反相器,其於介面線路上使用近乎零的阻抗來切換電源軌(rail)之位準,而通常是提供線性驅動器電路,這些線性驅動器電路具有逐漸增加及受控的信號電流位準之多個放大級或開關。串接式(cascade)驅動器電路逐漸升高積體電路或子系統內部之信號的功率位準至橫跨介面通道傳送所需的位準。
當提供如上述一併附為參考的專利申請案所使用的可調整功率消耗傳送器時,可能需要使用若干不同的功率位準,來提供對於驅動器性能功率位準之最佳選擇。尤其,就標題為「METHOD AND SYSTEM FOR INTERACTIVE MODELING OF HIGH-LEVEL NETWORK PERFORMANCE WITH LOW-LEVEL LINK DESIGN」的申請案而言,可能需要數個未平均間隔的驅動器功率位準。於一極端,在傳輸功率位準的選擇上,最低要求的應用及通道需要低功率位準,且因此為高解析度。在另一極端,最高要求應用及通道需要使用較大的傳輸功率位準。
因此,需要提供一種具有可選擇的功率消耗,以提供多個未平均間隔之功率位準的介面傳送器電路。此外,需要提供一種具有最少控制邏輯之介面傳送器電路。
本發明之目的為在一種方法及裝置中,提供一種具有多個未平均間隔之可選擇的功率位準,且控制邏輯最少的介面收發器。此方法及裝置同時滿足在有限數量之不同鏈路及通道條件上操作的介面需求,而不需要可選擇的傳輸功率中之大數量的極小增量。使用較少量之可選擇的功率位準也會藉由減少所需的控制邏輯量而減少傳送器電路的面積及複雜度。
此裝置為傳送數位信號的傳送器電路。傳送器係分成片段,每一片段具有自傳送器輸入至傳送器輸出的多個串接驅動器級。於每一驅動器級,這些片段以並聯方式連接並包含一致能(enable)輸入,使任何片段可被禁能(disable),以提供驅動器電路可程式化的功率位準。在每一片段使用不等的功率位準,即可在一組均等的功率位準片段上提高功率可選擇性的範圍,因而只產生一個N:1範圍的值,其中N為片段數。亦可因此減少控制邏輯,因為可減少片段數但仍然符合功率位準/性能可選擇性的期望範圍。
可利用邏輯連接、暫存器位元、或藉由介面品質測量電路的信號,使選擇及功率控制程序為可被程式化。藉由傳送控制信號至遠端傳送器,在介面的另一端的傳送器之功率亦可被管理。
本發明上述及其他目的、特色、與優點可從下面,尤其是本發明之較佳的具體實施例之描述,伴隨圖式之說明而更清晰。
現在參考圖式,尤其參考圖1,根據本發明之具體實施例,描繪以一介面或通道10連接的收發器12A及12B之方塊圖。可將收發器12A、12B設置於如電腦週邊、電腦系統的裝置內,或設置於與系統互連的積體電路內。介面10可以是如圖所示之單一的雙線雙向介面,或者是全雙工單線介面或具有半雙工或全雙工組態之多個收發器的匯流排。收發器12A及12B各使用接收器14A及14B和傳送器16A及16B連接至介面10,但本發明亦適用於一般的傳送器,且應該明白根據本發明之一具體實施例,傳送器可併入與上述任何類型之介面10連接之裝置,也可併入其他形式之電信號互連的裝置。
本發明的傳送器16A、16B採用功率控制模式選擇輸入,其由可程式化暫存器19所提供,可在通道條件允許時減少傳送器的功率消耗。傳送器(驅動器)電路被分成多個不等權重的片段20,這些權重經計算可提供各種介面功率消耗對性能的最佳涵蓋範圍(optimum coverage)。
在每一被禁能的片段中,藉著把一或更多的電源供應軌與內部反相器或緩衝器隔離,傳送器16A、16B內不需要的片段便被禁能。或兩者擇一地,反相器或緩衝器可被設計成串聯式的傳輸電晶體(pass transistor),這些傳輸電晶體具有邏輯閘耦合至一致能信號,供阻斷電流通過反相器/緩衝器,以防止或實質地減少通過裝置的漏電流。藉著使用電源供應軌隔離裝置之較高臨界電壓的裝置,多重臨界CMOS(MTCMOS)設計可用來進一步減少禁能片段中的漏電流。
一解碼器15自可程式化暫存器19接收功率位準選擇信號,並產生每一片段20的控制信號,以獨立致能及禁能各自的片段20。因此,上述傳送器電路提供可用來在通道條件良好時,於收發器12A及12B內提供較低功率使用及浪費之可選擇的功率消耗,同時在通道條件不佳時使用較高功率消耗狀態以維持低位元錯誤率(BER)。
藉由可程式暫存器19選擇,功率消耗狀態或者可為固線式的(hard-wired)、使用通往可程式暫存器19的一外部資料路徑而為外部可程式化的,或藉由接收器14A的接收而被程式化。接收器14A、傳送器16A、或二者均可藉由一或更多的選擇信號加以控制,例如,為每一傳送器16A及接收器14A提供多個位元,使得接收器處理功率或傳送器信號強度等的功率消耗能被好好地取捨。上述一併附為參考的專利申請案已詳細說明具有可選擇的功率消耗之接收器的細節,並可結合本發明的傳送電路使用這些接收器。
收發器12A為藉由暫存器程式化或外部連接,而具有外部功率模式選擇之收發器的例子。功率模式的接線或暫存器選擇在積體電路及系統中是非常有用的,包括電腦系統、通信系統、或其週邊。在此類系統中,外部終端17根據其應用而定為固線式(如,附著於週邊之已知的短屏蔽電纜(short shielded cable)長度要求高的通道品質,或高品質電路板上之兩個收發器的連接亦要求高的通道品質)。
收發器12B為收發器的一範例,此收發器具有基於自動通道品質之功率位準選擇,以回應介面品質測量方塊18所執行的測量,此收發器係眼圖電路、錯誤偵測電路或其他機制,供對於通道品質低於所需臨界值進行偵測。選擇信號SELB係由介面品質測量方塊18的輸出來提供,並自動地選擇和所測量通道品質一致的功率位準。
另一個類型的收發器功率消耗控制係由介面鏈路提供,其中一暫存器,如可程式暫存器19,可藉由接收傳送於介面10上及接收於接收器,如接收器14A,的命令碼而被設定。當收發器被程式化成沒有判斷通道品質的能力或沒有關於通道條件的資訊(如電纜長度)時,遠端介面鏈路控制對於通知收發器有關的通道條件上是非常有用的。且,從介面遠端傳回的通道品質可提供傳輸信號的確實資訊,其中在本地端的測量只能提供基於來自遠端之信號接收的一估計。因此,在實施上,將需要在介面兩端提供介面品質測量,並將通道品質測量資訊傳至原始端,以根據本發明控制傳送器功率。
現在參考圖2,顯示根據本發明具體實施例的一傳送器/驅動器的細節。驅動器片段20A-20D經由片段20A-20D的互連(interconnection),於每一個內部輸出點提供平行驅動電流。顯示驅動器片段20A的細節以解說內部實施例的各種可能性,但不應將其視為限制。反相器I1被電源供應(power supply)控制電晶體P1及N1選擇性地致能,電晶體P1及N1受Enable A信號及由反相器I2產生的Enable A之互補信號所控制。反相器I1的輸出連接至其他驅動器片段20B-20D之第一級的輸出,驅動器片段20B-20D一般沿著由驅動器片段20B-20D內之串接式反相器(或緩衝器)所提供的分散式驅動器的實體信號路徑而被共同設置。每一級的電流位準由每一個致能的驅動器片段之電流和來判斷。例如,如果片段20A-20B為致能的且片段20C-20D為禁能的,則將電流Ii m A
加至Ii m B
,其中電流Ii m A
為片段20A之第二反相器I3級的電流分布,Ii m B
為片段20B之對應級的電流分布。同樣地,在此功率選擇組態中,整個傳送器電路的輸出電流將是Io A
+Io B
。每一驅動器片段20A-20D在每一級具有和其他片段在每一級之可能的總電流之不同分量的電流位準。一般而言,片段內每一級流過的電流位準,針對橫跨所有片段的該級位置,將被調整為可能的總功率之相同分量,但這並非本發明的一個限制。
在驅動器片段20A的細節中亦顯示不同機制,供處理片段20A-20D內的致能控制信號。對於極為鄰近的反相器/緩衝器(如反相器I1及I3),比較實際的是共用電源供應控制裝置P1及N1,因此減少所需裝置的總數。當電源供應之共同的內部軌(〝虛擬電源供應軌〞)相對於電源供應控制裝置P1及N1所需的大小而延伸超過不切實際的距離時,將提供致能信號至另一組電源供應控制裝置N2及P2。反相器I4供應一互補的致能信號,或是兩者擇一地,反相器I2的輸出可連接至後級,供控制正電源供應軌。一般而言,根據驅動器的實體布局及每一級間的實體長度,共用的虛擬電源軌或以匯流排連接的致能信號之任何組合可被使用。
藉由選擇每一片段的電流比例作為整體傳送器/驅動器電路之總電流的特定離散分量,各種不同介面需求目標對功率消耗目標即可相互符合。若將片段設定為均等的電流位準,則單位電流的步階之選擇範圍為N:1。如果選擇〝二進制〞除法,其中每一級具有電流位準比例因子為1/2n
,其中N為片段總數且n介於1與N之間,則減少裝置數量及控制架構大小即可達成。然而,還有許多其他不等的電流比例,可用以產生對特定應用及根據其他可選擇的介面特色,如接收器處理功率,產生最佳化的結果。在實驗上可達到這些數值,或根據標題為「METHOD AND SYSTEM FOR INTERACTIVE MODELING OF HIGH-LEVEL NETWORK PERFORMANCE WITH LOW-LEVEL LINK DESIGN」之上述專利申請案所說明之方法而求得這些數值。
上述專利申請案所述方法基於所需位元錯誤率(BER)及抖動(jitter)限制來判斷特定介面組態的傳送器信號強度。此判斷係結合其他參數而做出,如接收器複雜度等,因此在選擇的條件下,能確保介面性能。藉由基於每一驅動器片段20的比例因子而提供任意的一組傳送器功率位準,且結合其他介面參數及通道條件來選擇驅動器功率的能力,可提供介面必須用於各種應用之健全解決方案,同時維持減少複雜度的驅動器。
雖然已經參考較佳具體實施例詳細說明本發明,但熟習本技術者應明白,可在不脫離本發明的精神及範疇下,進行上述及其他形式及細節的改變。
10...介面或通道
12A,12B...收發器
14A,14B...接收器
15...編碼器
16A,16B...傳送器
17...外部終端
18...介面品質測量
19...可程式暫存器
20...片段
20A,20B,20C,20D...驅動器片段
I1,I2,I3,I4,I5...反相器
視為本發明之特性的新穎特徵被提出於隨附的申請專利範圍。然而,要完全瞭解本發明本身及其較佳使用模式、其他目的及優點,可參考以下例舉的具體實施例之詳細說明,並結合附圖來研讀,其中相同的參照數字代表相同的元件,以及:圖1為根據本發明之具體實施例,以介面連接之收發器的方塊圖。
圖2為根據本發明之具體實施例,傳送電路的示意圖。
10...介面或通道
12A,12B...收發器
14A,14B...接收器
15...編碼器
16A,16B...傳送器
17...外部終端
18...介面品質測量
19...可程式暫存器
Claims (24)
- 一種傳送一數位信號至一或更多介面導體(conductor)的傳送電路,包含:複數個並聯驅動器片段,每一片段包含複數個串接式的(cascaded)驅動器級,其中該片段在每一級具有共同的輸出節點,藉此產生該級的驅動電流,其值為每一特定級之每一片段之不等的(unequal)各自的(individual)驅動電流之和(sum);以及一控制邏輯,選擇性地致能(enable)該並聯驅動器片段,藉以致能該複數個並聯驅動片段的一子集,以選擇一功率消耗及性能位準,其中每一特定級之每一片段之該各自的驅動電流被加權至不同的數值,以提供可選擇的驅動位準之一範圍超過N:1,其中N為該驅動器片段的數目。
- 如請求項1所述之傳送電路,其中每一特定級之每一片段之該各自的驅動電流係以二的冪次方來加權,藉以提供傳送器電流的一二進制(binary)選擇。
- 如請求項1所述之傳送電路,其中每一特定級之每一片段之該各自的驅動電流係藉任意的因子來加權,藉以根據傳送器功率需求的一離散組,提供傳送器電流的一選擇。
- 如請求項1所述之傳送電路,其中該片段之每一片段包含複數個串聯連接的反相器,且其中該反相器中至少兩個反相器具有電源供應連接端,其連接至至少一共同的虛擬供應軌(rail),且其中該傳送電路更包含至少一電源供應控制電晶體,該電源供應控制電晶體具有耦合至該控制邏輯 的一控制輸入,藉以致能及禁能(disable)該至少兩個反相器。
- 如請求項1所述之傳送電路,其中該片段之每一片段包含複數個串聯連接的緩衝器,且其中該緩衝器中至少兩個緩衝器具有電源供應連接端,其連接至至少一共同的虛擬電源軌,且其中該傳送電路更包含至少一電源供應控制電晶體,該電源供應控制電晶體具有耦合至該控制邏輯的一控制輸入,藉以致能及禁能該至少兩個緩衝器。
- 如請求項1所述之傳送電路,更包含一解碼器,供接收複數個選擇信號,並為每一片段產生一致能信號。
- 如請求項6所述之傳送電路,更包含一可程式化暫存器,供接收與一傳送器信號位準對應的一數值,並保存該數值,且其中該可程式化暫存器的輸出係耦合至該解碼器,以提供該複數個選擇信號。
- 如請求項1所述之傳送電路,其中該片段之每一片段包含複數個串聯連接的反相器,且每一反相器更包含至少一電源供應控制電晶體,該電源供應控制電晶體具有耦合至該控制邏輯的一控制輸入,藉以致能及禁能該反相器,且其中該至少一電源供應控制裝置具有一臨界電壓,該臨界電壓大於構成該反相器電晶體之臨界電壓。
- 如請求項1所述之傳送電路,其中該片段之每一片段包含複數個串聯連接的緩衝器,且每一緩衝器更包含至少一 電源控制電晶體,該電源供應控制電晶體具有耦合至該控制邏輯之一控制輸入,藉以致能及禁能該緩衝器,且其中該至少一電源供應控制裝置具有一臨界電壓,該臨界電壓大於構成該緩衝器電晶體之臨界電壓。
- 一種具可選擇功率消耗之介面,包含:一傳送電路,供傳送一數位信號至一或更多介面導體,包含:一輸出驅動器,具有複數個並聯驅動器片段,每一並聯驅動器片段包含複數個串接式的驅動器級,其中該片段在每一級具有共同的輸出節點,藉此產生該級的驅動電流,其值為每一特定級之每一片段之不等的各自的驅動電流之和,且一控制邏輯,供選擇性地致能該並聯驅動器片段,以回應一或多個控制信號,藉以致能該複數個並聯驅動片段的一子集,以選擇一功率消耗及性能位準;以及一介面品質測量電路,提供該一或更多控制信號,以回應該介面導體上之信號品質之一判斷,其中每一特定級之每一片段之該各自的驅動電流被加權至不同的數值,以提供可選擇的驅動位準之一範圍超過N:1,其中N為該驅動器片段的數目。
- 如請求項10所述之介面,其中該介面品質測量電路位於該介面導體之一遠端而與與該輸出驅動器相對,且更包含:一第二傳送電路,位於該介面之該遠端,且耦合至該介面導體及該介面品質測量電路,以傳送該信號品質判斷之指示: 一接收器,位於該介面之一本地端上,且耦合至該一或更多介面導體,以接收來自該介面之該遠端之該指示,並提供該一或更多控制信號,以回應該已接收的指示。
- 如請求項10所述之介面,其中該介面品質測量電路連同該輸出驅動器一併位於該介面導體的一本地端上,且其中該介面品質測量電路耦合至該控制電路,以提供該一或更多控制信號。
- 一種傳送一數位信號至一或更多介面導體的傳送電路,包含:複數個並聯驅動器片段,每一片段包含複數個串接式的驅動器級,其中該片段在每一級具有共同的輸出節點,藉此產生該級的驅動電流,其值為每一特定級之每一片段之不等的各自的驅動電流之和;一控制邏輯,選擇性地致能該並聯驅動器片段,藉以致能該複數個並聯驅動片段的一子集,以選擇一功率消耗及性能位準;一解碼器,供接收複數個選擇信號,並為每一片段產生一致能信號;以及一可程式化暫存器,供接收與一傳送器信號位準對應的一數值,並保存該數值,且其中該可程式化暫存器的輸出係耦合至該解碼器,以提供該複數個選擇信號。
- 一種於一數位介面傳送器中控制功率消耗之方法,包含以下步驟:接收減少該介面傳送器之功率消耗的一指示:以及 禁能一或更多不同權重的並聯驅動器片段,以回應減少該功率消耗的該指示,其中該驅動器片段具有一共同的輸出節點經由至少一介面信號線導體連接該數位介面傳送器至一遠端接收器,以傳導一數位信號到該遠端接收器。
- 如請求項14所述之方法,其中該禁能步驟程式化該片段之每一級之每一片段各自的驅動電流為不同數值的一權重,以提供可選擇的驅動位準之一範圍超過N:1,其中N為該驅動器片段的數目。
- 如請求項15所述之方法,其中該禁能步驟程式化每一級之每一片段各自的驅動電流為二的冪次方的一權重,藉以提供傳送器電流的一二進制選擇。
- 如請求項15所述之方法,其中該禁能步驟程式化每一級之每一片段各自的驅動電流係藉任意因子的一權重,藉以根據傳送器功率需求的一離散組,提供傳送器電流的一選擇。
- 如請求項14所述之方法,更包含以下步驟:於該介面信號線上測量一介面信號的一品質;判斷該品質是否在一臨界值位準之上;以及回應判斷該品質在一臨界值位準之上,而產生該指示。
- 如請求項18所述之方法,其中該測量及判斷係執行於該介面信號線與該介面傳送器相對的一遠端,且其中該方法更包含傳達該指示的一狀態至該介面信號線上之一本地 端的一接收器,藉以使用該指示之該狀態來執行於該介面的該本地端之該禁能。
- 一種於一數位介面傳送器中控制功率消耗之方法,包含以下步驟:測量一或更多介面信號線導體傳導的一介面信號的一品質,該一或更多介面信號線導體連接該數位介面傳送器的至少一輸出;判斷該品質是否在一臨界值位準之上;回應判斷該品質在一臨界值位準之上,禁能該數位介面接收器的一或更多不同權重的並聯驅動器片段以減少該功率消耗,其中該禁能步驟程式化該片段之每一級之每一片段各自的驅動電流為不同數值的一權重,以提供可選擇的驅動位準之一範圍超過N:1,其中N為該驅動器片段的數目,以及其中該驅動器片段具有一共同的輸出節點經由至少一介面信號線導體連接該數位介面傳送器至一遠端接收器,以傳導一數位信號到該遠端接收器。
- 如請求項20所述之方法,其中該測量步驟與該判斷步驟在該遠端接收器執行,其中該方法更包含傳達該指示的一狀態至該數位介面傳送器本地端的另一接收器,位於該介面信號線上之一本地端,藉以使用該指示之該狀態來執行於該介面的該本地端之該禁能。
- 如請求項20所述之方法,其中該禁能步驟程式化每一級之每一片段之該各自的驅動電流係以二的冪次方來加權,藉以提供傳送器電流的一二進制(binary)選擇。
- 如請求項20所述之方法,其中該禁能步驟,係藉任意因子的加權,以程式化每一級之每一片段之該各自的驅動電流,藉以根據傳送器功率需求的一離散組,提供傳送器電流的一選擇。
- 一種於一數位介面傳送器中控制功率消耗之方法,包含以下步驟:測量至少一介面信號線導體傳導的一介面信號的一品質,該至少一介面信號線導體連接該數位介面傳送器的至少一輸出,其中該測量步驟在一遠端接收器執行,該遠端接收器連接該至少一介面信號線導體的一相對端;判斷該品質是否在一臨界值位準之上;回應判斷該品質在一臨界值位準之上,禁能該數位介面接收器的一或更多不同權重的並聯驅動器片段以減少該功率消耗,其中該禁能步驟,係藉任意因子的加權,以程式化每一級之每一片段之該各自的驅動電流,藉以根據傳送器功率需求的一離散組,提供傳送器電流的一選擇,以及其中每一級之每一片段各自的驅動電流提供可選擇的驅動位準之一範圍超過N:1,其中N為該驅動器片段的數目,其中該驅動器片段具有一共同的輸出節點經由至少一介面信號線導體連接該數位介面傳送器至一遠端接收器,以傳導一數位信號到該遠端接收器。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/050,019 US7353007B2 (en) | 2005-02-03 | 2005-02-03 | Digital transmission circuit and method providing selectable power consumption via multiple weighted drive slices |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200642377A TW200642377A (en) | 2006-12-01 |
TWI429244B true TWI429244B (zh) | 2014-03-01 |
Family
ID=35999597
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW095103662A TWI429244B (zh) | 2005-02-03 | 2006-01-27 | 藉由多個權重的驅動器片段以提供可選擇的功率消耗之數位傳送電路及方法 |
Country Status (6)
Country | Link |
---|---|
US (3) | US7353007B2 (zh) |
EP (1) | EP1884094B1 (zh) |
JP (1) | JP5039988B2 (zh) |
CN (1) | CN101099358B (zh) |
TW (1) | TWI429244B (zh) |
WO (1) | WO2006082156A1 (zh) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7353007B2 (en) * | 2005-02-03 | 2008-04-01 | International Business Machines Corporation | Digital transmission circuit and method providing selectable power consumption via multiple weighted drive slices |
US20060223447A1 (en) * | 2005-03-31 | 2006-10-05 | Ali Masoomzadeh-Fard | Adaptive down bias to power changes for controlling random walk |
US20070196112A1 (en) * | 2006-02-23 | 2007-08-23 | Crews Darren S | Power save mode for an optical receiver |
US7860020B2 (en) * | 2006-05-22 | 2010-12-28 | Plx Technology, Inc. | Master/slave transceiver power back-off |
US20080219289A1 (en) * | 2006-11-15 | 2008-09-11 | William Lee Harrison | 10GBase-T link speed arbitration for 30m transceivers |
JP4949816B2 (ja) * | 2006-12-01 | 2012-06-13 | ルネサスエレクトロニクス株式会社 | 双方向通信回路、双方向通信システム及び双方向通信回路の通信方法 |
US7477178B1 (en) | 2007-06-30 | 2009-01-13 | Cirrus Logic, Inc. | Power-optimized analog-to-digital converter (ADC) input circuit |
US8254992B1 (en) | 2007-10-08 | 2012-08-28 | Motion Computing, Inc. | Wireless docking system and pairing protocol for multiple dock environments |
US9429992B1 (en) * | 2007-10-08 | 2016-08-30 | Motion Computing, Inc. | Wired and wireless docking station |
US7391232B1 (en) * | 2007-10-30 | 2008-06-24 | International Business Machines Corporation | Method and apparatus for extending lifetime reliability of digital logic devices through reversal of aging mechanisms |
US7391233B1 (en) * | 2007-10-30 | 2008-06-24 | International Business Machines Corporation | Method and apparatus for extending lifetime reliability of digital logic devices through removal of aging mechanisms |
US7667497B2 (en) * | 2007-10-30 | 2010-02-23 | President And Fellows Of Harvard College | Process variation tolerant circuit with voltage interpolation and variable latency |
US9219956B2 (en) * | 2008-12-23 | 2015-12-22 | Keyssa, Inc. | Contactless audio adapter, and methods |
WO2010134257A1 (ja) * | 2009-05-21 | 2010-11-25 | パナソニック株式会社 | Cmosインバータ型分周器、及び当該分周器を備える携帯電話 |
US8804798B2 (en) | 2011-09-16 | 2014-08-12 | Aquantia Corporation | Transceiver spectrum control for cross-talk mitigation |
TWI562002B (en) * | 2011-12-23 | 2016-12-11 | Univ Nat Tsing Hua | Simplifying method for canonicity in threshold logic circuit |
US8581756B1 (en) | 2012-09-27 | 2013-11-12 | Cirrus Logic, Inc. | Signal-characteristic determined digital-to-analog converter (DAC) filter stage configuration |
US10069521B1 (en) | 2015-01-29 | 2018-09-04 | Aquantia Corp. | Intelligent power balancing for NBASE-T ethernet |
CN104935326B (zh) * | 2015-06-29 | 2018-04-13 | 灿芯半导体(上海)有限公司 | 接口电路中的输出电路 |
WO2017159074A1 (ja) * | 2016-03-14 | 2017-09-21 | ソニー株式会社 | 送信装置、送信方法、および通信システム |
US10270450B1 (en) * | 2018-08-23 | 2019-04-23 | Xilinx, Inc. | Unified low power bidirectional port |
US11115151B1 (en) | 2019-03-22 | 2021-09-07 | Marvell Asia Pte, Ltd. | Method and apparatus for fast retraining of ethernet transceivers based on trickling error |
US11228465B1 (en) | 2019-03-22 | 2022-01-18 | Marvell Asia Pte, Ltd. | Rapid training method for high-speed ethernet |
US10771100B1 (en) | 2019-03-22 | 2020-09-08 | Marvell Asia Pte., Ltd. | Method and apparatus for efficient fast retraining of ethernet transceivers |
Family Cites Families (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3587044A (en) * | 1969-07-14 | 1971-06-22 | Ibm | Digital communication system |
US3676583A (en) * | 1969-08-13 | 1972-07-11 | Victor Company Of Japan | Jitter correction system |
US4092596A (en) * | 1976-04-13 | 1978-05-30 | Dickinson Robert V C | Data transmission and reception system |
JPS63501117A (ja) * | 1985-10-17 | 1988-04-21 | アムペツクス コ−ポレ−シヨン | デジタル移相制御方式 |
US4803638A (en) * | 1986-06-26 | 1989-02-07 | Westinghouse Electric Corp. | Ultrasonic signal processing system including a flaw gate |
US5016269A (en) * | 1988-11-04 | 1991-05-14 | Gte Mobilnet, Incorporated | Method and apparatus for utilizing a cellular telephone in a programmable, intelligent emergency freeway callbox |
US5126686A (en) * | 1989-08-15 | 1992-06-30 | Astec International, Ltd. | RF amplifier system having multiple selectable power output levels |
US5220678A (en) * | 1991-08-12 | 1993-06-15 | Motorola, Inc. | Method and apparatus for adjusting the power of a transmitter |
JPH05268050A (ja) * | 1992-01-13 | 1993-10-15 | Nec Corp | 出力バッファー回路 |
US5341249A (en) | 1992-08-27 | 1994-08-23 | Quantum Corporation | Disk drive using PRML class IV sampling data detection with digital adaptive equalization |
JPH06311017A (ja) * | 1993-04-22 | 1994-11-04 | Nec Corp | 出力バッファ回路 |
US5479457A (en) | 1993-08-27 | 1995-12-26 | Vlsi Technology Inc. | Method and apparatus for attenuating jitter in a digital transmission line |
JPH0786900A (ja) * | 1993-09-17 | 1995-03-31 | Fujitsu Ltd | 半導体装置 |
US5872810A (en) * | 1996-01-26 | 1999-02-16 | Imec Co. | Programmable modem apparatus for transmitting and receiving digital data, design method and use method for said modem |
JPH09214315A (ja) * | 1996-02-08 | 1997-08-15 | Toshiba Corp | 出力バッファ、半導体集積回路、及び出力バッファの駆動能力調整方法 |
DE69703537T2 (de) * | 1996-03-18 | 2001-06-28 | Matsushita Electric Ind Co Ltd | Verfahren zum ersatz einer fehlerhaften aufzeichnung eines scheibenförmigen aufzeichnungsmediums sowie aufzeichnungs- und wiedergabevorrichtung mit einem scheibenförmigen aufzeichnungsmedium |
JP3022777B2 (ja) * | 1996-08-06 | 2000-03-21 | 新潟日本電気株式会社 | メモリコントローラ |
JP3360794B2 (ja) * | 1997-02-17 | 2002-12-24 | クラリオン株式会社 | 符号分割多重通信装置 |
EP0863640A3 (en) * | 1997-03-04 | 2005-09-21 | Texas Instruments Incorporated | Improved physical layer interface device |
US5912920A (en) * | 1997-03-27 | 1999-06-15 | Marchok; Daniel J. | Point-to multipoint digital communications system facilitating use of a reduced complexity receiver at each of the multipoint sites |
CA2201834A1 (en) | 1997-04-04 | 1998-10-04 | Gennum Corporation | Serial digital data communications receiver with improved automatic cable equalizer, agc system, and dc restorer |
GB9712019D0 (en) * | 1997-06-09 | 1997-08-06 | Northern Telecom Ltd | Eye measurement of optical sampling |
US6282045B1 (en) | 1997-09-15 | 2001-08-28 | Texas Instruments Incorporated | Server hard disk drive integrated circuit and method of operation |
CA2217840C (en) * | 1997-10-09 | 2005-05-03 | Northern Telecom Limited | Synchronization system multiple modes of operation |
US6400771B1 (en) * | 1998-07-21 | 2002-06-04 | Agilent Technologies, Inc. | Driver circuit for a high speed transceiver |
US6389069B1 (en) * | 1998-12-14 | 2002-05-14 | Qualcomm Incorporated | Low power programmable digital filter |
JP3554218B2 (ja) * | 1999-03-17 | 2004-08-18 | 富士通株式会社 | 電力制御回路および送信機 |
US6580930B1 (en) * | 1999-04-15 | 2003-06-17 | Ericsson, Inc. | Signal detector selector and method for selecting a detector |
US6810216B1 (en) * | 1999-07-02 | 2004-10-26 | Nokia Corporation | Fast infrared transceiver with reduced power consumption |
US6549604B2 (en) * | 1999-12-28 | 2003-04-15 | Symmetricom, Inc. | Clock recovery and detection of rapid phase transients |
US6377076B1 (en) | 2000-02-15 | 2002-04-23 | Sun Microsystems, Inc. | Circuitry to support a power/area efficient method for high-frequency pre-emphasis for chip to chip signaling |
US6363241B1 (en) * | 2000-04-13 | 2002-03-26 | California Amplifier, Inc. | Muting systems and methods for communication transceivers |
US6933752B2 (en) * | 2001-05-31 | 2005-08-23 | International Business Machines Corporation | Method and apparatus for interface signaling using single-ended and differential data signals |
DE10134874B4 (de) * | 2001-07-18 | 2012-03-29 | Lantiq Deutschland Gmbh | Leitungstreiber |
US6633178B2 (en) * | 2001-09-28 | 2003-10-14 | Intel Corporation | Apparatus and method for power efficient line driver |
US7158727B2 (en) * | 2001-12-12 | 2007-01-02 | Texas Instruments Incorporated | 10 Gbit/sec transmit structure with programmable clock delays |
US20050180083A1 (en) * | 2002-04-26 | 2005-08-18 | Toshiba Matsushita Display Technology Co., Ltd. | Drive circuit for el display panel |
US7864167B2 (en) * | 2002-10-31 | 2011-01-04 | Casio Computer Co., Ltd. | Display device wherein drive currents are based on gradation currents and method for driving a display device |
US20040203483A1 (en) * | 2002-11-07 | 2004-10-14 | International Business Machines Corporation | Interface transceiver power mangagement method and apparatus |
US8271055B2 (en) * | 2002-11-21 | 2012-09-18 | International Business Machines Corporation | Interface transceiver power management method and apparatus including controlled circuit complexity and power supply voltage |
JP3802492B2 (ja) * | 2003-01-29 | 2006-07-26 | Necエレクトロニクス株式会社 | 表示装置 |
CN1212573C (zh) * | 2003-05-01 | 2005-07-27 | 清华大学 | 用于片上系统异步ip互连的低摆幅差分接口电路 |
US20050084031A1 (en) * | 2003-08-04 | 2005-04-21 | Lowell Rosen | Holographic communications using multiple code stages |
DE102004001236B4 (de) * | 2004-01-07 | 2010-08-19 | Infineon Technologies Ag | Leistungsverstärkeranordnung mit Antenne sowie deren Verwendung und Verfahren zum Verstärken und Abstrahlen eines Signals |
US20050240386A1 (en) * | 2004-04-22 | 2005-10-27 | International Business Machines Corporation | Method and system for interactive modeling of high-level network performance with low-level link design |
US7161423B2 (en) * | 2004-06-30 | 2007-01-09 | Silicon Laboratories Inc. | Parallel power amplifier and associated methods |
US7522670B2 (en) * | 2005-02-03 | 2009-04-21 | International Business Machines Corporation | Digital transmission circuit and method providing selectable power consumption via single-ended or differential operation |
US7353007B2 (en) * | 2005-02-03 | 2008-04-01 | International Business Machines Corporation | Digital transmission circuit and method providing selectable power consumption via multiple weighted drive slices |
US7212035B2 (en) * | 2005-02-11 | 2007-05-01 | International Business Machines Corporation | Logic line driver system for providing an optimal driver characteristic |
-
2005
- 2005-02-03 US US11/050,019 patent/US7353007B2/en active Active
-
2006
- 2006-01-25 EP EP06703572.5A patent/EP1884094B1/en active Active
- 2006-01-25 WO PCT/EP2006/050447 patent/WO2006082156A1/en active Application Filing
- 2006-01-25 CN CN2006800018831A patent/CN101099358B/zh active Active
- 2006-01-25 JP JP2007553587A patent/JP5039988B2/ja active Active
- 2006-01-27 TW TW095103662A patent/TWI429244B/zh not_active IP Right Cessation
-
2008
- 2008-01-16 US US12/015,458 patent/US7636556B2/en active Active
- 2008-02-01 US US12/024,448 patent/US8010066B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101099358A (zh) | 2008-01-02 |
WO2006082156A1 (en) | 2006-08-10 |
TW200642377A (en) | 2006-12-01 |
JP2008529433A (ja) | 2008-07-31 |
EP1884094A1 (en) | 2008-02-06 |
US7636556B2 (en) | 2009-12-22 |
US7353007B2 (en) | 2008-04-01 |
US20080125062A1 (en) | 2008-05-29 |
CN101099358B (zh) | 2011-12-28 |
US20080125063A1 (en) | 2008-05-29 |
US8010066B2 (en) | 2011-08-30 |
JP5039988B2 (ja) | 2012-10-03 |
EP1884094B1 (en) | 2013-10-16 |
US20060172715A1 (en) | 2006-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI429244B (zh) | 藉由多個權重的驅動器片段以提供可選擇的功率消耗之數位傳送電路及方法 | |
US7522670B2 (en) | Digital transmission circuit and method providing selectable power consumption via single-ended or differential operation | |
US6980824B2 (en) | Method and system for optimizing transmission and reception power levels in a communication system | |
US6452428B1 (en) | Slew rate control circuit | |
US7233170B2 (en) | Programmable driver delay | |
US7795919B2 (en) | Transmitter driver circuit in high-speed serial communications system | |
KR100232317B1 (ko) | 시스템내의 장치들을 정합시키는 장치단 | |
US7454535B2 (en) | Bidirectional data repeater switch | |
US7212035B2 (en) | Logic line driver system for providing an optimal driver characteristic | |
KR100630133B1 (ko) | 전류 드라이버회로 | |
KR20120065105A (ko) | 임피던스조절회로 및 임피던스조절방법 | |
JP2016540424A (ja) | バスシステムの加入者局、及び、バスシステム内の導線に関係する放射量を低減する方法 | |
US7242339B1 (en) | Programmable reference voltage generator | |
KR100690293B1 (ko) | 전자 장치를 상호접속하는 트랜시버와 인터페이스트랜시버에서 전력 소비를 제어하는 방법 | |
EP2779549A2 (en) | Apparatus for improved communication and associated methods | |
US8271055B2 (en) | Interface transceiver power management method and apparatus including controlled circuit complexity and power supply voltage | |
CN105262475A (zh) | 带有预加重均衡的摆幅可调整的sst型数据发送器 | |
US7482839B2 (en) | Method and/or system for communication | |
US6373276B1 (en) | CMOS small signal switchable impedence and voltage adjustable terminator with hysteresis receiver network | |
CN102195658A (zh) | 用于驱动电容性底板的自动去加重设置 | |
US7148699B1 (en) | Technique for calibrating electronic devices | |
KR20090072815A (ko) | 기준전압 생성회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |