TWI424438B - 非揮發性記憶體控制裝置及其多階重新排序方法 - Google Patents

非揮發性記憶體控制裝置及其多階重新排序方法 Download PDF

Info

Publication number
TWI424438B
TWI424438B TW98145819A TW98145819A TWI424438B TW I424438 B TWI424438 B TW I424438B TW 98145819 A TW98145819 A TW 98145819A TW 98145819 A TW98145819 A TW 98145819A TW I424438 B TWI424438 B TW I424438B
Authority
TW
Taiwan
Prior art keywords
block address
logical block
reordering
sub
blocks
Prior art date
Application number
TW98145819A
Other languages
English (en)
Other versions
TW201123192A (en
Inventor
Meng Hau Chen
Wen Chih Chiu
Original Assignee
Asolid Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asolid Technology Co Ltd filed Critical Asolid Technology Co Ltd
Priority to TW98145819A priority Critical patent/TWI424438B/zh
Publication of TW201123192A publication Critical patent/TW201123192A/zh
Application granted granted Critical
Publication of TWI424438B publication Critical patent/TWI424438B/zh

Links

Description

非揮發性記憶體控制裝置及其多階重新排序方法
本發明是有關於一種非揮發性記憶體的存取方法,且特別是有關於一種非揮發性記憶體裝置的多階重新排序方法。
快閃記憶體(flash memory)是一種可程式(programmable)的唯讀記憶體(read only memory,ROM),其允許被多次的抹除並更新所儲存的資料。這種快閃記憶體在現今的電子產品中的應用非常廣泛,常見於記憶卡及隨身碟等作為數位電子產品間交換資料的媒介。
通常,快閃記憶體被劃分成多個記憶區塊(block),而每一個記憶區塊中又被細分為許多容量相同的記憶頁(page)。在此,快閃記憶體存在著一個限制,就是在當對快閃記憶體進行資料的更新時,必須需針對要被更新的位址所在的記憶區塊進行抹除的動作後,再把新的資料寫入。然而隨著快閃記憶體技術的發展,快閃記憶體的製程技術越來越新進,且容量越來越大,而使得記憶區塊的抹除與寫入所需的時間越來越長,如此一來在執行快閃記憶體的存取動作時,很容易超出事先所限定的最大存取時間(如某些記憶體裝置為250毫秒),而使得快閃記憶體的資料寫入失敗。
請參照圖1~圖2,圖1~圖2繪示為習知技術之快閃記憶體的存取方法的動作示意圖。在圖1的繪示中,邏輯區塊位址(logical block address)LBAN對應的實體區塊位址(physical block address)為PBA0,資料W1~W3依序被寫入實體區塊位址PBA0的資料區塊中,其中當資料W3被寫入實體區塊位址PBA0時,資料W3所預定寫入之部份記憶頁已被資料W2所使用,因此必須先抹除實體區塊位址PBA0上所有的資料後才能將資料W3寫入實體區塊位址PBA0。然而,快閃記憶體的資料抹除動作將會耗費許多時間,且資料W1、W2仍為使用者所欲保留的資料,因此不能將實體區塊位址PBA0上的資料刪除。此時便需要進行如圖2所繪示的資料存取動作,將實體區塊位址PBA0的資料W1複製到邏輯區塊位址LBAN所對應的另一實體區塊位址PBA1,並將資料W2讀出後與資料W3重新排序,然後將重新排序後的資料W2與W3儲存到實體位址PBA1。完成邏輯區塊位址LBAN的重新排序操作後,便可以抹除實體區塊位址PBA0的記憶區塊,並將邏輯區塊位址LBAN改對應到實體區塊位址PBA1,以增加一個可用的空白實體區塊位址。
然而,由於前述將實體區塊位址PBA0的資料複製到實體區塊位址PBA1(PBA0->PBA1)的操作會使得記憶體裝置處於忙碌(busy)狀態而無法回應主機(host)的存取要求,因此一般非揮發性記憶體的規範標準均會定義非揮發性記憶體裝置處於忙碌狀態的最大時間長(即額定忙碌期限)。習知之快閃記憶體存取方法雖可解決資料寫入時,資料寫入位置已被使用而無法進行寫入的情形,但當資料區塊中所儲存的資料量過大時,重新排序資料將花費許多時間,而使得快閃記憶體的存取動作無法於額定忙碌期限內完成,而造成資料存取失敗。
本發明提供一種非揮發性記憶體控制裝置及其多階重新排序方法,可避免非揮發性記憶體裝置的存取時間超過額定的規格值。
本發明提出一種非揮發性記憶體裝置的多階重新排序方法,其步驟包括當一邏輯區塊位址需要進行重新排序時,將邏輯區塊位址所對應的記憶區塊切分為多個子區塊。接著,在一額定忙碌期限內,執行一主機命令,以及對上述子區塊中的一個子區塊進行重新排序。之後,在另一額定忙碌期限內,執行另一主機命令,以及對上述子區塊中的另一個子區塊進行重新排序。
在本發明之一實施例中,上述之多階重新排序方法,更包括建立一重新排序狀態表,其中重新排序狀態表包含一邏輯位址欄位與一重新排序階段欄位。當邏輯區塊位址需要進行重新排序時,將邏輯區塊位址登記於重新排序狀態表的邏輯位址欄位。
在本發明之一實施例中,上述之多階重新排序方法,更包括當上述子區塊全部完成重新排序時,將邏輯區塊位址自重新排序記錄表中刪除。
在本發明之一實施例中,上述之重新排序狀態表更包含一實體位址欄位,以記錄邏輯區塊位址所對應的實體區塊位址。
在本發明之一實施例中,上述之重新排序階段欄位記錄上述子區塊中尚待進行重新排序的子區塊。
在本發明之一實施例中,上述之重新排序階段欄位記錄上述子區塊中已完成重新排序的子區塊。
在本發明之一實施例中,上述之重新排序階段欄位記錄多階重新排序中的目前階段狀態。
在本發明之一實施例中,上述之重新排序狀態表建立在一記憶裝置中。
在本發明之一實施例中,上述之記憶裝置為靜態記憶體或動態記憶體。
本發明提出一種非揮發性記憶體控制裝置,用以存取一快閃記憶體,非揮發性記憶體控制裝置包括一控制器,耦接快閃記憶體,當一邏輯區塊位址需要進行重新排序時,控制器將邏輯區塊位址所對應的記憶區塊切分為多個子區塊,在一額定忙碌期限內,執行一主機命令,以及對上述子區塊中的一個子區塊進行重新排序,並在另一額定忙碌期限內,執行另一主機命令,以及對上述子區塊中的另一個子區塊進行重新排序。
在本發明之一實施例中,上述之非揮發性記憶體控制裝置更包括一記憶裝置,耦接控制器,記憶裝置建立一重新排序狀態表,其中重新排序狀態表包含一邏輯位址欄位與一重新排序階段欄位,當邏輯區塊位址需要進行重新排序時,將邏輯區塊位址登記於重新排序狀態表的邏輯位址欄位。
在本發明之一實施例中,上述之非揮發性記憶體控制裝置,更包括一傳輸介面,耦接控制器,傳輸介面用以接收主機命令。
基於上述,本發明利用在額定忙碌期限內,執行完存取指令的剩餘時間,來對子區塊進行重新排序,以避免非揮發性記憶體的存取時間超過額定的規格值。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖3A~圖3B繪示為本發明一實施例之非揮發性記憶體存取方法的動作示意圖,請同時參照圖3A~圖3B,在圖3A~圖3B的實施例中,邏輯區塊位址LBAN最多可同時對應到三個實體區塊位址PBA0~PBA2,然不以此為限。如圖3A所繪示,資料W1~W3依序被寫入實體區塊位址PBA0的資料區塊中,其中當資料W3被寫入實體區塊位址PBA0時,資料W3所預定寫入之資料區塊的位置已被資料W2所使用。此時為避免過度頻繁地對非揮發性記憶體進行抹除與寫入而造成時間的浪費,可將資料W3存入到邏輯區塊位址LBAN所對應的另一實體區塊位址PBA1(其為一空白實體區塊位址)。如此一來,便可免去讀取並抹除實體區塊位址PBA0的資料W1、W2後,再重新寫入資料W1~W3等步驟而省下許多時間。類似地,圖3B繪示為另一針對邏輯區塊位址LBAN寫入的資料W4,當資料W4所預定寫入之資料區塊的位置已被實體區塊位址PBA0的資料W2以及實體區塊位址PBA1的資料W3所使用時,可將資料W4存入到邏輯區塊位址LBAN所對應的另一實體區塊位址PBA2(其為一空白實體區塊位址)。
依此類推,邏輯區塊位址LBAN所對應的三個實體區塊位址PBA0~PBA2可提供給寫入邏輯區塊位址LBAN的資料儲存,而當資料的預定寫入位置在三個實體區塊位址PBA0~PBA2中皆已被使用時,便需要對邏輯區塊位址LBAN進行重新排序,也就是對非揮發性記憶體中邏輯區塊位址LBAN所對應的三個實體區塊位址PBA0~PBA2進行重新排序。以下將列舉本發明之實施例,以提供不同於習知技術之非揮發性記憶體的重新排序方法,避免如習知技術般,因重新排序資料花費過多時間,而使得快閃記憶體的存取動作無法於限定的時間內完成。
以下請參照圖4,圖4繪示本發明的非揮發性記憶體的多階重新排序方法的一實施例的動作流程圖。並請同時參照圖5A~圖5C所繪示的本發明的非揮發性記憶體的多階重新排序方法的實施例的動作示意圖。
在本實施例中,其步驟包括:首先,當一邏輯區塊位址需要進行重新排序時,將該邏輯區塊位址所對應的記憶區塊切分為多個子區塊(步驟S410)。例如圖3B所示,邏輯區塊位址LBAN所對應的三個實體區塊位址PBA0~PBA2需要進行重新排序。在本實施例中是藉由建立一「重新排序狀態表」來管理多階重新排序的階段狀態,以確保全部子區塊都可以完成重新排序。因此,步驟S410將要進行重新排序的邏輯區塊位址登記於重新排序狀態表中。然而,管理多階重新排序的階段狀態的方式並不以此為限。例如,在其他實施例中可以使用暫存器來記錄多階重新排序的目前階段狀態。
如圖5A的繪示,非揮發性記憶體中邏輯區塊位址LBAN所對應的實體區塊位址PBA0~PBA2可被切割為4個子區塊S0~S3,而重新排序狀態表可如下列表1所示:
重新排序狀態表可包括邏輯位址欄位、實體位址欄位以及重新排序欄位。其中「邏輯位址」欄位記錄需進行重新排序的邏輯區塊位址,「實體位址」欄位記錄邏輯區塊位址所對應的實體區塊位址,另外「重新排序階段」欄位則記錄多階重新排序中目前的階段狀態。例如,重新排序階段欄位可記錄在子區塊S0~S3中目前已完成重新排序的子區塊的名稱或是數量,或是記錄在子區塊S0~S3中尚待進行重新排序的子區塊的名稱或是數量。於本實施例中表1所示重新排序階段欄位被用來記錄多階重新排序中的目前階段狀態,其中「0」表示目前為第1個階段狀態。子區塊S0將會在此第1個階段狀態中被重新排序,而其他子區塊S1~S3則不會被重新排序。在此,重新排序狀態表是被建立在一個記憶裝置中,而這個記憶裝置可以是動態記憶體或是靜態記憶體。
另外請特別注意,分割的子區塊的數目不一定要與本實施例相同為4個。在本發明的精神中,子區塊的數目可依據實際的狀況來分割,而至少為1個。舉例來說,可依實體區塊位址所對應的資料區塊的大小來切割,當資料區塊越大時所需切割出的子區塊數目越多,相反地,當資料區塊越小時所需切割出的子區塊數目越少。
接著,在一額定忙碌期限內,執行一主機命令,以及對上述分割出的子區塊中的一個子區塊進行重新排序(步驟S420)。其中,額定忙碌期限為非揮發性記憶體執行任何資料存取時所預設的規格值(例如250毫秒),而主機命令可能是主機所發出要對某一邏輯區塊位址進行存取的要求。一般而言,步驟S420所述主機命令所存取的邏輯區塊位址以及進行重新排序的邏輯區塊位址二者可以是不相同的。非揮發性記憶體必須在額定忙碌期限內完成主機命令的相關操作。舉例來說,若主機命令指示對邏輯區塊位址LBAN進行資料的寫入,則非揮發性記憶體裝置必須在250毫秒內完成對邏輯區塊位址LBAN的寫入操作,並將所處忙碌狀態解除並回報給主機。然而,一般寫入的動作均少於額定忙碌期限(例如僅需120毫秒)即可完成,此時便可利用剩餘的時間(130毫秒)進行邏輯區塊位址LBAN的部分重新排序。
例如,如圖5A所示可先將邏輯區塊位址LBAN所對應記憶區塊之子區塊S0進行重新排序。也就是說,將實體區塊位址PBA0、PBA1與PBA2的子區塊S0的資料讀出並進行更新操作,然後將更新後的資料寫入到另一資料區塊中(例如實體區塊位址PBA100所對應的資料區塊)。另外,值得注意的是,主機命令所指示執行的資料存取動作並不限定於需要進行重新排序的邏輯區塊位址(亦即邏輯區塊位址LBAN),當主機命令所指示對邏輯區塊位址LBAN以外的邏輯區塊位址進行存取時,亦可利用剩餘的時間對邏輯區塊位址LBAN進行重新排序。完成子區塊S0的重新排序操作後,表1所示重新排序階段欄位會被更新為「1」,表示目前為第2個階段狀態而準備對下一個子區塊S1進行重新排序。
類似地,當非揮發性記憶體因執行另一主機命令而處於另一個忙碌期間時,非揮發性記憶體必須在另一額定忙碌期限(以下稱第二期限)內完成所述另一主機命令的相關資料存取操作。若完成所述另一主機命令的相關操作後亦有剩餘的時間,則可以在所述第二期限內對上述分割出的子區塊S1~S3中的另一個子區塊進行重新排序(步驟S430)。如圖5B所示,可利用剩餘時間對子區塊S1進行重新排序,而將子區塊S1的已更新資料寫入到實體區塊位址PBA100對應的資料區塊中。完成子區塊S1的重新排序操作後,表1所示重新排序階段欄位會被更新為「2」,表示目前為第3個階段狀態而準備對下一個子區塊S2進行重新排序。此時重新排序狀態表所紀錄的內容可如下列表2所示:
依此類推,可利用在其他額定忙碌期限內執行其他主機命令的剩餘時間來進行剩餘的兩個子區塊S2、S3。當所有的子區塊S0~S3皆寫入到實體區塊位址PBA100時,邏輯區塊位址LBAN的重新排序便告完成。此時邏輯區塊位址LBAN所對應的實體區塊位址變為PBA100(如圖5C所示),而原本與邏輯區塊位址LBAN所對應的實體區塊位址PBA0~PBA2也可被清除而成為空白的實體區塊位址(釋放實體區塊位址PBA0~PBA2)。另外,重新排序狀態表所紀錄的邏輯區塊位址LBAN、實體區塊位址PBA0~PBA2以及重新排序階段欄位中所紀錄的資料也將全部被刪除。
另外,值得注意的是,重新排序狀態表所記錄的邏輯區塊位址並不限於一個,當其它的邏輯區塊位址亦需要進行重新排序時,亦會被登記到重新排序狀態表中,如下列表3所示:
當邏輯區塊位址LBAN尚未完成重新排序時,邏輯區塊位址LBAO亦須進行重新排序,此時邏輯區塊位址LBAO就會被登記到重新排序狀態表中。而重新排序狀態表中各個邏輯區塊位址進行多階重新排序的先後順序可以實際情形調整,例如可依照登記到重新排序狀態表中的時間先後,亦或是資料的重要性等等來決定。
以下則針對本發明的用以存取非揮發性記憶體的記憶體控制裝置提出一實施例來加以說明,期使本領域具通常知識者都可以瞭解本發明並具以實施。
請參照圖6,圖6繪示本發明的一實施例的非揮發性記憶體控制裝置600。記憶體控制裝置600耦接非揮發性記憶體640,並對非揮發性記憶體640進行存取控制。非揮發性記憶體640可以是快閃記憶體、電子可抹除式唯讀記憶體等。記憶體控制裝置600包括控制器610、記憶裝置620以及傳輸介面630。其中,控制器610耦接至非揮發性記憶體640。且控制器610在邏輯區塊位址需要進行重新排序時,將邏輯區塊位址所對應的記憶區塊切分為多個子區塊。
此外,當控制器610接收主機命令時,控制器610在額定忙碌期限內,執行主機命令並對分割出的子區塊中的一個子區塊進行重新排序。另外,控制器610亦在另一額定忙碌期限內,執行另一主機命令,以對分割出的子區塊中的另一個子區塊進行重新排序。
記憶裝置620則耦接控制器610。記憶裝置620用以建立重新排序狀態表,其中重新排序狀態表包含一邏輯位址欄位與重新排序階段欄位,當邏輯區塊位址需要進行重新排序時,將邏輯區塊位址登記於重新排序狀態表的邏輯位址欄位,並在控制器610分割出的子區塊全部完成重新排序時,將邏輯區塊位址自重新排序記錄表中刪除。
上述相關於記憶體控制裝置600的動作細節相信在本發明的非揮發性記憶體的多階重新排序方法的實施例說明中已經有詳細的介紹。因此,此處不再對記憶體控制裝置600的動作細節進行重複說明。
值得注意的是,記憶體控制裝置600還包括有傳輸介面630。傳輸介面630耦接控制器610,用以接收使用者對非揮發性記憶體640所傳送的主機命令。當然,傳輸介面630也可以用來傳輸存入非揮發性記憶體640或由非揮發性記憶體640讀出的資料。這種傳輸介面的功能及建構方式,為本領域具通常知識者所熟知的技術,在此不多詳述。綜上所述,本發明利用利用在額定忙碌期限內,執行完存取指令的剩餘時間,來對子區塊進行重新排序。如此一來便不需要另外再特定發出重新排序的主機命令,僅需利用指令執行的剩餘時間即可完成子區塊的重新排序,可增加非揮發性記憶體的使用效率,並避免非揮發性記憶體的存取時間超過額定的規格值。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
600...記憶體控制裝置
610...控制器
620...儲存裝置
630...傳輸介面
PBA0~PBA100...實體區塊位址
LBAN...邏輯區塊位址
W1~W4...資料
S0~S3...子區塊
S410~S430...多階重新排序的步驟
圖1~圖2繪示為習知技術之快閃記憶體的存取方法的動作示意圖。
圖3A~圖3B繪示為本發明一實施例之非揮發性記憶體存取方法的動作示意圖。
圖4繪示本發明的非揮發性記憶體的多階重新排序方法的一實施例的動作流程圖。
圖5A~圖5C繪示為本發明的非揮發性記憶體的多階重新排序方法的實施例的動作示意圖。
圖6繪示本發明的一實施例的非揮發性記憶體控制裝置的方塊圖。
S410~S430...多階重新排序的方法步驟

Claims (18)

  1. 一種非揮發性記憶體裝置的多階重新排序方法,包括:當一第一邏輯區塊位址需要進行重新排序時,將該第一邏輯區塊位址所對應的每一實體記憶區塊切分為多個子區塊;在執行一資料存取時所預設的一額定忙碌期限內,對一第二邏輯區塊位址進行存取之後,利用該額定忙碌期限的剩餘時間,將該第一邏輯區塊位址所對應的每一實體記憶區塊的該些子區塊中的一個子區塊之資料讀出並進行更新操作,然後將更新後的資料寫入到非對應至該第一邏輯區塊位址的一實體記憶區塊;以及在執行另一資料存取時所預設的另一額定忙碌期限內,對一第三邏輯區塊位址進行存取之後,利用該另一額定忙碌期限的剩餘時間,將該第一邏輯區塊位址所對應的每一實體記憶區塊的該些子區塊中的另一個子區塊之資料讀出並進行更新操作,然後將更新後的資料寫入到非對應至該第一邏輯區塊位址的該實體記憶區塊,藉以完成該第一邏輯區塊位址的重新排序,其中該第一邏輯區塊位址、該第二邏輯區塊位址與該第三邏輯區塊位址為相同或不同的邏輯區塊位址。
  2. 如申請專利範圍第1項所述之多階重新排序方法,更包括:建立一重新排序狀態表,其中該重新排序狀態表包含 一邏輯位址欄位與一重新排序階段欄位;以及當該第一邏輯區塊位址需要進行重新排序時,將該第一邏輯區塊位址登記於該重新排序狀態表的邏輯位址欄位。
  3. 如申請專利範圍第2項所述之多階重新排序方法,更包括:當該些子區塊全部完成重新排序時,將該第一邏輯區塊位址自該重新排序狀態表中刪除。
  4. 如申請專利範圍第2項所述之多階重新排序方法,其中該重新排序狀態表更包含一實體位址欄位,以記錄該第一邏輯區塊位址所對應的實體區塊位址。
  5. 如申請專利範圍第2項所述之多階重新排序方法,其中該重新排序階段欄位記錄該些子區塊中尚待進行重新排序的子區塊。
  6. 如申請專利範圍第2項所述之多階重新排序方法,其中該重新排序階段欄位記錄該些子區塊中已完成重新排序的子區塊。
  7. 如申請專利範圍第2項所述之多階重新排序方法,其中該重新排序階段欄位記錄多階重新排序中的目前階段狀態。
  8. 如申請專利範圍第2項所述之多階重新排序方法,其中該重新排序狀態表建立在一記憶裝置中。
  9. 如申請專利範圍第8項所述之多階重新排序方法,其中該記憶裝置為靜態記憶體或動態記憶體。
  10. 一種非揮發性記憶體控制裝置,用以存取一非揮發性記憶體,包括:一控制器,耦接該非揮發性記憶體,當一第一邏輯區塊位址需要進行重新排序時,將該第一邏輯區塊位址所對應的每一實體記憶區塊切分為多個子區塊,在執行一資料存取時所預設的一額定忙碌期限內,對一第二邏輯區塊位址進行存取之後,利用該額定忙碌期限的剩餘時間,將該第一邏輯區塊位址所對應的每一實體記憶區塊的該些子區塊中的一個子區塊之資料讀出並進行更新操作,然後將更新後的資料寫入到非對應至該第一邏輯區塊位址的一實體記憶區塊,並在執行另一資料存取時所預設的另一額定忙碌期限內,對一第三邏輯區塊位址進行存取之後,利用該另一額定忙碌期限的剩餘時間,將該第一邏輯區塊位址所對應的每一實體記憶區塊的該些子區塊中的另一個子區塊之資料讀出並進行更新操作,然後將更新後的資料寫入到非對應至該第一邏輯區塊位址的該實體記憶區塊,藉以完成該第一邏輯區塊位址的重新排序,其中該第一邏輯區塊位址、該第二邏輯區塊位址與該第三邏輯區塊位址為相同或不同的邏輯區塊位址。
  11. 如申請專利範圍第10項所述之非揮發性記憶體控制裝置,更包括:一記憶裝置,耦接該控制器,建立一重新排序狀態表,其中該重新排序狀態表包含一邏輯位址欄位與一重新排序階段欄位,當該第一邏輯區塊位址需要進行重新排序 時,將該第一邏輯區塊位址登記於該重新排序狀態表的邏輯位址欄位。
  12. 如申請專利範圍第11項所述之非揮發性記憶體控制裝置,其中該記憶裝置在該些子區塊全部完成重新排序時,將該第一邏輯區塊位址自該重新排序狀態表中刪除。
  13. 如申請專利範圍第11項所述之非揮發性記憶體控制裝置,其中該重新排序狀態表更包含一實體位址欄位,以記錄該第一邏輯區塊位址所對應的實體區塊位址。
  14. 如申請專利範圍第11項所述之非揮發性記憶體控制裝置,其中該重新排序階段欄位記錄該些子區塊中尚待進行重新排序的子區塊。
  15. 如申請專利範圍第11項所述之非揮發性記憶體控制裝置,其中該重新排序階段欄位記錄該些子區塊中已完成重新排序的子區塊。
  16. 如申請專利範圍第11項所述之非揮發性記憶體控制裝置,其中該重新排序階段欄位記錄多階重新排序中的目前階段狀態。
  17. 如申請專利範圍第11項所述之非揮發性記憶體控制裝置,其中該記憶裝置為靜態記憶體或動態記憶體。
  18. 如申請專利範圍第10項所述之非揮發性記憶體控制裝置,更包括:一傳輸介面,耦接該控制器,用以接收該主機命令。
TW98145819A 2009-12-30 2009-12-30 非揮發性記憶體控制裝置及其多階重新排序方法 TWI424438B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW98145819A TWI424438B (zh) 2009-12-30 2009-12-30 非揮發性記憶體控制裝置及其多階重新排序方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW98145819A TWI424438B (zh) 2009-12-30 2009-12-30 非揮發性記憶體控制裝置及其多階重新排序方法

Publications (2)

Publication Number Publication Date
TW201123192A TW201123192A (en) 2011-07-01
TWI424438B true TWI424438B (zh) 2014-01-21

Family

ID=45046588

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98145819A TWI424438B (zh) 2009-12-30 2009-12-30 非揮發性記憶體控制裝置及其多階重新排序方法

Country Status (1)

Country Link
TW (1) TWI424438B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040151031A1 (en) * 2003-02-04 2004-08-05 Yoshiyuki Tanaka Nonvolatile semiconductor memory
TW200634823A (en) * 2004-12-21 2006-10-01 Sandisk Corp System and method for use of on-chip non-volatile memory write cache
TWI288328B (en) * 2003-12-30 2007-10-11 Sandisk Corp Non-volatile memory and method with non-sequential update block management
US20080005526A1 (en) * 2006-07-03 2008-01-03 Sun Microsystems, Inc. Local contiguous memory space reservation and memory holes elimination
TW200805394A (en) * 2006-07-07 2008-01-16 Alcor Micro Corp Memory storage device and the read/write method thereof
TW200820268A (en) * 2006-10-17 2008-05-01 Efortune Technology Corp The method of index for logical to physical blocks translation in flash storage device
TW200828320A (en) * 2006-12-28 2008-07-01 Genesys Logic Inc Method for performing static wear leveling on flash memory
US20080158963A1 (en) * 2002-09-25 2008-07-03 Kenji Kozakai Nonvolatile memory

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080158963A1 (en) * 2002-09-25 2008-07-03 Kenji Kozakai Nonvolatile memory
US20040151031A1 (en) * 2003-02-04 2004-08-05 Yoshiyuki Tanaka Nonvolatile semiconductor memory
TWI288328B (en) * 2003-12-30 2007-10-11 Sandisk Corp Non-volatile memory and method with non-sequential update block management
TW200634823A (en) * 2004-12-21 2006-10-01 Sandisk Corp System and method for use of on-chip non-volatile memory write cache
US20080005526A1 (en) * 2006-07-03 2008-01-03 Sun Microsystems, Inc. Local contiguous memory space reservation and memory holes elimination
TW200805394A (en) * 2006-07-07 2008-01-16 Alcor Micro Corp Memory storage device and the read/write method thereof
TW200820268A (en) * 2006-10-17 2008-05-01 Efortune Technology Corp The method of index for logical to physical blocks translation in flash storage device
TW200828320A (en) * 2006-12-28 2008-07-01 Genesys Logic Inc Method for performing static wear leveling on flash memory

Also Published As

Publication number Publication date
TW201123192A (en) 2011-07-01

Similar Documents

Publication Publication Date Title
US20180260317A1 (en) Method for managing the copying and storing of data in garbage collection, memory storage device and memory control circuit unit using the same
TWI575373B (zh) 資料儲存裝置以及快閃記憶體控制方法
JP4418439B2 (ja) 不揮発性記憶装置およびそのデータ書込み方法
US10509570B2 (en) Method, device, and program for managing a flash memory for mass storage
US9582416B2 (en) Data erasing method, memory control circuit unit and memory storage apparatus
US20080282024A1 (en) Management of erase operations in storage devices based on flash memories
JP2008009942A (ja) メモリシステム
JP2009199625A (ja) メモリカードおよびメモリカードの制御方法および不揮発性半導体メモリの制御方法
JP2009503744A (ja) 予定再生操作を伴う不揮発性メモリ
TWI450271B (zh) 用來管理一快閃記憶體的複數個區塊之方法以及相關之記憶裝置及其控制器
JP4829202B2 (ja) 記憶装置及びメモリ制御方法
JP2007505415A (ja) フラッシュメモリにおける削除されたブロックの管理
JPWO2007105688A1 (ja) メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム
JP2008123314A (ja) 半導体記憶装置への情報記録方法及び情報記録システム
JP4308780B2 (ja) 半導体メモリ装置、メモリコントローラ及びデータ記録方法
JP5996129B2 (ja) 不揮発性半導体マスメモリを安全に消去するための方法、コンピュータシステム、及びコンピュータプログラム
TWI424438B (zh) 非揮發性記憶體控制裝置及其多階重新排序方法
JP2010003150A (ja) メモリコントローラおよびフラッシュメモリのデータ管理方法
JP4888333B2 (ja) フラッシュディスク装置
JP2000330850A (ja) フラッシュメモリ制御方法
JP4661086B2 (ja) 不揮発性記憶装置および不揮発性メモリの消去方法と書込み方法
JP2005174468A (ja) フラッシュメモリのアクセス制御方法
CN107315543B (zh) 一种对ec的存储器中数据的读写方法及装置
JP2008097526A (ja) データ管理方法
JP2007304920A (ja) フラッシュメモリ制御方法