JP2007505415A - フラッシュメモリにおける削除されたブロックの管理 - Google Patents
フラッシュメモリにおける削除されたブロックの管理 Download PDFInfo
- Publication number
- JP2007505415A JP2007505415A JP2006530229A JP2006530229A JP2007505415A JP 2007505415 A JP2007505415 A JP 2007505415A JP 2006530229 A JP2006530229 A JP 2006530229A JP 2006530229 A JP2006530229 A JP 2006530229A JP 2007505415 A JP2007505415 A JP 2007505415A
- Authority
- JP
- Japan
- Prior art keywords
- block
- memory
- memory block
- marker
- deleted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003550 marker Substances 0.000 claims abstract description 37
- 238000012217 deletion Methods 0.000 claims abstract description 21
- 230000037430 deletion Effects 0.000 claims abstract description 21
- 238000007726 management method Methods 0.000 claims abstract description 10
- 238000006243 chemical reaction Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 14
- 230000001934 delay Effects 0.000 description 2
- 230000035484 reaction time Effects 0.000 description 2
- 108090000248 Deleted entry Proteins 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7201—Logical to physical mapping or translation of blocks or pages
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7205—Cleaning, compaction, garbage collection, erase control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Memory System (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本発明は、幾つかの削除可能な、実メモリブロックアドレス(SBA)によってアドレス指定可能な複数のメモリブロック(SB)を備え、前記メモリブロックは、複数の書込み可能なセクタに区分され、且つ前記メモリブロックは、割り当てテーブル(ZT)による論理ブロックアドレス(LBA)から実メモリブロックアドレス(SBA)の一つへのアドレス変換によってアドレス指定可能であり、前記割り当てテーブル(ZT)は、少なくとも有効データエリア(NB)及びバッファブロックエリア(BB)に区分され、前記各メモリブロック(SB)に対して、前記割り当てテーブル(ZT)に、物理的削除状態に関して第1マーカ「イレーズド」(ER)が付けられ、論理的削除状態に関して第2マーカ「コンテンツ・イレーズド」(CER)が付けられるメモリシステムの削除管理方法に関する。
【選択図】図1
【選択図】図1
Description
本発明は、幾つかの削除可能な、実メモリブロックアドレスによってアドレス指定可能な複数のメモリブロックを備えるメモリシステムにおける削除の管理方法に関する。前記メモリブロックは、多数の書込み可能なメモリセクタに区分され、割り当てテーブルによる論理ブロックアドレスから実メモリブロックアドレスの一つへのアドレス変換によってアドレス指定可能である。
フラッシュメモリは、多くのコンピュータシステムにおいて使用されており、特にデジタルカメラ及び携帯コンピュータ用の交換可能なメモリカードにも使用されている。フラッシュメモリは、それぞれ多くのセクタを有する複数のメモリブロックで組織されている。このメモリの本質的な特性は、限られた数の書込み操作及び削除操作だけが可能であること、前もって削除されたセクタにだけ書込みが可能であること、及び削除は大きなメモリブロックにおいてだけ可能であることである。その場合、書込み及び削除は読み出しよりも(ファクタ50まで)非常に多くの時間を必要とする。それ故、メモリシステムの長い寿命及び迅速な反応時間を達成するために、少ない削除過程だけで済ませ、他の読み出し操作又は書込み操作が滞っていない時間内に削除を行うことが重要である。
ドイツ連邦共和国特許出願第19840389号明細書に、その都度全てのメモリブロックを削除する必要がないように、決められたバッファブロックを利用して、セクタに書込みをする方法が記載されている。バッファブロックがもはや存在しないとき、書込み操作を遅らせるものを直ちに削除しなければならない。
米国特許第5,485,595号明細書に、メモリブロックのステータスのための複数のマーカを含む管理テーブルにおけるメモリブロックの管理が記載されている。前記マーカには、メモリに複数のメモリブロックのバージョンが存在するかどうかを示す、マーカ「ユーズド・フラグ(USED FLAG))」及びマーカ「オールド・フラグ(OLD FLAG)」がある。オールド・フラグを有するメモリブロックは削除を遅らせる。しかし、全てのメモリ操作の場合、論理ブロックアドレスへの有効なエントリに応じて管理テーブルが徹底的に探索され、このことがメモリ操作を遅らせる。
ドイツ連邦共和国特許出願第19840389号明細書に、その都度全てのメモリブロックを削除する必要がないように、決められたバッファブロックを利用して、セクタに書込みをする方法が記載されている。バッファブロックがもはや存在しないとき、書込み操作を遅らせるものを直ちに削除しなければならない。
米国特許第5,485,595号明細書に、メモリブロックのステータスのための複数のマーカを含む管理テーブルにおけるメモリブロックの管理が記載されている。前記マーカには、メモリに複数のメモリブロックのバージョンが存在するかどうかを示す、マーカ「ユーズド・フラグ(USED FLAG))」及びマーカ「オールド・フラグ(OLD FLAG)」がある。オールド・フラグを有するメモリブロックは削除を遅らせる。しかし、全てのメモリ操作の場合、論理ブロックアドレスへの有効なエントリに応じて管理テーブルが徹底的に探索され、このことがメモリ操作を遅らせる。
本発明の課題は、前記ドイツ連邦共和国特許出願に記載のメモリブロックの削除方法をさらに最善の状態にし、より少ない削除操作で済ませ、書込みをするときのセクタの反応時間をさらに短縮することである。
上記の課題は、割り当てテーブルの各メモリブロックに、物理的削除状態に関して第1マーカ「イレーズド(erased)」を付け、論理的削除状態に関して第2マーカ「コンテンツ・イレーズド(content erased)」を付けることによって解決される。
本発明の有利な構成を下位の請求項に示す。
ここで考察される不揮発性メモリセルを有するメモリシステムは複数のメモリブロックで組織されており、このメモリブロックは削除操作を経て一つ一つ削除可能である。メモリブロックは、さらに、個々に書込み可能な複数のセクタに細分されている。その場合、書込みは、前もって削除されたメモリセルにだけ書込み可能である。割り当てテーブルに、全てのメモリブロックがリストアップされている。割り当てテーブルは有効データブロック用第1エリア、管理ブロック用第2エリア、バッファブロック用第3エリア及び予約ブロック用第4エリアに区分されている。この割り当てテーブルには、その時その時のメモリブロックに対してメモリブロックアドレス及びフラグを有する、メモリブロックを指し示す指標が存在する。割り当てテーブルに、アクセスされた論理ブロックアドレス及びそれぞれの論理ブロックアドレスを有するメモリコントローラによって、実メモリブロックアドレスが関係付けられる。論理ブロックアドレスに指標に関して関係付けた実メモリブロックにおいて、その時その時のメモリ操作が行われる。メモリブロックに応じた探索は必要ではない。
管理ブロックに記憶された割り当てテーブルにおいて、その時その時の実メモリブロックの内容のステータスに対して同様にマーカが付けられる。このマーカには、マーカ「イレーズド」及びマーカ「コンテンツ・イレーズド」がある。第1マーカ「イレーズド」は、付属しているメモリブロックが完全に物理的に削除されることを示す。第2マーカ「コンテンツ・イレーズド」は、メモリブロックの内容はまだ物理的に削除されていないが、メモリブロックの内容はもはや有効ではなく、削除のためのブロックが設けられていることを示す。
管理ブロックに記憶された割り当てテーブルにおいて、その時その時の実メモリブロックの内容のステータスに対して同様にマーカが付けられる。このマーカには、マーカ「イレーズド」及びマーカ「コンテンツ・イレーズド」がある。第1マーカ「イレーズド」は、付属しているメモリブロックが完全に物理的に削除されることを示す。第2マーカ「コンテンツ・イレーズド」は、メモリブロックの内容はまだ物理的に削除されていないが、メモリブロックの内容はもはや有効ではなく、削除のためのブロックが設けられていることを示す。
第1マーカ「イレーズド」は、付属するメモリブロックの物理的削除後割り当てテーブルに付けられる。第2マーカ「コンテンツ・イレーズド」は、メモリブロックの全ての内容が無効になった後割り当てテーブルに付けられる。それによって、両マーカは、その時その時に付属するメモリブロックの内容のステータスを示す。
記憶ブロックの管理及びメモリ操作の実施はメモリコントローラのプログラムによって行われる。前記プログラムには、読み出し、書込み又は削除等のメモリ操作が実施されないとき、実施されるバックグラウンドプログラムは存在する。このバックグラウンドプログラムは、第2のマーカ「コンテンツ・イレーズド」の付いたメモリブロックアドレスに応じて割り当てテーブルを徹底的に探索する。バックグラウンドプログラムはそのようにして発見されたメモリブロックを削除し、そのとき、前記メモリブロックに第1マーカ「イレーズド」が付けられる。
もはや削除されないメモリブロックのセクタに書込みをしなければならないとき、有利に、先ずバッファブロックエリアにおいて削除されたメモリブロックを探索し、前記削除されたメモリブロックにセクタの新しい内容が書き込まれる。それによって、このような探索されたメモリブロックは退避ブロックとして利用される。
削除されたメモリブロックがバッファブロックエリアにおいて発見されない場合、削除されたメモリブロックを探索し、このようにして探索されたメモリブロックを退避ブロックとして利用すると有利である。そのために有効データエリアの削除されたメモリブロックに付けられた指標とバッファブロックエリアの削除されないブロックに付けられた指標は交換され、目下のところ有効データ領域にある削除されないメモリブロックはマーカ「コンテンツ・イレーズド」を受取る。
削除されたメモリブロックがバッファブロックエリアにおいて発見されない場合、削除されたメモリブロックを探索し、このようにして探索されたメモリブロックを退避ブロックとして利用すると有利である。そのために有効データエリアの削除されたメモリブロックに付けられた指標とバッファブロックエリアの削除されないブロックに付けられた指標は交換され、目下のところ有効データ領域にある削除されないメモリブロックはマーカ「コンテンツ・イレーズド」を受取る。
有効データエリアは非常に大きく、大量に予約することができるので、削除されたメモリブロックが発見されるまで、有効データエリアは長く持続する。それ故、有意義なことは、有効データエリアにおける削除されたメモリブロックの数が予定の閾値よりも少ない場合、有効データエリアを削除されたメモリブロックに応じて徹底的に探査せず、バッファブロックのメモリブロックを削除し、これを退避ブロックとして利用することである。
上記のようにして発見された退避ブロックは完全に新しいセクタを用いて書き込まれる。その後、論理ブロックアドレスに属する実メモリアドレスのエントリが退避ブロックのアドレスと交換され、今までのメモリブロックには第2マーカ「コンテンツ・イレーズド」が付けられる。
メモリコントローラのプログラムによって任意のメモリブロック及びセクタに指標を付けることが可能である。
メモリブロックにマーカ「コンテンツ・イレーズド」を付けることによって、メモリセルがさらに他の内容を有するときも、内容は削除されたデータに対応する。今、このようなメモリブロックに読み出しアクセスされるとき、メモリコントローラのプログラムはそれを認識し、削除されたデータに対応するデータを戻す。
メモリブロックにマーカ「コンテンツ・イレーズド」を付けることによって、メモリセルがさらに他の内容を有するときも、内容は削除されたデータに対応する。今、このようなメモリブロックに読み出しアクセスされるとき、メモリコントローラのプログラムはそれを認識し、削除されたデータに対応するデータを戻す。
本発明によれば、割り当てテーブルの各メモリブロックに、物理的削除状態に関して第1マーカ「イレーズド」を付け、論理的削除状態に関して第2マーカ「コンテンツ・イレーズド」を付けることにより、メモリブロックの削除方法をさらに最善の状態にし、より少ない削除操作で済ませ、書込みをするときのセクタの反応時間をさらに短縮することができる。
本発明の有利な実施を、模範的に図面を用いて説明する。
図1に割り当てテーブルZTを示す。この割り当てテーブルは三つのエリアに区分されている。前記三つのエリアは、有効データエリアNB、バッファブロックエリアBB及び予約エリアRBである。割り当てテーブルZTに論理ブロックアドレスLBAでアクセスされ、論理ブロックアドレスに属するメモリブロックアドレスSBAが発見される。これらのメモリブロックアドレスSBAをメモリブロックSBに示す。メモリブロックアドレスSBAに、マーカ「イレーズド」ER及びマーカ「コンテンツ・イレーズド」CERが付けられる。
割り当てテーブルZTの第1のエントリは、データDを用いたメモリブロックSBを示す。この場合、マーカ「イレーズド」ER及び「コンテンツ・イレーズド」CERは付けられない。第2のエントリは、削除されたメモリブロック(111..1)を示し、この場合前記両マーカは付けられている。バッファブロックエリアBBには、マーカ「イレーズド」ERが付いている削除されたエントリは存在しない。
有効データブロックへの書込みのための退避ブロックが利用され、空いているバッファブロックが存在しないとき、有効データエリアNBにおいて、マーカ「イレーズド」ERが付いていないブロックが探索される。このとき、割り当てテーブルZTへの第2のエントリが発見される。
それで、前記二つの割り当てテーブルへのエントリは交換される。
割り当てテーブルZTの第1のエントリは、データDを用いたメモリブロックSBを示す。この場合、マーカ「イレーズド」ER及び「コンテンツ・イレーズド」CERは付けられない。第2のエントリは、削除されたメモリブロック(111..1)を示し、この場合前記両マーカは付けられている。バッファブロックエリアBBには、マーカ「イレーズド」ERが付いている削除されたエントリは存在しない。
有効データブロックへの書込みのための退避ブロックが利用され、空いているバッファブロックが存在しないとき、有効データエリアNBにおいて、マーカ「イレーズド」ERが付いていないブロックが探索される。このとき、割り当てテーブルZTへの第2のエントリが発見される。
それで、前記二つの割り当てテーブルへのエントリは交換される。
図2に複数のエントリの探索に応じた割り当てテーブルZTの状態を示す。メモリブロックに、内容は論理的に削除されているが、データDを含む第2のエントリを示す。この第2のエントリはマーカ組み合わせ01を特徴とする。バッファブロックへのエントリは削除されたメモリブロック(111..1)に示す。これは、今、新しい有効データの書込みのための退避ブロックとして利用されている。
バックグラウンドプログラムは、後に、第2のエントリに属するメモリブロックSBを削除する。
バックグラウンドプログラムは、後に、第2のエントリに属するメモリブロックSBを削除する。
本発明は、コンピュータシステムにおいて、幾つかの削除可能な、実メモリブロックアドレスによってアドレス指定可能な複数のメモリブロックを備えるメモリシステムにおける削除の管理に利用することができる。
ZT 割り当てテーブル
NB 有効データエリア
BB バッファブロックエリア
RB 予約エリア
LBA 論理ブロックアドレス
SB メモリブロック
ER マーカ「イレーズド」
CER マーカ「コンテンツ・イレーズド」
D データ
(111..1) 削除されたメモリブロック
NB 有効データエリア
BB バッファブロックエリア
RB 予約エリア
LBA 論理ブロックアドレス
SB メモリブロック
ER マーカ「イレーズド」
CER マーカ「コンテンツ・イレーズド」
D データ
(111..1) 削除されたメモリブロック
Claims (10)
- 幾つかの削除可能な、実メモリブロックアドレス(SBA)によってアドレス指定可能な複数のメモリブロック(SB)を備え、前記メモリブロックは、複数の書込み可能なセクタに区分され、且つ前記メモリブロックは、割り当てテーブル(ZT)による論理ブロックアドレス(LBA)から実メモリブロックアドレス(SBA)の一つへのアドレス変換によってアドレス指定可能であり、前記割り当てテーブル(ZT)は、少なくとも有効データエリア(NB)及びバッファブロックエリア(BB)に区分されているメモリシステムの削除管理方法において、前記各メモリブロック(SB)に対して、前記割り当てテーブル(ZT)に、物理的削除状態に関して第1マーカ「イレーズド」(ER)が付けられ、論理的削除状態に関して第2マーカ「コンテンツ・イレーズド」(CER)が付けられることを特徴とするメモリシステムの削除管理方法。
- 付属するメモリブロック(SB)の物理的削除後第1マーカ(ER)が付けられることを特徴とする請求項1に記載の方法。
- 前記メモリブロック(SB)の全ての内容が無効になった後第2マーカ(CER)が付けられることを特徴とする請求項1に記載の方法。
- 前記メモリシステムはメモリコントローラのプログラムによって管理されることを特徴とする請求項1乃至3の一項に記載の方法。
- 前記メモリコントローラのバックグラウンドプログラムが、前記第2マーカ(CER)が付けられたメモリブロックアドレス(SBA)で、前記割り当てテーブル(ZT)を徹底的に探索し、発見されたメモリブロック(SB)を削除し、そのとき、前記メモリブロックに対して第1マーカ(ER)が付けられることを特徴とする請求項4に記載の方法。
- 新たな書込みを行うとき、メモリブロック(SB)の削除されていないセクタから、先ずバッファブロックエリア(BB)の削除されたメモリブロックが探索され、この探索されたメモリブロックが新しいセクタの内容が書き込まれる退避ブロックとして利用されることを特徴とする請求項4に記載の方法。
- 削除されたメモリブロックがバッファブロックエリア(BB)において発見されない場合、有効データエリア(NB)から削除されたブロックが退避ブロックとして利用されることを特徴とする請求項6に記載の方法。
- 予定数より少ない数の削除されたメモリブロックしか有効データブロックに存在しない場合、先ず、バッファブロックエリア(BB)のメモリブロックが削除され、次いで前記削除されたメモリブロックは、退避ブロックとして利用されることを特徴とする請求項6乃至8の何れか一項に記載の方法。
- 前記割り当てテーブル(ZT)の退避ブロック(AB)に完全に書き込みを行った後、論理ブロックアドレスに属する実メモリアドレス(SBA)のエントリが退避ブロックのアドレスと交換され、今までのメモリブロック(SB)に第2マーカ(CER)が付けられることを特徴とする請求項6乃至8の一項に記載の方法。
- 第2マーカ(CER)が付けられたメモリブロックの読み出し時にメモリコントローラは削除されたデータ(111..1)を戻すことを特徴とする請求項9に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10341618A DE10341618A1 (de) | 2003-09-10 | 2003-09-10 | Verwaltung gelöschter Blöcke in Flash-Speichern |
PCT/EP2004/051782 WO2005026963A1 (de) | 2003-09-10 | 2004-08-12 | Verwaltung gelöschter blöcke in flash-speichern |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007505415A true JP2007505415A (ja) | 2007-03-08 |
Family
ID=34305636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006530229A Pending JP2007505415A (ja) | 2003-09-10 | 2004-08-12 | フラッシュメモリにおける削除されたブロックの管理 |
Country Status (9)
Country | Link |
---|---|
US (1) | US20090125668A1 (ja) |
EP (1) | EP1665053A1 (ja) |
JP (1) | JP2007505415A (ja) |
KR (1) | KR20060130013A (ja) |
CN (1) | CN1849590A (ja) |
CA (1) | CA2536992A1 (ja) |
DE (1) | DE10341618A1 (ja) |
TW (1) | TW200519596A (ja) |
WO (1) | WO2005026963A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009118917A1 (ja) * | 2008-03-26 | 2009-10-01 | Suzuki Masumi | フラッシュメモリを用いた記憶装置 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1936866A (zh) * | 2006-08-18 | 2007-03-28 | 福昭科技(深圳)有限公司 | 具有资料还原功能的闪存记忆体存储机制 |
CN101105774B (zh) * | 2006-10-26 | 2010-08-11 | 福昭科技(深圳)有限公司 | 闪存记忆体在进行数据存取时的逻辑与物理地址转换方法 |
US7515500B2 (en) * | 2006-12-20 | 2009-04-07 | Nokia Corporation | Memory device performance enhancement through pre-erase mechanism |
WO2008102610A1 (ja) * | 2007-02-23 | 2008-08-28 | Panasonic Corporation | メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム |
KR100970537B1 (ko) * | 2008-11-20 | 2010-07-16 | 서울시립대학교 산학협력단 | Ssd 관리 장치 및 방법 |
US20100131726A1 (en) * | 2008-11-26 | 2010-05-27 | Nokia Corporation | Methods, apparatuses, and computer program products for enhancing memory erase functionality |
US8407401B2 (en) | 2008-11-26 | 2013-03-26 | Core Wireless Licensing S.A.R.L. | Methods, apparatuses, and computer program products for enhancing memory erase functionality |
KR101601790B1 (ko) | 2009-09-22 | 2016-03-21 | 삼성전자주식회사 | 암호키 선택장치를 구비하는 스토리지 시스템 및 암호 키 선택방법 |
TWI414940B (zh) * | 2009-12-30 | 2013-11-11 | Phison Electronics Corp | 區塊管理與資料寫入方法、快閃記憶體儲存系統與控制器 |
TWI475385B (zh) * | 2012-03-14 | 2015-03-01 | Phison Electronics Corp | 程式化記憶胞與資料讀取方法、記憶體控制器與儲存裝置 |
KR20140056657A (ko) | 2012-10-30 | 2014-05-12 | 삼성전자주식회사 | 메인 메모리를 구비한 컴퓨터 시스템 및 그것의 제어 방법 |
TWI557561B (zh) * | 2016-02-05 | 2016-11-11 | 群聯電子股份有限公司 | 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置 |
US11288007B2 (en) * | 2019-05-16 | 2022-03-29 | Western Digital Technologies, Inc. | Virtual physical erase of a memory of a data storage device |
US11581048B2 (en) * | 2020-11-30 | 2023-02-14 | Cigent Technology, Inc. | Method and system for validating erasure status of data blocks |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08194640A (ja) * | 1995-01-19 | 1996-07-30 | Fujitsu Ltd | 記憶装置のメモリ管理装置 |
JPH0997205A (ja) * | 1995-09-28 | 1997-04-08 | Canon Inc | フラッシュrom管理方法及び装置及びコンピュータ制御装置 |
JP2000227871A (ja) * | 1999-02-05 | 2000-08-15 | Seiko Epson Corp | 不揮発性記憶装置、その制御方法、および、情報記録媒体 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5485595A (en) * | 1993-03-26 | 1996-01-16 | Cirrus Logic, Inc. | Flash memory mass storage architecture incorporating wear leveling technique without using cam cells |
US5838614A (en) * | 1995-07-31 | 1998-11-17 | Lexar Microsystems, Inc. | Identification and verification of a sector within a block of mass storage flash memory |
US5953737A (en) * | 1997-03-31 | 1999-09-14 | Lexar Media, Inc. | Method and apparatus for performing erase operations transparent to a solid state storage system |
JP3718578B2 (ja) * | 1997-06-25 | 2005-11-24 | ソニー株式会社 | メモリ管理方法及びメモリ管理装置 |
-
2003
- 2003-09-10 DE DE10341618A patent/DE10341618A1/de not_active Withdrawn
-
2004
- 2004-08-12 KR KR1020067004108A patent/KR20060130013A/ko not_active Application Discontinuation
- 2004-08-12 JP JP2006530229A patent/JP2007505415A/ja active Pending
- 2004-08-12 US US10/571,590 patent/US20090125668A1/en not_active Abandoned
- 2004-08-12 CA CA002536992A patent/CA2536992A1/en not_active Abandoned
- 2004-08-12 WO PCT/EP2004/051782 patent/WO2005026963A1/de active Application Filing
- 2004-08-12 EP EP04766485A patent/EP1665053A1/de not_active Withdrawn
- 2004-08-12 CN CNA2004800260130A patent/CN1849590A/zh active Pending
- 2004-09-02 TW TW093126506A patent/TW200519596A/zh unknown
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08194640A (ja) * | 1995-01-19 | 1996-07-30 | Fujitsu Ltd | 記憶装置のメモリ管理装置 |
JPH0997205A (ja) * | 1995-09-28 | 1997-04-08 | Canon Inc | フラッシュrom管理方法及び装置及びコンピュータ制御装置 |
JP2000227871A (ja) * | 1999-02-05 | 2000-08-15 | Seiko Epson Corp | 不揮発性記憶装置、その制御方法、および、情報記録媒体 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009118917A1 (ja) * | 2008-03-26 | 2009-10-01 | Suzuki Masumi | フラッシュメモリを用いた記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2005026963A1 (de) | 2005-03-24 |
EP1665053A1 (de) | 2006-06-07 |
CN1849590A (zh) | 2006-10-18 |
KR20060130013A (ko) | 2006-12-18 |
CA2536992A1 (en) | 2005-03-24 |
TW200519596A (en) | 2005-06-16 |
DE10341618A1 (de) | 2005-05-04 |
US20090125668A1 (en) | 2009-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8516182B2 (en) | Controller and memory system for managing data | |
US8190811B2 (en) | Defragmentation of solid state memory | |
EP0852765B1 (en) | Memory management | |
US8312204B2 (en) | System and method for wear leveling in a data storage device | |
US8583860B2 (en) | Block management method for flash memory and controller and storage system using the same | |
US6477616B1 (en) | Storage device, storage system, memory management method, recording medium, and computer data signal | |
JP5336060B2 (ja) | 不揮発性メモリ装置およびそれを動作させる方法 | |
US6477632B1 (en) | Storage device and accessing method | |
US20100005270A1 (en) | Storage unit management methods and systems | |
US20030229753A1 (en) | Flash memory file system | |
US20080109589A1 (en) | Nonvolatile Storage Device And Data Write Method | |
US20110231597A1 (en) | Data access method, memory controller and memory storage system | |
KR100608602B1 (ko) | 플래시 메모리, 이를 위한 사상 제어 장치 및 방법 | |
JP2007505415A (ja) | フラッシュメモリにおける削除されたブロックの管理 | |
JP2009199625A (ja) | メモリカードおよびメモリカードの制御方法および不揮発性半導体メモリの制御方法 | |
CN110674056B (zh) | 一种垃圾回收方法及装置 | |
CN102622310A (zh) | 无效数据擦除方法、装置及系统 | |
JP2006079434A (ja) | 記憶装置、メモリ管理方法及びプログラム | |
US8271721B2 (en) | Data writing method and data storage device | |
US20090144488A1 (en) | Memory card and method for handling data updating of a flash memory | |
KR20080078129A (ko) | 맵 히스토리 기반의 불휘발성 메모리의 매핑 방법 및 저장장치 | |
JP4130808B2 (ja) | フォーマット方法 | |
JP4308780B2 (ja) | 半導体メモリ装置、メモリコントローラ及びデータ記録方法 | |
JP2009116465A (ja) | 記憶装置及びメモリ制御方法 | |
US20150074335A1 (en) | Memory system, controller and control method of memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070808 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110426 |