KR20060130013A - 플래쉬 메모리 내의 삭제 가능한 블록의 관리 - Google Patents

플래쉬 메모리 내의 삭제 가능한 블록의 관리 Download PDF

Info

Publication number
KR20060130013A
KR20060130013A KR1020067004108A KR20067004108A KR20060130013A KR 20060130013 A KR20060130013 A KR 20060130013A KR 1020067004108 A KR1020067004108 A KR 1020067004108A KR 20067004108 A KR20067004108 A KR 20067004108A KR 20060130013 A KR20060130013 A KR 20060130013A
Authority
KR
South Korea
Prior art keywords
memory
block
identifier
memory block
deleted
Prior art date
Application number
KR1020067004108A
Other languages
English (en)
Inventor
라인하르트 키흐네
Original Assignee
하이퍼스톤 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하이퍼스톤 아게 filed Critical 하이퍼스톤 아게
Publication of KR20060130013A publication Critical patent/KR20060130013A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 실제 메모리 블록 주소(SBA)를 이용하여 주소 지정 가능하고 개별적으로 삭제 가능한 메모리 블록(SB)을 갖는 메모리 시스템 내의 삭제를 관리하기 위한 방법에 관한 것이다. 상기 메모리 블록은 쓰기 가능한 복수의 섹터로 세분화되고, 할당자 테이블(ZT)을 이용하여 논리적 블록 주소(LBA)로부터 각각 하나의 실제 메모리 블록 주소(SBA)로의 주소 변환을 통해 주소 지정 가능하며, 할당자 테이블(ZT)은 적어도 하나의 사용 데이터 영역(NB)으로 그리고 하나의 버퍼 블록 영역(BB)으로 세분화된다. 할당자 테이블(ZT) 내의 각 메모리 블록(SB)에는 물리적 삭제 상태를 통한 제1 식별자 "erased"(ER) 및 논리적 삭제 상태를 통한 제2 식별자 "content erased"(CER)가 세팅된다.
메모리 블록, 주소 지정, 플래쉬 메모리, 논리적 블록, 물리적 블록.

Description

플래쉬 메모리 내의 삭제 가능한 블록의 관리{MANAGEMENT OF ERASED BLOCKS IN FLASH MEMORIES}
본 발명은 실제 메모리 블록에 의해 주소 지정 가능하고 개별적으로 삭제 가능한 메모리 블록을 갖는 메모리 시스템의 삭제 관리 방법에 관한 것으로서, 상기 메모리 블록은 쓰기 가능한 복수의 메모리 섹터로 세분화되고, 할당자 테이블을 이용하여 논리적 블록 주소로부터 각각의 실제 메모리 블록 주소로의 주소 변환을 통해 주소 지정 가능하다.
플래쉬 메모리는 여러 컴퓨터 시스템, 특히 디지털 카메라 및 휴대용 컴퓨터를 위한 교체 가능한 메모리 카드에 사용된다. 플래쉬 메모리는 메모리 블록 내에서 각각 복수의 섹터로 조직화된다. 이러한 메모리의 기본적인 특성은 단지 한정된 수의 쓰기 및 삭제 동작이 가능하고 이전에 삭제된 섹터에만 쓰기 가능하며, 삭제는 단지 큰 메모리 블록에서만 가능하다는 것이다. 이때, 쓰기 및 삭제 과정은 읽기보다 (50배까지의) 매우 많은 시간을 필요로 한다. 메모리 시스템의 긴 수명과 빠른 반응 시간을 달성하기 위해, 짧은 삭제 과정이 실행되고 삭제는 다른 읽기 또는 쓰기 실행이 처리되지 않는 시간에 행해지는 것이 중요하다.
독일 특허 제198 40 389호에는, 사전에 매번 전체 메모리 블록을 삭제할 필 요없이 특정의 버퍼 블록을 사용하여 섹터가 쓰여질 수 있는 방법이 공지되어 있다. 버퍼 블록이 더 이상 존재하지 않으면, 쓰기 실행을 지연시키는 하나의 블록이 즉시 삭제되야 한다.
미국 특허 제5,485,595호에는 메모리 블록의 상태에 대한 복수의 식별자를 포함하는 관리 테이블의 메모리 블록 관리 방법이 공지되어 있다. 식별자들은 메모리 블록의 복수의 버젼이 메모리 내에 존재하는 지의 여부를 표시하는 "USED FLAG" 및 "OLD FLAG" 이다. 메모리 블록은 "OLD FLAG"로 삭제 처리된다. 그러나, 관리 데이블은 각각의 메모리 동작 시에 논리 블록 주소에 대한 유효 항목에 따라 무엇이 메모리 동작을 연장시키는지를 서치 (search)한다.
본 발명의 목적은 상술된 독일 특허에 공지되어 있는, 더 적은 삭제 동작이 실행되고 섹터의 쓰기 시에 반응 시간이 더 단축되도록, 메모리 블록의 삭제 방법을 더 개선하는 것이다.
이러한 목적은, 할당자 테이블 내의 각 메모리 블록에 대해 물리적 삭제 상태를 통한 제1 식별자 "erased" 및 논리적 삭제 상태를 통한 제2 식별자 "content erased"가 세팅됨으로서 달성된다.
본 발명의 바람직한 구성은 종속 청구항에서 설명된다.
비휘발성 메모리 셀을 갖는 메모리 시스템은 삭제 동작을 통해 개별적으로 삭제 가능한 메모리 블록 내에 구성된다. 이 메모리 블록은 개별적으로 쓰기 가능한 섹터로 다시 분할된다. 이때 쓰기는 단지 이전에 삭제된 메모리 셀에서만 가능하다. 할당자 테이블은 모든 메모리 블록을 기재한다. 할당자 테이블은 사용 데이터 블록을 위한 제1 영역, 관리 블록을 위한 제2 영역, 버퍼 블록을 위한 제3 영역 그리고 리저브 블록을 위한 제4 영역으로 세분된다. 테이블에는 메모리 블록 주소를 갖는 포인터 및 이 포인터가 지시하는 각각의 메모리 블록에 대한 플래그가 위치한다. 할당자 테이블에는 메모리 컨트롤러에 의해 논리적 블록 주소가 어세스되고 각각의 논리적 블록 주소에는 실제 메모리 블록 주소가 할당된다. 포인터에 의해 논리적 블록 주소에 할당된 실제 메모리 블록에서 각각의 메모리 동작이 실행된다. 메모리 블록 서치는 요구되지 않는다. 관리 블록에 저장된 할당자 테이블에는 각각의 실제 메모리 블록 내용의 상태에 대한 식별자가 실행된다. 이때 식별자는 "erased" 및 "content erased"이다. 제1 식별자 "erased"는 해당 메모리 블록이 물리적으로 완전히 삭제되었다는 것을 나타낸다. 제2 식별자 "content erased"는 블록의 내용이 아직 물리적으로 삭제되지 않은 것을 나타내나, 내용은 더이상 유효하지 않고 삭제를 위한 블록이 제공된다.
제1 식별자 "erased"는 할당자 테이블 내의 해당 메모리 블록의 각 물리적 삭제에 따라 세팅된다. 제2 식별자 "content erased"는 메모리 블록의 무효화되는 전체 내용에 따라 세팅된다. 이로써, 상기 양 식별자는 해당 메모리 블록의 내용의 각 상태를 나타낸다.
메모리 블록의 관리 및 메모리 동작의 실행은 메모리 컨트롤러 내의 프로그램을 통해 실행된다. 상기 프로그램 하위에는, 읽기, 쓰기 또는 삭제와 같은 메모리 동작이 실행되지 않을 경우 실행되는 배경 프로그램이 존재한다. 배경 프로그램은 세팅된 제2 식별자 "content erased"를 갖는 메모리 블록 주소에 따라 할당자 테이블을 서치한다. 이는 발견된 메모리 블록을 삭제하며 제1 식별자가 "erased"를 세팅된다.
더 이상 삭제되지 않는 메모리 블록의 하나의 섹터가 쓰여져야 할 경우, 섹터의 새로운 내용이 쓰여져야 하는 버퍼 블록 영역 내의 삭제된 블록이 먼저 서치되는 것은 바람직하다. 이러한 메모리 블록은 백업 블록으로서 사용된다. 버퍼 블록 내에서 삭제된 메모리 블록이 발견되지 않을 경우, 삭제된 메모리 블록을 사용 데이터 영역 내에서 서치하여 백업 블록으로 사용하는 것은 바람직하다. 이를 위해 사용 데이터 영역 내의 삭제된 메모리 블록에 대한 포인터와 버퍼 블록 영역 내의 삭제되지 않은 블록에 대한 포인터가 교환되고 사용 데이터 영역 내에 존재하는 삭제되지 않은 메모리 블록은 특성 "content erased"를 포함한다.
사용 데이터 영역은 매우 크고 강하게 점유될 수 있기 때문에, 삭제된 메모리 블록이 발견되기 까지는 상당히 오래걸릴 수 있다. 따라서, 사전 결정된 임계값보다 작은 사용 데이터 영역 내의 소정의 수의 삭제된 메모리 블록에서, 사용 데이터를 삭제된 메모리 블록에 따라 서치하는 것이 아니라, 버퍼 블록 영역 내에서 메모리 블록을 삭제하여 이를 백업 블록으로 사용하는 것이 바람직하다.
상술된 방법으로 발견된 백업 블록은 완전히 새로운 섹터로 쓰여진다. 그 다음, 논리적 블록 주소에 해당하는 실제 메모리 주소의 항목은 백업 블록의 주소와 교환되고 지금까지의 메모리 블록은 제1 식별자 "content erased"로 표시된다.
메모리 컨트롤러 내의 프로그램을 통해 임의의 메모리 블록 및 섹터에 대한 어세스가 가능하다. 메모리 블록 내의 식별자 "content erased"의 세팅을 통해 내용은 삭제된 데이터에 일치하고, 이는 메모리 셀이 다른 내용을 포함할 경우에도 해당된다. 이러한 메모리 블록에 대해 읽기식으로 어세스될 경우, 메모리 컨트롤러 내의 프로그램은 이를 인식하고 삭제된 데이터에 상응하는 데이터를 복원시킨다.
본 발명의 바람직한 실시예가 도면에서 예시적으로 설명된다.
도 1은 메모리 블록과 할당자 데이블의 관계를 도시한다.
도 2는 새로운 사용 데이터 블록의 사용에 따른 관계를 도시한다.
도 1에는 3개의 영역으로 세분되는 할당자 테이블(ZT)이 도시된다. 이는 사용 데이터 영역(NB), 버퍼 블록 영역(BB) 및 리저브 영역(RB)이다. 할당자 테이블(ZT)은 논리적 블록 주소(LBA)를 통해 어세스되고, 하나의 메모리 블록(SB)을 나타내는 해당 메모리 블록 주소(SBA)가 발견된다. 해당 메모리 블록 주소(SBA)에는 식별자 "erased"(ER) 및 "content erased"(CER)이 세팅된다. 할당자 테이블(ZT)의 제1 항목은 데이터(D)에 의해 사용된 메모리 블록(SB)을 나타낸다. 여기서 식별저 "erased"(ER) 및 "content erased"(CER)은 세팅되지 않는다. 제2 항목은 식별자가 세팅된 삭제된 메모리 블록(111..1)을 나타낸다. 버퍼 블록 영역(BB)에는 식별자 "erased"(ER)로 세팅된 삭제된 항목이 존재하지 않는다. 사용 데이터 블록의 쓰기를 위한 백업 블록이 필요할 경우, 그리고 빈 버퍼 블록이 없는 경우, 사용 데이터 영역(NB) 내에서 식별자 "reased"(ER)가 세팅된 블록이 서치된다. 여기서 할당자 테이블(ZT) 내의 제2 항목이 발견된다. 할당자 테이블 내의 양 항목은 교환된다.
도 2에는 항목 교환 후의 할당자 테이블(ZT)의 상태를 도시한다. 제2 항목은, 기존 데이터(D)를 포함하는 내용이 논리적으로 삭제된, 메모리 블록을 나타낸다. 이는 식별자 조합(01)을 통해 특징지어 진다. 버퍼 블록의 항목은 삭제된 메모리 블록(111..1)을 나타낸다. 이는 새로운 사용 데이터의 쓰기를 위한 백업 블록으로서 사용된다. 배경 프로그램은 제2 항목에 속한 메모리 블록(SB)을 더 나중에 삭제하게 된다.

Claims (10)

  1. 실제 메모리 블록 주소(SBA)를 이용하여 주소 지정 가능하고 개별적으로 삭제 가능한 메모리 블록(SB)을 갖는 메모리 시스템 내의 삭제를 관리하기 위한 방법이며, 상기 메모리 블록은 쓰기 가능한 복수의 섹터로 세분화되고, 할당자 테이블(ZT)을 이용하여 논리적 블록 주소(LBA)로부터 각각 하나의 실제 메모리 블록 주소(SBA)로의 주소 변환을 통해 주소 지정 가능하며, 할당자 테이블(ZT)은 적어도 하나의 사용 데이터 영역(NB)으로 그리고 하나의 버퍼 블록 영역(BB)으로 세분화되는 방법에 있어서,
    할당자 테이블(ZT) 내의 각 메모리 블록(SB)에는 물리적 삭제 상태를 통한 제1 식별자 "erased"(ER) 및 논리적 삭제 상태를 통한 제2 식별자 "content erased"(CER)가 세팅되는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서,
    제1 식별자(ER)는 해당 메모리 블록(SB)의 각각의 물리적 삭제에 따라 세팅되는 것을 특징으로 하는 방법.
  3. 제 1 항에 있어서,
    제2 식별자(CER)는 메모리 블록(SB)의 무효화되는 전체 내용에 따라 세팅되는 것을 특징으로 하는 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    메모리 시스템은 메모리 컨트롤러 내의 프로그램을 통해 관리되는 것을 특징으로 하는 방법.
  5. 제 4 항에 있어서,
    메모리 컨트롤러 내의 배경 프로그램은 세팅된 제2 식별자(CER)를 갖는 메모리 블록 주소(SBA)에 따라 할당자 테이블(ZT)을 서치하여 발견된 메모리 블록(SB)을 삭제하며, 제1 식별자(ER)가 세팅되는 것을 특징으로 하는 방법.
  6. 제 4 항에 있어서,
    메모리 블록(SB)의 삭제되지 않은 섹터의 새로운 쓰기 시에, 먼저 버퍼 블록 영역(BB) 내의 삭제된 메모리 블록이 서치되어, 섹터의 새로운 내용이 쓰여지는 백업 블록으로서 사용되는 것을 특징으로 하는 방법.
  7. 제 6 항에 있어서,
    삭제된 메모리 블록이 버퍼 블록 영역(BB) 내에서 발견되지 않는 경우, 삭제된 블록이 사용 데이터 영역(NB)으로부터 백업 블록으로 사용되는 것을 특징으로 하는 방법.
  8. 제 7 항에 있어서,
    단지 소정의 수보다 작은 수의 삭제된 메모리 블록이 사용 데이터 영역 내에 존재하는 경우, 버퍼 블록 영역(BB) 내의 메모리 블록이 먼저 삭제되어 백업 블록으로서 사용되는 것을 특징으로 하는 방법.
  9. 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,
    할당자 테이블(ZT) 내의 백업 블록(AB)의 완전한 쓰기 후에, 논리적 블록 주소에 해당하는 실제 메모리 주소(SBA)의 항목은 백업 블록의 주소와 교환되고 지금까지의 메모리 블록(SB)은 제2 식별자(CER)에 의해 특징지어 지는 것을 특징으로 하는 방법.
  10. 제 9 항에 있어서,
    세팅된 제2 식별자(CER)를 갖는 메모리 블록의 읽기 시에 메모리 컨트롤러는 삭제된 데이터(111..1)를 복원시키는 것을 특징으로 하는 방법.
KR1020067004108A 2003-09-10 2004-08-12 플래쉬 메모리 내의 삭제 가능한 블록의 관리 KR20060130013A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10341618.8 2003-09-10
DE10341618A DE10341618A1 (de) 2003-09-10 2003-09-10 Verwaltung gelöschter Blöcke in Flash-Speichern

Publications (1)

Publication Number Publication Date
KR20060130013A true KR20060130013A (ko) 2006-12-18

Family

ID=34305636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067004108A KR20060130013A (ko) 2003-09-10 2004-08-12 플래쉬 메모리 내의 삭제 가능한 블록의 관리

Country Status (9)

Country Link
US (1) US20090125668A1 (ko)
EP (1) EP1665053A1 (ko)
JP (1) JP2007505415A (ko)
KR (1) KR20060130013A (ko)
CN (1) CN1849590A (ko)
CA (1) CA2536992A1 (ko)
DE (1) DE10341618A1 (ko)
TW (1) TW200519596A (ko)
WO (1) WO2005026963A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100970537B1 (ko) * 2008-11-20 2010-07-16 서울시립대학교 산학협력단 Ｓｓｄ 관리 장치 및 방법
US8886956B2 (en) 2009-09-22 2014-11-11 Samsung Electronics Co., Ltd. Data storage apparatus having cryption and method thereof
US9342257B2 (en) 2012-10-30 2016-05-17 Samsung Electronics Co., Ltd. Computer system having main memory and control method thereof
US20220172792A1 (en) * 2020-11-30 2022-06-02 Cigent Technology, Inc. Method and system for validating erasure status of data blocks

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1936866A (zh) * 2006-08-18 2007-03-28 福昭科技（深圳）有限公司 具有资料还原功能的闪存记忆体存储机制
CN101105774B (zh) * 2006-10-26 2010-08-11 福昭科技（深圳）有限公司 闪存记忆体在进行数据存取时的逻辑与物理地址转换方法
US7515500B2 (en) * 2006-12-20 2009-04-07 Nokia Corporation Memory device performance enhancement through pre-erase mechanism
US20100318723A1 (en) * 2007-02-23 2010-12-16 Masahiro Nakanishi Memory controller, nonvolatile memory device, and nonvolatile memory system
JP4164118B1 (ja) * 2008-03-26 2008-10-08 眞澄 鈴木 フラッシュメモリを用いた記憶装置
US20100131726A1 (en) * 2008-11-26 2010-05-27 Nokia Corporation Methods, apparatuses, and computer program products for enhancing memory erase functionality
US8407401B2 (en) 2008-11-26 2013-03-26 Core Wireless Licensing S.A.R.L. Methods, apparatuses, and computer program products for enhancing memory erase functionality
TWI414940B (zh) * 2009-12-30 2013-11-11 Phison Electronics Corp 區塊管理與資料寫入方法、快閃記憶體儲存系統與控制器
TWI475385B (zh) * 2012-03-14 2015-03-01 Phison Electronics Corp 程式化記憶胞與資料讀取方法、記憶體控制器與儲存裝置
TWI557561B (zh) * 2016-02-05 2016-11-11 群聯電子股份有限公司 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
US11288007B2 (en) * 2019-05-16 2022-03-29 Western Digital Technologies, Inc. Virtual physical erase of a memory of a data storage device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5485595A (en) * 1993-03-26 1996-01-16 Cirrus Logic, Inc. Flash memory mass storage architecture incorporating wear leveling technique without using cam cells
JP3464836B2 (ja) * 1995-01-19 2003-11-10 富士通株式会社 記憶装置のメモリ管理装置
US5838614A (en) * 1995-07-31 1998-11-17 Lexar Microsystems, Inc. Identification and verification of a sector within a block of mass storage flash memory
JPH0997205A (ja) * 1995-09-28 1997-04-08 Canon Inc フラッシュｒｏｍ管理方法及び装置及びコンピュータ制御装置
US5953737A (en) * 1997-03-31 1999-09-14 Lexar Media, Inc. Method and apparatus for performing erase operations transparent to a solid state storage system
JP3718578B2 (ja) * 1997-06-25 2005-11-24 ソニー株式会社 メモリ管理方法及びメモリ管理装置
JP2000227871A (ja) * 1999-02-05 2000-08-15 Seiko Epson Corp 不揮発性記憶装置、その制御方法、および、情報記録媒体

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100970537B1 (ko) * 2008-11-20 2010-07-16 서울시립대학교 산학협력단 Ｓｓｄ 관리 장치 및 방법
US8886956B2 (en) 2009-09-22 2014-11-11 Samsung Electronics Co., Ltd. Data storage apparatus having cryption and method thereof
US9342257B2 (en) 2012-10-30 2016-05-17 Samsung Electronics Co., Ltd. Computer system having main memory and control method thereof
US20220172792A1 (en) * 2020-11-30 2022-06-02 Cigent Technology, Inc. Method and system for validating erasure status of data blocks
US11581048B2 (en) * 2020-11-30 2023-02-14 Cigent Technology, Inc. Method and system for validating erasure status of data blocks

Also Published As

Publication number Publication date
CA2536992A1 (en) 2005-03-24
DE10341618A1 (de) 2005-05-04
WO2005026963A1 (de) 2005-03-24
TW200519596A (en) 2005-06-16
JP2007505415A (ja) 2007-03-08
US20090125668A1 (en) 2009-05-14
EP1665053A1 (de) 2006-06-07
CN1849590A (zh) 2006-10-18

Similar Documents

Publication Publication Date Title
CN101937319B (zh) 存储器系统及其映射方法
JP5336060B2 (ja) 不揮発性メモリ装置およびそれを動作させる方法
US9489301B2 (en) Memory systems
EP0852765B1 (en) Memory management
KR100453053B1 (ko) 플래쉬 메모리용 파일 시스템
KR100725390B1 (ko) 수정 빈도를 고려하여 데이터를 비휘발성 캐쉬부에저장하는 장치 및 방법
KR101329068B1 (ko) 블록 관리를 가지는 비휘발성 메모리
US20080270680A1 (en) Controller for Non-Volatile Memories and Methods of Operating the Memory Controller
KR20060130013A (ko) 플래쉬 메모리 내의 삭제 가능한 블록의 관리
KR20080042844A (ko) 플래시 메모리시스템 내의 데이터 저장 용량의 리클레이밍
US20100318726A1 (en) Memory system and memory system managing method
US8261013B2 (en) Method for even utilization of a plurality of flash memory chips
US20070005929A1 (en) Method, system, and article of manufacture for sector mapping in a flash device
EP1139210A1 (en) Method of logic partitioning of a nonvolatile memory array
US9304906B2 (en) Memory system, controller and control method of memory
JPH11272569A (ja) フラッシュメモリを使用した外部記憶装置のデータ回復方式
KR20060123075A (ko) 플래쉬 메모리 내의 손상된 블록 관리
KR100703727B1 (ko) 비휘발성 메모리, 이를 위한 사상 제어 장치 및 방법
CN111324284B (zh) 一种存储器
KR100982440B1 (ko) 단일 플래시 메모리의 데이터 관리시스템
KR100688463B1 (ko) 물리 메모리의 데이터 기록 및 삭제 방법
CN117555478A (zh) 一种基于闪存的模拟eeprom读写方法
CN117785018A (zh) 键值存储方法及系统
WO2006093304A1 (en) Storage device, memory block managing method, and program

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application