CN111324284B - 一种存储器 - Google Patents

一种存储器 Download PDF

Info

Publication number
CN111324284B
CN111324284B CN201811531376.XA CN201811531376A CN111324284B CN 111324284 B CN111324284 B CN 111324284B CN 201811531376 A CN201811531376 A CN 201811531376A CN 111324284 B CN111324284 B CN 111324284B
Authority
CN
China
Prior art keywords
timestamp
node
linked list
data block
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811531376.XA
Other languages
English (en)
Other versions
CN111324284A (zh
Inventor
刘凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoyi Innovation Technology Group Co ltd
Hefei Geyi Integrated Circuit Co Ltd
Original Assignee
Zhaoyi Innovation Technology Group Co ltd
Hefei Geyi Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhaoyi Innovation Technology Group Co ltd, Hefei Geyi Integrated Circuit Co Ltd filed Critical Zhaoyi Innovation Technology Group Co ltd
Priority to CN201811531376.XA priority Critical patent/CN111324284B/zh
Publication of CN111324284A publication Critical patent/CN111324284A/zh
Application granted granted Critical
Publication of CN111324284B publication Critical patent/CN111324284B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明实施例公开了一种存储器，该存储器包括：存储模块，存储模块包括多个数据块；控制模块，控制模块包括时间戳链表，控制模块用于在执行第i次擦写操作时，将与第i次擦写操作对应的数据块在时间戳链表中的时间戳更新为i，并在检测到时间戳链表中最小时间戳与最大时间戳的差值大于或等于时间戳阈值时，触发静态损耗均衡。本发明实施例中，控制模块会在执行每次擦写操作时都实时更新时间戳链表，通过时间戳链表可知每个数据块被使用时的时间戳，存储模块中所有数据块使用的先后顺序，以及数据块被放置的相对时间长短；根据时间戳链表中的时间戳判断是否触发静态损耗均衡，无需每次都扫描所有块的擦写次数，提高了静态损耗均衡算法的效率。

Description

一种存储器
技术领域
本发明实施例涉及存储器技术，尤其涉及一种存储器。
背景技术
eMMC(Embedded Multi Media Card，嵌入式多媒体)芯片是主要针对手机或平板电脑等产品的内嵌式存储器。eMMC芯片中集成了一个控制器，该控制器可提供标准接口并管理闪存，如此可使得使用eMMC芯片的手机厂商就能专注于产品开发的其它部分，并缩短向市场推出产品的时间。
eMMC芯片主要由控制器和闪存颗粒组成，通过写操作将数据保存在闪存颗粒中，通过读操作从闪存颗粒中读取数据。目前市场主流的闪存为NAND flash，具有尺寸小，容量较大，改写速度快等优点，适用于大量数据的存储，在业界也得到了越来越广泛的应用。NAND flash包括多个物理块。eMMC芯片主要是通过损耗均衡实现每个物理块均衡的被使用，从而最大化eMMC芯片寿命，因此需要静态损耗均衡能及时被触发。
然而，目前常用的一种方法是记录每个块的擦写次数，不过如果只根据擦写次数来触发静态损耗均衡，那么很可能出现一个擦写次数较低的数据块在接下来被多次的作为源数据块执行了数据搬移，影响读写性能。另一种方法是，可以根据数据块中最大和最小的擦写次数来判断的，如果最大擦写次数超过某个阈值，就会将最小擦写次数的数据块的数据搬移出来并释放这个块，接下来因为动态损耗均衡的缘故这个块很快又用于保存主机用户数据，同时擦写次数加一次，然后很可能很快又会触发静态损耗均衡，这样会导致效率低下，而且影响读写性能。
发明内容
本发明实施例提供一种存储器，以解决损耗均衡算法效率低的问题。
本发明实施例提供了一种存储器，包括：
存储模块，所述存储模块包括多个数据块；
控制模块，所述控制模块包括时间戳链表，所述控制模块用于在执行第i次擦写操作时，将与所述第i次擦写操作对应的所述数据块在所述时间戳链表中的时间戳更新为i，并在检测到所述时间戳链表中最小时间戳与最大时间戳的差值大于或等于时间戳阈值时，触发静态损耗均衡，i＝1，2，3，…。
进一步的，所述时间戳链表按照时间戳增长的顺序记录所述时间戳及其对应的所述数据块。
进一步的，所述时间戳链表包括第j节点和与所述第j节点对应的第j指针，所述第j节点用于记录一所述时间戳及与该时间戳对应的所述数据块，所述第j指针用于指向第j+1节点，所述第j+1节点中记录的时间戳大于所述第j节点中记录的时间戳，j＝1，2，3，…。
进一步的，所述时间戳链表还包括头节点、与所述头节点对应的头指针、尾节点和与所述尾节点对应的尾指针，所述头指针用于指向所述头节点，所述头节点用于连接记录为最小时间戳的一节点，所述尾指针用于指向所述尾节点，所述尾节点用于记录最大时间戳及其对应的所述数据块。
进一步的，所述控制模块还用于在触发静态损耗均衡后，将最小时间戳所对应的数据块的数据搬移至空白数据块并擦除该数据块。
进一步的，所述存储模块为与非闪存NAND Flash。
进一步的，所述存储器为嵌入式多媒体eMMC芯片。
本发明实施例提供的存储器，控制模块包括时间戳链表，控制模块在执行第i次擦写操作时，将与第i次擦写操作对应的数据块在时间戳链表中的时间戳更新为i，并在检测到时间戳链表中最小时间戳与最大时间戳的差值大于或等于时间戳阈值时，触发静态损耗均衡。本发明实施例中，控制模块会在执行每次擦写操作时都实时更新时间戳链表，通过时间戳链表可知每个数据块被使用时的时间戳，存储模块中所有数据块使用的先后顺序，以及数据块被放置的相对时间长短。与现有技术相比，本发明实施例根据时间戳链表中记录的时间戳判断是否触发静态损耗均衡，无需每次都扫描所有块的擦写次数，提高了静态损耗均衡算法的效率和读写性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种存储器的示意图；
图2是本发明实施例提供的存储器时间戳链表的结构图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将参照本发明实施例中的附图，通过实施方式清楚、完整地描述本发明的技术方案，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，为本发明实施例提供的一种存储器的示意图，该存储器可选为任意集成有存储模块的芯片或器件，例如集成有闪存颗粒的eMMC芯片，在其他实施例中还可选该存储器为其他集成有存储模块的器件。在此，存储器包括存储模块，存储模块包括多个数据块，存储模块以数据块为单元进行数据写入。可选存储模块为闪存，可选为NAND闪存，更具体的可选存储模块为MLC闪存，即多层存储闪存。
本实施例提供的存储器包括：存储模块10，存储模块10包括多个数据块11；控制模块20，控制模块20包括时间戳链表，控制模块20用于在执行第i次擦写操作时，将与第i次擦写操作对应的数据块11在时间戳链表中的时间戳更新为i，并在检测到时间戳链表中最小时间戳与最大时间戳的差值大于或等于时间戳阈值时，触发静态损耗均衡，i＝1，2，3，…。
本实施例中，可选存储器为嵌入式多媒体eMMC芯片，eMMC芯片由控制器和闪存颗粒组成，控制器用于管理芯片中的闪存颗粒，则存储器的控制模块20可选为eMMC芯片的控制器，可选存储模块10为与非闪存NAND flash，尤其可选存储模块10为MLC NAND flash。需要说明的是，在其他实施例中还可选存储模块为其他类型的闪存，如nor flash等，任意一种类型的可集成到芯片中的存储模块均能落入本发明的保护范围。
本实施例中，存储器包括存储模块10，存储模块10由许多个数据块11组成。控制模块20包括时间戳链表，控制模块20用于在执行第i次擦写操作时，将与第i次擦写操作对应的数据块11在时间戳链表中的时间戳更新为i，并在检测到时间戳链表中最小时间戳与最大时间戳的差值大于或等于时间戳阈值时，触发静态损耗均衡。
本实施例中，时间戳表征了数据块11被擦写的位次，具体的可在闪存转换层中引入时间戳的概念，即系统初始状态下时间戳等于0，每有一个数据块被拿出来使用，则时间戳加1，使用时间戳链表可记录当前每个块被使用时的时间戳。假设某颗eMMC芯片的闪存共有1000个数据块，每个数据块都是MLC颗粒，每个数据块的擦写次数为3000次即每个数据块在eMMC芯片寿命周期内可被分配约3000次用于保存用户数据，则闪存转换层大约一共会分配3000000次，所以系统变量时间戳会从0一直增长直到3000000，通过时间戳链表记录每个数据块被使用时的系统时间戳。
以存储模块10包括10个数据块11为例，该10个数据块11依次标记为块1～块10。读写操作时，控制模块20接收的第一个擦写命令为擦写块9，则在时间戳链表中记录块9被使用的时间戳为1；控制模块20接收的第二个擦写命令为擦写块1，则在时间戳链表中记录块1被使用的时间戳为2；控制模块20接收的第三个擦写命令为擦写块7，则在时间戳链表中记录块7被使用的时间戳为3；控制模块20接收的第四个擦写命令为擦写块1，则在时间戳链表中记录块1的时间戳被更新为4；控制模块20接收的第五个擦写命令为擦写块9，则在时间戳链表中记录块9的时间戳被更新为5；以此类推，控制模块20在执行第i次擦写操作时将与第i次擦写操作对应的数据块11在时间戳链表中的时间戳更新为i。
本实施例中，时间戳链表记录了存储模块10中数据块被使用时的系统时间戳，显然时间戳链表中记录了最小时间戳及其对应的数据块和最大时间戳及其对应的数据块。时间戳小说明对应数据块11的数据放置的时间较长且没有被数据搬移至其他空白数据块，属于冷数据，时间戳大说明对应数据块11为最近几次被分配出来擦写的数据块，属于热数据。需要说明的是，每分配一次数据块11即执行一次数据块擦写操作，控制模块20就需要对时间戳链表进行更新。
本实施例中，控制模块20用于在检测到时间戳链表中最小时间戳与最大时间戳的差值大于或等于时间戳阈值时，触发静态损耗均衡。预先在时间戳链表或控制模块20中设定时间戳阈值，时间戳阈值表征了最大时间戳数据块和最小时间戳数据块的被使用次数的临界差值，超过时间戳阈值说明最大时间戳数据块和最小时间戳数据块的被使用次数差值过大，损耗不均衡，此时需要触发静态损耗均衡，以使存储器中各个数据块实现均衡的被使用，从而最大化的延长存储器的寿命。
需要说明的是，本实施例中，控制模块20会在执行每次擦写操作时都实时更新时间戳链表，以使在任意时刻能从时间戳链表中查找出最小时间戳及其所对应数据块和最大时间戳及其所对应数据块，因此无需每次都扫描所有块的擦写次数以获取最小擦写次数和最大擦写次数，与现有技术相比，本实施例在任意时刻均可以通过时间戳链表获取最大时间戳和最小时间戳及其时间戳差值，无需扫描所有块擦写次数，也没有行扫描过程，提高了静态损耗均衡算法的效率。
本实施例提供的存储器，控制模块包括时间戳链表，控制模块在执行第i次擦写操作时，将与第i次擦写操作对应的数据块在时间戳链表中的时间戳更新为i，并在检测到时间戳链表中最小时间戳与最大时间戳的差值大于或等于时间戳阈值时，触发静态损耗均衡。本实施例中，控制模块会在执行每次擦写操作时都实时更新时间戳链表，通过时间戳链表可知每个数据块被使用时的时间戳，存储模块中所有数据块使用的先后顺序，以及数据块被放置的相对时间长短。与现有技术相比，本实施例根据时间戳链表中记录的时间戳判断是否触发静态损耗均衡，无需每次都扫描所有块的擦写次数，提高了静态损耗均衡算法的效率。
示例性的，在上述技术方案的基础上，可选时间戳链表按照时间戳增长的顺序记录时间戳及其对应的数据块。本实施例中，时间戳及其对应的数据块在时间戳链表中按照时间戳增长的顺序保存，即第一位时间戳小于第二位时间戳，第二位时间戳小于第三位时间戳，以此类推，最末位时间戳即为最新被分配的数据块的时间戳。基于此，可知时间戳链表中记录的首位时间戳即为最小时间戳，记录的末位时间戳即为最大时间戳，则控制模块可直接通过检测时间戳链表中首位时间戳和末位时间戳的差值是否大于或等于时间戳阈值，来判断是否触发静态损耗均衡，省略了从时间戳链表中查找最小时间戳和最大时间戳的过程，提高了静态损耗均衡算法的效率。需要说明的是，时间戳链表具体记录的是多个时间戳及每个时间戳对应的数据块的块号，以此将时间戳和数据块对应记录在时间戳链表中，其中数据块的块号具体可选为数据块的物理地址。在其他实施例中还可选，存储模块中对每个数据块进行编号，则数据块的块号也可选为数据块的编号。
示例性的，在上述技术方案的基础上，可选时间戳链表包括第j节点和与第j节点对应的第j指针，第j节点用于记录一时间戳及与该时间戳对应的数据块，第j指针用于指向第j+1节点，第j+1节点中记录的时间戳大于第j节点中记录的时间戳，j＝1，2，3，…。本实施例中，时间戳链表中采用节点和指针进行时间戳的排序，第1节点中记录的块的时间戳最小，然后第1节点的指针指向第2节点，第2节点记录的时间戳大于第1节点，第2节点的指针指向第3节点，以此类推。所以，通过时间戳链表所存的每个数据块被使用时的时间戳就可以知道所有数据块使用的先后顺序，以及数据块被放置的相对时间长短。第1节点的数据块在被写完以后，放置的时间最长也没有被重新垃圾回收，属于冷数据。最末位节点是最新被分配出来写完的块，时间戳最大，属于热数据。
需要说明的是，时间戳链表中采用节点和指针进行时间戳的排序，第1节点中记录的块的时间戳最小，最末位节点记录的块的时间戳最大，因此可以快速查出块的时间戳差值，从而判断是否触发静态损耗均衡。另一方面，时间戳链表中采用节点和指针进行时间戳的排序，当其中一个节点记录的块被最新分配写入数据，则该块的时间戳被更新为目前最大值。以数据块Y的时间戳由3更新为10为例，数据块Y的时间戳更新为10后，原第2节点的指针直接指向原第4节点，原第9节点的指针指向新产生的第10节点即数据块Y。显然，本实施例中，插入或者删除某个块的节点比较方便，时间复杂度低，有效提高了静态损耗均衡算法的效率。
示例性的，在上述技术方案的基础上，如图2所示可选时间戳链表还包括头节点、与头节点对应的头指针、尾节点和与尾节点对应的尾指针，头指针用于指向头节点，头节点用于连接记录为最小时间戳的一节点，尾指针用于指向尾节点，尾节点用于记录最大时间戳及其对应的数据块。本实施例中，头指针header和头节点配合可以明确标记出最小时间戳的节点，尾指针tail指向尾节点可以明确标记出最大时间戳的节点，则便于控制模块直接从时间戳链表中获取最小时间戳和最大时间戳并计算最小时间戳和最大时间戳的差值，进一步提高静态损耗均衡算法的效率。例如图2所示，第一节点的数据块Blk的时间戳标记为10000，第一节点的指针next指向第二节点；第二节点的数据块Blk的时间戳标记为10001，第二节点的指针next指向第三节点，以此类推，当前时刻下头节点连接第一节点以及头指针指向头节点，则控制模块根据头指针确定第一节点为目前时间戳最小的节点，尾节点记录数据块Blk的时间戳标记为51200，该尾节点的指针与尾指针连接，则控制模块根据尾指针确定该尾节点为目前时间戳最大的节点。需要说明的是，尾节点的指针还指向空白节点NULL，则链表中插入或删除节点比较方便，可将修改后的实际尾节点的指针与空白节点NULL连接，将修改前的尾节点的指针指向修改后的实际尾节点，实现节点的插入和删除。
示例性的，在上述技术方案的基础上，可选控制模块还用于在触发静态损耗均衡后，将最小时间戳所对应的数据块的数据搬移至空白数据块并擦除该数据块。当数据块的时间戳在时间戳链表中为最小时间戳时，说明该数据块长时间未被擦写，当触发静态损耗均衡后，将该数据块的数据搬移至空白数据块，可通过损耗均衡实现每个数据块尽量均衡的被使用，从而最大化的延长寿命。当触发静态损耗均衡后，对应数据块的数据被搬移后再擦除该数据块，则该数据块变为空块，可进行擦写或其他操作。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (5)

1.一种存储器，其特征在于，包括：
存储模块，所述存储模块包括多个数据块；
控制模块，所述控制模块包括时间戳链表，所述控制模块用于在执行第i次擦写操作时，将与所述第i次擦写操作对应的所述数据块在所述时间戳链表中的时间戳更新为i，并在检测到所述时间戳链表中最小时间戳与最大时间戳的差值大于或等于时间戳阈值时，触发静态损耗均衡，i=1，2，3，…；所述控制模块还用于在触发静态损耗均衡后，将最小时间戳所对应的数据块的数据搬移至空白数据块并擦除该数据块；
所述时间戳链表包括第j节点和与所述第j节点对应的第j指针，所述第j节点用于记录一所述时间戳及与该时间戳对应的所述数据块，所述第j指针用于指向第j+1节点，所述第j+1节点中记录的时间戳大于所述第j节点中记录的时间戳，j=1，2，3，…。
2.根据权利要求1所述的存储器，其特征在于，所述时间戳链表按照时间戳增长的顺序记录所述时间戳及其对应的所述数据块。
3.根据权利要求1所述的存储器，其特征在于，所述时间戳链表还包括头节点、与所述头节点对应的头指针、尾节点和与所述尾节点对应的尾指针，所述头指针用于指向所述头节点，所述头节点用于连接记录为最小时间戳的一节点，所述尾指针用于指向所述尾节点，所述尾节点用于记录最大时间戳及其对应的所述数据块。
4.根据权利要求1所述的存储器，其特征在于，所述存储模块为与非闪存NAND Flash。
5.根据权利要求1所述的存储器，其特征在于，所述存储器为嵌入式多媒体eMMC芯片。
CN201811531376.XA 2018-12-14 2018-12-14 一种存储器 Active CN111324284B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811531376.XA CN111324284B (zh) 2018-12-14 2018-12-14 一种存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811531376.XA CN111324284B (zh) 2018-12-14 2018-12-14 一种存储器

Publications (2)

Publication Number Publication Date
CN111324284A CN111324284A (zh) 2020-06-23
CN111324284B true CN111324284B (zh) 2024-02-23

Family

ID=71169007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811531376.XA Active CN111324284B (zh) 2018-12-14 2018-12-14 一种存储器

Country Status (1)

Country Link
CN (1) CN111324284B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113641304B (zh) * 2021-07-05 2023-10-20 深圳市宏旺微电子有限公司 用于管理数据块的方法、装置、终端设备及存储介质

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101354681A (zh) * 2008-09-23 2009-01-28 美商威睿电通公司 存储器系统、非易失性存储器的磨损均衡方法及装置
CN101369252A (zh) * 2008-09-16 2009-02-18 浙江大学 基于nand闪存文件系统中静态数据损耗均衡的方法
CN101441599A (zh) * 2008-11-28 2009-05-27 成都市华为赛门铁克科技有限公司 一种固态硬盘的均衡方法和固态硬盘
CN104008061A (zh) * 2013-02-22 2014-08-27 华为技术有限公司 内存回收方法及装置
US8898373B1 (en) * 2011-06-29 2014-11-25 Western Digital Technologies, Inc. System and method for improving wear-leveling performance in solid-state memory
CN104778127A (zh) * 2015-03-25 2015-07-15 合肥格易集成电路有限公司 一种nand flash写数据的方法和装置
CN106951187A (zh) * 2017-03-07 2017-07-14 记忆科技(深圳)有限公司 一种固态存储静态磨损均衡的实现方法
WO2017193967A1 (zh) * 2016-05-12 2017-11-16 华为技术有限公司 固态存储器中的数据巡检方法及装置
CN107562381A (zh) * 2017-08-30 2018-01-09 紫光华山信息技术有限公司 一种数据处理方法及装置
CN107818269A (zh) * 2017-11-27 2018-03-20 杭州中天微系统有限公司 一种基于Flash的文件保存方法及系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI375887B (en) * 2008-10-31 2012-11-01 A Data Technology Co Ltd Flash memory device with wear-leveling mechanism and controlling method thereof

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101369252A (zh) * 2008-09-16 2009-02-18 浙江大学 基于nand闪存文件系统中静态数据损耗均衡的方法
CN101354681A (zh) * 2008-09-23 2009-01-28 美商威睿电通公司 存储器系统、非易失性存储器的磨损均衡方法及装置
CN101441599A (zh) * 2008-11-28 2009-05-27 成都市华为赛门铁克科技有限公司 一种固态硬盘的均衡方法和固态硬盘
US8898373B1 (en) * 2011-06-29 2014-11-25 Western Digital Technologies, Inc. System and method for improving wear-leveling performance in solid-state memory
CN104008061A (zh) * 2013-02-22 2014-08-27 华为技术有限公司 内存回收方法及装置
CN104778127A (zh) * 2015-03-25 2015-07-15 合肥格易集成电路有限公司 一种nand flash写数据的方法和装置
WO2017193967A1 (zh) * 2016-05-12 2017-11-16 华为技术有限公司 固态存储器中的数据巡检方法及装置
CN106951187A (zh) * 2017-03-07 2017-07-14 记忆科技(深圳)有限公司 一种固态存储静态磨损均衡的实现方法
CN107562381A (zh) * 2017-08-30 2018-01-09 紫光华山信息技术有限公司 一种数据处理方法及装置
CN107818269A (zh) * 2017-11-27 2018-03-20 杭州中天微系统有限公司 一种基于Flash的文件保存方法及系统

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Marching-Based Wear-Leveling for PCM-Based Storage Systems;Hung-Sheng Chang 等;ACM Transactions on Design Automation of Electronic Systems;20150302;全文 *
刘柳 ; 黄德才 ; .一种逻辑块温度和物理块年龄的磨损均衡算法.计算机系统应用.2011,全文. *
基于YAFFS2的静态磨损均衡算法设计;李恒恒;胡泽明;岳春生;王志锋;;计算机应用研究;20160430(04);全文 *
闪存损耗均衡的内存优化实现;柳振中;;系统仿真学报;20091023(S1);全文 *

Also Published As

Publication number Publication date
CN111324284A (zh) 2020-06-23

Similar Documents

Publication Publication Date Title
US10838859B2 (en) Recency based victim block selection for garbage collection in a solid state device (SSD)
KR100789406B1 (ko) 플래시 메모리 시스템 및 그것의 가비지 컬렉션 방법
TWI597605B (zh) 用於資料儲存裝置的損耗平均方法
US20190129842A1 (en) Memory system having persistent garbage collection
CN106448737B (zh) 读取闪存数据的方法、装置以及固态驱动器
US8738882B2 (en) Pre-organization of data
US8843691B2 (en) Prioritized erasure of data blocks in a flash storage device
US8949507B2 (en) Method for performing block management, and associated memory device and controller thereof
KR101131560B1 (ko) 웨어 레벨링을 수행하는 비휘발성 메모리 장치 및 그의 제어 방법
KR100526190B1 (ko) 플래시 메모리의 재사상 방법
CN103577342B (zh) 管理闪存中所储存的数据的方法及相关记忆装置与控制器
US10372382B2 (en) Methods and apparatus for read disturb detection based on logical domain
US8838877B2 (en) File system derived metadata for management of non-volatile memory
US8892812B2 (en) Flash memory device and data writing method for a flash memory
US9075707B2 (en) Data writing method and data storage device
CN108733577B (zh) 存储器管理方法、存储器控制电路单元及存储器存储装置
CN109343796B (zh) 一种数据处理方法和装置
CN115114180A (zh) 在快闪存储器中进行耗损平衡操作的方法和相关控制器以及储存系统
CN112347001B (zh) 闪存垃圾回收的校验方法、装置及电子设备
CN111324284B (zh) 一种存储器
CN113190180A (zh) 一种基于混合介质的存储装置及分布式存储系统
CN110119252B (zh) 一种通用闪存存储存储阵列的管理方法及装置
JP2007505416A (ja) フラッシュメモリの欠陥ブロックの管理
CN111324288B (zh) 一种存储器
CN111324285A (zh) 一种存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Applicant after: Zhaoyi Innovation Technology Group Co.,Ltd.

Applicant after: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Applicant before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

Applicant before: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant