TWI420623B - 避免回包在基板條上之模封方法與模具 - Google Patents

避免回包在基板條上之模封方法與模具 Download PDF

Info

Publication number
TWI420623B
TWI420623B TW099134479A TW99134479A TWI420623B TW I420623 B TWI420623 B TW I420623B TW 099134479 A TW099134479 A TW 099134479A TW 99134479 A TW99134479 A TW 99134479A TW I420623 B TWI420623 B TW I420623B
Authority
TW
Taiwan
Prior art keywords
mold
substrate strip
cutter
return
package
Prior art date
Application number
TW099134479A
Other languages
English (en)
Other versions
TW201216422A (en
Inventor
Jen Chieh Wang
Yi Ling Liu
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to TW099134479A priority Critical patent/TWI420623B/zh
Publication of TW201216422A publication Critical patent/TW201216422A/zh
Application granted granted Critical
Publication of TWI420623B publication Critical patent/TWI420623B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

避免回包在基板條上之模封方法與模具
本發明係有關於半導體裝置之封裝技術,特別係有關於一種避免回包在基板條上之模封方法與模具。
為了能夠使得半導體封裝構造(例如球柵陣列封裝)能大量生產,模封陣列處理(Mold Array Packaging,MAP)技術已普遍被運用。在壓模封膠步驟中,複數個基板單元是一體形成在一基板條內,並矩陣排列在一模封區內,以一封膠體對應於模封區之方式覆蓋於該基板條上。相關之習知模封陣列處理技術已揭示於美國US 6,767,767號以及我國證書號數I315088、I240395等專利案。
在習知模封陣列處理(MAP)製程中,封膠體在熟化前之封膠材料依模流方向以模封方式大面積覆蓋基板條之模封區,由於晶片會阻擋封膠材料之模流速度,導致封膠體之模流速度在非晶片區之流動速度比晶片區快速。當模流往後流動時,後段模流之模流速度差異會越來越大,在後排晶片之後段邊緣的空氣將會來不及排出,而會有回包現象(air trap effect),進而容易產生氣泡(void)。當模封區越大或是欲封裝之晶片數量越多時,回包問題更顯嚴重。
有人利用在模具上方額外設置排氣孔來洩壓及將空氣排出,但排氣孔容易發生阻塞而效果不彰。或者例如我國專利證書號數第I240395號揭示技術,利用障礙物(obstructions)來平衡封膠材料之模流速度,然而該些障礙物係為額外附加在基板條上,會增加製程步驟與封裝成本,更改變了最終產品之封裝結構,需要重作產品認證。
有鑒於此,本發明之主要目的係在於提供一種避免回包在基板條上之模封方法與模具,不會在封膠體之晶片後方側產生封裝氣泡,有效解決在封膠體內回包問題。
本發明之次一目的係在於提供一種避免回包在基板條上之模封方法與模具,能調整模封區域,減少回包之現象。
本發明的目的及解決其技術問題是採用以下技術方案來實現的。本發明揭示一種避免回包在基板條上之模封方法,用以在一基板條上形成一封膠體,該基板條之一表面上係設置有複數個晶片。首先,提供一上模具以及一下模具以夾合該基板條,該上模具係具有一內模穴,該內模穴之一側係具有至少一注膠口,而該內模穴之一相對側係形成為一延伸超出該基板條之外之回包預留空間,該上模具於該回包預留空間之上方係為一裁刀開槽,以供一裁刀擋片之升降活動,該下模具於該回包預留空間之下方係為一排料槽。接著,進行一填模(filling)步驟,經由該注膠口填入一封裝材料至該內模穴內,以密封該些晶片,於填充過程中,該裁刀擋片係為不接觸至該下模具之退出狀態,以使該封裝材料的溢料或回包形成在該回包預留空間。最後,進行一保壓(packing)步驟,以使該封裝材料預固化成該封膠體之形狀。其中,在該填模步驟之後與該保壓步驟之前另包含之步驟為,下降該裁刀擋片直到可伸入至該下模具之排料槽之裁入狀態,以去除該封裝材料的溢料或可能回包之部位,並封閉該內模穴。本發明還揭示適用於前述的一種避免回包在基板條上之治具。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
在前述的避免回包在基板條上之模封方法中,在該填模步驟之填充過程中,該裁刀擋片係可為不伸入至該內模穴之全退出狀態。
在前述的避免回包在基板條上之模封方法中,在該填模步驟之填充過程中,該裁刀擋片係可為局部伸入至該內模穴之模流調整狀態。
在前述的避免回包在基板條上之模封方法中,該裁刀擋片於裁入狀態時係可完全佔滿該下模具之排料槽,以使該封裝材料被去除的溢料或可能回包之部位掉落。
在前述的避免回包在基板條上之模封方法中,在該保壓步驟之後係可另包含之步驟為,先上昇該裁刀擋片至一復位定點,再拆離該上模具。
由以上技術方案可以看出,本發明之避免回包在基板條上之模封方法與模具,具有以下優點與功效:
一、可藉由內模穴之回包預留空間與可升降活動之裁刀擋片之特定組合關係作為其中之一技術手段,在填模步驟之後與保壓步驟之前,下降回包預留空間上方之裁刀擋片直到可伸入至下模具之排料槽之裁入狀態,以在保壓與固化之前去除封裝材料中溢料或可能回包之部位,因此不會在封膠體之晶片後方側產生封裝氣泡,有效解決封膠體內回包問題。
二、可藉由內模穴之回包預留空間與可升降活動之裁刀擋片之特定組合關係作為其中之一技術手段,在填模步驟之填充過程中,裁刀擋片可為局部伸入至內模穴之模流調整狀態,縮小內模穴之空間,以調整封裝材料之模封區域,減少回包之現象。
三、可藉由內模穴之回包預留空間與可升降活動之裁刀擋片之特定組合關係作為其中之一技術手段,在填模步驟之後與保壓步驟之前,下降回包預留空間上方之裁刀擋片直到可伸入至下模具之排料槽之裁入狀態,以有效防止排料槽阻塞,並且可阻擋模流流動,以達到有效成形和清流道之作用。
以下將配合所附圖示詳細說明本發明之實施例,然應注意的是,該些圖示均為簡化之示意圖,僅以示意方法來說明本發明之基本架構或實施方法,故僅顯示與本案有關之元件與組合關係,圖中所顯示之元件並非以實際實施之數目、形狀、尺寸做等比例繪製,某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理,以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計,詳細之元件佈局可能更為複雜。
依據本發明之一具體實施例,一種避免回包在基板條上之模封方法與模具舉例說明於第1圖之主要流程方塊圖、第2圖之上模具以及下模具之立體示意圖以及第3A至3G圖於方法中元件之截面示意圖,步驟詳細說明如下。
本發明揭示之避免回包在基板條上之模封方法,用以在一基板條110上形成一封膠體120(如第3G圖所示),提供適當的封裝保護以防止電性短路與塵埃污染。該基板條110之一上表面111上係設置有複數個晶片130。具體而言,該基板條110係具有一上表面111與一相對之下表面112,該上表面111係可供該封膠體120之形成,該下表面112係可供接合複數個外接端子(圖未繪出),例如銲球,以供對外表面接合。通常該基板條110係為一印刷電路板並設有單面或雙面電性導通之線路。該基板條110亦可選自於一軟性電路薄膜、一鋸切型態封裝之無外接腳式導線架與一背貼片(back tape)構成之組合件、一陶瓷電路板、一無外接腳式導線架與一金屬載膜之其中之一。在大量製造的情況下,令複數個基板單元矩陣排列在一模封區內而一體構成於一基板條,每一基板單元上皆設有至少一晶片130,在後續製程中可以模封陣列處理(MAP)方式同時對多個的半導體構造來執行模封作業,而能夠增加產出,又能夠節省模封作業的設備成本。該些晶片130係可利用一雙面PI膠帶、液態環氧膠、預型片、B階黏膠(B-stage adhesive)或是晶片貼附物質(Die Attach Material,DAM)而黏接至該基板條110之該上表面111。每一晶片130係具有一主動面131與複數個位於該主動面131之銲墊132。該些晶片130之材質係可為矽、砷化鎵或其它半導體材質。該些主動面131係形成有各式積體電路元件並電性連接至該些銲墊132。該些銲墊132係可設置於該些晶片130之該些主動面131之單一側邊、兩對應側邊、四周側邊或是中央位置。在本實施例中,該些銲墊132係設置於兩對應側邊,再利用該些銲線140電性連接該些銲墊132至該基板條110。該些銲線140可利用打線製程所形成之金屬細線,其材質可為金、或是採用類似的高導電性的金屬材料(例如銅或鋁)。該些晶片130除了可以打線電性連接之外,亦可以覆晶接合(flip chip bonding)、引腳接合(lead bond)或是其它已知電性連接方式完成該些晶片130與該基板條110之電性互連。此外,本實施例係為傳統晶片主動面朝上的封裝,該些晶片130之背面係貼附於該基板條110之該上表面111。但本發明亦可運用至窗口型球柵陣列封裝的應用例,其係將該些晶片130之主動面131貼附於該基板條110,每一基板單元內設有貫通槽孔(圖中未繪出),以不覆蓋該些銲墊132。另更可應用於多晶片堆疊之封裝,在每一基板單元上可疊設複數個晶片。
請參閱第1圖所示,本發明之避免回包在基板條上之模封方法主要包含以下步驟:「提供上模具以及下模具以夾合基板條」之步驟1、「填模」之步驟2、「下降裁刀擋片以去除封裝材料的溢料回包部位」之步驟3、「保壓」之步驟4以及「上昇裁刀擋片至復位定點再拆離上模具」之步驟5,並配合第2圖、第3A至3G圖與第4圖之具體實施例詳細說明如后。
首先,執行步驟1。請參閱第2與3A圖所示,提供一上模具10以及一下模具20以夾合該基板條110。該上模具10係具有一內模穴11,該內模穴11係供容置該些晶片130。如為打線連接之實施例,該內模穴11的高度應大於該些銲線130之打線弧高(loop height),以不壓壞該些銲線130。該內模穴11的大小係界定出該封膠體在單體化切割之前在該基板條110之上表面111的體積與範圍。在壓模封膠時,該上模具10係可壓觸在該些基板條110之該上表面111之周邊,通常為基板單元外側,以密合夾緊該基板條110。該基板條110之該下表面112係承載於該下模具20。
如第3A與4圖所示,該內模穴11之一側係具有至少一注膠口12,而該內模穴11之一相對側係形成為一延伸超出該基板條110之外之回包預留空間13。換言之,封膠體之模封區(即封膠體在該基板條110上的覆蓋面積)之尺寸係延伸出該基板條110之該上表面111之其中一側邊,而所延伸之模封區即為基板條110遠離注膠口12之另一側,即是容易形成回包現象的晶片後方側。該回包預留空間13可增加模流的延展流道,防止氣泡或空隙(void)發生。此外,該上模具10於該回包預留空間13之上方係為一裁刀開槽14,以供一裁刀擋片30之升降活動。如第4圖所示,該裁刀擋片30係可為一狹長塊狀,並與該裁刀開槽14相密合,該裁刀擋片30的材質係為剛性金屬材質,可相同於該上模具10,以具有耐熱、裁切硬度與耐磨之特性。該回包預留空間13係位於該內模穴11內,作為該基板條110之模封區之延伸空間,為額外擴大出來的模封區域。該裁刀擋片30係可藉由該裁刀開槽14在該回包預留空間13上下活動升降。可利用油壓式設計,使該裁刀擋片30可作反覆的升降運動。
如第3A與4圖所示,該下模具20於該回包預留空間13之下方係為一排料槽21,該排料槽21係可供該裁刀擋片30下降時伸入。詳細而言,該排料槽21之尺寸係可為相同於或較小於該裁刀開槽14,但應能對應於該裁刀擋片30之裁刀面面積,以使該裁刀擋片30能達到緊密裁切之效果。
接著,執行步驟2。如第3B圖所示,進行一填模(filling)步驟,經由該注膠口12填入一封裝材料121至該內模穴11內,以密封該些晶片130。本實施例中,該封裝材料121更密封該些銲線140。其詳細作法可先將該封裝材料121製成的膠餅預熱,投入封膠設備(transfer molding machine)的轉移缸(transfer pot)內,在轉移缸內受到溫度的影響下,膠餅在轉移缸中開始發生軟化,封膠設備則以柱塞(plunger)對軟化的膠餅開始加壓,使其沿著模具的注膠口12流入內模穴11,充填整個內模穴11並包覆晶片130。如第3C圖所示,於填充過程中,該裁刀擋片30係為不接觸至該下模具20之退出狀態,以使該封裝材料121的溢料或回包形成在該回包預留空間13。具體而言,該封裝材料121之模流係由該注膠口12往該回包預留空間13流動,隨著模流的持續流動,非晶片區之流動速度會比晶片區快速,然即使有回包現象(air trap effect)也會使其產生於在後段模流區域之該回包預留空間13,如第3C圖所示而有氣泡123產生。在本實施例中,如第3C圖所示,在該填模步驟之填充過程中,該裁刀擋片30係可為不伸入至該內模穴11之全退出狀態,以擴大該內模穴11之空間,延長該上模穴10內兩端內壁的距離,得到最大之模封區域。在另一變化例中,如第5圖所示,該裁刀擋片30係可為局部伸入至該內模穴11之模流調整狀態,以縮小內模穴11之空間,以調整封裝材料121之模封區域。而局部伸入至該內模穴11之該裁刀擋片30會使該回包預留空間13的高度減少,以節省封裝材料並微調整模流速度。
接著,在填模之後與保壓之前執行步驟3。如第3D圖所示,下降該裁刀擋片30直到可伸入至該下模具20之排料槽21之裁入狀態,以去除該封裝材料121的溢料或可能回包之部位122,並封閉該內模穴11。具體而言,可該裁刀擋片30之下降動作可有效防止該排料槽21阻塞,並且可阻擋模流流動,以達到有效成形和清流道之作用。詳細而言,該裁刀擋片30於裁入狀態時係可完全佔滿該下模具20之排料槽21,以使該封裝材料121被去除的溢料或可能回包之部位122掉落。藉此,將基板條外之溢料或可能回包之部位122裁去,使欲形成封膠體之該封裝材料121內不具有氣泡,有效解決封膠體內回包問題,且不需要變更半導體封裝構造之組成元件,在基板條上可不需額外設置模流障礙物。不受侷限地,請參閱第5圖所示,本發明之該模封方法與模具亦可應用在該基板條110之該上表面111設置有模流障礙物之封裝,當該基板條110設有模流障礙物(圖未繪出)時,晶片後方側之模流衝擊減少,此時,該裁刀擋塊30係可更降低位置,使該回包預留空間13縮小,進而節省該封裝材料121之使用。此外,本發明之該上模具10與該下模具20適用於所有相同尺寸之基板條以及打線、覆晶型態之封裝製程。
之後,執行步驟4。如第3E與3G圖所示,進行一保壓(packing)步驟,以使該封裝材料121預固化成該封膠體120之形狀。該封裝材料121係為該封膠體120之前驅物,該封膠體120係為一環氧模封化合物(Epoxy Molding Compound,EMC),以轉移成形方式(transfer molding)覆蓋於該基板條110之該上表面111。由於在上述之填模步驟中,當該內模穴11內剛充滿該封裝材料121,會處於高溫但較低密度的狀態,所以在充填之後,該內模穴11被在裁入狀態之該裁刀擋片30封閉,能有效地繼續加壓以提高該內模穴11內封裝材料121的密度,使在該內模穴11內該封裝材料121被壓縮。
較佳地,在該保壓步驟之後係可另包含之步驟為:執行步驟5。如第3F圖所示,先上昇該裁刀擋片30至一復位定點,再拆離該上模具10。即在開啟該上模具10以取出該基板條110之前,可將該裁刀擋片30上昇至復位定點(即該裁刀擋片30之底面與該內模穴11頂面齊平),有助於進行脫模作業,快速拆離該上模具10與該封裝材料121,以取出該基板條110。
之後,如第3G圖所示,取出後之該基板條110與該封裝材料經過一後烘烤處理(post curing)步驟後,使該封裝材料121完全固化為該封膠體120,而完成模封(molding)的步驟。
請參閱第6A與6B圖所示,繪示以模流分析軟體模擬基板條模封區擴大前與擴大後之模流分析結果,可分析出當後段之模封區係為如習知架構這般較小時(如第6A圖所示),容易在模封後段模流較為不平衡,容易產生回包現象。當後段之模封區如本發明這般擴大時(如第6B圖所示),擴大區域為虛線以下之區域(相當於前述之回包預留空間),可得到更好更平衡的模流狀態,因此,本發明能夠改善在基板條上的回包現象,進而擴大有效模封區,以一次封裝更多晶片。
以上所述,僅是本發明的較佳實施例而已,並非對本發明作任何形式上的限制,雖然本發明已以較佳實施例揭露如上,然而並非用以限定本發明,任何熟悉本項技術者,在不脫離本發明之技術範圍內,所作的任何簡單修改、等效性變化與修飾,均仍屬於本發明的技術範圍內。
1...提供上模具以及下模具以夾合基板條
2...填模
3...下降裁刀擋片以去除封裝材料的溢料回包部位
4...保壓
5...上昇裁刀擋片至復位定點再拆離上模具
10...上模具
11...內模穴
12...注膠口
13...回包預留空間
14...裁刀開槽
20...下模具
21...排料槽
30...裁刀擋片
110...基板條
111...上表面
112...下表面
120...封膠體
121...封裝材料
122...溢料或可能回包之部位
123...氣泡
130...晶片
131...主動面
132...銲墊
140...銲線
第1圖:依據本發明之一具體實施例的一種避免回包在基板條上之模封方法之主要流程方塊圖。
第2圖:依據本發明之一具體實施例的避免回包在基板條上之模封方法中上模具以及下模具之立體示意圖。
第3A至3G圖:依據本發明之一具體實施例的避免回包在基板條上之模封方法於各步驟中元件之截面示意圖。
第4圖:依據本發明之一具體實施例的避免回包在基板條上之模封方法中提供上模具以及下模具以夾合基板條之立體示意圖。
第5圖:依據本發明之一變化實施例,繪示在填模步驟之填充過程中裁刀擋片為局部伸入至內模穴之截面示意圖。
第6A與6B圖:繪示以模流分析軟體模擬基板條模封區擴大前與擴大後之模流分析結果。
10...上模具
11...內模穴
12...注膠口
14...裁刀開槽
20...下模具
21...排料槽
30...裁刀擋片
110...基板條
111...上表面
121...封裝材料
122...溢料或可能回包之部位
123...氣泡
130...晶片
140...銲線

Claims (6)

  1. 一種避免回包在基板條上之模封方法,用以在一基板條上形成一封膠體,該基板條之一表面上係設置有複數個晶片,該方法包含:提供一上模具以及一下模具以夾合該基板條,該上模具係具有一內模穴,該內模穴之一側係具有至少一注膠口,而該內模穴之一相對側係形成為一延伸超出該基板條之外之回包預留空間,該上模具於該回包預留空間之上方係為一裁刀開槽,以供一裁刀擋片之升降活動,該下模具於該回包預留空間之下方係為一排料槽;進行一填模(filling)步驟,經由該注膠口填入一封裝材料至該內模穴內,以密封該些晶片,於填充過程中,該裁刀擋片係為不接觸至該下模具之退出狀態,以使該封裝材料的溢料或回包形成在該回包預留空間;以及進行一保壓(packing)步驟,以使該封裝材料預固化成該封膠體之形狀;其中,在該填模步驟之後與該保壓步驟之前另包含之步驟為,下降該裁刀擋片直到可伸入至該下模具之排料槽之裁入狀態,以去除該封裝材料的溢料或回包形成之部位,並封閉該內模穴。
  2. 根據申請專利範圍第1項之避免回包在基板條上之模封方法,其中在該填模步驟之填充過程中,該裁 刀擋片係為不伸入至該內模穴之全退出狀態。
  3. 根據申請專利範圍第1項之避免回包在基板條上之模封方法,其中在該填模步驟之填充過程中,該裁刀擋片係為局部伸入至該內模穴之模流調整狀態。
  4. 根據申請專利範圍第1項之避免回包在基板條上之模封方法,其中該裁刀擋片於裁入狀態時係完全佔滿該下模具之排料槽,以使該封裝材料被去除的溢料或回包形成之部位掉落。
  5. 根據申請專利範圍第1項之避免回包在基板條上之模封方法,在該保壓步驟之後另包含之步驟為,先上昇該裁刀擋片至一復位定點,再拆離該上模具。
  6. 一種避免回包在基板條上之治具,包含一上模具以及一下模具,以夾合該基板條,該上模具係具有一內模穴,該內模穴之一側係具有至少一注膠口,而該內模穴之一相對側係形成為一延伸超出一基板條之外之回包預留空間,該上模具於該回包預留空間之上方係為一裁刀開槽,以供一裁刀擋片之升降活動,該下模具於該回包預留空間之下方係為一排料槽。
TW099134479A 2010-10-08 2010-10-08 避免回包在基板條上之模封方法與模具 TWI420623B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW099134479A TWI420623B (zh) 2010-10-08 2010-10-08 避免回包在基板條上之模封方法與模具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099134479A TWI420623B (zh) 2010-10-08 2010-10-08 避免回包在基板條上之模封方法與模具

Publications (2)

Publication Number Publication Date
TW201216422A TW201216422A (en) 2012-04-16
TWI420623B true TWI420623B (zh) 2013-12-21

Family

ID=46787199

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099134479A TWI420623B (zh) 2010-10-08 2010-10-08 避免回包在基板條上之模封方法與模具

Country Status (1)

Country Link
TW (1) TWI420623B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115332189B (zh) * 2022-10-13 2023-02-10 合肥中恒微半导体有限公司 一种igbt功率模块封装结构及其封装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030034568A1 (en) * 2001-08-18 2003-02-20 Siliconware Precision Industries, Co., Ltd. Semiconductor package with flash preventing mechanism and fabrication method thereof
TW200818349A (en) * 2006-10-14 2008-04-16 Powertech Technology Inc Mold array process for semiconductor packages

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030034568A1 (en) * 2001-08-18 2003-02-20 Siliconware Precision Industries, Co., Ltd. Semiconductor package with flash preventing mechanism and fabrication method thereof
TW200818349A (en) * 2006-10-14 2008-04-16 Powertech Technology Inc Mold array process for semiconductor packages

Also Published As

Publication number Publication date
TW201216422A (en) 2012-04-16

Similar Documents

Publication Publication Date Title
KR100259080B1 (ko) 히트 스프레드를 갖는 리드 프레임 및 이를 이용한반도체 패키지
US6413801B1 (en) Method of molding semiconductor device and molding die for use therein
CN105762084B (zh) 倒装芯片的封装方法及封装装置
US20080017977A1 (en) Heat dissipating semiconductor package and heat dissipating structure thereof
CN104458101A (zh) 侧通气压力传感器装置
KR20110021655A (ko) 패키지 어셈블리를 위한 웨이퍼 레벨 몰드 구조
US20180033775A1 (en) Packages with Die Stack Including Exposed Molding Underfill
JP2004134591A (ja) 半導体集積回路装置の製造方法
TW201239998A (en) Method for mold array process to prevent peripheries of substrate exposed
KR20140011580A (ko) 반도체 몰딩 하부 금형, 반도체 패키지 및 반도체 패키지 제조 방법
CN207743214U (zh) 多芯片并排式封装结构
TWI245430B (en) Fabrication method of semiconductor package with photosensitive chip
TWI244145B (en) Method for fabricating semiconductor package
CN101114624A (zh) 散热型半导体封装件及其散热结构
US8741694B1 (en) Placing heat sink into packaging by strip formation assembly
JP2007036273A (ja) 半導体集積回路装置の製造方法
KR20060103603A (ko) 수지누설을 억제할 수 있는 반도체 패키지 몰드 금형 및이를 이용한 반도체 패키지 제조방법
TWI420623B (zh) 避免回包在基板條上之模封方法與模具
US6696750B1 (en) Semiconductor package with heat dissipating structure
US20080057622A1 (en) Map type semiconductor package
TW201419466A (zh) 半導體封裝件之製法
US20020130401A1 (en) Underfill applications using film technology
CN109216297B (zh) 一种选择性背金芯片封装结构及其工艺方法
TWI440146B (zh) 避免模封溢膠污染至內置散熱片之半導體封裝構造
US20060273452A1 (en) Semiconductor package and fabrication method thereof

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees