TWI420535B - 降低記憶體存取所引起之電磁干擾之積體電路及其方法 - Google Patents

降低記憶體存取所引起之電磁干擾之積體電路及其方法 Download PDF

Info

Publication number
TWI420535B
TWI420535B TW098126153A TW98126153A TWI420535B TW I420535 B TWI420535 B TW I420535B TW 098126153 A TW098126153 A TW 098126153A TW 98126153 A TW98126153 A TW 98126153A TW I420535 B TWI420535 B TW I420535B
Authority
TW
Taiwan
Prior art keywords
clock signal
integrated circuit
memory unit
input clock
random code
Prior art date
Application number
TW098126153A
Other languages
English (en)
Other versions
TW201040985A (en
Inventor
Meng Wei Shen
Original Assignee
Himax Tech Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Tech Ltd filed Critical Himax Tech Ltd
Publication of TW201040985A publication Critical patent/TW201040985A/zh
Application granted granted Critical
Publication of TWI420535B publication Critical patent/TWI420535B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Manipulation Of Pulses (AREA)

Description

降低記憶體存取所引起之電磁干擾之積體電路及其方法
本發明係有關於記憶體存取，特別是有關於降低積體電路(integrated circuit,IC)之記憶體存取所引起之電磁干擾。
行動電子裝置，像是手機或者個人數位助理(personal digital assistant,PDA)，通常會包含一些不同功能的積體電路。舉例來講，行動電子裝置可利用顯示驅動器積體電路來驅動面板，如液晶顯示面板。
對顯示驅動器積體電路而言，會利用內建記憶體來作為圖框緩衝器(frame buffer)，用以儲存欲顯示之影像資料。靜態隨機存取記憶體(SRAM)最常被使用，因其具有低功率消耗、高速與簡單操作之優點。隨後，影像資料便依序地顯示於面板上。
隨著行動電子裝置的發展，針對行動電子裝置之各種多媒體應用需求也隨著增加，例如動畫或者多媒體串流顯示。因此，在將影像資料更新至內建記憶體時，需提高其更新頻率。然而，對內建記憶體進行反覆且高頻率之更新操作往往會導致功率之損失，並使得驅動器積體電路輻射之電磁干擾(EMI)增加。於行動電子裝置中，由於一些元件相當敏感且易受電磁干擾(EMI)之輻射影響，像是無線通訊模組，當電磁干擾(EMI)太大時，可能會使得這些元件工作不正常或無法操作。
因此，需要一種改良之方法，於存取記憶體時，降低由驅動器積體電路所產生之電磁干擾(EMI)之位準。
本發明之實施例提供一種降低記憶體存取所引起之電磁干擾之積體電路。該積體電路包括一隨機碼產生器、一請求接收器與一記憶體單元。該隨機碼產生器根據一既定延遲參數，用以產生複數之隨機碼。該請求接收器耦接於該隨機碼產生器，根據複數之資料請求，用以取得一輸入時脈訊號，並且根據該等隨機碼對該輸入時脈訊號進行展頻，用以產生非週期性之一輸出時脈訊號。該記憶體單元，對應於該等資料請求與該輸出時脈訊號，用以存取欲顯示之影像資料。因此，該輸出時脈訊號具有比該輸入時脈訊號較寬之頻譜。
進一步，本發明之實施例提供一種降低積體電路電磁干擾之方法。該電磁干擾於記憶體存取操作時產生。該方法包括：根據一既定延遲參數，產生複數之隨機碼；根據複數之資料請求，取得一輸入時脈訊號；根據該等隨機碼對該輸入時脈訊號進行展頻，用以產生非週期性之一輸出時脈訊號；及對應於該等資料請求與該輸出時脈訊號，自一記憶體單元存取欲顯示之影像資料。因此，該輸出時脈訊號具有比該輸入時脈訊號較寬之頻譜。
為使本發明之上述目的、特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式，詳細說明如下。
第1圖係顯示依據本發明實施例之降低記憶體存取所引起電磁干擾的積體電路10方塊圖。於此實施例中，該積體電路10為一顯示驅動器，用來驅動液晶顯示面板102顯示影像資料104。
如第1圖所示，該積體電路10包括隨機碼產生器106、請求接收器108、驅動器模組120與一記憶體單元110。
於一實施例中，當將靜態隨機存取記憶體提供至積體電路10時，請求接收器108可接收發自外部電路之資料請求，例如：讀取請求114或寫入請求116。每一讀取請求或寫入請求係各自表示對記憶體單元110進行一讀取操作或一寫入操作。舉例而言，根據連續之寫入請求116，請求接收器108將產生輸出時脈訊號118，用以對記憶體單元110執行對應之寫入操作。進一步，積體電路10可為一單晶片，整合至行動電子裝置中。此外，隨機碼產生器106為虛擬隨機碼產生器。
如上所述，由於多媒體應用之更新頻率通常為固定高頻率。因此，於記憶體存取操作期間，週期性的輸出時脈訊號118成為電磁干擾的來源之一。於一實例中，存取記憶體時，便利用請求接收器108來提供一個改變週期性時脈訊號頻率之方法。
舉例來講，當接收一連串之寫入請求116時，請求接收器108產生對應於該等寫入請求116之一輸入時脈訊號(第2圖之210)。隨機碼產生器106隨即根據一既定延遲參數來產生複數之隨機碼112。之後，請求接收器108便自隨機碼產生器106取得該等隨機碼112。根據該等隨機碼112，輸入時脈訊號之頻譜被均勻地展開，用以得到非週期性之輸出時脈訊號118。更具體地，請求接收器108藉由隨時移位輸入時脈訊號之正緣或負緣，用以在時間上改變輸入時脈訊號之工作週期(duty cycle)。值得注意的是，產生輸出時脈訊號118之程序將參考第2圖與第3圖詳細說明如下。接著，對應於該等寫入請求116與輸出時脈訊號118，將欲顯示之影像資料104寫入至記憶體單元110。然後，耦接於記憶體單元110之驅動器模組120掃描記憶體單元110，用以產生對應之顯示訊號122。
第2圖208係顯示依據第1圖實施例之請求接收器108方塊圖。如第2圖所示，請求接收器208包括請求排序器202、時序產生器204與延遲產生器206。
參考第1圖與第2圖，根據該等資料請求，請求排序器202提供一讀取旗標或一寫入旗標124，並對傳送至記憶體單元110之該等資料請求進行排序。具體地，讀取旗 標用以指示執行記憶體單元110之讀取，而寫入旗標124用以指示執行記憶體單元110之寫入。
時序產生器204耦接於該請求排序器202，依據排序後之該等資料請求與對應之旗標，來產生輸入時脈訊號210。延遲產生器206耦接於時序產生器204，對應於第1圖之隨機碼產生器106之每一隨機碼112，用以產生複數之相位延遲。詳細地，該等隨機碼112能夠針對輸入時脈訊號210之每一脈衝，逐一地進行相位延遲，從而於整個頻譜上，展開週期性輸入時脈訊號210之基頻與高次諧波。
第3圖係顯示依據第1圖實施例之另一請求接收器308方塊圖。於此實施例中，可程式化延遲產生器306包括多工器312與複數之延遲單元(如310_1、310_2...所示)，用以提供多組相位延遲。
於一實施例中，假設該既定延遲參數為常數3，因此，使用3位元之延遲結構來提供8組不同之相位延遲。也就是說，如第3圖所示，延遲單元310_1之輸出用以表示一單位之相位延遲，延遲單元310_2之輸出用以表示兩單位之相位延遲，延遲單元310_3之輸出用以表示三單位之相位延遲，以此類推。更具體地，最好使輸入時脈訊號之每一脈衝通過每一延遲單元，然後依據對應之等待或延遲時間加以延遲。進一步，多工器312為8選1多工器。隨機碼產生器106供應一組特定隨機碼112，用以決定將哪一 個延遲脈衝訊號輸入至多工器312，亦將作為輸出時脈訊號118之一輸出脈衝。再者，該等隨機碼112使輸出時脈訊號118成為非週期性。
第4圖係顯示第3圖之輸入時脈訊號210、隨機碼112與輸出時脈訊號118時序圖。於此，假設相位延遲之單位為一奈秒(ns)。進一步，輸入時脈訊號為具有20奈秒之脈衝寬度L。操作時，根據該等隨機碼112，用以移位輸入時脈訊號之每一脈衝正緣，進而決定輸出時脈訊號118。以此方式，透過相異之隨機碼112，於輸出時脈訊號118中，每一脈衝之正緣在時序上均落後於輸入時脈訊號。如此一來，延遲產生器306所產生之輸出時脈訊號118，係包括一連串不同工作週期之脈衝。輸入時脈訊號之電磁干擾能量便以隨機之方式展開至相對較寬之頻帶上。
值得注意的是，於另一實施例中，亦可以其他實施方式，像是和差調變(sigma-delta modulation,SDM)方法，用來降低輸入時脈訊號所產生電磁干擾之能量位準。
於前述之說明中，輸出時脈訊號118具有比輸入時脈訊號較寬之頻譜，且明顯地降低了記憶體存取時，所產生電磁干擾放射的能量位準。
第5圖係顯示依據本發明實施例之降低積體電路電磁干擾的方法流程圖。於此實施例中，如第1圖所示，該電磁干擾於記憶體存取操作時產生。
參考第1圖與第5圖，當請求接收器108接收複數之資料請求，如複數之讀取請求或複數之寫入請求時，隨機碼產生器106便根據一既定延遲參數，用來產生複數之隨機碼(步驟S502)。於一實施例中，如第4圖所示，假設既定延遲參數為常數3，則使用3位元延遲結構來提供8組不同之相位延遲。隨後，該等隨機碼被傳送至請求接收器108。接著，根據該等資料請求，請求接收器108產生一輸入時脈訊號(步驟S504)。除此之外，請求接收器108依據該等隨機碼，對輸入時脈訊號進行展頻，用以提供非週期性之一輸出時脈訊號118(步驟S506)。值得注意的是，產生輸出時脈訊號118之操作已詳述於第1圖到第3圖相關實施例中，於此不加贅述。進行展頻後所產生之輸出時脈訊號，具有比輸入時脈訊號較寬之頻譜。然後，對應於該等寫入或讀取請求、及輸出時脈訊號，對記憶體單元110進行欲顯示之影像資料104之讀取或寫入操作(步驟S508)。
本發明之實施例提供一種降低記憶體存取操作期間，例如將資料寫入至靜態隨機存取記憶體中，所引起之電磁干擾的方法、以及使用此方法之積體電路。進一步，當存取靜態隨機存取記憶體時，利用所產生之展頻時脈訊號，亦即，根據不同之隨機碼來改變週期性之原始時脈訊號的頻率，進而達到降低電磁干擾能量位準之目的。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10．．．積體電路
102．．．液晶顯示面板
106．．．隨機碼產生器
108、208、308．．．請求接收器
110．．．記憶體單元
120．．．驅動器模組
202．．．請求排序器
204．．．時序產生器
206．．．延遲產生器
306．．．可程式化延遲產生器
310_1、310_2、310_3、310_4、310_5、310_6、310_7、310_8‧‧‧延遲單元
312‧‧‧多工器
第1圖係顯示依據本發明實施例之降低記憶體存取所引起電磁干擾的積體電路方塊圖。
第2圖係顯示依據第1圖實施例之請求接收器方塊圖。
第3圖係顯示依據第1圖實施例之另一請求接收器方塊圖。
第4圖係顯示第3圖之輸入時脈訊號、隨機碼與輸出時脈訊號時序圖。
第5圖係顯示依據本發明實施例之降低積體電路電磁干擾的方法流程圖。
10．．．積體電路
102．．．液晶顯示面板
106．．．隨機碼產生器
108．．．請求接收器
110．．．記憶體單元
及
120．．．驅動器模組

Claims (8)

  1. 一種降低記憶體存取所引起之電磁干擾之積體電路，包括：一隨機碼產生器，用以根據一既定延遲參數，產生複數之隨機碼；一請求接收器，耦接於該隨機碼產生器，根據複數之資料請求，用以取得一輸入時脈訊號，並且根據該等隨機碼對該輸入時脈訊號進行展頻，用以產生非週期性之一輸出時脈訊號；及一記憶體單元，對應於該等資料請求與該輸出時脈訊號，用以存取欲顯示之影像資料，其中，該輸出時脈訊號具有比該輸入時脈訊號較寬之頻譜；其中，該請求接收器包括：一請求排序器，根據該等資料請求，用以提供一讀取旗標或一寫入旗標，並且排序該等資料請求，用以傳送至該記憶體單元，其中，該讀取旗標指示執行該記憶體單元之讀取，以及該寫入旗標指示執行該記憶體單元之寫入；一時序產生器，耦接於該請求排序器，用以根據該等資料請求與對應之旗標，產生該輸入時脈訊號；及一延遲產生器，耦接於該時序產生器，對應於每一隨機碼，用以產生複數之相位延遲，並且依據每一相位延遲 個別地延遲該輸入時脈訊號之每一脈衝，用以得到傳送至該記憶體單元之該輸出時脈訊號。
  2. 如申請專利範圍第1項所述之積體電路，更包括：一驅動器模組，耦接於該記憶體單元，用以掃描該記憶體單元，並且產生對應之一顯示訊號。
  3. 如申請專利範圍第2項所述之積體電路，其中，該積體電路為一液晶顯示面板之一顯示驅動器，且該液晶顯示面板根據該顯示訊號顯示該影像資料。
  4. 如申請專利範圍第3項所述之積體電路，其中，該積體電路整合於一行動電子裝置中。
  5. 一種降低積體電路電磁干擾之方法，其中，該電磁干擾由記憶體存取所引起，該方法包括：根據一既定延遲參數，產生複數之隨機碼；根據複數之資料請求，取得一輸入時脈訊號；根據該等隨機碼對該輸入時脈訊號進行展頻，用以產生非週期性之一輸出時脈訊號；及對應於該等資料請求與該輸出時脈訊號，自一記憶體單元存取欲顯示之影像資料，其中，該輸出時脈訊號具有比該輸入時脈訊號較寬之頻譜；其中，對該輸入時脈訊號進行展頻之步驟包括：根據該等資料請求，提供一讀取旗標與一寫入旗標， 並且排序該等等資料請求，用以傳送至該記憶體單元，其中，該讀取旗標指示執行該記憶體單元之讀取，以及該寫入旗標指示執行該記憶體單元之寫入；根據該等資料請求與對應之旗標，產生該輸入時脈訊號；對應於每一隨機碼，用以產生複數之相位延遲；依據每一相位延遲，個別地延遲該輸入時脈訊號之每一脈衝，用以得到傳送至該記憶體單元之該輸出時脈訊號。
  6. 如申請專利範圍第5項所述之方法，更包括：掃描該記憶體單元，並且產生對應之一顯示訊號。
  7. 如申請專利範圍第6項所述之方法，其中，該積體電路為一液晶顯示面板之一顯示驅動器，其中，且該液晶顯示面板根據該顯示訊號顯示該影像資料。
  8. 如申請專利範圍第7項所述之方法，其中，該積體電路整合於一行動電子裝置中。
TW098126153A 2009-05-12 2009-08-04 降低記憶體存取所引起之電磁干擾之積體電路及其方法 TWI420535B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/464,291 US8171332B2 (en) 2009-05-12 2009-05-12 Integrated circuit with reduced electromagnetic interference induced by memory access and method for the same

Publications (2)

Publication Number Publication Date
TW201040985A TW201040985A (en) 2010-11-16
TWI420535B true TWI420535B (zh) 2013-12-21

Family

ID=43069475

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098126153A TWI420535B (zh) 2009-05-12 2009-08-04 降低記憶體存取所引起之電磁干擾之積體電路及其方法

Country Status (2)

Country Link
US (1) US8171332B2 (zh)
TW (1) TWI420535B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102263319B1 (ko) 2015-01-30 2021-06-09 삼성전자주식회사 디스플레이 잡음을 개선하는 디스플레이 컨트롤러, 및 상기 디스플레이 컨트롤러를 포함하는 시스템
KR20180072170A (ko) * 2016-12-21 2018-06-29 주식회사 실리콘웍스 디스플레이 장치의 클럭 복원 회로
KR102507862B1 (ko) * 2018-07-09 2023-03-08 주식회사 엘엑스세미콘 인터페이스신호에서 임베디드클럭을 복원하는 클럭복원장치 및 소스드라이버
KR20230013306A (ko) * 2021-07-19 2023-01-26 주식회사 엘엑스세미콘 전원관리회로 및 이의 구동방법
TWI825636B (zh) * 2022-03-25 2023-12-11 南亞科技股份有限公司 電子測試系統及電子測試方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW573288B (en) * 2001-09-28 2004-01-21 Sony Corp Display memory, drive circuit, display and portable information apparatus
EP1640957A2 (en) * 2004-09-27 2006-03-29 Idc, Llc Method and system for updating a bi-stable display
TW200813974A (en) * 2006-05-17 2008-03-16 Nec Electronics Corp Display device, display panel driver and method of driving display panel
US20080198945A1 (en) * 2002-02-04 2008-08-21 Vizionware, Inc. Reduced emi device and method thereof
US7445551B1 (en) * 2000-05-24 2008-11-04 Nintendo Co., Ltd. Memory for video game system and emulator using the memory
TW200917263A (en) * 2007-08-22 2009-04-16 Micron Technology Inc Error scanning in flash memory

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631920A (en) * 1993-11-29 1997-05-20 Lexmark International, Inc. Spread spectrum clock generator
JP2001014056A (ja) * 1999-07-02 2001-01-19 Nec Corp 半導体集積回路装置およびスペクトル拡散クロック発振器
JP3613787B2 (ja) * 1999-10-18 2005-01-26 日本プレシジョン・サーキッツ株式会社 自己変調型クロック発生回路
US6823022B1 (en) * 2000-06-02 2004-11-23 Time Domain Corp. Method for mitigating effects of interference in impulse radio communication
US6404834B1 (en) * 2000-09-20 2002-06-11 Lexmark International, Inc. Segmented spectrum clock generator apparatus and method for using same
CN1120591C (zh) * 2000-12-18 2003-09-03 信息产业部电信传输研究所 直接扩频/码分多址综合扩频相干接收装置
US6658043B2 (en) * 2001-10-26 2003-12-02 Lexmark International, Inc. Method and apparatus for providing multiple spread spectrum clock generator circuits with overlapping output frequencies
US7187705B1 (en) * 2002-12-23 2007-03-06 Cypress Semiconductor Corporation Analog spread spectrum signal generation circuit
US20050028020A1 (en) * 2003-07-28 2005-02-03 Ryan Zarrieff Spread spectrum clocking for data transfer bus loading
US7434083B1 (en) * 2004-01-06 2008-10-07 Apple Inc. Method and apparatus for the generation and control of clock signals
US20060036817A1 (en) * 2004-08-10 2006-02-16 Oza Alpesh B Method and system for supporting memory unaligned writes in a memory controller
US7313161B2 (en) * 2004-09-10 2007-12-25 Elite Semiconductor Memory Technology Inc. Spread spectrum clock generator and method of generating spread spectrum clock
JP2006139548A (ja) * 2004-11-12 2006-06-01 Hitachi Global Storage Technologies Netherlands Bv メディア・ドライブ及びそのコマンド実行方法
US7441709B2 (en) * 2005-03-23 2008-10-28 Endicott Interconnect Technologies, Inc. Electronic card assembly
WO2006122190A2 (en) * 2005-05-10 2006-11-16 Texas Instruments Incorporated Hopping frequency synthesizer using a digital phase-locked loop
JP2006333174A (ja) * 2005-05-27 2006-12-07 Sharp Corp クロック発生装置及び半導体集積回路装置
US7505542B1 (en) * 2005-08-01 2009-03-17 Xilinx, Inc. Low jitter digital frequency synthesizer with frequency modulation capabilities
US7813410B1 (en) * 2005-09-02 2010-10-12 Cypress Semiconductor Corporation Initiating spread spectrum modulation
US8768411B2 (en) * 2005-09-30 2014-07-01 Intel Corporation Systems and methods for RF communication between processors
JP2006101549A (ja) * 2005-11-24 2006-04-13 Olympus Corp 画像記録装置
JP4104624B2 (ja) * 2005-11-25 2008-06-18 シャープ株式会社 画像処理装置、画像読取装置及び画像形成装置
JP2007225863A (ja) * 2006-02-23 2007-09-06 Matsushita Electric Ind Co Ltd Ｅｍｉ低減制御装置
TWI309836B (en) * 2006-08-21 2009-05-11 Realtek Semiconductor Corp A memory card reader controller with spread spectrum clock
US7609104B2 (en) * 2006-10-26 2009-10-27 Toshiba America Electronic Components, Inc. Spread spectrum clock generator
TWI348835B (en) * 2007-06-06 2011-09-11 Anpec Electronics Corp Spread spectrum device and related random clock generator for a switching amplifier
US7576620B2 (en) * 2007-07-13 2009-08-18 Leadtrend Technology Corp. Pseudo random clock generator
US8155165B2 (en) * 2007-09-14 2012-04-10 Tektronix, Inc. Method of characterizing parameters and removing spectral components of a spread spectrum clock in a communications signal
JP5494074B2 (ja) * 2010-03-18 2014-05-14 株式会社リコー 画像形成装置、電気機器および記録制御方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7445551B1 (en) * 2000-05-24 2008-11-04 Nintendo Co., Ltd. Memory for video game system and emulator using the memory
TW573288B (en) * 2001-09-28 2004-01-21 Sony Corp Display memory, drive circuit, display and portable information apparatus
US20080198945A1 (en) * 2002-02-04 2008-08-21 Vizionware, Inc. Reduced emi device and method thereof
EP1640957A2 (en) * 2004-09-27 2006-03-29 Idc, Llc Method and system for updating a bi-stable display
TW200813974A (en) * 2006-05-17 2008-03-16 Nec Electronics Corp Display device, display panel driver and method of driving display panel
TW200917263A (en) * 2007-08-22 2009-04-16 Micron Technology Inc Error scanning in flash memory

Also Published As

Publication number Publication date
TW201040985A (en) 2010-11-16
US20100293405A1 (en) 2010-11-18
US8171332B2 (en) 2012-05-01

Similar Documents

Publication Publication Date Title
TWI420535B (zh) 降低記憶體存取所引起之電磁干擾之積體電路及其方法
KR100856123B1 (ko) Ｅｍｉ 방출을 감소시킬 수 있는 데이터 처리장치와 그방법
CN105468089B (zh) 支持完全握手的片上系统以及具有该片上系统的移动装置
US9520865B2 (en) Delay circuits and related systems and methods
JP2005173618A (ja) 液晶表示装置の駆動装置及び方法
CN203386459U (zh) 一种支持灰度等级扩展的显示控制系统及驱动芯片
KR102664062B1 (ko) 비동기 카운터와 동기 카운터를 포함하는 코드 생성기 및 그것의 동작 방법
US10432183B2 (en) Clock generation circuit having deskew function and semiconductor integrated circuit device including same
US10401900B2 (en) Using a stuttered clock signal to reduce self-induced voltage noise
TW201523558A (zh) 顯示驅動器積體電路（ｉｃ）、其操作方法以及包含上述的裝置
KR20160008305A (ko) 디스플레이 드라이버 ic의 작동 방법과 이를 포함하는 이미지 처리 시스템의 작동 방법
CN105843567A (zh) 用于减小显示噪声的显示控制器和包括显示控制器的系统
KR20090013481A (ko) 소스 드라이버 회로 및 이를 포함하는 액정표시장치
US20110254596A1 (en) Spread spectrum circuit
US8471804B2 (en) Control signal generation method of integrated gate driver circuit, integrated gate driver circuit and liquid crystal display device
KR100871221B1 (ko) 선형 궤환 시프트 레지스터를 이용하는 통신 시스템에서부호 생성 방법 및 장치
US20100201409A1 (en) Frequency Divider Circuit
US20060250173A1 (en) Clock generating method and circuit thereof
CN110459161B (zh) 接收装置、驱动芯片、显示装置及电子设备
TWI420484B (zh) 除頻器電路及其方法與應用其之閘極驅動器
JP2007243601A (ja) 半導体集積回路
US20110141125A1 (en) Reducing exposure of radio devices to interference through adaptive selection of repetitive symbols
US6563359B2 (en) Semiconductor integrated circuit including clock modulation circuit
JP2011066317A (ja) 半導体装置
US20140152372A1 (en) Semiconductor integrated circuit and method of operating the same