JP2007243601A

JP2007243601A - 半導体集積回路

Info

Publication number: JP2007243601A
Application number: JP2006063053A
Authority: JP
Inventors: Hiroyuki Sato; 博之佐藤; Shinichiro Kobayashi; 新一郎小林
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2006-03-08
Filing date: 2006-03-08
Publication date: 2007-09-20

Abstract

【課題】クロック信号のスペクトラムを拡散することによって電磁放射ノイズを低減する方式を採用した半導体集積回路において、電磁放射ノイズのピーク成分をさらに効果的に低減する。
【解決手段】この半導体集積回路は、クロック信号を周波数変調することによって電磁放射ノイズを低減する半導体集積回路であって、所定の周波数を有するクロック信号を周波数変調することにより、第１の変調幅を有する第１の変調クロック信号を生成する第１の変調回路１０と、第１の変調クロック信号をさらに周波数変調することにより、第１の変調幅よりも大きい第２の変調幅を有する第２の変調クロック信号を生成する第２の変調回路２０とを具備する。
【選択図】図２

Description

本発明は、クロック信号のスペクトラムを拡散することによって電磁放射ノイズを低減するＳＳＣＧ（スプレッド・スペクトラム・クロック・ジェネレーション）方式を採用した半導体集積回路に関する。

近年における電子機器の高速化に伴って、電子機器において用いられるクロック信号の周波数が高くなりつつあり、電子機器から放射される電磁放射ノイズの増加が問題となっている。そのような電磁放射ノイズを低減するために、クロック信号のスペクトラムを拡散するＳＳＣＧ方式が開発されている。

ＳＳＣＧ方式の回路においては、所定の周波数を有する基準クロック信号を周波数変調してクロック信号のスペクトラムを拡散することによって、電磁放射ノイズのピーク成分を低減している。しかしながら、周波数変調を行うための回路の大部分が基準クロック信号に同期して動作するので、電磁放射ノイズの低減には限界がある。また、周波数変調幅を可変にして汎用性を持たせる等の機能を追加する場合には、基準クロック信号に同期して動作する回路の規模が増加するので、増加した分の回路が発生するノイズにより、全体の電磁放射ノイズのレベルも増加してしまう。

関連する技術として、下記の特許文献１には、簡素な構成で一定の位相差内で同期がとれたスペクトラム拡散クロックを得られるようにし、電磁ノイズを低減できるようにしたクロック発生装置が開示されている。このクロック発生装置によれば、クロック生成部において、所望の周波数で位相が一定分だけ互いにずれたｍ相のクロック信号を生成し、選択処理部にディザリング制御部から制御信号を供給し、選択処理部において、ディザリング制御部からの制御信号に応じてｍ相のクロック信号の内の１つを順次選択することにより、位相を所定の関係で前後に変動させ、スペクトラム上のピークを分散させた第２のクロック信号を得ている。しかしながら、電子機器において用いられるクロック信号の周波数が高くなりつつあることから、電磁放射ノイズのピーク成分をさらに効果的に低減することが求められている。
特開２００１−１４８６９０号公報（第１頁、図２）

そこで上記の点に鑑み、本発明は、クロック信号のスペクトラムを拡散することによって電磁放射ノイズを低減する方式を採用した半導体集積回路において、電磁放射ノイズのピーク成分をさらに効果的に低減することを目的とする。

上記の課題を解決するために、本発明の１つの観点に係る半導体集積回路は、クロック信号を周波数変調することによって電磁放射ノイズを低減する半導体集積回路であって、所定の周波数を有するクロック信号を周波数変調することにより、第１の変調幅を有する第１の変調クロック信号を生成する第１の変調回路と、第１の変調クロック信号をさらに周波数変調することにより、第１の変調幅よりも大きい第２の変調幅を有する第２の変調クロック信号を生成する第２の変調回路とを具備する。

ここで、第１の変調回路が、所定の周波数を有するクロック信号に基づいて、複数の異なる位相をそれぞれ有する多相クロック信号を出力する位相制御部と、位相制御部から出力される多相クロック信号の内の１つを制御信号に従って選択することにより、第１の変調クロック信号を生成する選択部と、第１の変調クロック信号の位相を周期的に増減させるように制御信号を生成する制御部とを含むようにしても良い。その場合に、制御部が、第１の変調幅設定信号に基づいて第１の変調クロック信号の変調幅を設定するようにしても良い。

また、第２の変調回路が、第１の変調クロック信号に基づいて、複数の異なる位相をそれぞれ有する多相クロック信号を出力する位相制御部と、位相制御部から出力される多相クロック信号の内の１つを制御信号に従って選択することにより、第２の変調クロック信号を生成する選択部と、第２の変調クロック信号の位相を周期的に増減させるように制御信号を生成する制御部とを含むようにしても良い。その場合に、制御部が、第２の変調幅設定信号に基づいて第２の変調クロック信号の変調幅を設定するようにしても良い。

本発明によれば、所定の周波数を有するクロック信号を周波数変調して第１の変調クロック信号を生成する第１の変調回路と、第１の変調クロック信号をさらに周波数変調して変調幅が大きい第２の変調クロック信号を生成する第２の変調回路とを設けることにより、電磁放射ノイズのピーク成分をさらに効果的に低減することができる。

以下、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１は、本発明の一実施形態に係る半導体集積回路の構成を示すブロック図である。半導体集積回路１は、例えば、携帯電話や液晶テレビにおいて液晶表示パネルを駆動するために用いられるものであり、所定の周波数を有する基準クロック信号を周波数変調することによって変調クロック信号を生成するＳＳＣＧ（スプレッド・スペクトラム・クロック・ジェネレーション）回路２と、変調クロック信号に同期して動作し、入力データを処理することによって所望の機能を実現する機能ブロック３と、機能ブロック３から入力したデータを基準クロック信号に同期して出力する同期化ブロック４と、基準クロック信号に同期して動作し、同期化ブロック４から入力したデータに基づいて、液晶表示パネルを駆動するための複数の駆動信号を生成するドライバ回路５とを含んでいる。

図２は、図１に示すＳＳＣＧ回路の構成を示すブロック図である。図２に示すように、ＳＳＣＧ回路２は、所定の周波数を有する基準クロック信号ＣＫ０を周波数変調することにより、第１の変調幅を有する第１の変調クロック信号ＣＫ１を生成する第１の変調回路１０と、第１の変調クロック信号ＣＫ１をさらに周波数変調することにより、第１の変調幅よりも大きい第２の変調幅を有する第２の変調クロック信号ＣＫ２を生成する第２の変調回路２０とを有している。

第１の変調回路１０は、基準クロック信号ＣＫ０に基づいて、複数（Ｍ個）の異なる位相をそれぞれ有する多相クロック信号を出力する位相制御部１１と、位相制御部１１から出力される多相クロック信号の内の１つを制御信号Ｓ１に従って選択することにより第１の変調クロック信号ＣＫ１を生成する選択部１２と、第１の変調クロック信号ＣＫ１の位相を周期的に増減させるように制御信号Ｓ１を生成する制御部１３とを含んでいる。

また、第２の変調回路２０は、第１の変調クロック信号ＣＫ１に基づいて、複数（Ｎ個）の異なる位相をそれぞれ有する多相クロック信号を出力する位相制御部２１と、位相制御部２１から出力される多相クロック信号の内の１つを制御信号Ｓ２に従って選択することにより第２の変調クロック信号ＣＫ２を生成する選択部２２と、第２の変調クロック信号ＣＫ２の周波数を周期的に増加及び減少させるように制御信号Ｓ２を生成する制御部２３とを含んでいる。第２の変調クロック信号ＣＫ２は、ＳＳＣＧ回路２から変調クロック信号として出力される。

図３は、図２に示す位相制御部の構成例を示すブロック図である。図２に示す位相制御部１１及び２１は、基準クロック信号ＣＫ０を入力するバッファ３０と、バッファ３０から出力されるクロック信号をそれぞれの遅延時間ΔＴ_１、ΔＴ_２、・・・、ΔＴ_２Ｋで順次遅延させる直列接続された複数の遅延回路４１、４２、・・・、４４と、バッファ３０及び複数の遅延回路４１、４２、・・・、４４から出力されるクロック信号を入力して次段に出力する複数のバッファ５０、５１、５２、・・・、５４とを含んでいる。なお、複数の遅延回路４１、４２、・・・、４４は、直列接続された複数のバッファのゲート遅延によって実現するようにしても良い。

図３に示すように、複数の遅延回路における遅延時間をΔＴ_１、ΔＴ_２、・・・、ΔＴ_２Ｋで表すと（Ｋは自然数）、複数のバッファ５０、５１、５２、・・・、５４からは、多相クロック信号ＣＫ（ｔ）、ＣＫ（ｔ＋Ｔ_１）、ＣＫ（ｔ＋Ｔ_２）、・・・、ＣＫ（ｔ＋Ｔ_２Ｋ）がそれぞれ出力される。ただし、Ｔ_１＝ΔＴ_１、Ｔ_２＝ΔＴ_１＋ΔＴ_２、・・・、Ｔ_２Ｋ＝ΔＴ_１＋ΔＴ_２＋・・・＋ΔＴ_２Ｋである。

ここで、クロック信号ＣＫ（ｔ＋Ｔ_Ｋ）を位相の基準として考えると、それよりも位相の進んだＫ個のクロック信号と、それよりも位相の遅れたＫ個のクロック信号とが存在することになる。従って、多相クロック信号ＣＫ（ｔ）〜ＣＫ（ｔ＋Ｔ_２Ｋ）の内から１つのクロック信号を順次選択することにより、クロック信号ＣＫ（ｔ＋Ｔ_Ｋ）の位相を中心として位相が増減する変調クロック信号を生成することができる。

例えば、ΔＴ_１＝ΔＴ_２＝ΔＴ_３＝・・・のように位相差を等間隔とすれば、次第に位相が遅れるクロック信号ＣＫ（ｔ）、ＣＫ（ｔ＋Ｔ_１）、ＣＫ（ｔ＋Ｔ_２）、・・・を順次選択している期間において、一定の負の周波数偏移を有する周波数変調を実現することができる。一方、次第に位相が早まるクロック信号ＣＫ（ｔ＋Ｔ_２Ｋ）、ＣＫ（ｔ＋Ｔ_２Ｋ−１）、ＣＫ（ｔ＋Ｔ_２Ｋ−２）、・・・を順次選択している期間においては、一定の正の周波数偏移を有する周波数変調を実現することができる。

図４は、図３に示す位相制御部から出力される多相クロック信号の選択動作を示す図である。ここでは、例として、３つのクロック信号ＣＫ（ｔ）、ＣＫ（ｔ＋Ｔ_１）、ＣＫ（ｔ＋Ｔ_２）を用いる場合について説明する。図４において（１）〜（５）で示すように、これらのクロック信号の内から１つのクロック信号を順次選択することにより、所定の期間毎に低い瞬時周波数と高い瞬時周波数とを交互に有する変調クロック信号ＭＣＫを得ることができる。

また、例えば、ΔＴを一定の遅延量としたときに、ΔＴ_１＋ΔＴ＝ΔＴ_２、ΔＴ_２＋ΔＴ＝ΔＴ_３、・・・のように位相差を累積的とすれば、クロック信号ＣＫ（ｔ）、ＣＫ（ｔ＋Ｔ_１）、ＣＫ（ｔ＋Ｔ_２）、・・・を順次選択している期間において、時間と共に瞬時周波数が線形に変化する周波数変調を実現することができる。さらに、次第に位相が早まったり遅れたりするように多相クロック信号ＣＫ（ｔ）〜ＣＫ（ｔ＋Ｔ_２Ｋ）の内から１つのクロック信号を順次選択することにより、所定の期間毎に瞬時周波数が増加したり減少したりする変調クロック信号を得ることができる。

上記においては、位相制御部から奇数のクロック信号が出力される場合について説明したが、位相制御部は、偶数のクロック信号を出力するようにしても良い。例えば、位相制御部から２個のクロック信号を出力する場合には、遅延を伴わないクロック信号ＣＫ（ｔ）と、遅延を伴ったクロック信号ＣＫ（ｔ＋Ｔ_１）とが、所定の期間毎に交互に選択されることにより周波数変調が行われる。

再び図２を参照すると、制御部１３及び２３は、カウンタ又はシフトレジスタ等を含んでいる。以下においては、カウンタを用いる場合について説明する。制御部１３において、カウンタ１３ａは、第１の変調クロック信号ＣＫ１に含まれているパルスの立上がりエッジ又は立下がりエッジに同期して第１のカウント値をインクリメントする。また、制御部１３は、変調幅設定信号Ｄ１に基づいて、カウント動作における所定数のしきい値を設定することにより、第１の変調クロック信号ＣＫ１の変調幅を設定する。

例えば、制御部１３は、第１のカウント値が「０」から第１のしきい値に達するまでの期間に、選択部１２において選択されるクロック信号の位相が順次遅れるように制御信号Ｓ１を生成すると共に、第１のカウント値が第１のしきい値に達してから第２のしきい値に達するまでの期間に、選択部１２において選択されるクロック信号の位相が順次進むように制御信号Ｓ１を生成し、その後、第１のカウント値を「０」として、以上述べた動作を繰り返す。また、位相制御部１１から出力される多相クロック信号の数（Ｍ）が２である場合には、第１の変調クロック信号ＣＫ１の所定数の周期毎に、選択部１２において第１のクロック信号と第２のクロック信号とを交互に選択するようにしても良い。

一方、制御部２３において、カウンタ２３ａは、第２の変調クロック信号ＣＫ２に含まれているパルスの立上がりエッジ又は立下がりエッジに同期して第２のカウント値をインクリメントする。また、制御部２３は、変調幅設定信号Ｄ２に基づいて、カウント動作における所定数のしきい値を設定することにより、第２の変調クロック信号ＣＫ２の変調幅を設定する。制御部１３について説明したのと同様に、制御部２３は、選択部２２において選択されるクロック信号の位相が遅れたり進んだりするように制御信号Ｓ２を生成する。

本実施形態においては、第１の変調回路１０の回路規模を小さくすることにより、基準クロック信号の周波数における電磁放射ノイズを低減している。そのために、位相制御部１１から出力される多相クロック信号の数（Ｍ）は、位相制御部２１から出力される多相クロック信号の数（Ｎ）の１／２以下、より好ましくは１／１０以下とすることが望ましい。例えば、Ｍ＝２とした小規模な第１の変調回路１０において変調幅の小さい変調を行い、Ｎ＝８１とした大規模な第２の変調回路２０において変調幅の大きい変調を行う。そのときの変調の様子を図５に示す。

図５は、本実施形態における変調クロック信号の変調幅を示す図である。図５においては、横軸に時間を取っており、縦軸にクロック周期の変調幅（ｐｓ）を取っている。図５の（ａ）は、第１の変調回路１０によって基準クロック信号を変調したときに得られる変調クロック信号の変調幅を示しており、図５の（ｂ）は、第２の変調回路２０によって基準クロック信号を変調したときに得られる変調クロック信号の変調幅を示している。

また、図５の（ｃ）は、図２に示すように、第１の変調回路１０において基準クロック信号ＣＫ０を変調し、第１の変調回路１０から出力される第１の変調クロック信号ＣＫ１をさらに第２の変調回路２０において変調したときに得られる第２の変調クロック信号ＣＫ２の変調幅を示している。

このように、２段階で変調を行うことにより、基準クロック信号ＣＫ０に同期して動作する第１の変調回路１０の規模を小さくすると共に、比較的規模の大きな第２の変調回路２０が第１の変調クロック信号ＣＫ１に同期して動作するようにしたので、電磁放射ノイズのピーク成分をさらに効果的に低減することができる。

本発明の一実施形態に係る半導体集積回路の構成を示すブロック図。図１に示すＳＳＣＧ回路の構成を示すブロック図。図２に示す位相制御部の構成例を示すブロック図。図３に示す位相制御部から出力される多相クロック信号の選択動作を示す図。本発明の一実施形態における変調クロック信号の変調幅を示す図。

符号の説明

１半導体集積回路、２ＳＳＣＧ回路、３機能ブロック、４同期化ブロック、５ドライバ回路、１０第１の変調回路、１１位相制御部、１２選択部、１３制御部、２０第２の変調回路、２１位相制御部、２２選択部、２３制御部、３０、５０〜５４バッファ、４１〜４４遅延回路

Claims

クロック信号を周波数変調することによって電磁放射ノイズを低減する半導体集積回路であって、
所定の周波数を有するクロック信号を周波数変調することにより、第１の変調幅を有する第１の変調クロック信号を生成する第１の変調回路と、
前記第１の変調クロック信号をさらに周波数変調することにより、前記第１の変調幅よりも大きい第２の変調幅を有する第２の変調クロック信号を生成する第２の変調回路と、
を具備する半導体集積回路。
前記第１の変調回路が、
所定の周波数を有するクロック信号に基づいて、複数の異なる位相をそれぞれ有する多相クロック信号を出力する位相制御部と、
前記位相制御部から出力される多相クロック信号の内の１つを制御信号に従って選択することにより、前記第１の変調クロック信号を生成する選択部と、
前記第１の変調クロック信号の位相を周期的に増減させるように前記制御信号を生成する制御部と、
を含む、請求項１記載の半導体集積回路。
前記制御部が、第１の変調幅設定信号に基づいて前記第１の変調クロック信号の変調幅を設定する、請求項２記載の半導体集積回路。
前記第２の変調回路が、
前記第１の変調クロック信号に基づいて、複数の異なる位相をそれぞれ有する多相クロック信号を出力する位相制御部と、
前記位相制御部から出力される多相クロック信号の内の１つを制御信号に従って選択することにより、前記第２の変調クロック信号を生成する選択部と、
前記第２の変調クロック信号の位相を周期的に増減させるように前記制御信号を生成する制御部と、
を含む、請求項１〜３のいずれか１項記載の半導体集積回路。
前記制御部が、第２の変調幅設定信号に基づいて前記第２の変調クロック信号の変調幅を設定する、請求項４記載の半導体集積回路。