JP2013501263A - システムにおけるフォールトトレラントなスペクトラム拡散クロック信号の提供 - Google Patents
システムにおけるフォールトトレラントなスペクトラム拡散クロック信号の提供 Download PDFInfo
- Publication number
- JP2013501263A JP2013501263A JP2012522789A JP2012522789A JP2013501263A JP 2013501263 A JP2013501263 A JP 2013501263A JP 2012522789 A JP2012522789 A JP 2012522789A JP 2012522789 A JP2012522789 A JP 2012522789A JP 2013501263 A JP2013501263 A JP 2013501263A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- spread spectrum
- clock signal
- control circuit
- processing modules
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1604—Error detection or correction of the data by redundancy in hardware where the fault affects the clock signals of a processing unit and the redundancy is at or within the level of clock signal generation hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Software Systems (AREA)
- Hardware Redundancy (AREA)
- Manipulation Of Pulses (AREA)
Abstract
【解決手段】フォールトトレラントなスペクトラム拡散クロック信号を供給するために、それぞれスペクトラム拡散制御回路を有する複数の処理モジュールが提供される。冗長なクロック供給源のクロック信号は、前記複数の処理モジュールに対して供給されるファイルオーバー制御ロジックは前記複数の処理モジュールそれぞれにおいて使用するために前記冗長なクロック供給源から前記クロック信号のうちの対応する1つを選択する。周波数拡散が、少なくともいくつかの前記複数の処理モジュールそれぞれにおいて前記対応する選択されたクロック信号に適用される。
【選択図】図2
Description
処理作業量は、プロセッサ間で分割されたり分散されたりすることができ、実行時間の削減およびパフォーマンスを増加させる。
マルチプロセッサシステムは、複数のノードまたはセルから構成されることができる。ここで、各ノードまたはセルは、1つ以上のプロセッサ、メモリおよび入出力(I/O)デバイスを含む。
ルーティングインフラストラクチャ104は、通信回路およびスイッチ(例えば、クロスバースイッチ)を含む。
システムの「処理モジュール」は、プロセッサセル、コンピュータノードまたは電子部品を含むあらゆるタイプのアセンブリであり得る。
処理モジュール102を含むシステムは、コンピュータシステム、ストレージシステム、通信システムまたはあらゆるタイプの電子システムであり得る。
例えば、冗長な電源および他のシステムインフラストラクチャ(例えば、冗長なネットワーク接続、システム管理機能など)が提供される。
また、処理モジュールレベルでの障害は、特定のアプリケーションに対する処理モジュール102のグループを分割するまたは割り当てることにより処理され得る(グループの1つ以上の処理モジュールが失敗している場合に、アプリケーションが、グループの残っている処理モジュール(複数可)上で実行を続けることができるように)。
図1のシステムは、処理モジュール102が追加されまたは除去され得るので、スケーラブルシステムである。
また、処理モジュール102は、さらなる柔軟性のために1つまたは複数のエンクロージャーに含まれ得る。
冗長なクロック供給源は、クロック供給源またはクロック供給源からの信号出力の障害に備えて、フェイルオーバーサポートを可能にする。
ある実施において、共通のクロック供給源からのクロック信号は、複数の処理モジュールにより受信され、クロックスキューを削減することが望ましい。クロックスキューは、各処理モジュール102におけるオペレーティングシステムの実行中に障害を引き起こす場合がある。
グローバルなクロック供給源を使用することにより、処理モジュール102で最小限のクックスキューが経験され得る。
クロック信号のうちの1つの障害を検出することに応答して、クロックフェイルオーバーロジック122は、他のクロック信号に対するフェイルオーバーを実行する。
スペクトラム拡散は、電磁(EM)エネルギー(この場合、選択されたクロック信号のエネルギー)が周波数領域に拡散する技術に言及する。
いくつかの実施形態に関してこれを達成する1つの方法は、周波数ディザリングを選択されたクロック信号に適用することである。ここで、周波数ディザリングは、定義された範囲にわたってクロック信号の周波数を所与の割合で変化させることに言及する。
従来、フォールトトレラントなグローバルなクロック供給源を含む文脈においてスペクトラム拡散を追加することは、様々な問題により実現可能ではない。
例えば、異なるクロックディザリングは、異なる処理モジュールに適用され得る。
例えば、第1の処理モジュールに適用される周波数ディザリングは、第2の処理モジュールに適用される周波数ディザリングと異なる範囲および割合を用いてもよい。
処理モジュール102それぞれにおいて適用された周波数拡散の特徴は、対応するスペクトラム拡散制御回路120に適用される設定パラメータに基づき得る。
例えば、各処理モジュール102用にカスタマイズされたスペクトラム拡散設定パラメータは、対応するスペクトラム拡散制御回路120に接続され、対応するスペクトラム拡散制御回路120によりアクセス可能な不揮発性メモリに格納され得る。
代替的に、各処理モジュール102のスペクトラム拡散制御回路120は、システムにおける管理可能なポートを用いることにより個別にプログラム可能であってもよい。
政府規制は、システムからの電磁放射線のピークエネルギーレベルの閾値をセットする。
例えば、参照クロック信号は、100から400MHz(メガヘルツ)の範囲であり得る。
いくつかの構成要素において実行されたクロック周波数の増加は、1から5GHz(ギガヘルツ)またはそれより高い範囲で内部クロックを生成し得る。
そのような高い周波数の内部クロック信号の生成は、高い電磁放射線として現れる放射の効率的な調和エネルギー(radiationally efficient harmonic energies)の生成をもたらす。
スペクトラム拡散制御回路120は、ディザリングが、対応する処理モジュール102におけるクロック信号の瞬時周波数がランダム化されるようにローカライズされる(to be localized)ことを許可し、結果として、より低い放射レベルが達成される。
スペクトラム拡散制御回路120からの複数のクロック出力は、異なるスペクトラム拡散設定を、対応するクロック出力を受信する処理モジュール102におけるそれぞれの構成要素(例えば、プロセッササブシステム114、メモリサブシステム116およびI/Oデバイス118(複数可))の許容範囲に応じて適用させることができる。
処理モジュール102におけるいくつかの構成要素は、他の構成要素よりも周波数ディザリングをより許容することができ得る。
ある構成要素に対して、スペクトラム拡散制御回路120により供給されたクロック出力さえも無効にされ得る。
冗長なクロック供給源106,108を採用することは、単一の障害を回避する。
障害はクロック供給源106,108自身、または、クロック供給源106または108から処理モジュール102への通信パスのいずれかで引き起こされ得ることがわかる。
2つのクロック供給源106,108だけが図1に表現されているが、他の実施が追加のクロック供給源を採用し得ることがわかる。
クロック供給源からの特定のクロック信号の障害の場合において、フェイルオーバーは、クロック供給源106,108のうちの1つの最初のクロック信号からクロック供給源106,108のうちの他の1つに関連するもう1つのクロック信号へ実行され得る。
2つのプロセッサ202,204が示され、ここで、これらの2つのプロセッサ202,204は、図1に示したプロセッササブシステム114の一部である。
さらに、メモリデバイス206および208が示され、ここで、メモリデバイス206,208は、図1に示したメモリサブシステム116の一部である。
1つの実施例において、I/Oデバイス210,212は、特定用途向け集積回路(ASIC;Application Specific Integrated Circuit)デバイスで実装され得る。
他の実施において、I/Oデバイス210,212は、集積回路デバイスの他のタイプで実装され得る。
他の実施において、構成要素の他の装置が採用され得る。
構成要素の異なるタイプに対して供給される異なるクロック出力214は、異なるスペクトラム拡散設定が適用され得ることに留意する。
実際に、いくつかのクロック出力214は、スペクトラム拡散が無効にされてもよい。例えば、クロックディザリングがそのようなクロック出力に適用されない。
このように、クロック周波数拡散に十分な耐性のない処理モジュール102の構成要素は、そのような構成要素に対して供給されたクロック出力が無効にされ得る。
しかしながら、処理モジュール102の他の構成要素に対して供給されたクロック出力に対して、異なる周波数ディザリング設定がそのような他の構成要素の許容範囲に応じて適用され得る。
クロックフェイルオーバーロジック122は、2つのクロック信号:CLOCK0およびCLOCK1を受信する。
CLOCK0信号は、クロック供給源106から受信され得る一方、CLOCK1信号は、クロック供給源108から受信される。
クロックフェイルオーバーロジック122は、クロック信号の障害または劣化(degradation)に対する2つの入力クロック信号を監視する監視デバイスを含む。
例えば、もしCLOCK0がプライマリ入力クロック信号とされ、CLOCK1がセカンダリ入力クロック信号とされる場合、クロックフェイルオーバーロジック122は、プライマリクロック信号CLOCK0を監視して、障害または劣化を検出する。
もしそのような障害または劣化が検出された場合、クロックフェイルオーバーロジック122は、セカンダリクロック信号CLOCK1に対してフェイルオーバーを実行する(CCLOCK1がCLOCK0の代わりにクロック信号216として出力されるように)。
クロック供給源106または108は、オシレーター信号304をマルチプレクサ306の1つの入力に対して供給するオシレーター302を含む。
マルチプレクサ306は、他の入力において、もう1つのマルチプレクサ316により出力されるオシレーター信号308を受信する(以下さらに説明される)。
バッファ312は、システムバックプレーン130による通信のためにクロック信号310の複数のコピー(314)を生成する。
いくつかの実施において、コピーの数は、処理モジュール102の数と等しい。
クロック供給源106および108それぞれは、システムバックプレーン130により処理モジュール102へ運ばれる同じ数のクロック信号のコピーを生成する。
そのようなシステムにおいて、図1の装置は、1つのエンクロージャー内にあり得る一方、他のエンクロージャーは、処理モジュールおよびクロック供給源の他の装置を含み得る。
マルチプルエンクロージャーは、それぞれ複数の処理モジュールを含み得る。
クロック信号のコピー314を出力するバッファ312のサイズは、予想される負荷に応じて選択される。
図3の実施において、4つのエンクロージャーが想定される。
しかしながら、他の構成においては、異なる数のエンクロージャーが使用され得る。
さらに、対応するオシレーターとともに2つのグローバルなクロック供給源を使用する代わりに、異なる数の冗長なクロック供給源が、他の実施において使用され得る。
電気回路はまた、オシレーター302からのオシレーター信号304が(マルチプレクサ306を経由して)、パス330、スイッチ318,320,322およびコネクタ構造318へ送られるようにする。
スイッチ318,320および322は双方向のスイッチであり、双方向のスイッチは、オシレーター信号のいずれかがエンクロージャー2〜4からクロック供給源106または108へ入力されるようにする、または、オシレーター302のオシレーター信号304が、他のエンクロージャーへ出力されるようにする。
スイッチングの方向は、スイッチ方向選択信号により制御される。
それぞれスペクトラム拡散制御回路120を有する複数の処理モジュール102が提供される(402において)。
冗長なクロック供給源106,108のクロック信号が、複数の処理モジュール102に対して供給される(404において)。
各処理モジュールにおいて、処理モジュールにおいて使用するための冗長なクロック供給源からのクロック信号のうちの対応する1つがクロックフェイルオーバーロジック122により選択される(406において)。
周波数拡散は、各処理モジュール102において対応する選択されたクロック信号に適用される(408において)。
しかしながら、本発明はこれらの詳細なしに実施される得ることが当業者により理解されるであろう。
本発明は、限られた数の実施形態に関して開示されているが、当業者は、そこからの多数の変更および変形を理解するであろう。
添付の特許請求の範囲は、本発明の真の精神および範囲を含むような変更および変形をカバーすることが意図されている。
Claims (15)
- フォールトトレラントなスペクトラム拡散クロック信号を供給するシステムであって、
1つ以上のエンクロージャーにおいて提供される複数の処理モジュールであって、前記処理モジュールは、対応するクロックのスペクトラム拡散制御回路を含む、複数の処理モジュールと、
各クロック信号を前記複数の処理モジュールに対して供給する複数の冗長なクロック供給源と
を備え、
前記クロックのスペクトラム拡散回路それぞれは、周波数拡散を前記クロック信号のうちの対応する選択された1つに適用するように構成され、
前記処理モジュールそれぞれは、前記冗長なクロック供給源からのクロック信号を監視して、クロック信号のフェイルオーバーを実行するフェイルオーバー制御ロジックを含む
システム。 - 前記スペクトラム拡散制御回路のうちの少なくとも特定の1つは、前記クロック信号の1つを受信し、少なくとも第1のクロック出力を生成することであり、
周波数拡散は、前記第1のクロック出力に対して無効にされる
請求項1に記載のシステム。 - 前記特定のスペクトラム拡散制御回路は、第2のクロック出力をさらに生成することであり、
周波数拡散は、前記第2のクロック出力に対して有効にされる
請求項2に記載のシステム。 - 前記特定のスペクトラム拡散制御回路は、第3のクロック出力を生成することであり、
周波数拡散は、前記第3のクロック出力に対しても有効にされ、
前記第2のクロック出力および前記第3のクロック出力に適用される前記周波数拡散の設定は異なる
請求項3に記載のシステム。 - 少なくとも2つの前記スペクトラム拡散制御回路により適用される前記周波数拡散の設定は異なる
請求項1〜4のいずれかに記載のシステム。 - 前記少なくとも2つの前記スペクトラム拡散制御回路のそれぞれにより適用される前記周波数拡散の設定は、(1)前記対応するスペクトラム拡散制御回路によりアクセス可能な不揮発性メモリに格納される;または(2)管理可能なポートを介してプログラムされるかのいずれかである
請求項5に記載のシステム。 - 前記周波数拡散は、対応する選択されたクロック信号の周波数を、予め定義された範囲にわたって所与の割合で変化させることを伴う周波数ディザリングを含み、
前記異なる設定は、1つ以上の異なる予め定められた範囲および所与の割合を含む
請求項5または6に記載のシステム。 - 前記スペクトラム拡散制御回路は、独立して制御可能である
請求項1〜7のいずれかに記載のシステム。 - 前記クロックフェイルオーバー制御ロジックは、第1の前記冗長なクロック供給源の前記クロック信号の障害または劣化を検出することに応答して、前記第1の冗長なクロック供給源のクロック信号から第2の前記冗長なクロック供給源のクロック信号へのフェイルオーバーを実行することである
請求項1〜8のいずれかに記載のシステム。 - フォールトトレラントなスペクトラム拡散クロック信号を供給する方法であって、
それぞれスペクトラム拡散制御回路を有する複数の処理モジュールを提供することと、
前記複数の処理モジュールに対して冗長なクロック供給源のクロック信号を供給することと、
フェイルオーバー制御ロジックによって、前記処理モジュールそれぞれにおいて使用するための前記冗長なクロック供給源からの前記クロック信号のうちの対応する1つを選択することと、
周波数拡散を、少なくともいくつかの前記複数の処理モジュールそれぞれにおいて前記対応する選択されたクロック信号に適用することと
を含む方法。 - 前記複数の処理モジュールのうちの特定の1つにおいて、前記フェイルオーバー制御ロジックによって、前記冗長なクロック供給源のうちの1つからの前記対応する選択されたクロック信号から、前記冗長なクロック信号のうちのもう1つからのもう1つのクロック信号へフェイルオーバーすること
をさらに含む請求項10に記載の方法。 - 前記複数の処理モジュールのうちの特定の1つにおいて、前記対応するスペクトラム拡散制御回路からの複数の出力クロック信号を供給することをさらに含み、
前記複数の出力クロック信号は、前記特定の処理モジュールにおける異なる構成要素に対して供給され、
異なるスペクトラム拡散設定は、前記複数の出力クロック信号に対して用いられる
請求項10に記載の方法。 - 対応する処理モジュールにおける前記スペクトラム拡散制御回路のスペクトラム拡散設定を独立して制御すること
をさらに含む請求項10に記載の方法。 - 複数の処理モジュールを有するシステムにおいて使用するための第1の処理モジュールであって、
複数のクロック供給源からのクロック信号を受信し、前記処理モジュールにおいて使用するための前記複数のクロック信号のうちの1つを選択するクロックフェイルオーバーロジックと、
前記選択されたクロック信号を受信し、周波数拡散を前記選択されたクロック信号へ適用するスペクトラム拡散制御回路であって、前記スペクトラム拡散制御回路は、前記複数の処理モジュールのうちのもう1つにおいて供給される少なくとももう1つのスペクトラム拡散制御回路から独立して制御可能である、スペクトラム拡散制御回路と
を備える第1の処理モジュール。 - 前記スペクトラム拡散制御回路は、前記選択されたクロック信号に基づいて複数のクロック出力を出力することであり、
前記複数のクロック出力は、異なる周波数拡散設定を有する
請求項14に記載の第1の処理モジュール。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2009/052349 WO2011014178A1 (en) | 2009-07-31 | 2009-07-31 | Providing fault-tolerant spread spectrum clock signals in a system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013501263A true JP2013501263A (ja) | 2013-01-10 |
JP5841532B2 JP5841532B2 (ja) | 2016-01-13 |
Family
ID=43529600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012522789A Expired - Fee Related JP5841532B2 (ja) | 2009-07-31 | 2009-07-31 | システムにおけるフォールトトレラントなスペクトラム拡散クロック信号の提供 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8799700B2 (ja) |
EP (1) | EP2460074B1 (ja) |
JP (1) | JP5841532B2 (ja) |
KR (1) | KR101593733B1 (ja) |
CN (1) | CN102473125B (ja) |
WO (1) | WO2011014178A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016209515A (ja) * | 2015-05-12 | 2016-12-15 | 株式会社三共 | 遊技機 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102317885B (zh) * | 2011-07-26 | 2014-05-07 | 华为技术有限公司 | 计算机系统及其配置时钟的方法 |
CN102404062B (zh) * | 2011-12-02 | 2014-02-12 | 四川和芯微电子股份有限公司 | 扩频时钟信号检测系统及方法 |
AT515454A3 (de) * | 2013-03-14 | 2018-07-15 | Fts Computertechnik Gmbh | Verfahren zur Behandlung von Fehlern in einem zentralen Steuergerät sowie Steuergerät |
US9525457B1 (en) | 2015-07-01 | 2016-12-20 | Honeywell International Inc. | Spread spectrum clock generation using a tapped delay line and entropy injection |
KR102444599B1 (ko) | 2017-03-24 | 2022-09-16 | 후아웨이 테크놀러지 컴퍼니 리미티드 | 모바일 단말기 |
EP3902206B1 (de) * | 2020-04-21 | 2022-02-16 | TTTech Computertechnik Aktiengesellschaft | Fehlertolerante verteilereinheit und verfahren zur bereitstellung einer fehlertoleranten globalen zeit |
US11550649B2 (en) * | 2021-03-17 | 2023-01-10 | Qualcomm Incorporated | System-on-chip timer failure detection and recovery using independent redundant timers |
US20240160520A1 (en) * | 2022-11-10 | 2024-05-16 | Qualcomm Incorporated | Switching processor clock signals upon fault detection |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005223770A (ja) * | 2004-02-09 | 2005-08-18 | Nec Engineering Ltd | 電子機器及びその電磁波障害防止方法 |
JP2005533404A (ja) * | 2002-01-08 | 2005-11-04 | モトローラ・インコーポレイテッド | 基準信号選択を使用するクロック生成の方法及び装置 |
JP2007243911A (ja) * | 2006-03-03 | 2007-09-20 | Linear Technol Corp | スペクトラム拡散周波数変調された発振器回路、周波数変調された発振器回路および電磁干渉を低減する方法 |
JP2007243601A (ja) * | 2006-03-08 | 2007-09-20 | Seiko Epson Corp | 半導体集積回路 |
JP2008301482A (ja) * | 2007-05-01 | 2008-12-11 | Canon Inc | 電子機器及び電子機器の制御方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6658043B2 (en) | 2001-10-26 | 2003-12-02 | Lexmark International, Inc. | Method and apparatus for providing multiple spread spectrum clock generator circuits with overlapping output frequencies |
US6647052B2 (en) * | 2001-12-26 | 2003-11-11 | Dell Products L.P. | Advanced spread spectrum clock generation technique for EMI reduction of multiple clock sources |
US6791382B1 (en) * | 2002-04-08 | 2004-09-14 | Etron Technology, Inc. | Noise reduction method and system for a multiple clock, mixed signal integrated circuit |
US7315595B2 (en) * | 2003-12-22 | 2008-01-01 | International Business Machines Corporation | Methods and arrangements for link power reduction |
US7437590B2 (en) * | 2006-02-22 | 2008-10-14 | Analog Devices, Inc. | Spread-spectrum clocking |
KR100856123B1 (ko) * | 2006-03-20 | 2008-09-03 | 삼성전자주식회사 | Emi 방출을 감소시킬 수 있는 데이터 처리장치와 그방법 |
US7562247B2 (en) * | 2006-05-16 | 2009-07-14 | International Business Machines Corporation | Providing independent clock failover for scalable blade servers |
US8161311B2 (en) * | 2007-08-23 | 2012-04-17 | Stratus Technologies Bermuda Ltd | Apparatus and method for redundant and spread spectrum clocking |
-
2009
- 2009-07-31 US US13/379,276 patent/US8799700B2/en active Active
- 2009-07-31 WO PCT/US2009/052349 patent/WO2011014178A1/en active Application Filing
- 2009-07-31 CN CN200980160722.0A patent/CN102473125B/zh not_active Expired - Fee Related
- 2009-07-31 EP EP09847921.5A patent/EP2460074B1/en not_active Not-in-force
- 2009-07-31 KR KR1020127002664A patent/KR101593733B1/ko active IP Right Grant
- 2009-07-31 JP JP2012522789A patent/JP5841532B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005533404A (ja) * | 2002-01-08 | 2005-11-04 | モトローラ・インコーポレイテッド | 基準信号選択を使用するクロック生成の方法及び装置 |
JP2005223770A (ja) * | 2004-02-09 | 2005-08-18 | Nec Engineering Ltd | 電子機器及びその電磁波障害防止方法 |
JP2007243911A (ja) * | 2006-03-03 | 2007-09-20 | Linear Technol Corp | スペクトラム拡散周波数変調された発振器回路、周波数変調された発振器回路および電磁干渉を低減する方法 |
JP2007243601A (ja) * | 2006-03-08 | 2007-09-20 | Seiko Epson Corp | 半導体集積回路 |
JP2008301482A (ja) * | 2007-05-01 | 2008-12-11 | Canon Inc | 電子機器及び電子機器の制御方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016209515A (ja) * | 2015-05-12 | 2016-12-15 | 株式会社三共 | 遊技機 |
JP2016209513A (ja) * | 2015-05-12 | 2016-12-15 | 株式会社三共 | 遊技機 |
JP2016209514A (ja) * | 2015-05-12 | 2016-12-15 | 株式会社三共 | 遊技機 |
Also Published As
Publication number | Publication date |
---|---|
EP2460074B1 (en) | 2014-12-31 |
JP5841532B2 (ja) | 2016-01-13 |
CN102473125B (zh) | 2016-05-25 |
WO2011014178A1 (en) | 2011-02-03 |
KR20120040704A (ko) | 2012-04-27 |
US8799700B2 (en) | 2014-08-05 |
KR101593733B1 (ko) | 2016-02-15 |
US20120117415A1 (en) | 2012-05-10 |
EP2460074A4 (en) | 2012-12-12 |
EP2460074A1 (en) | 2012-06-06 |
CN102473125A (zh) | 2012-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5841532B2 (ja) | システムにおけるフォールトトレラントなスペクトラム拡散クロック信号の提供 | |
US9223394B2 (en) | Rack and power control method thereof | |
JP4743242B2 (ja) | 給電システム及び給電方法 | |
US7131012B2 (en) | Method and apparatus for correlating an out-of-range condition to a particular power connection | |
TWI502374B (zh) | 用於大型可縮放處理器設施之模組化運算供應之系統及方法中之系統板及節點卡 | |
US8140918B2 (en) | Clock supply method and information processing apparatus | |
US11048311B1 (en) | Power system for multi-input devices with shared reserve power | |
WO2018130105A1 (zh) | 一种多路服务器时钟系统、多路服务器及其控制方法 | |
US7043655B2 (en) | Redundant clock synthesizer | |
JP4061273B2 (ja) | シームレス・クロック | |
US7702933B2 (en) | Multiprocessor power-on switch circuit | |
WO2012081196A1 (ja) | 信号選択回路及び信号選択方法 | |
JP2005229795A (ja) | 冗長ac電源または冗長dc電源を利用する電力配分システム | |
Ababei et al. | Achieving network on chip fault tolerance by adaptive remapping | |
Alhussien et al. | Design and evaluation of a high throughput robust router for network-on-chip | |
JP6375134B2 (ja) | サブ電力調節部を用いた燃料電池システムの制御装置および制御方法 | |
CN114257462B (zh) | 用于以太网供电接口的断电的方法和装置以及网络装置 | |
JP6492852B2 (ja) | 電源切替装置、電源システム、電源切替方法、及び電源切替プログラム | |
US20200348716A1 (en) | Method for configuring master/slave in double board, and board thereof | |
KR102038755B1 (ko) | 모듈형 전력변환장치 기반의 전력시스템 | |
TW202046605A (zh) | 用於電源供應系統之控制方法及電源供應系統 | |
Correia et al. | N+ 1 redundancy on ATCA instrumentation for Nuclear Fusion | |
TWI658677B (zh) | 擴充和冗餘電源裝置及電源系統 | |
WO2014112042A1 (ja) | 情報処理装置、情報処理装置制御方法及び情報処理装置制御プログラム | |
CN112668026A (zh) | 一种抗辐照星载tcm装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130606 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130830 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140611 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140619 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20140801 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20150306 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150817 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150918 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151113 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5841532 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |