TWI419142B - 液晶顯示器驅動電路 - Google Patents

Description

液晶顯示器驅動電路

本發明係為一種液晶顯示器驅動電路，尤指一種減少下拉式(Pull-down)薄膜電晶體面積，以便於電路佈局之電路架構。

近年來，為降低面板的成本，主動式液晶顯示器之閘極驅動電路採用薄膜電晶體技術設計已逐漸成為主流的趨勢。然而，非晶矽薄膜電晶體元件會因為長時間的使用或者是高正向偏壓施加而產生臨界電壓的漂移，造成薄膜電晶體(Thin-Film Transistor，以下簡稱TFT)的電流驅動力大幅降低，使得驅動電路的輸出波形失真，進而影響到驅動電路的穩定度，並且造成畫面的顯示品質下降。

另外，由於閘極驅動電路所提供之信號源是周期性的交流電壓訊號，因此，在電壓信號轉換時，若輸出節點為浮接(floating)的狀態，則容易產生電容耦合效應(capacitor coupling effect)，使得驅動線所輸出波形發生波動而讓顯像品質下降，甚至造成誤動作的情況發生。

鑑於傳統的方法之薄膜電晶體佈局面積較大，對於輕巧式的液晶顯示器而言，無多餘的空間可以佈局，另傳統的輸出節點雜訊較多，亦造成影像品質下降，再者習知電路因頻繁驅動某幾個薄膜電晶體而提早老化，造成驅動電路整體的壽命減短，上述的問題皆為本發明技術內容可解決的。

基於解決以上所述習知技術的缺失，本發明為一種液晶顯示器驅動電路，主要目的為減少下拉式(Pull-down)薄膜電晶體面積，以便於電路佈局，第一電容與二電晶體之之閘極的連接點之該節點，可藉由調變第五電晶體與第六電晶尺寸以延長放電時間，使得第二電晶體延遲關閉，以助該第二電晶體之第二極連接之該輸出節點洩流。

本發明另之一目的在於減少輸出節點雜訊，當第二時脈信號由低電位轉為高電位時，第三電晶體與第五電晶體可週期性開啟節點一洩流路徑，以防止因浮接所產生的波動現象。

本發明之另一目的在於減緩第三電晶體及第五電晶體的漂移電壓以延長驅動電路之整體壽命。

為達上述目的，本發為為一種液晶顯示器驅動電路，包括：串接之複數個移位暫存器，且每一個移位暫存器更包括：一第一電晶體，包括一第一極，一第二極及一閘極，其中該第一電晶體之該第一極與該閘極相耦接；一第二電晶體，包括一第一極，一第二極及一閘極，其中該第二電晶體之該閘極耦接該第一電晶體之該第二極與該第二電晶體之該第一極耦接一第二時脈信號，且第二電晶體之第二極連接一輸出節點，該第二電晶體之之閘極與第二極之間連接有一第一電容，且該第一電容與二電晶體之之閘極的連接點為一節點；一第三電晶體，包括一第一極，一第二極及一閘極，其中該第三電晶體之第一極耦接該第二電晶體之該第二極，該第三電晶體第二極耦至一接地點；一第四電晶體，包括一第一極，一第二極及一閘極，其中該第四電晶體之該第二極耦接該第三電晶體之該閘極，該第四電晶體之該第一極耦接一第三時脈信號，且第四電晶體之該第二極耦接有一第二電容；一第五電晶體，包括一第一極，一第二極及一閘極，其中該第五電晶體之該閘極耦接該第四電晶體之該第二極，該第五電晶體之該第一極耦接該第一電晶體之該閘極，該第五電晶體之該第二極耦接該接地點；一第六電晶體，包括一第一極，一第二極及一閘極，其中該第六電晶體之該第一極與該閘極相耦接，該第六電晶體之該第二極耦該第五電晶體之該閘極；一第七電晶體，包括一第一極，一第二極及一閘極，該第七電晶體之該閘極耦接一第一時脈信號，該第七電晶體之該第一極耦該第五電晶體之該閘極，該第七電晶體之該第二極耦接該接地點；以及一第八電晶體，包括一第一極，一第二極及一閘極，該第八電晶體之該閘極耦接該第二時脈信號，該第八電晶體之該第一極耦該第一電晶體之該第一極，該第八電晶體之該第二極耦接該接地點。

為使　貴審查委員對於本發明之結構目的和功效有更進一步之了解與認同，茲配合圖示範例詳細說明如後。

以下將參照隨附之圖式來描述本發明為達成目的所使用的技術手段與功效，而以下圖式所列舉之實施例僅為輔助說明，以利　貴審查委員瞭解，但本案之技術手段並不限於所列舉圖式。

圖一係顯示一液晶顯示器1之內部架構，包括有一薄膜電晶體液晶顯示面板11、一資料驅動電路12、一驅動電路13以及一時序控制器14，其中時序控制器14用以接收一控制信號且驅動電路13包括串接之複數個移位暫存器15。關於薄膜電晶體液晶顯示面板11、資料驅動電路12與時序控制器14為一傳統的電子裝置，故不在此做一贅述。

圖二係顯示根據本發明之移位暫存器15，其包括：一第一電晶體T1，包括一第一極，一第二極及一閘極，其中該第一電晶體T1之該第一極與該閘極相耦接；一第二電晶體T2，包括一第一極，一第二極及一閘極，其中該第二電晶體T2之該閘極耦接該第一電晶體T1之該第二極與該第二電晶體T2之該第一極耦接一第二時脈信號，且第二電晶體T2之第二極連接一輸出節點，該第二電晶體T2之之閘極與第二極之間連接有一第一電容C1，且該第一電容C1與二電晶體(T1、T2)之之閘極的連接點為一節點Q_[n] ；一第三電晶體T3，包括一第一極，一第二極及一閘極，其中該第三電晶體T3之第一極耦接該第二電晶體T2之該第二極，該第三電晶體T3第二極耦至一接地點；一第四電晶體T4，包括一第一極，一第二極及一閘極，其中該第四電晶體T4之該第二極耦接該第三電晶體T3之該閘極，該第四電晶體T4之該第一極耦接一第三時脈信號CK3，且第四電晶體T4之該第二極耦接有一第二電容C2；一第五電晶體T5，包括一第一極，一第二極及一閘極，其中該第五電晶體T5之該閘極耦接該第四電晶體T4之該第二極，該第五電晶體T5之該第一極耦接該第一電晶體T1之該閘極，該第五電晶體T5之該第二極耦接該接地點Vss；一第六電晶體T6，包括一第一極，一第二極及一閘極，其中該第六電晶體T6之該第一極與該閘極相耦接，該第六電晶體T6之該第二極耦該第五電晶體T5之該閘極；一第七電晶體T7，包括一第一極，一第二極及一閘極，該第七電晶體T7之該閘極耦接一第一時脈信號CK1，該第七電晶體T7之該第一極耦該第五電晶體T5之該閘極，該第七電晶體T7之該第二極耦接該接地點Vss；一第八電晶體T8，包括一第一極，一第二極及一閘極，該第八電晶體T8之該閘極耦接該第二時脈信號CK2，該第八電晶體T8之該第一極耦該第一電晶 體T1之該第一極，該第八電晶體T8之該第二極耦接該接地點Vss。

上述該第一電晶體T1之該第一極更接收由前一個移位暫存器所送出的一輸出信號OUT_[n-1] ；該第六電晶體T6之該閘極更接收由後一個移位暫存器所送出的一輸出信號OUT_[n+1] ；該第一電容C1與二電晶體(T1、T2)之閘極的連接點之該節點Q_[n] ，可藉由調變第五電晶體T5與第六電晶體T6尺寸以延長放電時間，使得第二電晶體T2延遲關閉，以助該第二電晶體T2之第二極連接之該輸出節點Q_[n] 洩流；該第二時脈信號CK2由低電位轉至高電位時，該第三電晶體T3與該第五電晶體T5可週期性開啟，以使該節點Q_[n] 及該輸出節點OUT_[n] 洩流；該第二時脈信號CK2由低電位轉至高電位時，該第三電晶體T3與該第五電晶體T5可週期性開啟，以使該節點Q_[n] 及該輸出節點OUT_[n] 洩流；該調變第二電容T2的尺寸能減緩該第三電晶體T3及該第五電晶體T5之漂移電壓；該移位暫存電路設置於一玻璃基板(圖中未示)上；該些電晶體係為非晶矽薄膜電晶體；且該些電晶體係為NMOS電晶體。

請參閱圖三所示，請同時對照條狀點網即為各個參數顯示之狀態，其中第一時脈CK1為高電位，第二時脈CK2、第三時脈CK3為低電位，前一級輸出高電位V_H 經由第一電晶體T1灌入本級Q點並充電至一高電位，此時第二電晶體T2開啟將OUT穩定在一低電位V_L ，同時第四電晶體T4為開啟的狀態。第七電晶體T7為開啟狀態將第三電晶體T3和第五電晶體T5閘極端點洩流至一低電位，使其關閉，同 時第六電晶體T6與第八電晶體T8亦處於關閉狀態。

請參閱圖四所示，請同時對照條狀點網即為各個參數顯示之狀態，其中第二時脈CK2為高電位，第一時脈CK1、第三時脈CK3為低電位，第二時脈CK2開始經由第二電晶體T2開始對輸出節點充電至一高電位V_H ，同時Q點也因第一電容C1電容耦合效應提升一電位以增加第二電晶體T2的電流驅動能力。第八電晶體T8開啟將前一級輸出洩流至一電位V_L 。第三電晶體T3、第五電晶體T5的閘極端點雖會透過第二電容C2和第二時脈CK2耦合(Coupling)提升一電壓，但因第四電晶體T4在此階段仍為開啟的狀態，因此可確保第三電晶體T3和第五電晶體T5完全關閉，不會誤開啟，同時第一電晶體T1、第四電晶體T4、第六電晶體T6及第七電晶體T7亦處於關閉狀態。

請參閱圖五所示，請同時對照條狀點網即為各個參數顯示之狀態，其中第三時脈CK3為高電位，第一時脈CK1、第二時脈CK2為低電位，下一級輸出高電位V_H 經由第六電晶體T6傳至第三電晶體T3和第五電晶體T5的閘極端點。由於size設計的關係，使得第五電晶體T5的驅動力較低而造成Q點洩流的延遲，因此第二電晶體T2可以幫助輸出節點洩流。第四電晶體T4也因Q點洩流較慢而維持開啟狀態，輸入一高電位V_H 至第三電晶體T3和第五電晶體T5的閘極端點，同時第一電晶體T1、第七電晶體T7及第八電晶體T8亦處於關閉狀態。

請參閱圖六所示，請同時對照條狀點網即為各個參數顯示之狀態，其中當第五電晶體T5完全將Q點洩流至低電 位V_L 以後，第二電晶體T2和第四電晶體T4即會馬上關閉，同時第一電晶體T1、第七電晶體T7及第八電晶體T8亦處於關閉狀態，完成閘極驅動電路主要的操作步驟。此時第三電晶體T3和第五電晶體T5仍為開啟的狀態。

請參閱圖七所示，請同時對照條狀點網即為各個參數顯示之狀態，其中當輸出完畢後，為使得節點Q_[n] 和輸出信號(OUT_[n] 、OUT_[n+1] 、OUT_[n-1] )能穩定維持在一低電位V_L ，第三電晶體T3和第五電晶體T5會經由第二電容C2和第二時脈CK2周期性的開啟而提供一穩定的洩流路徑，防止因雜散電容(gd1、gd3、gs3、gd5、gs5、gs6)造成的電容耦合效應對輸出造成誤動作。同時施加於第三電晶體T3和第五電晶體T5閘極端的電壓可經由調變第二電容C2去做改變，藉此可以降低其V_TH 漂移，延長電路整體使用壽命，同時第一電晶體T1、第二電晶體T2、第四電晶體T4、第六電晶體T7、第七電晶體T7及第八電晶體T8亦處於關閉狀態。

請參閱圖八所示，請同時對照條狀點網即為各個參數顯示之狀態，其中為延長節點Q_[n] 的洩流時間，第五電晶體T5的Size設計較小。

請參閱圖九A、B所示，係為第五電晶體經下降時間後之波形影響示意圖，其中圖九A第五電晶體之臨界電壓為△V_{th_T5} =0V，且下降時間為T_FALL =4.9μs，但隨著第五電晶體之臨界漂移電壓上昇，圖九B顯示第五電晶體之臨界電壓雖上昇為△V_{th_T5} =10V；但是下降時間為T_FALL =4.6μs，足證本發明改善第五電晶體之臨界漂移 電壓。

藉由上述圖一至圖九B所揭露，即可瞭解本發明為一種液晶顯示器驅動電路，主要技術特徵為減少下拉式(Pull-down)薄膜電晶體面積，以便於電路佈局，第一電容與二電晶體之之閘極的連接點之該節點，可藉由調變第五電晶體與第六電晶尺寸以延長放電時間，使得第二電晶體延遲關閉，以助該第二電晶體之第二極連接之該輸出節點洩流；另可減少輸出節點雜訊，當第二時脈信號由低電位轉為高電位時，第三電晶體與第五電晶體可週期性開啟節點一洩流路徑，以防止因浮接所產生的波動現象；再者可減緩第三電晶體及第五電晶體的漂移電壓以延長驅動電路之整體壽命，於液晶顯示器的市場中，具有極高的產業利用性，故提出專利申請以尋求專利權之保護。

唯以上所述者，僅為本發明之範例實施態樣，當不能以之限定本發明所實施之範圍。即大凡依本發明申請專利範圍所作之均等變化與修飾，皆應仍屬於本發明專利涵蓋之範圍內，謹請 貴審查委員明鑑，並祈惠准，是所至禱。

1‧‧‧液晶顯示器

11‧‧‧薄膜電晶體液晶顯示面板

12‧‧‧資料驅動電路

13‧‧‧驅動電路

14‧‧‧時序控制器

15‧‧‧移位暫存器

T1~T8‧‧‧電晶體

C1、C2‧‧‧電容

OUT_[n] 、OUT_[n+1] 、OUT_[n-1] ‧‧‧輸出信號

CK1、CK2、CK3‧‧‧時脈信號

Q_[n] ‧‧‧節點

gd1、gd3、gs3、gd5、gs5、gs6‧‧‧雜散電容

Vss‧‧‧接地點

圖一係為本發明液晶顯示器之控制電路架構功能方塊示意圖；圖二係為本發明驅動電路之較為詳細電路架構與波形信號示意圖；圖三~八係為圖二電路之動作實施例圖；圖九A、B係為第五電晶體經下降時間後之波形影響示意圖。

T1~T8‧‧‧電晶體

C1、C2‧‧‧電容

OUT_[n] 、OUT_[n+1] 、OUT_[n-1] ‧‧‧輸出信號

CK1、CK2、CK3‧‧‧時脈信號

Q_[n] ‧‧‧節點

Vss‧‧‧接地點

Claims (9)

1. 一種液晶顯示器驅動電路，包括：串接之複數個移位暫存器，且每一個移位暫存器更包括：一第一電晶體，包括一第一極，一第二極及一閘極，其中該第一電晶體之該第一極與該閘極相耦接；一第二電晶體，包括一第一極，一第二極及一閘極，其中該第二電晶體之該閘極耦接該第一電晶體之該第二極與該第二電晶體之該第一極耦接一第二時脈信號，且第二電晶體之第二極連接一輸出節點，該第二電晶體之之閘極與第二極之間連接有一第一電容，且該第一電容與二電晶體之之閘極的連接點為一節點；一第三電晶體，包括一第一極，一第二極及一閘極，其中該第三電晶體之第一極耦接該第二電晶體之該第二極，該第三電晶體第二極耦至一接地點；一第四電晶體，包括一第一極，一第二極及一閘極，其中該第四電晶體之該第二極耦接該第三電晶體之該閘極，該第四電晶體之該第一極耦接一第三時脈信號，且第四電晶體之該第二極耦接有一第二電容；一第五電晶體，包括一第一極，一第二極及一閘極，其中該第五電晶體之該閘極耦接該第四電晶體之該第二極，該第五電晶體之該第一極耦接該第一電晶體之該閘極，該第五電晶體之該第二極耦接該接地點；一第六電晶體，包括一第一極，一第二極及一閘極，其中該第六電晶體之該第一極與該閘極相耦接，該第六電晶體之該第二極耦該第五電晶體之該閘極；一第七電晶體，包括一第一極，一第二極及一閘極，該第七電晶體之該閘極耦接一第一時脈信號，該第七電晶體之該第一極耦該第五電晶體之該閘極，該第七電晶體之該第二極耦接該接地點；以及一第八電晶體，包括一第一極，一第二極及一閘極，該第八電晶體之該閘極耦接該第二時脈信號，該第八電晶體之該第一極耦該第一電晶體之該第一極，該第八電晶體之該第二極耦接該接地點。
2. 如申請專利範圍第1項所述之液晶顯示器驅動電路，其中該第一電晶體之該第一極更接收由前一個移位暫存器所送出的一輸出信號。
3. 如申請專利範圍第1項所述之液晶顯示器驅動電路，其中該第六電晶體之該閘極更接收由後一個移位暫存器所送出的一輸出信號。
4. 如申請專利範圍第1項所述之液晶顯示器驅動電路，其中該第一電容與二電晶體之閘極的連接點之該節點，可藉由調變第五電晶體與第六電晶體尺寸以延長放電時間，使得第二電晶體延遲關閉，以助該第二電晶體之第二極連接之該輸出節點洩流。
5. 如申請專利範圍第1項所述之液晶顯示器驅動電路，其中該第二時脈信號由低電位轉至高電位時，該第三電晶體與該第五電晶體可週期性開啟，以使該節點及該輸出節點洩流。
6. 如申請專利範圍第1項所述之液晶顯示器驅動電路，其中該調變第二電容的尺寸能減緩該第三電晶體及該第五電晶體之漂移電壓。
7. 如申請專利範圍第1項所述之液晶顯示器驅動電路，其中該移位暫存電路設置於一玻璃基板上。
8. 如申請專利範圍第1項所述之液晶顯示器驅動電路，其中該些電晶體係為非晶矽薄膜電晶體。
9. 如申請專利範圍第1項所述之液晶顯示器驅動電路，其中該些電晶體係為NMOS電晶體。