TWI415298B - 發光二極體及其製作方法 - Google Patents

Description

發光二極體及其製作方法

本發明係有關於一種發光二極體(light emitting diode，以下簡稱為LED)之製作方法，尤指一種可降低材料間應力之LED製作方法。

發光二極體因具有低耗電、體積小以及安裝容易等優點而大量應用於照明光源以及顯示器技術中。而在LED中，三族氮化物，如氮化鎵(GaN)、氮化鋁鎵(AlGaN)、氮化銦鎵(InGaN)與氮化鋁銦鎵(AlInGaN)等因寬能隙、高發光效率以及幾乎涵蓋整個可見光範圍的優點，在發光元件中扮演著重要的角色。

請參閱第1圖與第2圖，第1圖與第2圖係為一習知LED之剖面示意圖，主要包含上述氮化鎵系列的半導體材料之習知LED 100通常成長於藍寶石(sapphire)或碳化矽(SiC)等基板上，如第1圖所示，習知LED係於一藍寶石基板102上依序全面性形成一緩衝層104、一n型磊晶層106、一活性層(active layer)108、一p型磊晶層110、一接觸層112。接下來如第2圖所示，再形成一n型電極114與一p型電極116，最後利用切割製程分離各個獨立的LED 100。然而，由於緩衝層、磊晶層與活性層等半導體材料層所包含之氮化鎵的晶格常數(lattice constant)與藍寶石基板102的晶格常數差異超過16%，因此當前述氮化鎵系列的半導體材料層利用磊晶製程成長於藍寶石基板102時，常因為磊晶層與基板間因晶格不 匹配(lattice mismatch)，導致磊晶層中形成大量的缺陷，例如差排(dislocation)。且差排會隨著成長的磊晶層厚度增加而加以延伸並累積應力(strain stress)，而材料間應力的影響會降低LED的光電效能、操作性能與使用壽命。熟習該項技藝之人士應知，材料間的應力會循應力釋放邊界(strain release boundary)釋放，而應力釋放邊界容易出現在LED的邊緣；因此在切割製程前各半導體材料層內部無法釋放的應力會累積於磊晶層中，至終會造成裂縫(crack)的產生，以作為應力的釋放管道，而裂縫的產生甚至會造成LED的失效。

因此，習知技術莫不以降低磊晶層中的差排密度繼而降低應力的累積為目標加以研究。舉例來說，考慮到設置於磊晶層106與藍寶石基板102中間的緩衝層104涉及異質成長(heterogenerous growth)的特性，習知技術係以改善緩衝層104的成長技術如利用有機金屬化學氣相沈積法(metal-organic chemical vapor deposition ，MOCVD)形成氮化鋁緩衝層或氮化鎵緩衝層，或製作多層超晶格(superlattice)結構作為緩衝層等方法嘗試獲得較高品質的磊晶層。或者如第1圖所示，於緩衝層104上形成複數條阻擋結構118，利用阻擋結構118截斷差排，使緩衝層104內的差排無法向上延伸至磊晶層106、110與活性層108中，即所謂的磊晶側向成長法(epitaxial lateral overgrowth，ELOG)；但ELOG仍然無法避免阻擋結構118的間隙120部分處的n型磊晶層 106產生密集的差排及應力的累積。另外，習知技術甚或有在n型磊晶層106中加入一裂縫阻擋層(圖未示)之設置，用以阻擋差排在磊晶層中延伸。

當磊晶層如氮化鋁鎵(Al_xGa_1-XN)層中的鋁含量，即X漸大時，晶格不匹配也越大。因此習知技術所發展出的上述方法除需增加製程與光罩外，更須面臨各類製程複雜且嚴苛的控制機制，以及各膜層或結構的均勻度與密度不易控制等問題，導致製程控管困難、生產良率降低及成本提高等缺點；且加設於LED內的阻擋結構或阻擋層亦有可能降低LED的光學表現。因此，目前仍須一種有效降低材料內部應力、避免裂縫產生，且不過度增加製程複雜度之製作LED的方法。

因此，本發明之一目的係為提供一種可有效降低材料內部之應力，且不過度增加製程複雜度之LED製作方法及LED。

根據本發明所提供之申請專利範圍，係提供一種LED，包含一基板、一設置於該基板上且暴露出部分該基板而形成複數個裸露區域之凸出圖案層、以及複數個設置於該等裸露區域內獨立的島狀半導體複合層。

根據本發明所提供之申請專利範圍，更提供一種製作LED之方法，該方法首先提供一基板，隨後於該基板上形成一凸出圖案層，且該凸出圖案層係暴露出部分該基板而形成複數個裸露區域，接下來係於該等裸露區域內分別形成一獨立之島狀半導體複合層。

根據本發明所提供的LED，係藉由形成於基板上的凸出圖案層劃分基板上可形成半導體層之表面，而形成複數個裸露區域，並於該等裸露區域內分別形成一獨立的島狀半導體複合層，藉由此一化整為零的概念提升LED基板單位面積中應力釋放邊界的比例，增加應力釋放的效率，故可降低半導體複合層中的應力，獲得無裂縫的高品質半導體複合層。

請參閱第3圖至第7圖，第3圖至第7圖係為本發明所提供之製作LED之方法之一較佳實施例之示意圖。首先請參閱第3圖與第4圖，其中第4圖係第3圖中沿A-A’切線之剖面示意圖。如第3圖與所示，本發明所提供之製作LED之方法首先提供一基板202，基板202可包含藍寶石(sapphire)、碳化矽(SiC)、矽、氧化鋅(ZnO)、氧化鎂(MgO)或砷化鎵(GaAs)等。接下來於基板202上形成一凸出圖案層204，凸出圖案層204係可如第3圖所示，為一網格(mesh)圖案；且如第4圖所示暴露出部分基板202而形成複數個裸露區域(exposed region)206。

請繼續參閱第3圖與第4圖。如前所述，凸出圖案層204包含一網格圖案；而在本較佳實施例中，凸出圖案層204係以互相垂直交錯之方式形成於基板202上，因此本較佳實施例所提供之裸露區域206係為正方形。但值得注意的是，凸出圖案層204亦可以包含其他鏤空圖案的佈局方式設置於基板上，因此本發明之裸露區域206亦可為矩形、菱形、六邊形、甚或圓形等，而不限於本較佳實施例及圖 式所揭露者。另外，凸出圖案層204之高度H係大於0.01微米(micrometer，以下簡稱為μm)；其寬度W係大於2μm，而在本較佳實施例中，各裸露區域206之寬度D係介於50~2000μm。

此外，由於後續製作LED其他膜層時製程的溫度限制，凸出圖案層204必需能抵抗1000℃以上的高溫，而在本較佳實施例中，凸出圖案層204係包含一抗高溫材料，如介電材料：氧化矽(SiO)、氮化矽(SiN)或氮氧化矽(SiON)等，利用化學氣相沈積(chemical vapor deposition，CVD)如低壓化學氣相沈積(low-pressure chemical vapor deposition，LPCVD)或電漿輔助式化學氣相沈積(plasma-enhanced chemical vapor deposition，PECVD)等方法，並輔以圖案化步驟而形成於基板202上，但不限於此。

請參閱第5圖。接下來，係於基板202上依序形成一緩衝層212、一n型磊晶層214、一活性層216與一p型磊晶層218，其中活性層216即為發光層，其可為多一重量子井(multiple quantum well，MQW)結構。緩衝層212、n型磊晶層214、活性層216與p型磊晶層218係構成一島狀半導體複合層220。本較佳實施例中之島狀半導體複合層220係包含三五族氮化物等之半導體材料，較佳為Al_xGa_1-xN，且X值係大於0.2。另外值得注意的是，由於磊晶成長時會沿著基板材料成長的特性，因此緩衝層212、n型磊晶層214、活性層216與p型磊晶層218將逐漸累積成長構成如第5圖所示之複數個不相連接且彼此獨立的 島狀半導體複合層220，故本發明中所提供之包含有介電材料的凸出圖案層204係直接作為各島狀半導體複合層220的分界界線。由於本較佳實施例中之島狀半導體複合層220所包含的各元件層及其適用之材料如三五族氮化物半導體材料係為該領域中具通常知識者所熟知者，故於此係不再贅述。

請參閱第6圖。接下來於p型磊晶層218上再形成一透明導電層222，以避免電流壅塞(crowding)。隨後係移除部分透明導電層222、部分p型磊晶層218、部分活性層216與部分n型磊晶層214，而暴露出n型磊晶層214。隨後係如第6圖所示，於透明導電層222與n型磊晶層214上分別形成一n型電極224與一p型電極226。

請參閱第7圖。在形成島狀半導體複合層220與n型電極224以及p型電極226後，係進行一切割製程，切割凸出圖案層204與基板202，用以形成複數個LED元件200。由於凸出圖案層204係作為島狀半導體複合層220之分界線，因此在切割製程中凸出圖案層204亦可作為切割道，而切割器材係直接切割凸出圖案層204及其所覆蓋之基板202，獲得LED元件200。

根據本發明所提供的LED之製作方法，係藉由形成於基板202上的凸出圖案層204將基板202劃分為複數個裸露區域206，而各裸露區域206內則分別形成一獨立的島狀半導體複合層220，因此凸出圖案層204可說是作為後續形成的島狀半導體複合層220之分界線，而各島狀半導體複合層220在進行後續切割製程之後成為各LED元件。如前 所述，由於LED半導體膜層中可釋放應力的應力釋放邊界多出現在膜層的邊緣處，故提升應力釋放邊界與膜層邊緣面積的百分比即可增加應力釋放的管道。舉例來說，習知技術中在切割製程前為一整體晶圓的半導體複合層，其應力釋放邊界與整體磊晶邊緣面積之比例百分比約為78%；與習知技術相較，本案所提供的LED製作方法係在切割製程前即將所欲取得的LED元件的各半導體複合層以島狀形式形成於裸露區域內，藉由此一化整為零的概念將應力釋放邊界與單體磊晶面積之比例百分比提升至112.6%。換句話說，藍寶石基板202上單位面積內的應力釋放邊界增加了，應力釋放的管道繼而增加，故本發明所提供之LED及其製作方法係可提升應力釋放的效率，有效降低半導體複合層中的累積應力，獲得無裂縫的高品質半導體複合層。

此外，相較於習知技術中以設置磊晶阻擋結構減少應力累積的方式，本發明所提供之LED製作方法可在不增加膜層或結構的製程複雜度以及不影響LED光學表現的前提下有效地將應力疏洪，故更適合用以製作氮化鋁鎵(Al_xGa_1-xN)層中鋁含量，即X大於0.25之磊晶層。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100‧‧‧發光二極體

102‧‧‧藍寶石基板

104‧‧‧緩衝層

106‧‧‧n型磊晶層

108‧‧‧活性層

110‧‧‧p型磊晶層

112‧‧‧接觸層

114‧‧‧n型電極

116‧‧‧p型電極

118‧‧‧阻擋結構

120‧‧‧間隙

200‧‧‧LED元件

202‧‧‧基板

204‧‧‧凸出圖案層

206‧‧‧裸露區域

212‧‧‧緩衝層

214‧‧‧n型磊晶層

216‧‧‧活性層

218‧‧‧p型磊晶層

220‧‧‧島狀半導體複合層

222‧‧‧透明導電層

224‧‧‧n型電極

226‧‧‧p型電極

第1圖與第2圖係為一習知LED之剖面示意圖；第3圖至第7圖係為本發明所提供之製作LED之方法之一較 佳實施例之示意圖；且第4圖係第3圖中沿A-A’切線之剖面示意圖。

200‧‧‧LED元件

202‧‧‧基板

204‧‧‧凸出圖案層

212‧‧‧緩衝層

214‧‧‧n型磊晶層

216‧‧‧活性層

218‧‧‧p型磊晶層

220‧‧‧島狀半導體複合層

Claims (25)

1. 一種發光二極體，包含：一基板；一凸出圖案層，設置於該基板上，且暴露出部分該基板形成複數個裸露區域；以及複數個獨立之島狀半導體複合層，分別設置於各該裸露區域內且與凸出圖案層隔離設置。
2. 如申請專利範圍第1項所述之發光二極體，其中該基板包含藍寶石、碳化矽、矽、氧化鋅、氧化鎂或砷化鎵。
3. 如申請專利範圍第1項所述之發光二極體，其中該凸出圖案層包含一網格圖案。
4. 如申請專利範圍第1項所述之發光二極體，其中該凸出圖案層包含一抗高溫材料。
5. 如申請專利範圍第4項所述之發光二極體，其中該凸出圖案層包含一介電材料。
6. 如申請專利範圍第1項所述之發光二極體，其中該凸出圖案層之高度大於0.01微米。
7. 如申請專利範圍第1項所述之發光二極體，其中該凸出圖案層之寬度係大於2微米。
8. 如申請專利範圍第1項所述之發光二極體，其中該裸露區域之寬度介於50~2000微米。
9. 如申請專利範圍第1項所述之發光二極體，其中該島狀半導體複合層至少包含：一緩衝層，設置於該裸露區域上；一n型磊晶層，設置於該緩衝層上； 一活性層，設置於該n型磊晶層上；以及一p型磊晶層，設置於該活性層上。
10. 如申請專利範圍第9項所述之發光二極體，其中該島狀半導體複合層係包含三五族氮化物半導體材料。
11. 如申請專利範圍第9項所述之發光二極體，更包含一n型電極與一p型電極，分別設置於該n型磊晶層與該p型磊晶層上。
12. 如申請專利範圍第11項所述之發光二極體，更包含一透明導電層，設置於該p型磊晶層與該p型電極之間。
13. 一種製作發光二極體之方法，包含下列步驟：提供一基板；形成一凸出圖案層於該基板上，其中該凸出圖案層係暴露出部分該基板形成複數個裸露區域；以及分別形成一獨立之島狀半導體複合層於該等裸露區域內且與凸出圖案層隔離設置。
14. 如申請專利範圍第13項所述之方法，其中該基板包含藍寶石、碳化矽、矽、氧化鋅、氧化鎂或砷化鎵。
15. 如申請專利範圍第13項所述之方法，其中該凸出圖案層包含一網格圖案。
16. 如申請專利範圍第13項所述之方法，其中該凸出圖案層係包含一抗高溫材料。
17. 如申請專利範圍第16項所述之方法，其中該凸出圖案層係包含一介電材料。
18. 如申請專利範圍第13項所述之方法，其中該凸出圖案層之高度大於0.01微米。
19. 如申請專利範圍第13項所述之方法，其中該凸出圖案層之 寬度係大於2微米。
20. 如申請專利範圍第13項所述之方法，其中該裸露區域之寬度介於50~2000微米。
21. 如申請專利範圍第13項所述之方法，其中形成該島狀半導體複合層之步驟更包含依序於該裸露區域內形成一緩衝層、一n型磊晶層、一活性層以及一p型磊晶層。
22. 如申請專利範圍第21項所述之方法，其中該島狀半導體複合層係包含三五族氮化物半導體材料。
23. 如申請專利範圍第21項所述之方法，更包含一於該p型磊晶層上形成一透明導電層之步驟。
24. 如申請專利範圍第23項所述之方法，更包含一於該n型磊晶層與該透明導電層上分別形成一n型電極與一p型電極之步驟。
25. 如申請專利範圍第24項所述之方法，更包含一切割該凸出圖案層與該基板之步驟，進行於形成該n型電極與該p型電極之後。