TWI413401B

TWI413401B - Solid-state imaging device

Info

Publication number: TWI413401B
Application number: TW096106998A
Authority: TW
Inventors: Seiichiro Mizuno; Haruhiro Funakoshi
Original assignee: Hamamatsu Photonics Kk
Priority date: 2005-09-27
Filing date: 2007-03-01
Publication date: 2013-10-21
Also published as: JP2007096485A; JP4644086B2; TW200838282A

Description

固體攝像裝置

本發明係關於一種固體攝像裝置。

固體攝像裝置眾所周知有如下者，該固體攝像裝置具備：複數個像素部，其等分別包含產生與入射光量對應之量的電荷之光電二極體；及訊號處理電路，其輸出與自該等複數個像素部順次向通用佈線輸出之電荷量對應的電壓。1維排列有如此複數個像素部之固體攝像裝置，可處理CCD(Charge Coupled Device，電荷耦合元件)所無法處理之較大電荷量，又，可使複數個像素部之排列方向長度為例如500 μm~2 mm之較長長度，故而於分光分析裝置、位移計及條碼閱讀機等中用作1維影像感測器。

如此構成之固體攝像裝置中，將複數個像素部與訊號處理電路相互連接之通用佈線較長，故該通用佈線之電容較大。又，複數個像素部分別包含之光電二極體之接合電容亦較大。因此，該固體攝像裝置難以實現拍攝之高速化。對此，眾所周知有實現拍攝高速化之固體攝像裝置(例如參照非專利文獻1)。

非專利文獻1所揭示之固體攝像裝置中，複數個像素部分別包含：光電轉換電路，其具有產生與入射光量對應之量的電荷之光電二極體，且將對應於該產生電荷量之電壓輸出；保持電路，其保持該光電轉換電路所輸出之電壓，且將對應於該保持電壓之量的電荷順次向通用佈線輸出。利用上述結構，自訊號處理電路觀察時，可減小複數個像素部分別包含之光電二極體之接合電容，而實現拍攝之高速化。

非專利文獻1：K. Hara, et al., "A Linear-Logarithmic CMOS Sensor with Offset Calibration Using an Injected Charge Signal", ISSCC 2005 Dig. Tech. Papers, pp. 354-355 (2005)

然而，如上述非專利文獻1所揭示般構成之固體攝像裝置，若像素數增多，則相應地通用佈線變長，佈線電容變大。自複數個像素部之各個保持電路經由通用佈線向訊號處理電路傳送電荷之際，於保持電路之電容與佈線電容之間出現電荷分配，導致訊號處理電路之輸入端之電壓降低。為彌補該輸入端之電壓降低，將訊號處理電路之增益增大即可，然而這樣做將導致訊號處理電路之處理速度降低。即，如上述非專利文獻1所揭示般構成之固體攝像裝置亦難以實現拍攝之高速化與高靈敏度化之並存。

本發明係為解決上述問題點開發而成者，其目的在於提供一種可實現拍攝之高速化與高靈敏度化並存之固體攝像裝置。

本發明之固體攝像裝置，其特徵在於包含：(1)複數個像素部，其分別包含光電轉換電路及保持電路，上述光電轉換電路具有產生與入射光量對應之量的電荷之光電二極體、且將對應於該產生電荷量之電壓輸出，上述保持電路保持該光電轉換電路所輸出之電壓、且將對應於該保持電壓之量的電荷順次輸出至通用佈線；(2)跨阻抗電路，其包含第1放大器、第1電容器及電阻器，第1電容器及電阻器相互並聯連接而設置於第1放大器之輸入端子與輸出端子之間，第1放大器之輸入端子連接於通用佈線上；及(3)積分電路，其包含第2放大器、第2電容器及開關，第2電容器及開關相互並聯連接而設置於第2放大器之輸入端子與輸出端子之間，第2放大器之輸入端子連接於跨阻抗電路之第1放大器之輸出端子上。

該固體攝像裝置中，於各像素部中，對應於光入射而由光電二極體產生電荷，自光電轉換電路輸出與該產生電荷量對應之電壓。自該光電轉換電路所輸出之電壓由保持電路保持，自保持電路將與該保持電壓對應之量的電荷順次輸出至通用佈線。自各像素部之保持電路所輸出之電荷經由通用佈線輸入跨阻抗電路，自跨阻抗電路輸出具有與該輸入電荷之量對應的脈衝高度之脈衝電流。並且，將自跨阻抗電路所輸出之電流輸入積分電路，而自積分電路輸出與該輸入電流對應之電壓。

本發明之固體攝像裝置較佳為：(1)複數個像素部分別包含第1保持電路及第2保持電路來作為保持電路；(2)作為通用佈線，包含連接於第1保持電路之第1通用佈線及連接於第2保持電路之第2通用佈線；(3)作為跨阻抗電路，包含連接於第1通用佈線之第1跨阻抗電路及連接於第2通用佈線之第2跨阻抗電路；(4)作為積分電路，包含與第1跨阻抗電路連接之第1積分電路及與第2跨阻抗電路連接之第2積分電路；(5)進而包含差分運算電路，其輸入自第1積分電路及第2積分電路分別輸出之電壓，並輸出與該等輸入之2個電壓之差對應之電壓。

於此情形時，由各像素部之第1保持電路所保持之電壓經由第1通用佈線、第1跨阻抗電路及第1積分電路而輸入差分運算電路。又，由各像素部之第2保持電路所保持之電壓經由第2通用佈線、第2跨阻抗電路及第2積分電路而輸入差分運算電路。並且，自差分運算電路輸出與第1積分電路及第2積分電路分別輸出之電壓之差對應的電壓。此處，由第1保持電路所保持之電壓為雜訊成分，由第2保持電路所保持之電壓為訊號成分，該訊號成分中重疊有雜訊成分之情形時，自差分運算電路所輸出之電壓僅成為去除雜訊成分後之訊號成分。已知在電荷放大器電路中，重設動作結束且打開重設開關後，會產生輸出電壓之波動，將其稱作重設雜訊。光電轉換電路中所產生之重設雜訊藉由上述2條保持電路而去除。

本發明之固體攝像裝置中，較好的是保持電路中用以保持電壓之電容器電容在1 pF~2 pF之範圍內，跨阻抗電路之第1電容器電容在1 pF~5 pF(更好的是1 pF~3 pF)之範圍內。於此情形時，尤其於實現拍攝之高速化及高靈敏度化方面較好。

藉由本發明可實現拍攝之高速化與高靈敏度化之並存。

以下參照隨附圖式，詳細說明用以實施本發明之最佳形態。再者，於圖式說明中對相同要素附加相同符號，並省略重複說明。

圖1係本實施形態之固體攝像裝置1之結構圖。該圖所示之固體攝像裝置1具備：N個像素部10₁ ~10_N 、第1跨阻抗電路20a、第2跨阻抗電路20b、第1積分電路30a、第2積分電路30b、差分運算電路40及控制部90。此處，N為2以上之整數，以下所出現之n為1以上N以下之整數。

N個像素部10₁ ~10_N 具有通用結構，並1維排列，包含產生與入射光量對應之量的電荷之光電二極體。各像素部10_n 具有2個輸出端，其中一個輸出端連接於第1通用佈線50a，另一個輸出端連接於第2通用佈線50b。

跨阻抗電路20a及跨阻抗電路20b具有通用結構。跨阻抗電路20a之輸入端連接於通用佈線50a。跨阻抗電路20b之輸入端連接於通用佈線50b。

積分電路30a及積分電路30b具有通用結構。積分電路30a之輸入端經由電阻器60a而與跨阻抗電路20a之輸出端連接。積分電路30b之輸入端經由電阻器60b而與跨阻抗電路20b之輸出端連接。

差分運算電路40具有2個輸入端，其中一個輸入端與積分電路30a之輸出端連接，另一個輸入端與積分電路30b之輸出端連接。差分運算電路40輸入自積分電路30a及積分電路30b分別輸出之電壓，並輸出與該等輸入之2個電壓之差對應之電壓。

圖2係本實施形態之固體攝像裝置1所包含之各像素部10_n 之電路圖。各像素部10_n 包含光電轉換電路11、第1保持電路12a及第2保持電路12b。保持電路12a及保持電路12b具有通用結構。

光電轉換電路11係PPS(Passive Pixel Sensor，被動像素感測器)方式者，其具有：產生與入射光量對應之量的電荷之光電二極體PD；輸出與該產生電荷量對應之電壓的積分電路13；及設置於光電二極體PD與積分電路13之間的開關SW₁₁ 。積分電路13具有放大器A₁₃ 、電容器C₁₃ 及開關SW₁₃ 。光電二極體PD之陽極端子接地，光電二極體PD之陰極端子連接於開關SW₁₁ 。積分電路13所包含之放大器A₁₃ 之反相輸入端子經由開關SW₁₁ 連接於光電二極體PD之陰極端子。向積分電路13所包含之放大器A₁₃ 之非反相輸入端子中輸入有固定之參考電壓Vref。電容器C₁₃ 及開關SW₁₃ 相互並聯設置於放大器A₁₃ 之反相輸入端子與輸出端子之間。

該光電轉換電路11所包含之積分電路13中，藉由關閉開關SW₁₃ ，而使電容器C₁₃ 放電，將自積分電路13所輸出之電壓初始化。若開關SW₁₃ 打開而開關SW₁₁ 關閉，則與對光電二極體PD之光入射對應地儲存於該接合電容部之電荷會經由開關SW₁₁ 輸入至積分電路13中，並儲存至電容器C₁₃ 中。並且，自積分電路13輸出與該電容器C₁₃ 中所儲存之電荷量對應的電壓。

保持電路12a、12b分別係保持自光電轉換電路11所輸出之電壓，且將對應於該保持電壓之量之電荷向通用佈線輸出者，具有電容器C₁₂ 、開關SW₁ 及開關SW₂ 。保持電路12a、12b中，電容器C₁₂ 之一端接地，電容器C₁₂ 之另一端經由開關SW₁ 而連接於積分電路13之放大器A₁₃ 之輸出端子。保持電路12a中，電容器C₁₂ 之另一端經由開關SW₂ 而連接於通用佈線50a。保持電路12b中，電容器C₁₂ 之另一端經由開關SW₂ 而連接於通用佈線50b。

該等保持電路12a、12b中，藉由打開開關SW₁ ，而將至此為止自光電轉換電路11所輸出之電壓保持於電容器C₁₂ 中。並且，若開關SW₂ 關閉，則會將與保持於電容器C₁₂ 中之電壓對應之量的電荷輸出至通用佈線50a、50b。再者，保持電路12a、12b以相互不同之時序動作。即，於光電轉換電路11所包含之積分電路13中，自開關SW₁₃ 關閉時至剛打開(時刻t1)，一條保持電路12a保持自積分電路13所輸出之初始電壓(雜訊成分)。取得初始電壓時，預先打開連接於光電二極體PD之開關SW₁₁ ，而保持積分電路13之雜訊成分，若預先關閉開關S₁₁ ，則除積分電路13之雜訊成分外，亦保持由入射至光電二極體PD的背景光等所引起之雜訊成分。於時刻t1，於保持電路12a之開關SW₂ 打開之狀態下關閉開關SW₁ ，其後，亦迅速打開開關SW₁ (時刻t2)，於保持電路12a之電容器C₁₂ 中保持電荷。

緊接時刻t2，開關SW₁₁ 處於持續狀態關閉，於保持電路12b之開關SW₂ 打開之狀態下關閉SW₁ (時刻t3)，於保持電路12b之電容器C₁₂ 中儲存電荷。即，對應於光入射而由光電二極體PD所產生之電荷儲存於積分電路13之電容器C₁₃ 中時，另一條保持電路12b保持自積分電路13所輸出之電壓(訊號成分)。再者，該訊號成分中，除積分電路13之雜訊成分外，亦重疊有由入射至光電二極體PD之背景光等引起之雜訊成分。

圖3係本實施形態之固體攝像裝置1所包含之跨阻抗電路20a、20b，積分電路30a、30b及差分運算電路40之電路圖。

跨阻抗電路20a、20b分別包含放大器A₂₀ 、電容器C₂₀ 及電阻器R₂₀ 。跨阻抗電路20a之放大器A₂₀ 之反相輸入端子連接於通用佈線50a。跨阻抗電路20b之放大器A₂₀ 之反相輸入端子連接於通用佈線50b。分別於跨阻抗電路20a、20b中，向放大器A₂₀ 之非反相輸入端子輸入固定之參考電壓Vref。又，電容器C₂₀ 及電阻器R₂₀ 相互並聯，設置於放大器A₂₀ 之反相輸入端子與輸出端子之間。

一條跨阻抗電路20a中，像素部10_n 所包含之保持電路12a之開關SW₂ 關閉時(時刻t4)，與該保待電路12a之電容器C₁₂ 中所保持之電壓對應的量之電荷經由通用佈線50a而輸入，將具有與該輸入之電荷之量對應的脈衝高度之脈衝電流向積分電路30a輸出。另一條跨阻抗電路20b中，像素部10_n 所包含之保持電路12b之開關SW₂ 關閉時(時刻t4)，與該保待電路12b之電容器C₁₂ 中所保持之電壓的量對應之電荷經由通用佈線50b而輸入，將具有與該輸入之電荷之量對應的脈衝高度之脈衝電流向積分電路30b輸出。

積分電路30a、30b分別包含放大器A₃₀ 、電容器C₃₀ 及開關SW₃₀ 。積分電路30a之放大器A₃₀ 之反相輸入端子經由電阻器60a而連接於跨阻抗電路20a之輸出端。積分電路30b之放大器A₃₀ 之反相輸入端子經由電阻器60b而連接於跨阻抗電路20b之輸出端。分別於積分電路30a、30b中，向放大器A₃₀ 之非反相輸入端子中輸入固定之參考電壓Vref。又，電容器C₃₀ 及開關SW₃₀ 相互並聯，設置於放大器A₃₀ 之反相輸入端子與輸出端子之間。

分別於積分電路30a、30b中，藉由使開關SW₃₀ 關閉，而使電容器C₃₀ 放電，將自積分電路30a、30b輸出之電壓初始化。於一條積分電路30a中，若將開關SW₃₀ 打開，則自跨阻抗電路20a所輸出之電流經由電阻器60a而輸入，並將與該輸入電流對應之量之電荷儲存於電容器C₃₀ 中，自積分電路30a輸出與該電容器C₃₀ 中儲存之電荷的量對應之電壓。於另一條積分電路30b中，若將開關SW₃₀ 打開，則自跨阻抗電路20b所輸出之電流經由電阻器60b而輸入，將與該輸入之電流對應之量的電荷儲存於電容器C₃₀ 中，自積分電路30b輸出與該電容器C₃₀ 中儲存之電荷的量對應之電壓。

具有自跨阻抗電路20a、20b分別輸入之電荷量之脈衝高度之脈衝電流分別向積分電路30a、30b輸入之情形時，將開關SW₃₀ 打開即可，但在輸入前，要將開關SW₃₀ 關閉一次而重設各個電容器C₃₀ 。

此處，於本實施形態中使用開關SW₃₀ ，但亦可考慮使用電阻器，但於使用電阻器之情形時，經過積分而儲存於電容器C₃₀ 之電荷會藉由電阻器而放電，導致隨著時間推移，會導致自積分電路30b輸出之電壓變小。如本實施形態所示，若使用開關，則儲存於電容器之電荷並不會放電，相應地可獲得較高之增益。

差分運算電路40包含放大器A₄₀ 及電阻器R₄₁ ~R₄₄ 。放大器A₄₀ 之反相輸入端子經由電阻器R₄₁ 而連接於積分電路30a之輸出端，經由電阻器R₄₂ 而連接於放大器A₄₀ 之輸出端子。放大器A₄₀ 之非反相輸入端子經由電阻器R₄₃ 而連接於積分電路30b之輸出端，經由電阻器R₄₄ 而接地。該差分運算電路40中，將電阻器R₄₁ 、R₄₃ 之電阻值皆設為R₁ ，將電阻器R₄₂ 、R₄₄ 之電阻值皆設為R₂ ，將積分電路30a之輸出電壓設為Va，將積分電路30b之輸出電壓設為Vb，則自放大器A₄₀ 之輸出端子所輸出之電壓Vout以下述(1)式表示。如該式所示，自差分運算電路40所輸出之電壓Vout係將積分電路30a之輸出電壓Va與積分電路30b之輸出電壓Vb之差(Vb-Va)乘以增益(R₂ /R₁ )之值。

Vout=-(Vb-Va)R₂ /R₁ …(1)

控制部90輸出用以控制各像素部10_n 之光電轉換電路11 所包含之開關SW₁₁ 及開關SW₁₃ 之開關動作之訊號，且輸出用以控制各像素部10_n 之保持電路12a及保持電路12b分別包含之開關SW₁ 及開關SW₂ 之開關動作之訊號，又，輸出用以控制積分電路30a及積分電路30b所分別包含之開關SW₃₀ 之開關動作之訊號。本實施形態之固體攝像裝置1基於自該控制部90所輸出之控制訊號而動作。

本實施形態之固體攝像裝置1之動作之一例如下所示。再者，以下所說明之動作例係基於自控制部90所輸出之控制訊號者。

於像素部10_n 中，藉由使積分電路13之開關SW₁₃ 關閉，而使電容器C₁₃ 放電，並將自光電轉換電路11所輸出之電壓初始化。進而，於積分電路13之開關SW₁₃ 打開之瞬間，將變為可進行積分之狀態，自積分電路13產生包含雜訊之初始電壓。其後，藉由打開再關閉保持電路12a之開關SW₁ ，而將此時自光電轉換電路11所輸出之初始電壓(雜訊成分)保持於保持電路12a之電容器C₁₂ 中。

繼而，於相同像素部10_n 中，若積分電路13之開關SW₁₃ 打開後，開關SW₁₁ 關閉，則對應於對光電二極體PD之光入射而儲存於該接合電容部中之電荷會經由開關SW₁₁ 而輸入至積分電路13，並儲存於電容器C₁₃ 中。並且，自積分電路13輸出與該電容器C₁₃ 中所儲存之電荷量對應之電壓。其後，藉由打開再關閉保持電路12b之開關SW₁ ，而將此時自光電轉換電路11所輸出之電壓(訊號成分+雜訊成分)保持於保持電路12b之電容器C₁₂ 中。

於像素部10_n 中，如以上所示，於保持電路12a中保持有初始電壓(雜訊成分)，而於保持電路12b中保持有電壓(訊號成分+雜訊成分)，則其後，保持電路12a、12b之各個開關SW₂ 同時關閉固定期間。

於像素部10_n 之保持電路12a之開關SW₂ 關閉之固定期間內，與保持電路12a所保持之電壓(雜訊成分)對應之量之電荷經由通用佈線50a而輸入至跨阻抗電路20a中，並自跨阻抗電路20a輸出具有與該輸入之電荷量對應的脈衝值之脈衝電流。自跨阻抗電路20a所輸出之脈衝電流經由電阻器60a而輸入至積分電路30a中。並且，積分電路30a之電容器C₃₀ 中儲存與輸入電流對應之量之電荷，自積分電路30a輸出與儲存於該電容器C₃₀ 中之電荷量對應的電壓(雜訊成分)Va。

同樣，於像素部10_n 之保持電路12b之開關SW₂ 關閉之固定期間內，與保持電路12b所保持之電壓(訊號成分+雜訊成分)對應之量的電荷經由通用佈線50b而輸入至跨阻抗電路20b中，並自跨阻抗電路20b輸出具有與該輸入電荷量對應的脈衝值之脈衝電流。自跨阻抗電路20b所輸出之脈衝電流經由電阻器60b而輸入至積分電路30b中。並且，積分電路30b之電容器C₃₀ 中儲存與輸入電流對應之量之電荷，且自積分電路30b輸出與儲存於該電容器C₃₀ 中之電荷量對應的電壓(訊號成分+雜訊成分)Vb。

將自積分電路30a所輸出之電壓(雜訊成分)Va、及自積分電路30b所輸出之電壓(訊號成分+雜訊成分)Vb輸入至差分運算電路40中。並且，自差分運算電路40輸出以上述(1)式所示之電壓Vout。

如上所述像素部10_n 之一系列動作結束後，則下一個像素部10_n+1 亦進行相同之動作。如此，N個像素部10₁ ~10_N 順次進行同樣之動作，並自差分運算電路40順次輸出電壓Vout，該電壓Vout係對應於N個像素部10₁ ~10_N 各自包含之光電二極體PD之入射光量。

本實施形態之固體攝像裝置1中，於各像素部10_n 中，自光電轉換電路11輸出與光電二極體PD所產生之電荷量對應之電壓，且該電壓由保持電路12a、12b保持。因此，即使各像素部10_n 所包含之光電二極體PD之接合電容較大，亦可防止拍攝速度惡化。

各像素部10_n 之保持電路12a與跨阻抗電路20a之間之通用佈線50a連接於跨阻抗電路20a所包含之放大器A₂₀ 之反相輸入端子，保持為與電壓Vref相同之固定電壓，該電壓Vref係輸入至與該反相輸入端子存在虛短路關係之放大器A₂₀ 之非反相輸入端子之電壓。同樣，各像素部10_n 之保持電路12b與跨阻抗電路20b之間之通用佈線50b亦保持為固定電壓。因此，即使像素數N增多，通用佈線50a、50b變長，亦可防止跨阻抗電路20a、20b之輸入端中之電壓降低，故而無須增大差分運算電路40之增益(R₂ /R₁ )，因此，該方面亦可防止拍攝速度惡化。

自差分運算電路40輸出之電壓Vout係積分電路30a之輸出電壓(雜訊成分)Va與積分電路30b之輸出電壓(訊號成分 +雜訊成分)Vb之差(Vb-Va)乘以增益(R₂ /R₁ )之值。又，該差(Vb-Va)對應於保持電路12a、12b分別所保持之電壓之差。因此，自差分運算電路40輸出之電壓Vout由於去除積分電路13之輸出電壓所包含之偏移及重設雜訊、背景光等雜訊成分而成為高精度者。

又，一般而言，跨阻抗電路20a、20b為寬頻帶，故而輸出訊號中易於重疊熱雜訊成分。然而，來自跨阻抗電路20a、20b之輸出訊號中，高頻成分由積分電路30a、30b截斷，故而來自積分電路30a、30b之輸出訊號會降低熱雜訊成分。

再者，於實現拍攝之高速化方面，較好的是跨阻抗電路20a、20b分別包含之電容器C₂₀ 之電容C_f 與電阻器R₂₀ 之電阻值R_f 之積(C_f R_f )較小。又，於實現拍攝之高速化方面，較好的是各像素部10_n 之保持電路12a、12b分別包含之電容器C₁₂ 之電容C_h ，與跨阻抗電路20a、20b分別包含之電容器C₂₀ 之電容C_f 之比(C_h /C_f )亦較小。進而，於實現拍攝之高靈敏度化方面，較好的是跨阻抗電路20a、20b分別包含之電阻器R₂₀ 之電阻值R_f 較大。因此，該等參數值中具有於實現拍攝之高速化及高靈敏度化方面尤其好之範圍。

圖4係表示各像素部10_n 之保持電路12a、12b分別包含之電容器C₁₂ 之電容(保持電容)C_h ，自跨阻抗圈路20a、20b所輸出之脈衝訊號之峰值到達時間的關係之圖表。又，圖5係表示各像素部10_n 之保持電路12a、12b分別包含之電容器C₁₂ 之電容(保持電容)C_h ，與跨阻抗電路20a、20b所輸出之脈衝訊號之脈衝高度(輸出電壓值)的關係之圖表。該等圖中表示：對於跨阻抗電路20a、20b分別包含之電容器C₂₀ 之電容C_f 及電阻器R₂₀ 之電阻值R_f ，當C_f 為2 pF且R_f 為1 kΩ時，C_f 為1 pF且R_f 為1 kΩ時，及C_f 為2 pF且R_f 為500 Ω時之3種情形。

根據該等圖判定，即使表示跨阻抗電路20a、20b之時間常數之積(C_f R_f )相同，電容器C₂₀ 之電容C_f 越大，則峰值到達時間越短，(拍攝速度越快)，輸出脈衝訊號之脈衝高度越低(靈敏度惡化)。根據其他各種條件下所模擬之結果得知，於實現拍攝之高速化及高靈敏度化方面，較好的是各像素部10_n 之保持電路12a、12b分別包含之電容器C₁₂ 之電容C_h 在1 pF~2 pF之範圍內，較好的是跨阻抗電路20a、20b分別包含之電容器C₂₀ 之電容C_f 在1 pF~5 pF(更好的是1 pF~3 pF)之範圍內。於該等範圍內時，較之其他情形，可實現高速化及高靈敏度化。

本發明並不限於上述實施形態，可實施各種變形。例如，各像素部10_n 所包含之光電轉換電路11於上述實施形態中為PPS方式這，但亦可為APS(Active Pixel Sensor，主動像素感測器)方式者。

1‧‧‧固體攝像裝置

10₁ ~10_N ‧‧‧像素部

11‧‧‧光電轉換電路

12a,12b‧‧‧保持電路

13‧‧‧積分電路

20a,20b‧‧‧跨阻抗電路

30a,30b‧‧‧積分電路

40‧‧‧差分運算電路

50a,50b‧‧‧通用佈線

90‧‧‧控制部

PD‧‧‧光電二極體

圖1係本實施形態之固體攝像裝置1之結構圖。

圖2係本實施形態之固體攝像裝置1所包含之各像素部10_n 之電路圖。

圖3係本實施形態之固體攝像裝置1所包含之跨阻抗電路 20a、20b，積分電路30a、30b及差分運算電路40之電路圖。

圖4係表示各像素部10_n 之保持電路12a、12b中分別包含之電容器C₁₂ 之電容C_h ，與自跨阻抗圈路20a、20b所輸出之脈衝訊號之峰值到達時間的關係之圖表。

圖5係各像素部10_n 之保持電路12a、12b中分別包含之電容器C₁₂ 之電容C_h ，與跨阻抗電路20a、20b所輸出之脈衝訊號之脈衝高度的關係之圖表。