JP2021518083A - ピクセル・ユニット・セルにおけるデジタル・シフト・レジスタのための方法 - Google Patents

Abstract

一態様によれば、本願における実施形態は、フォトダイオードと、フォトダイオードに結合されており、積分期間にわたってフォトダイオードに入射する入力光信号に応じてフォトダイオードにより生成される電荷を蓄積するように構成された積分キャパシタと、積分キャパシタに結合されており、積分キャパシタにかかる電圧と基準電圧とを比較し、積分キャパシタにかかる電圧は基準電圧より大きい旨の判断が行われる毎に、クロック信号を第１レベルで生成するように構成された比較器と、比較器に結合されており、比較器からクロック信号を受信し、第１レベルのクロック信号が比較器から受信される毎に、カウント値を増やすように構成されたシフト・レジスタと、シフト・レジスタに結合されており、カウント値を外部システムに提供するように構成された出力とを備えるデジタル・ユニット・セルを提供する。

Description

デジタル・カメラ、ビデオ・カメラ、又はその他の写真及び／又は画像捕捉装置のような多種多様な画像捕捉デバイスが存在する。これらの画像捕捉デバイスは、所望のシーンから画像を捕捉するために画像センサを使用する可能性がある。例えば、画像センサは、レンズ又はその他のフォーカシング光学系により光を受けるユニット・セルのアレイ（即ち、フォーカル・プレーン・アレイ）を含む可能性がある。受けた光は、アレイ内の各ユニット・セルが、その位置での光強度に比例した電荷を蓄積することを引き起こす。

フォーカル・プレーン・アレイは典型的には列及び行によって組織されたユニット・セルの２次元アレイを含む。ユニット・セル内の回路又は撮像素子がフォトダイオードからの電荷を蓄積することは一般的であり、その電荷はフォトダイオードに入射する様々な波長のフラックスに対応している。しばしば、電荷は、電荷を効果的に統合する容量性素子に蓄積され、統合区間又は積分期間と呼ばれる所与の時間間隔にわたるフラックスの強度に対応する電圧を生成する。

フォーカル・プレーン・アレイ内の各ユニット・セルは、一般に、所望のシーンの最終画像における画素、即ちピクセルに対応する。ピクセルは、デジタル画像の最小部分と考えられる。デジタル画像は一般にピクセルのアレイにより構成される。画像捕捉装置に結合された回路は、各ユニット・セルからの蓄積された電荷をピクセル情報に変換するために、光捕捉・後処理ステップを実行することが可能である。この情報は、デジタル画像記憶フォーマットが必要とする可能性がある色、彩度、輝度、又はその他の情報を含む可能性がある。デジタル画像は、“．ＪＰＧ”,“．ＧＩＦ”，“．ＴＩＦＦ”又は適切な他のフォーマットのような形式で保存されることが可能である。

従来のアナログ・ユニット・セルでは、ウェル・キャパシタがディテクタ・ダイオードに結合されている。ウェル・キャパシタは、積分間隔（例えば、１０μｓ）にわたってディテクタ・ダイオードからの光電流を統合する。フレーム毎に１回、ウェル・キャパシタの電圧は、サンプル・ホールド・キャパシタに転送され、次いで、ライン毎に、電圧をバイナリ値に変換するアナログ・デジタル・コンバータ（ＡＤＣ）に転送される。しかしながら、ユニット・セル・サイズが低減するにつれて、ウェル・キャパシタが有効量の電荷を蓄積する能力は低下してきている。

従来の「デジタル」ユニット・セルは、蓄積された電荷のアナログ・デジタル変換（ＡＤＣ）を提供する。インユニット・セルＡＤＣ撮像（Ｉｎ−ｕｎｉｔ ｃｅｌｌ ＡＤＣ ｉｍａｇｉｎｇ）は、ユニット・セルの所望サイズが縮小し続けている場合でさえ（例えば、１５ミクロン未満）、改善された光電キャパシティを提供する。例えば、従来のデジタル・ユニット・セル設計は、比較的小さなキャパシタに電荷を蓄積し、閾値電荷がキャパシタに蓄積される毎にリセットされる（即ち放電される）量子化アナログ・フロント・エンド回路を含む。充電及びリセットのパターンは、より多くの光電流が集まるように反復される。各リセット・イベントは、デジタル・カウンタ回路によって「累積」（即ち、カウント）される。各フレームで、デジタル・カウンタの内容をスナップショット・レジスタにコピーし、次いで、スナップショット・レジスタをライン毎に読み出すことによって、グローバル・スナップショットが得られる。この効果は、比較的小さなユニット・セル・サイズを維持しつつ、撮像素子のウェル・キャパシティを増加させることである。

少なくとも１つの実施形態の種々の態様は、添付の図面を参照しながら後述されるが、これらは寸法通りに描かれるようには意図されていない。図面は、種々の態様及び実施形態の説明及び更なる理解を提供するために含まれており、本願に組み込まれて本願の一部を構成するが、本発明の限界の定義としては意図されていない。図面において、種々の図に示される同一又はほぼ同一の各コンポーネントは、同様な数字で表される。明確性の目的で、全てのコンポーネントが全ての図面においてラベル付けされていない可能性がある。

本発明の態様による撮像デバイスを示すブロック図である。 本発明の態様によるデジタル・ユニット・セルを示すブロック図である。 本発明の態様によるデジタル・ユニット・セル回路の動作を示すグラフを示す。

概 要
比較的低コストであり、較正を必要としないシフト・レジスタ・ベースのデジタル・カウンタが本願で提供される。積分キャパシタにかかる電圧が基準電圧を超えるたびに、シフト・レジスタ・ベースのデジタル・カウンタはレジスタにより電荷を移動させ、その結果、カウンタから読み出される「ビット」は、積分キャパシタの両端電圧が基準電圧を超えた回数を示す。

本発明の少なくとも１つの態様はデジタル・ユニット・セルに関連し、デジタル・ユニット・セルは、フォトダイオードと；フォトダイオードに結合されており、積分期間にわたってフォトダイオードに入射する入力光信号に応じてフォトダイオードにより生成される電荷を蓄積するように構成された積分キャパシタと；積分キャパシタに結合されており、積分キャパシタにかかる電圧と基準電圧とを比較し、積分キャパシタにかかる電圧は基準電圧より大きい旨の判断が行われる毎に、クロック信号を第１レベルで生成するように構成された比較器と；比較器に結合されており、比較器からクロック信号を受信し、第１レベルのクロック信号が比較器から受信される毎に、カウント値を増やすように構成されたシフト・レジスタと；シフト・レジスタに結合されており、カウント値を外部システムに提供するように構成された出力とを備える。

一実施形態によれば、シフト・レジスタはバケツリレー・デバイス（ａ Ｂｕｃｋｅｔ Ｂｒｉｇａｄｅ Ｄｅｖｉｃｅ，ＢＢＤ）である。一実施形態において、シフト・レジスタは、比較器に結合される複数のトランジスタを備え、クロック信号を受信するように構成されている。別の実施形態において、シフト・レジスタは、複数のトランジスタに結合された複数のキャパシタを更に備え、複数のトランジスタは、第１レベルのクロック信号を比較器から受信したことに応答して、複数のキャパシタを通じて電荷を伝搬させるように構成されている。一実施形態において、複数のトランジスタは、第１レベルのクロック信号を比較器から１回目に受信したことに応答して、複数のキャパシタのうちの第１キャパシタに電荷を蓄える動作を行うように構成されている。別の実施形態において、デジタル・ユニット・セルは、シフト・レジスタに結合されており、第１キャパシタをグランドに選択的に結合するように構成されたリセット・スイッチを更に備える。

別の実施形態によれば、複数のトランジスタは、第１レベルのクロック信号を比較器から２回目に受信したことに応答して、複数のキャパシタのうちの第１キャパシタから第２キャパシタへ、蓄えられている電荷を伝搬させる動作を行うように構成されている。一実施形態において、出力により提供されるカウント値は、複数のキャパシタの中で電荷が伝搬してきたキャパシタの数を表す。一実施形態において、シフト・レジスタは、複数のトランジスタに結合される複数のレジスタを更に備えている。

一実施形態によれば、デジタル・ユニット・セルは、積分キャパシタに結合されており、積分期間の終わりに積分キャパシタに蓄えられている電荷をデジタル信号に変換するように構成されている残留回路を更に備える。

本発明の別の態様は、フォトダイオードと積分キャパシタとを備えるデジタル・ユニット・セルを作動させる方法に関連し、本方法は、積分期間にわたってフォトダイオードに入射する入力光信号に応じて電荷を生成するステップと；積分キャパシタに電荷を蓄積するステップと；積分キャパシタにかかる電圧と基準電圧とを比較するステップと；積分キャパシタにかかる電圧は基準電圧より大きい旨の判断が行われる毎に、シフト・レジスタのカウント値を増やすステップと；カウント値をデジタル・ユニット・セルの出力に提供するステップとを含む。

一実施形態によれば、シフト・レジスタのカウント値を増やすステップは、シフト・レジスタ内の複数のキャパシタを通じて電荷を伝搬させるステップを含む。一実施形態において、カウント値を出力に提供するステップは、複数のキャパシタの中で電荷が伝搬してきたキャパシタの数を表すカウント値を出力に提供するステップを含む。

別の実施形態によれば、シフト・レジスタ内の複数のキャパシタを通じて電荷を伝搬させるステップは、積分キャパシタにかかる電圧は基準電圧より大きい旨の判断が初めて行われた場合に、複数のキャパシタのうちの第１キャパシタに電荷を蓄えるステップを含む。一実施形態において、本方法は、積分期間の前に、第１キャパシタをグランドに結合するステップを更に含む。別の実施形態において、シフト・レジスタ内の複数のキャパシタを通じて電荷を伝搬させるステップは、積分キャパシタにかかる電圧は基準電圧より大きい旨の判断が２回目に行われたことに応答して、複数のキャパシタのうちの第１キャパシタから第２キャパシタへ、蓄えられている電荷を伝搬させるステップを含む。

一実施形態によれば、本方法は、積分期間の終わりに積分キャパシタにおける残留電荷をデジタル信号に変換するステップを更に含む。一実施形態において、本方法は、カウント値及びデジタル信号に基づいて入力光信号の強度を計算するステップを更に含む。

本発明の少なくとも１つの態様は、画像処理回路と画像処理回路に結合されたユニット・セルのアレイとを備える画像センサに関連し、各々のユニット・セルは、フォトダイオードと；フォトダイオードに結合されており、積分期間にわたってフォトダイオードに入射する入力光信号に応じてフォトダイオードにより生成される電荷を蓄積するように構成された積分キャパシタと；積分キャパシタに結合されており、積分キャパシタにかかる電圧と基準電圧とを比較し、積分キャパシタにかかる電圧は基準電圧より大きい旨の判断が行われる毎に、クロック信号を第１レベルで生成するように構成された比較器と；比較器に結合されており、比較器からクロック信号を受信し、第１レベルのクロック信号が比較器から受信される毎に、カウント値を増やすように構成されたシフト・レジスタと；シフト・レジスタに結合されており、カウント値を画像処理回路に提供するように構成された出力とを備え、画像処理回路は、各ユニット・セルからのカウント値に少なくとも部分的に基づいて各フォトダイオードに入射する入力光信号の強度を計算するように構成されている。

一実施形態によれば、各ユニット・セルは、積分キャパシタに結合されており、積分期間の終わりに積分キャパシタに蓄えられている電荷をデジタル信号に変換するように構成されている残留回路を更に備え、画像処理回路は、各ユニット・セルからのカウント値と各残留回路からのデジタル信号とに基づいて、各フォトダイオードに入射する入力光信号の強度を計算するように構成されている。

詳細な説明
上述したように、画像キャプチャ・デバイスの画像センサは、眺めたシーンから光を受けるように構成されたアナログ又はデジタル・ユニット・セルのアレイを含むことが可能である。受けた光は、アレイ中の各ユニット・セルが、その位置における光強度に比例した電荷を蓄積することを引き起こし、各ユニット・セルに結合された画像処理回路は、蓄積された電荷を、眺めたシーンに対応する画像情報に変換する。

デジタル・ユニット・セルは、アナログ・ユニット・セルと同様に電荷を統合するが；デジタル・ユニット・セルの統合された電荷が最大レベルを超えると、デジタル・ユニット・セル内の追加回路は、個々のカウンタ値をインクリメントしながら、統合された電荷を除去する。統合電荷が除去された後（及びカウンタがインクリメントされた後）、デジタル・ユニット・セル内の電荷の統合が再び始まる。従って、デジタル・ユニット・セルは、積分ノードがリセットされるたびに（即ち、電荷がユニット・セルから除去されるたびに）インクリメントされるように構成される計数要素を必要とする。

アナログ・カウンタは、典型的には、デジタル・カウント値を復元するために、デジタル化（即ち、アナログ・デジタル・コンバータ）、キャリブレーション、及びポスト非一様補正（ＮＵＣ）を必要とする。更に、このようなアナログ・カウンタは一般に良好なサイズ制限を有する。従って、デジタル・カウンタ素子は、通常、デジタル・ユニット・セル内で利用され、ユニット・セルに蓄積された電荷がリセットされた回数をカウントするが；そのようなデジタル・カウンタは、典型的には、大きくて複雑である。例えば、従来のデジタル・カウンタの実装は、ビット当たり複数のトランジスタ（例えば、約１５個）を利用し、そのため、ユニット・セルに物理的に適合することが可能な「カウンタ・ビット」の数は制限される可能性がある。更に、複雑なデジタル・フォーカル・プレーン・アレイ（ＦＰＡ）回路は、より低いリードアウト集積回路（ＲＯＩＣ）イールドをもたらす可能性がある。

インユニット・セル・デジタル・カウンタ素子に対する代替として、ペリフェラル（即ち、ピクセル・アレイ外側の）デジタル・カウンタが使用される可能性がある。しかしながら、そのようなペリフェラル・デジタル・カウンタは、通常、対応するＦＰＡが比較的大きく／高価である結果をもたらし、通常、ユニット・セルとペリフェラル・カウンタとの間に多数の相互接続を必要とする。更に、ペリフェラル・デジタル・カウンタは、典型的には、比較的高いカウント／スイッチング・ノイズを示し、また、積分期間の終了時にユニット・セルに蓄えられた残留電荷を無視してしまう結果として、幾らか不正確になる可能性がある。

そこで、本願で説明される態様及び実施形態は、ユニット・セル内のデジタル・ピクセルと組み合わせて使用されることが可能なシフト・レジスタ・ベースのデジタル・カウンタに関連する。少なくとも１つの実施形態によれば、本願で説明されるデジタル・カウンタは比較的低コストであり、較正を必要としない。更に、デジタル・カウンタは、アナログＦＰＡと比較した場合にフィードスルー条件を軽減することが可能であり、ロング・ドゥエル長波長赤外線（ｌｏｎｇ ｄｗｅｌｌ ＬＷＩＲ）及び中波長赤外線（ＭＷＩＲ）用途に対して比較的高いパフォーマンスを示す。更に、デジタル・カウンタは、アナログ残留キャパシタ読み出しアプローチを利用することによって、完全なパフォーマンスを維持する。

本願で説明される方法及び装置の実施形態は、以下の説明に記載された、又は添付図面に示された構成及び構成要素の配置の詳細に適用することに限定されないことが認められるべきである。方法及び装置は、他の実施形態で実装すること、様々な方法で実施されること、又は様々な方法で実行されることが可能である。具体的な実装の実施例は本願において例示的な目的だけのために提供されており、限定であるようには意図されていない。また、本願で使用される表現及び用語は、説明を目的としており、限定するように理解されるべきではない。「含んでいる」、「備えている」、「有している」、「包含している」、「関わっている」及びそれらの変形の本願における使用は、そこに列挙される項目及びそれらの均等物、並びに追加の項目を包含することを意味する。「又は」に対する言及は包括的に解釈される可能性があり、そのため「又は」を使用して説明される如何なる用語も、説明される用語についての単独の、複数の、及び全てのものを示す可能性がある。

図１は、本願で説明される態様に従って画像をキャプチャするために使用されることが可能な画像キャプチャ・デバイス１０を示すブロック図である。例えば、デバイス１０は、デジタル・カメラ、ビデオ・カメラ、又はその他の写真及び／又は画像キャプチャ装置であってもよい。画像キャプチャ・デバイス１０は、画像センサ１２０と画像処理部１０６とを含む。画像センサ１２０は、アクティブ・ピクセル・センサ（ＡＰＳ）又は画像を捕捉することが可能な適切な他の光センシング・デバイスであってもよい。画像処理部１０６は、画像センサ１２０から信号情報を受信し、信号情報をデジタル画像に変換するように動作することが可能なハードウェア、ソフトウェア、及び／又はファームウェアの組み合わせであってもよい。

画像センサ１２０は、ユニット・セル１６０のアレイ１７０を含む。各ユニット・セル１６０は、視野内のその位置での光強度に比例した電荷を蓄積し、その位置での光強度の指標（又は表示）を画像処理部１０６に提供する。各ユニット・セル１６０は、捕捉された電子画像内のピクセルに対応してもよい。

画像キャプチャ・デバイス１０を用いる特定の撮像方法は、リップル・キャプチャであってもよい。リップル・キャプチャは、ユニット・セル１６０の各行を画像センサ１２０から順番にキャプチャする方法である。例えば、リップル・キャプチャは、画像センサ１２０のユニット・セル１６０のうちの最上行を光にさらし、次いで第２行を、次いで第３行等々を、画像センサ１２０のユニット・セル１６０の最後の行が光にさらされるまで行うことが可能である。画像センサ１２０によってキャプチャされるピクセル情報を画像処理部１０６が受信するための別の特定の方法は、リップル・リード（ｒｉｐｐｌｅ ｒｅａｄ）であってもよい。リップル・リードは、画像センサ１２０からのユニット・セル１６０の各行を順番に処理する方法である。リップル・キャプチャと同様に、リップル・リードは、画像センサ１２０のユニット・セル１６０の最上行を処理し、次いで第２行を、次いで第３行等々を、画像センサ１２０のユニット・セル１６０の最終行が処理されるまで行うことが可能である。画像センサ１２０のユニット・セル１６０の行をリセットするためのリップル・リセット動作が、同様に実行されてもよい。

これらの方法は、連続した行において実行されることが可能である。例えば、リップル・キャプチャ動作は、画像センサ１２０のユニット・セル１６０の第１行から始まってもよい。リップル・キャプチャ動作が第２行に移ると、画像センサ１２０の第１行に関してリップル・リード動作が始まってもよい。リップル・キャプチャ動作が第３行に移ると、第２行に関してリップル・リード動作が始まってもよく、第１行に関してリップル・リセット動作が始まってもよい。これは最終行が処理されるまで継続する可能性がある。一旦、最終行が処理されると、画像は、画像処理部１０６によって処理、記憶、及び／又は伝送されることが可能である。

図２は、本願で説明される態様によるデジタル・ユニット・セル２００を示すブロック図である。デジタル・ユニット・セル２００は、図１のユニット・セル１６０のうちの少なくとも１つに含まれ、入力回路２０２と、カウンタ２１０と、残留回路２１１とを含む。入力回路２０２は、フォトディテクタ２０４と、ディテクタ入力回路２０６と、積分キャパシタ２０８と、第１リセット・スイッチ２０９と、比較器２１２とを含む。フォトディテクタ２０４は、ディテクタ入力回路２０６に結合される。積分キャパシタ２０８は、フォトディテクタ２０４とグランドとに結合される。第１リセット・スイッチ２０９は、積分キャパシタ２０８と並列に、ディテクタ入力回路２０６とグランドとに結合される。比較器２１２は、ディテクタ入力回路２０６と基準電圧２１５とに結合される。一実施形態によれば、ディテクタ入力回路２０６は、ダイレクト・インジェクション（ＤＩ）回路であるが；他の実施形態では、異なるタイプの入力回路（例えば、キャパシタ・トランス・インピーダンス増幅器（ＣＴＩＡ））を利用することができる。ディテクタ入力回路２０６は、シングル・エンド又は差動型であるとすることが可能である。

カウンタ２１０は、シフト・レジスタ２１９と、第１クロック信号（Ｃｌｋ）２１４を受信するための第１入力と、第２クロック信号（Ｃｌｋ−）２１６を受信するための第２入力と、出力２１８とを含む。シフト・レジスタ２１９は、第１クロック信号２１４と、第２クロック信号２１６と、出力２１８とに結合される。一実施形態によれば（例えば、図２に示すように）、シフト・レジスタ２１９はバケツリレー・デバイス（ＢＢＤ）である。ＢＢＤシフト・レジスタ２１９は、複数のトランジスタ２２０と、第１キャパシタ（Ｃ１）２２２と、複数のキャパシタ２２４（例えば、第２キャパシタ（Ｃ２）２２４ａ、第３キャパシタ（Ｃ３）２２４ｂ、第４キャパシタ（Ｃ４）２２４ｃ．．．．第ｎキャパシタ（Ｃｎ））と、第２リセット・スイッチ２１３とを含む。複数のトランジスタ２２０の第１部分２２０ａのゲートは第１クロック信号（Ｃｌｋ）２１４に結合され、複数のトランジスタ２２０の第２部分２２０ｂのゲートは第２クロック信号（Ｃｌｋ−）２１６に結合される。

第１キャパシタ（Ｃ１）２２２は、複数のトランジスタ２２０とグランド２２１との間に結合される。第２リセット・スイッチ２１３は、第１キャパシタ（Ｃ１）２２２と並列に、複数のトランジスタ２２０とグランド２２１との間に結合される。複数のキャパシタ２２４（例えば、第２キャパシタ（Ｃ２）２２４ａ、第３キャパシタ（Ｃ３）２２４ｂ、第４キャパシタ（Ｃ４）２２４ｃ．．．第ｎキャパシタ（Ｃｎ））の各々は、複数のトランジスタ２２０のうちの１つの端子とゲートとの間に結合される。一実施形態によれば、ＢＢＤシフト・レジスタ２１９は、複数のトランジスタ２２０の第３部分２２０ｃに結合される電圧バイアス・ライン（Ｖｓｅｌｅｃｔ）２１７を含む。出力２１８は画像処理部１０６に結合される。残留回路２１１は図１の画像処理部１０６と積分キャパシタ２０８とに結合される。一実施形態によれば、残留回路２１１は、積分キャパシタ２０８に結合された少なくとも１つのアナログ・デジタル・コンバータと、画像処理部１０６に結合された出力とを含む。デジタル・ユニット・セル２００の動作は、図３に関連して後述される。

図３は、図２のデジタル・ユニット・セル２００の動作の一実施形態を示すグラフ３００である。グラフ３００は、コントローラ（例えば、画像処理部１０６）によってリセット・スイッチ２０９、２１３に提供されるリセット信号を表す第１トレース３０２と、積分キャパシタ２０８の両端電圧を表す第２トレース３０４と、第１クロック信号（Ｃｌｋ）２１４を表す第３トレース３０６と、第１キャパシタ（Ｃ１）２２２の両端電圧を表す第４トレース３０８と、複数のキャパシタ２２４のうちの第２キャパシタ（Ｃ２）２２４ａの両端電圧を表す第５トレース３１０と、複数のキャパシタ２２４のうちの第３キャパシタ（Ｃ３）２２４ｂの両端電圧を表す第６トレース３１２と、複数のキャパシタ２２４のうちの第４キャパシタ（Ｃ４）２２４ｃの両端電圧を表す第７トレース３１４とを含む。

積分周期（Ｔｉｎｔ）３１６の開始前に、（例えば、画像処理部１０６のようなコントローラからの）リセット信号３０２は、積分キャパシタ２０８をグランドに結合するために、入力回路２０２の第１リセット・スイッチ２０９を作動させ、それにより積分キャパシタ２０８を放電させ、且つ、第１キャパシタ（Ｃ１）２２２をグランド２２１に結合するために、シフト・レジスタ２１９の第２リセット・スイッチ２１３を作動させ、それにより第１キャパシタ（Ｃ１）２２２を放電させる。

積分周期（Ｔｉｎｔ）３１６の開始時において、積分キャパシタ２０８にかかる電圧３０４はゼロであり、画像処理部１０６はリセット・スイッチ２０９、２１３をオープンにするように動作する。シーンからの光放射（例えば、入力光信号）がフォトダイオード２０４に入射すると、フォトダイオード２０４から生じる光電流は、ディテクタ入力回路２０６を介して積分キャパシタ２０８に供給され、フォトダイオード２０４に入射した光放射のフラックスに対応する電荷が積分キャパシタ２０８に蓄積される。電荷が積分キャパシタ２０８に蓄積されるにつれて、積分キャパシタ２０８にかかる電圧３０４は、光電流を積分キャパシタ２０８のキャパシタンスで除算したレベルに等しいレートで増加する（即ち、トレース３０４の傾きは、フォトダイオード２０４に入射する光放射のフラックスの強度に依存する）。積分キャパシタ２０８にかかる電圧３０４は、比較器２１２によって監視される。より具体的には、積分キャパシタ２０８にかかる電圧３０４は、比較器２１２によって、基準電圧２１５と比較される。

積分キャパシタ２０８にかかる電圧３０４が基準電圧２１５より小さい旨の判定に応答して、比較器２１２は、第１クロック信号２１４を低レベルで出力する。低レベルの第１クロック信号（Ｃｌｋ）２１４（及び相補的な高レベルの反転された第２クロック信号（Ｃｌｋ−）２１６）がカウンタ２１０に供給される。低レベル第１クロック信号（Ｃｌｋ）２１４を受信したことに応答して、カウンタ２１０は何らの動作も行わず、第１キャパシタ（Ｃ１）２２２、複数のキャパシタ２２４の各々にかかる電圧３０８はゼロのままである。

積分キャパシタ２０８にかかる電圧３０４は基準電圧２１５より大きい旨の判定に応答して、比較器２１２は、第１クロック信号（Ｃｌｋ）２１４を高レベルで出力する。高レベルの第１クロック信号（Ｃｌｋ）２１４（及び相補的な低レベルの反転された第２クロック信号（Ｃｌｋ−）２１６）がカウンタ２１０に供給される。高レベルの第１クロック信号（Ｃｌｋ）２１４及び対応する低レベルの反転された第２クロック信号（Ｃｌｋ−）２１６を受信したことに応答して、カウンタ２１０は第１キャパシタ（Ｃ１）２２２に電荷を蓄積するように動作し、その結果、第１キャパシタ（Ｃ１）２２２にかかる電圧３０８は、積分キャパシタ２０８にかかる電圧３０４が基準電圧２１５を１回超えたことを示すレベルまで増加する。

第１キャパシタ（Ｃ１）２２２にかかる電圧３０８が増加した後、（例えば、画像処理部１０６のようなコントローラからの）リセット信号３０２は、積分キャパシタ２０８をグランドに結合するために、入力回路２０２の第１リセット・スイッチ２０９を作動させ、それにより積分キャパシタ２０８を放電し、積分キャパシタ２０８にかかる電圧３０４をゼロに向かわせる。一旦、積分キャパシタ２０８が放電されると、第１リセット・スイッチ２０９はオープンにされ、眺めているシーンからの継続的な光放射（フォトダイオード２０４への入射）は、フォトダイオード２０４からの光電流が、ディテクタ入力回路２０６を介して積分キャパシタ２０８に供給されることを再び引き起こす。フォトダイオード２０４に入射する光放射のフラックスに対応する電荷は、積分キャパシタ２０８に再び蓄積される。

比較器２１２は、電圧３０４を基準電圧２１５と比較することによって、積分キャパシタにかかる電圧３０４を監視し続ける。積分キャパシタ２０８にかかる電圧３０４は基準電圧２１５より小さい旨の判定に応答して、比較器２１２は、第１クロック信号（Ｃｌｋ）２１４を低レベルで出力する。低レベルの第１クロック信号（Ｃｌｋ）２１４（及び相補的な高レベルの反転された第２クロック信号（Ｃｌｋ−）２１６）がカウンタ２１０に供給される。低レベルの第１クロック信号（Ｃｌｋ）２１４を受信したことに応答して、カウンタ２１０は追加の動作を何ら行わず、第１キャパシタ（Ｃ１）２２２にかかる電圧３０８は高レベルのままであり、複数のキャパシタ２２４の各々の電圧はゼロのままである。

積分キャパシタ２０８にかかる電圧３０４が基準電圧２１５より大きい旨の判定に応答して、比較器２１２は、第１クロック信号２１４を高レベルでカウンタ２１０に出力する。高レベルの第１クロック信号（Ｃｌｋ）２１４（及び相補的な低レベルの反転された第２クロック信号（Ｃｌｋ−）２１６）を受信したことに応答して、カウンタ２１０は、シフト・レジスタ２１９により電荷を伝搬させるように動作し、その結果、電荷は複数のキャパシタ２２４の第２キャパシタ（Ｃ２）２２４ａに蓄積され、第２キャパシタ（Ｃ２）２２４ａにかかる電圧３１０は、積分キャパシタ２０８にかかる電圧が２回目に基準電圧２１５を超えたことを示すレベルまで増加する。

第２キャパシタ（Ｃ２）２２４ａにかかる電圧３１０が増加した後、（例えば、画像処理部１０６のようなコントローラからの）リセット信号３０２は、積分キャパシタ２０８をグランドに結合するために、入力回路２０２の第１リセット・スイッチ２０９を作動させ、それによって積分キャパシタ２０８を放電し、積分キャパシタ２０８にかかる電圧をゼロに向かわせる。一旦、積分キャパシタ２０８が放電されると、第１リセット・スイッチ２０９はオープンにされ、眺めているシーンからの継続的な光放射（フォトダイオード２０４への入射）は、ディテクタ入力回路２０６を介して、フォトダイオード２０４からの光電流が積分キャパシタ２０８に再び供給されることを引き起こす。フォトダイオード２０４に入射する光放射のフラックスに対応する電荷は、積分キャパシタ２０８に再び蓄積される。

比較器２１２は、電圧３０４を基準電圧２１５と比較することによって、積分キャパシタにかかる電圧３０４を監視し続ける。積分キャパシタ２０８にかかる電圧３０４が基準電圧２１５より小さい旨の判定に応答して、比較器２１２は、第１クロック信号２１４を低レベルで出力する。低レベルの第１クロック信号（Ｃｌｋ）２１４（及び相補的な高レベルの反転された第２クロック信号（Ｃｌｋ−）２１６）がカウンタ２１０に供給される。低レベルの第１クロック信号（Ｃｌｋ）２１４を受信したことに応答して、カウンタ２１０は追加的な動作を何ら行わず、第１キャパシタ（Ｃ１）２２２にかかる電圧３０８は高レベルのまま残り、第２キャパシタ（Ｃ２）２２４ａにかかる電圧３１０も高レベルのまま残り、複数のキャパシタ２２４のうちの他のものにかかる電圧はゼロのままである。

積分キャパシタ２０８にかかる電圧３０４が基準電圧２１５より大きい旨の判定に応答して、比較器２１２は、第１クロック信号（Ｃｌｋ）２１４を高レベルでカウンタ２１０に出力する。高レベルの第１クロック信号（Ｃｌｋ）２１４（及び相補的な低レベルの反転された第２クロック信号（Ｃｌｋ−）２１６）を受信したこと応答して、カウンタ２１０は、複数のキャパシタ２２４のうちの第３キャパシタ（Ｃ３）２２４ｂに電荷が蓄積されるように、電荷をシフト・レジスタ２１９により伝搬させるように動作し、その結果、第３キャパシタ（Ｃ３）２２４ｂにかかる電圧３１２は、集積キャパシタ２０８にかかる電圧が３回目に基準電圧２１５を超えたことを示すレベルまで増加する。

第３キャパシタ（Ｃ３）２２４ｂにかかる電圧３１２が増加した後、（例えば、画像処理部１０６のようなコントローラからの）リセット信号３０２は、積分キャパシタ２０８をグランドに結合するために、入力回路２０２の第１リセット・スイッチ２０９を作動させ、それによって積分キャパシタ２０８を放電し、積分キャパシタ２０８にかかる電圧をゼロに向かわせる。一旦、積分キャパシタ２０８が放電されると、第１リセット・スイッチ２０９はオープンにされ、眺めているシーンからの継続的な光放射（フォトダイオード２０４への入射）は、ディテクタ入力回路２０６を介して、フォトダイオード２０４からの光電流が積分キャパシタ２０８に供給されることを再び引き起こす。フォトダイオード２０４に入射する光放射のフラックスに対応する電荷は、積分キャパシタ２０８に再び蓄積される。

図２に示すように、上述したように、シフト・レジスタ２１９は４つのキャパシタを含むが；他の実施形態では、シフト・レジスタ２１９は、任意の数の所望のキャパシタを含むことが可能であり、その結果、カウンタのカウント深度（即ち、計数能力）は任意の所望のレベルで定義されることが可能である。眺めるシーンからの光放射がユニット・セル２００に入射し続ける限り、カウンタ２００は、そのカウント値を最大カウント値まで増やし続けること（即ち、シフト・レジスタ２１９により電荷を伝播させてゆくこと）が可能である。

積分期間（Ｔｉｎｔ）３１６の終了時に、出力２１８は、カウンタ２１０の「ビット」又は「カウント値」（即ち、シフト・レジスタ２１９内の各キャパシタ（即ち、第１キャパシタ（Ｃ１）２２２、複数のキャパシタ２２４のうちの各々）にかかる電圧レベル）を、画像処理部１０６などの外部システムに提供し、その外部システムは、カウンタ２１０の「ビット」を分析し、ユニット・セル２００に入射した光放射のトータル強度を判定する。一実施形態では、各キャパシタにかかる電圧（即ち、カウンタ２１０の「ビット」）は、並列的に読み出されるが；他の実施形態では、各キャパシタの電圧は、直列的に読み出される。一実施形態によれば、カウンタ２１０は、複数のトランジスタ２２０と出力２１８との間に結合された比較器２２６を更に含む。比較器２２６は、Ｈｉ／Ｌｏ信号の識別を支援するため及び／又はデジタル論理値をバッファリングするために利用することができる。

「ハイ（高）」であるカウンタ２１０の「ビット」数は、積分キャパシタ２０８にかかる電圧（ユニット・セル２００に入射した光の放射に起因するもの）が基準電圧２１５を超えた回数と相関している。例えば、カウンタ２１０の３つの「ビット」が高であること（例えば、第１キャパシタ（Ｃ１）２２２、第２キャパシタ（Ｃ２）２２４ａ、第３キャパシタ（Ｃ３）２２４ｂにかかる電圧３０８、３１０、３１２が高であること）ことを確認したことに応答して、画像処理部１０６は、積分キャパシタ２０８にかかる電圧（ユニット・セル２００に入射した光の放射に起因するもの）が基準電圧２１５を３回超えたと判断する。

一実施形態によれば、カウンタ２１０の最後の「ビット」（即ち、一連のキャパシタ２２４の中の最後のキャパシタ（例えば、第４キャパシタ（Ｃ４）２２４ｃ））は、カウンタ２１０がそのカウント・キャパシティに達したことを示すインジケータとして利用される。例えば、画像処理部１０６は、第４キャパシタ（Ｃ４）２２４ｃ（即ち、図２に示すカウンタ２１０のキャパシタ列２２４の最終キャパシタ）にかかる電圧３１４は高であると判断した場合、画像処理部１０６は、カウンタ２１０がカウント・キャパシティに達したと判断することができる。

積分期間（Ｔｉｎｔ）３１６の終了時に、残留回路２１１は積分キャパシタ２０８に蓄積された何らかの残留電荷を読み出す。例えば、少なくとも１つの実施形態において、残留回路２１１のＡ／Ｄコンバータは、積分期間（Ｔｉｎ）３１６の終了時に積分キャパシタ２０８に蓄積された残留電荷のレベルを示すデジタル信号を生成する。デジタル信号は画像処理部１０６に供給される。

画像処理部１０６は、カウンタ２１０からのカウント値及び残留回路２１１からのデジタル信号に基づいて、積分期間（Ｔｉｎ）３１６の間にユニット・セル２００に入射した光放射の強度を計算することができる。例えば、少なくとも１つの実施形態によれば、画像処理部１０６は、以下の式を利用することにより、積分期間（Ｔｉｎ）３１６の間にユニット・セル２００に入射した光放射の強度（即ち、「ピクセル値」）を計算する：
ピクセル値＝（カウンタ「ビット」値）＊（積分キャパシタ・キャパシティ）＋残留（Ａ／Ｄ）値

上述したように、シフト・レジスタ２１９は、バケツリレー・デバイスであるが；他の実施形態では、異なるタイプのシフト・レジスタを利用することができる。また、上述したように、複数のキャパシタ２２４がシフト・レジスタ２１９内で利用されているが；他の実施形態では、複数のキャパシタを複数の抵抗器で置き換えることが可能である。少なくとも１つの実施形態において、シフト・レジスタは、カスケード・トランジスタ・ラッチアップ及び電流制限抵抗器により実現することができる。

上述したように、ユニット・セル２００は、統合終了時に積分キャパシタ２０８に蓄積されていた残留電荷を取り込むための残留回路を含むが；他の実施形態では、ユニット・セル２００は、残留回路を含まなくてもよい。

上述したように、ユニット・セル内のデジタル・ピクセルと組み合わせて利用できるシフト・レジスタ・ベースのデジタル・カウンタが説明されている。少なくとも１つの実施例によれば、本願で説明されるデジタル・カウンタは比較的低コストであり、較正を必要としない。更に、デジタル・カウンタは、従来のデジタル・カウンタよりも少ないトランジスタしか必要としない可能性がある。更に、デジタル・カウンタは、アナログ・フォーカル・プレーン・アレイと比較した場合に、フィードスルー条件を低減することが可能であり、ロング・ドゥエル長波長赤外線（ＬＷＩＲ）及び中波長赤外線（ＭＷＩＲ）の用途に対して比較的高いパフォーマンスを示す。更に、デジタル・カウンタは、アナログ残留キャパシタ読出アプローチを利用することによって、完全なパフォーマンスを維持する。

少なくとも１つの実施形態の幾つかの態様を上述してきたが、当業者には、様々な変更、修正、及び改良が容易に生じることが理解されるはずである。このような変更、修正、及び改良は、本開示の一部であるように意図されており、且つ本発明の範囲内にあることが意図されている。従って、前述の説明及び図面は、単なる例示であるにすぎず、本発明の範囲は、添付の特許請求の範囲及びそれらの均等物の適切な構成から決定されるべきである。

Claims (20)

1. デジタル・ユニット・セルであって：
   フォトダイオード；
   前記フォトダイオードに結合されており、積分期間にわたって前記フォトダイオードに入射する入力光信号に応じて前記フォトダイオードにより生成される電荷を蓄積するように構成された積分キャパシタ；
   前記積分キャパシタに結合されており、前記積分キャパシタにかかる電圧と基準電圧とを比較し、前記積分キャパシタにかかる電圧は前記基準電圧より大きい旨の判断が行われる毎に、クロック信号を第１レベルで生成するように構成された比較器；
   前記比較器に結合されており、前記比較器から前記クロック信号を受信し、前記第１レベルの前記クロック信号が前記比較器から受信される毎に、カウント値を増やすように構成されたシフト・レジスタ；及び
   前記シフト・レジスタに結合されており、前記カウント値を外部システムに提供するように構成された出力；
   を備えるデジタル・ユニット・セル。
2. 前記シフト・レジスタはバケツリレー・デバイス（ＢＢＤ）である、請求項１に記載のデジタル・ユニット・セル。
3. 前記シフト・レジスタは、前記比較器に結合された複数のトランジスタを備え、前記クロック信号を受信するように構成されている、請求項１に記載のデジタル・ユニット・セル。
4. 前記シフト・レジスタは、前記複数のトランジスタに結合された複数のキャパシタを更に備え、
   前記複数のトランジスタは、前記第１レベルの前記クロック信号を前記比較器から受信したことに応答して、前記複数のキャパシタを通じて電荷を伝搬させるように構成されている、請求項３に記載のデジタル・ユニット・セル。
5. 前記複数のトランジスタは、前記第１レベルの前記クロック信号を前記比較器から初めて受信したことに応答して、前記複数のキャパシタのうちの第１キャパシタに電荷を蓄える動作を行うように構成されている、請求項４に記載のデジタル・ユニット・セル。
6. 前記シフト・レジスタに結合されており、前記第１キャパシタをグランドに選択的に結合するように構成されたリセット・スイッチを更に備える請求項５に記載のデジタル・ユニット・セル。
7. 前記複数のトランジスタは、前記第１レベルの前記クロック信号を前記比較器から２回目に受信したことに応答して、前記複数のキャパシタのうちの前記第１キャパシタから第２キャパシタへ、蓄えられている前記電荷を伝搬させる動作を行うように構成されている、請求項５に記載のデジタル・ユニット・セル。
8. 前記出力により提供される前記カウント値は、前記複数のキャパシタの中で前記電荷が伝搬してきたキャパシタの数を表す、請求項４に記載のデジタル・ユニット・セル。
9. 前記シフト・レジスタは、前記複数のトランジスタに結合される複数の抵抗器を更に備えている、請求項３に記載のデジタル・ユニット・セル。
10. 前記積分キャパシタに結合されており、前記積分期間の終わりに前記積分キャパシタに蓄えられている電荷をデジタル信号に変換するように構成されている残留回路を更に備える請求項１に記載のデジタル・ユニット・セル。
11. フォトダイオードと積分キャパシタとを備えるデジタル・ユニット・セルを作動させる方法であって：
    積分期間にわたって前記フォトダイオードに入射する入力光信号に応じて電荷を生成するステップ；
    前記積分キャパシタに前記電荷を蓄積するステップ；
    前記積分キャパシタにかかる電圧と基準電圧とを比較するステップ；
    前記積分キャパシタにかかる電圧は前記基準電圧より大きい旨の判断が行われる毎に、シフト・レジスタのカウント値を増やすステップ；及び
    前記カウント値を前記デジタル・ユニット・セルの出力に提供するステップ；
    を含む方法。
12. 前記シフト・レジスタのカウント値を増やすステップは、前記シフト・レジスタ内の複数のキャパシタを通じて電荷を伝搬させるステップを含む、請求項１１に記載の方法。
13. 前記カウント値を出力に提供するステップは、前記複数のキャパシタの中で電荷が伝搬してきたキャパシタの数を表す前記カウント値を前記出力に提供するステップを含む、請求項１２に記載の方法。
14. 前記シフト・レジスタ内の複数のキャパシタを通じて電荷を伝搬させるステップは：
    前記積分キャパシタにかかる電圧は前記基準電圧より大きい旨の判断が初めて行われた場合に、前記複数のキャパシタのうちの第１キャパシタに電荷を蓄えるステップ
    を含む、請求項１２に記載の方法。
15. 前記積分期間の前に、前記第１キャパシタをグランドに結合するステップを更に含む請求項１４に記載の方法。
16. 前記シフト・レジスタ内の複数のキャパシタを通じて電荷を伝搬させるステップは：
    前記積分キャパシタにかかる電圧は前記基準電圧より大きい旨の判断が２回目に行われたことに応答して、前記複数のキャパシタのうちの前記第１キャパシタから第２キャパシタへ、蓄えられている前記電荷を伝搬させるステップ
    を含む、請求項１４に記載の方法。
17. 前記積分期間の終わりに前記積分キャパシタにおける残留電荷をデジタル信号に変換するステップを更に含む請求項１１に記載の方法。
18. 前記カウント値及び前記デジタル信号に基づいて前記入力光信号の強度を計算するステップを更に含む請求項１７に記載の方法。
19. 画像処理回路と、前記画像処理回路に結合されたユニット・セルのアレイと、を備える画像センサであって、各々のユニット・セルは：
    フォトダイオード；
    前記フォトダイオードに結合されており、積分期間にわたって前記フォトダイオードに入射する入力光信号に応じて前記フォトダイオードにより生成される電荷を蓄積するように構成された積分キャパシタ；
    前記積分キャパシタに結合されており、前記積分キャパシタにかかる電圧と基準電圧とを比較し、前記積分キャパシタにかかる電圧は前記基準電圧より大きい旨の判断が行われる毎に、クロック信号を第１レベルで生成するように構成された比較器；
    前記比較器に結合されており、前記比較器から前記クロック信号を受信し、前記第１レベルの前記クロック信号が前記比較器から受信される毎に、カウント値を増やすように構成されたシフト・レジスタ；及び
    前記シフト・レジスタに結合されており、前記カウント値を前記画像処理回路に提供するように構成された出力；
    を備え、前記画像処理回路は、各ユニット・セルからの前記カウント値に少なくとも部分的に基づいて各フォトダイオードに入射する入力光信号の強度を計算するように構成されている、画像センサ。
20. 各ユニット・セルは、前記積分キャパシタに結合された残留回路であって、前記積分期間の終わりに前記積分キャパシタに蓄えられている電荷をデジタル信号に変換するように構成された残留回路を更に備え、
    前記画像処理回路は、各ユニット・セルからの前記カウント値と各残留回路からの前記デジタル信号とに基づいて、各フォトダイオードに入射する前記入力光信号の強度を計算するように構成されている、請求項１９に記載の画像センサ。

Images