KR102063038B1 - 플럭스 레이트 유닛 셀 초점면 어레이 - Google Patents

플럭스 레이트 유닛 셀 초점면 어레이 Download PDF

Info

Publication number
KR102063038B1
KR102063038B1 KR1020197015606A KR20197015606A KR102063038B1 KR 102063038 B1 KR102063038 B1 KR 102063038B1 KR 1020197015606 A KR1020197015606 A KR 1020197015606A KR 20197015606 A KR20197015606 A KR 20197015606A KR 102063038 B1 KR102063038 B1 KR 102063038B1
Authority
KR
South Korea
Prior art keywords
integrated
integrated capacitor
counter
register
voltage
Prior art date
Application number
KR1020197015606A
Other languages
English (en)
Other versions
KR20190069581A (ko
Inventor
매튜 조나스
Original Assignee
레이던 컴퍼니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 레이던 컴퍼니 filed Critical 레이던 컴퍼니
Publication of KR20190069581A publication Critical patent/KR20190069581A/ko
Application granted granted Critical
Publication of KR102063038B1 publication Critical patent/KR102063038B1/ko

Links

Images

Classifications

    • H04N5/378—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/667—Camera operation mode switching, e.g. between still and video, sport and normal or high- and low-resolution modes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H04N5/23245—
    • H04N5/3559—
    • H04N5/37455—

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

일 측면에 따르면, 본원에서 실시예는, 광검출기; 제1 집적 커패시터; 집적 기간 동안 상기 광검출기로부터 수신된 상기 광전류에 대응하는 제1 집적 커패시터에 전하를 유지하도록 구성된 제1 입력 회로; 상기 제1 집적 커패시터에 커플링되고, 상기 제1 집적 커패시터에 걸친 제1 집적 전압을 제1 임계 기준 전압과 비교하도록 구성되는 제1 비교기; 상기 제1 비교기에 커플링되는 레지스터; 및 상기 레지스터에 커플링되고, 상기 집적 기간 동안 카운터 값을 반복적으로 증가시키도록 구성되는 카운터를 포함하는 유닛 셀 회로를 제공하고, 상기 제1 비교기는, 상기 제1 집적 전압이 상기 제1 임계 기준 전압과 관련하여 특정 레벨에 있다고 결정하는 것에 응답하여, 상기 카운터의 카운터 값을 래치하기 위해 상기 레지스터를 제어하도록 구성된 제1 출력 신호를 출력하도록 더 구성된다.

Description

플럭스 레이트 유닛 셀 초점면 어레이
플럭스 레이트 유닛 셀 초점면 어레이에 관한 것이다.
디지털 카메라, 비디오 카메라, 또는 다른 사진 및/또는 이미지 캡처 장비와 같이 상이한 유형의 이미지 캡처 장치가 많이 있다. 이러한 이미지 캡처 장치는 원하는 장면에서 이미지를 캡처하기 위해 이미지 센서를 사용할 수 있다. 예를 들어, 이미지 센서는 렌즈를 통해 광을 수신하는 유닛 셀의 어레이(즉, 초점면 어레이)를 포함할 수 있다. 수신된 광은 어레이 내 각 유닛 셀이 그 위치에서 광 강도에 비례하는 전하를 축적하도록 야기한다.
일반적으로, 초점면 어레이(FPAs: Focal Plane Arrays)는 검출기 엘리먼트의 2 차원 어레이, 또는 행 및 열로 구성되는 유닛 셀(즉, 픽셀)을 포함한다. FPA의 관측 시야(field of view) 내 장면 또는 객체의 이미지를 생성하기 위해, FPA의 각 유닛 셀 내 회로는 유닛 셀 내 광검출기에서 입사 플럭스 방사에 대응하는 전하를 축적한다. 예를 들어, 대부분의 유닛 셀 회로는 포토다이오드에서 광 방사를 검출한다. 전하는, 전하를 집적시키고, 집적 전압을 생성하는 용량성 엘리먼트(capacitive element)에 축적된다. 주어진 기간 동안 플럭스의 강도에 대응하는 집적 전압은 집적 기간(또는 집적 간격 또는 집적 시간)으로 지칭된다. 결과적으로, 전압은 FPA의 출력에 추가적인 회로에 의해 전달되며, 이는 광 방사를 방출하는 장면의 이미지를 구성하기 위해 사용될 수 있다. 일부 경우에서, 이러한 전압 또는 전하는 FPA의 각 유닛 셀에 대한 적어도 하나의 값과 같은 디지털 값의 어레이를 야기하는 FPA의 회로로 디지털화될 수 있다. 따라서, 일부 경우에서 FPA는 디지털 이미지를 야기하는 2 차원 어레이의 디지털 값으로 2 차원 패턴의 플럭스를 변환하기 위해 사용될 수 있다.
일반적으로, FPA 내 각 유닛 셀은 원하는 장면의 최종 이미지에서 화상 엘리먼트(picture element) 또는 픽셀에 대응한다. 픽셀은 디지털 이미지의 가장 작은 부분으로 간주된다. 일반적으로, 디지털 이미지는 픽셀의 어레이로 구성된다. 각각의 유닛 셀로부터 축적된 전하를 픽셀 정보로 변환하기 위해, 이미지 캡처 장치에 커플링된 회로는 포스트 광 캡처 처리 단계(post light capture processing steps)를 수행할 수 있다. 이러한 정보는 불균일 보정, 컬러, 채도, 명도, 또는 디지털 이미지 스토리지(digital image storage) 또는 디스플레이 포맷이 필요할 수 있는 다른 정보를 포함할 수 있다. 디지털 이미지는 .JPG, .GIF, .TIFF 또는 어떤 다른 적절한 포맷과 같은 포맷으로 저장될 수 있다. 디지털 이미지는 SMPTE-262, SMPTE-424, 카메라 링크(Camera Link), 콕스프레스(CoaXPress), 이더넷(Ethernet), HDMI, 또는 어떤 다른 적절한 포맷과 같은 포맷으로 전달될 수 있다.
본원에 논의된 측면 및 실시예는 개선된(improved) 높은 동적 강도 범위의 이미징 시스템(high-dynamic intensity range imaging system), FPA, 및 이미징 시스템 유닛 셀 회로를 제공한다. 구체적으로, 본원에서 논의되는 이미징 시스템, FPA, 및 이미징 시스템 유닛 셀에 대한 다양한 측면 및 실시예는, 종래의 접근법에 의해 제안되는 바와 같이 고정된 집적 기간(fixed integration period) 동안 플럭스를 집적하기보다는, 가변적인 크기의 시간(variable amount of time) 동안 고정된 양의 플럭스를 집적하도록 구성된다. 보다 구체적으로, 카운터가 동작하는(예를 들어, 증가하는) 동안에 본원에 기술된 플럭스 레이트 유닛 셀은 비교적 작은 크기의 집적 커패시터에 플럭스를 집적한다(integrates). 집적 커패시터에서 전하가 바람직한 임계 레벨에 도달할 경우, 카운터의 값은 레지스터에 래치된다(latched). 픽셀의 시간 기반 레지스터 값(time based register value)은 시스템 내 다른 유닛 셀과 관련하여 유닛 셀의 집적된 플럭스 값을 예상하기(project) 위해 공통 시간 값(common time value)(예를 들어,　집적 커패시터를 채우기 위한 예상 시간)으로 정규화될 수 있다. 이미지 프로세서는 이미징 시스템 내 각 유닛 셀로부터 정규화된 값에 기초하여 디지털 이미지를 생성할 수 있다.
고정된 기간 동안 누적된 전하의 양을 모니터링하는 대신에 비교적 작은 집적 커패시터를 임계 레벨까지 충전하는데 필요한 시간을 모니터링함으로써, 멀티비트 아날로그 디지털 변환기(multibit analog-digital converters) 및 큰 집적 커패시터에 대한 의존성은 높은 동적 범위의 유닛 셀(high dynamic range unit cell)을 계속 제공하는 동안에 제거될 수 있다. 또한, 전술한 바와 같이 시간 기반 플럭스 유닛 셀을 이용함으로써, 디지털 픽셀 회로에서 공통적으로 사용되는 정밀 전하 덤프 회로(precision charge dump circuit)에 대한 필요성이 제거될 수 있으며, 유닛 셀의 전력 요건은 종래의 유닛 셀 접근법에 비해 감소될 수 있으며, 통상적으로 종래의 유닛 셀 접근법에서 볼 수 있는 바와 같이, 시간 값에 대한 비동기 래치는 광역 전류 스파이크(wide area current spikes)를 감소시킬 수 있다.
일 측면에 따르면, 광 방사(optical radiation)를 수신하는 것에 응답하여 광전류(photo-current)를 생성하도록 구성된 광검출기(photodetector); 제1 집적 커패시터(first integration capacitor); 상기 광검출기 및 상기 제1 집적 커패시터에 커플링되는 제1 입력 회로(first input circuit) - 상기 제1 입력 회로는, 집적 기간(integration period) 동안 상기 광검출기로부터 수신된 상기 광전류에 대응하는 제1 집적 커패시터에 전하를 유지하도록 구성됨 -; 상기 제1 집적 커패시터에 커플링되고(coupled), 상기 제1 집적 커패시터에 걸친 제1 집적 전압(first integration voltage)을 제1 임계 기준 전압(first threshold reference voltage)과 비교하도록 구성되는 제1 비교기(first comparator); 상기 제1 비교기에 커플링되는 레지스터; 및 상기 레지스터에 커플링되고, 상기 집적 기간 동안 카운터 값(counter value)을 반복적으로 증가시키도록 구성되는 카운터(counter)를 포함하는 이미징 시스템 유닛 셀 회로(imaging system unit cell circuit)가 본원에서 제공되며, 상기 제1 비교기는, 상기 제1 집적 전압이 상기 제1 임계 기준 전압과 관련하여 특정 레벨(certain level)에 있다고 결정하는 것에 응답하여, 상기 카운터의 카운터 값을 래치하기(latch) 위해 상기 레지스터를 제어하도록 구성된 제1 출력 신호(first output signal)를 출력하도록 더 구성된다.
일 실시예에 따르면, 상기 제1 입력 회로는, 상기 집적 기간 동안 상기 광검출기로부터 수신된 상기 광전류에 대응하는 상기 제1 집적 커패시터에 전하를 축적하도록 더 구성되고, 상기 제1 비교기는, 상기 제1 집적 전압이 상기 제1 임계 기준 전압보다 크다고 결정하는 것에 응답하여, 상기 제1 출력 신호를 출력하도록 더 구성되고, 상기 레지스터는, 상기 출력 신호를 수신하는 것에 응답하여, 상기 카운터의 카운터 값을 래치하도록 구성된다. 일 실시예에서, 이미징 시스템 유닛 셀 회로는, 상기 레지스터에 커플링되고, 상기 레지스터로부터 상기 래치된 카운터 값을 판독하는 단계; 상기 래치된 카운터 값을 공통 시간 값으로 정규화하는 단계; 및 상기 정규화된 카운터 값에 적어도 부분적으로 기초하여 디지털 이미지를 생성하는 단계를 수행하도록 구성되는 이미지 처리 유닛(image processing unit)을 더 포함한다.
또 다른 실시예에 따르면, 상기 제1 입력 회로는, 상기 집적 기간 동안 상기 광검출기로부터 수신된 상기 광전류에 대응하는 상기 제1 집적 커패시터로부터의 전하의 양을 제거하도록 더 구성되고, 상기 제1 비교기는, 상기 제1 집적 전압이 상기 제1 임계 기준 전압보다 작다고 결정하는 것에 응답하여, 상기 제1 출력 신호를 출력하도록 더 구성되고, 상기 레지스터는, 상기 제1 출력 신호를 수신하는 것에 응답하여, 상기 카운터의 카운터 값을 래치하도록 구성된다.
일 실시예에 따르면, 이미징 시스템 유닛 셀은 제2 집적 커패시터; 및 상기 광검출기 및 상기 제2 집적 커패시터에 커플링되는 제2 입력 회로를 더 포함하고, 상기 제2 입력 회로는, 상기 집적 기간 동안 상기 광검출기로부터 수신된 상기 광전류에 대응하는 상기 제2 집적 커패시터에서 전하를 유지하도록 구성된다. 일 실시예에서, 이미징 시스템 유닛 셀 회로는, 상기 제2 집적 커패시터에 커플링되고, 상기 제2 집적 커패시터에 걸친 제2 집적 전압을 제2 임계 기준 전압과 비교하도록 구성된 제2 비교기를 더 포함하고, 상기 제2 비교기는, 상기 제2 집적 전압이 상기 제2 임계 기준 전압과 관련하여 특정 레벨에 있다고 결정하는 것에 응답하여, 상기 카운터의 카운터 값을 래치하도록 상기 레지스터를 제어하도록 구성되는 제2 출력 신호를 출력하도록 더 구성된다. 다른 실시예에서, 이미징 시스템 유닛 셀 회로는, OR 게이트를 더 포함하고, 상기 제1 비교기는 상기 OR 게이트에 커플링된 제1 출력을 포함하고, 상기 제2 비교기는 상기 OR 게이트에 커플링된 제2 출력을 포함하고, 상기 OR 게이트는, 상기 제1 출력 신호 및 상기 제2 출력 신호 중 적어도 하나를 수신하고, 상기 제1 출력 신호 및 상기 제2 출력 신호 중 적어도 하나를 수신하는 것에 응답하여, 상기 카운터의 상기 카운터 값을 래치하기 위해, 상기 레지스터를 제어하도록 구성된다.
다른 실시예에 따르면, 이미징 시스템 유닛 셀 회로는 상기 제1 집적 커패시터 및 상기 제1 비교기 사이에 커플링되는 제1 스위치; 상기 제2 집적 커패시터 및 상기 제1 비교기 사이에 커플링되는 제2 스위치; 및 상기 제1 스위치 및 상기 제2 스위치에 커플링되는 제어기를 더 포함하고, 상기 제어기는, 상기 제1 커패시터를 상기 제1 비교기에 선택적으로 커플링시키는 제1 동작 모드에서 상기 제1 스위치가 폐쇄되도록 동작시키고, 상기 제2 커패시터를 상기 제1 비교기에 선택적으로 커플링시키는 제2 동작 모드에서 상기 제2 스위치가 폐쇄되도록 동작시키도록 구성되고, 상기 제1 동작 모드 동안, 상기 제1 비교기는, 상기 제1 집적 커패시터에 걸친 상기 제1 집적 전압과 상기 제1 임계 기준 전압을 비교하고, 상기 제1 집적 전압이 상기 제1 임계 기준 전압과 관련하여 상기 특정 레벨에 있다고 결정하는 것에 응답하여 상기 제1 출력 신호를 출력하도록 구성되고, 상기 제2 동작 모드 동안, 상기 제1 비교기는, 상기 제2 집적 커패시터에 걸친 상기 제2 집적 전압과 상기 제1 임계 기준 전압을 비교하고, 상기 제2 집적 전압이 상기 제1 임계 기준 전압과 관련하여 상기 특정 레벨에 있다고 결정하는 것에 응답하여, 상기 카운터의 상기 카운터 값을 래치하기 위해 상기 레지스터를 제어하도록 구성된 상기 제2 출력 신호를 출력하도록 구성된다.
일 실시예에 따르면, 이미징 시스템 유닛 셀은, 상기 제1 집적 커패시터에 걸쳐 커플링되는 스위치를 더 포함하고, 상기 제1 스위치는, 상기 집적 기간의 시작에서 제어기로부터 제1 리셋 신호를 수신하는 것에 응답하여, 상기 제1 집적 커패시터가 접지로 방전되도록 상기 제1 집적 커패시터를 접지에 선택적으로 커플링하도록 구성된다. 일 실시예에서, 상기 카운터는, 상기 집적 기간의 시작에서 제어기로부터 제2 리셋 신호를 수신하도록 더 구성되고, 상기 카운터는, 상기 제2 리셋 신호를 수신하는 것에 응답하여, 상기 카운터 값을 리셋하도록 구성된다. 다른 실시예에서, 상기 레지스터는, 상기 집적 기간의 시작에서 제어기로부터 제3 리셋 신호를 수신하도록 구성되고, 상기 레지스터는, 상기 제3 리셋 신호를 수신하는 것에 응답하여, 상기 레지스터를 클리어하도록 구성된다.
본원에서 논의된 다른 측면은, 이미지를 검출하는 방법을 제공하며, 상기 방법은, 광검출기에서 광 방사를 수신하는 것에 응답하여, 광검출기로 광전류를 생성하는 단계; 상기 광검출기에 커플링되는 제1 입력 회로를 이용하여, 집적 기간 동안 상기 광검출기로부터 수신된 상기 광전류에 대응하는 제1 집적 커패시터에 전하를 유지하는 단계; 상기 제1 집적 커패시터에 걸친 제1 집적 전압을 제1 임계 기준 전압과 비교하는 단계; 상기 집적 기간 동안 카운터의 카운터 값을 반복적으로 증가시키는 단계; 및 상기 제1 집적 전압이 상기 제1 임계 기준 전압과 관련하여 특정 레벨에 있다고 결정하는 것에 응답하여, 레지스터가 상기 카운터의 카운터 값을 래치하도록 동작시키도록 제1 출력 신호를 상기 레지스터에 제공하는 단계를 포함한다.
일 실시예에 따르면, 상기 제1 집적 커패시터에 전하를 유지하는 단계는, 상기 집적 기간 동안 상기 광검출기로부터 수신된 상기 광전류에 대응하는 상기 제1 집적 커패시터에 전하를 축적하는 단계를 포함하고, 상기 레지스터가 상기 카운터의 상기 카운터 값을 래치하도록 동작시키도록 상기 제1 출력 신호를 상기 레지스터에 제공하는 단계는, 상기 제1 집적 전압이 상기 제1 임계 기준 전압보다 크다고 결정하는 것에 응답하여, 상기 레지스터가 상기 카운터의 상기 카운터 값을 래치하도록 동작시키는 단계를 포함한다. 일 실시예에서, 상기 제1 집적 커패시터에 전하를 유지하는 단계는, 상기 집적 기간 동안 상기 광검출기로부터 수신된 상기 광전류에 대응하는 상기 제1 집적 커패시터로부터의 전하의 양을 제거하는 단계를 포함하고, 상기 레지스터가 상기 카운터의 상기 카운터 값을 래치하도록 동작시키도록 상기 제1 출력 신호를 상기 레지스터에 제공하는 단계는, 상기 제1 집적 전압이 상기 제1 임계 기준 전압보다 작다고 결정하는 것에 응답하여, 상기 레지스터가 상기 카운터의 상기 카운터 값을 래치하도록 동작시키는 단계를 포함한다.
다른 실시예에 따르면, 상기 방법은, 상기 레지스터로부터 상기 래치된 카운터 값을 판독하는 단계; 상기 래치된 카운터 값을 공통 시간 값으로 정규화하는 단계; 및 상기 정규화된 카운터 값에 적어도 부분적으로 기초하여 디지털 이미지를 생성하는 단계를 더 포함한다. 일 실시예에서, 상기 방법은, 상기 집적 기간의 시작에서 적어도 하나의 리셋 신호를 수신하는 단계; 상기 집적 기간의 시작에서 적어도 하나의 리셋 신호를 수신하는 것에 응답하여, 상기 제1 집적 커패시터가 접지로 방전되도록 상기 제1 집적 커패시터를 접지에 선택적으로 커플링하고, 상기 카운터 값을 리셋하는 단계; 및 상기 레지스터를 클리어하는 단계를 더 포함한다. 다른 실시예에서, 상기 방법은, 상기 광검출기에 커플링되는 제2 입력 회로를 이용하여, 상기 집적 기간 동안 상기 광검출기로부터 수신된 상기 광전류에 대응하는 상기 제1 집적 커패시터에서 전하를 저장하는 단계; 상기 제2 집적 커패시터에 걸친 제2 집적 전압을 제1 임계 기준 전압과 비교하는 단계; 및 상기 제2 집적 전압이 상기 제2 임계 기준 전압과 관련하여 특정 레벨에 있다고 결정하는 것에 응답하여, 상기 레지스터가 상기 카운터의 상기 카운터 값을 래치하도록 동작시키도록 제2 출력 신호를 상기 레지스터에 제공하는 단계를 더 포함한다.
본원에서 논의된 적어도 하나의 측면은 복수의 유닛 셀을 포함하는 초점면 어레이를 포함하는 이미징 시스템을 제공하며, 상기 복수의 유닛 셀 각각은, 광 방사를 수신하는 것에 응답하여 광전류를 생성하도록 구성된 광검출기; 집적 커패시터; 상기 광검출기 및 상기 집적 커패시터에 커플링되는 입력 회로 - 상기 입력 회로는, 집적 기간 동안 상기 광검출기로부터 수신된 상기 광전류에 대응하는 집적 커패시터에 전하를 저장하도록 구성됨 -; 상기 집적 커패시터에 커플링되고, 상기 집적 커패시터에 걸친 집적 전압을 임계 기준 전압과 비교하도록 구성되는 비교기; 복수의 레지스터 - 상기 레지스터 각각은, 상기 복수의 유닛 셀 중 하나의 상기 비교기에 커플링됨 -; 상기 복수의 유닛 셀 중 유닛 셀 각각의 상기 레지스터에 커플링되고, 상기 집적 기간 동안 카운터 값을 반복적으로 증가시키도록 구성되는 카운터; 및 상기 복수의 유닛 셀 중 유닛 셀 각각의 상기 레지스터에 커플링되는 이미지 처리 유닛을 포함하고, 상기 비교기 각각은, 상기 집적 전압이 상기 임계 기준 전압과 관련하여 특정 레벨에 있다고 결정하는 것에 응답하여, 상기 카운터의 상기 카운터 값을 래치하기 위해 대응하는 상기 레지스터를 제어하도록 구성된 출력 신호를 제공하도록 더 구성되고, 상기 이미지 처리 유닛은, 상기 복수의 유닛 셀 중 유닛 셀 각각의 상기 레지스터로부터 상기 래치된 카운터 값을 판독하는 단계; 상기 판독된 래치된 카운터 값 각각을 공통 시간 값으로 정규화하는 단계; 및 상기 정규화된 카운터 값 각각에 기초하여 디지털 이미지를 생성하는 단계를 수행하도록 구성된다.
일 실시예에 따르면, 상기 입력 회로 각각은, 상기 집적 기간 동안 대응하는 상기 광검출기로부터 수신된 상기 광전류에 상기 대응하는 집적 커패시터에 전하를 축적하도록 더 구성되고, 상기 비교기 각각은, 상기 집적 전압이 상기 임계 기준 전압보다 크다고 결정하는 것에 응답하여, 상기 출력 신호를 출력하도록 더 구성되고, 상기 레지스터 각각은, 상기 출력 신호를 수신하는 것에 응답하여, 상기 카운터의 상기 카운터 값을 래치하도록 구성된다.
또 다른 실시예에 따르면, 상기 입력 회로 각각은, 상기 집적 기간 동안 대응하는 상기 광검출기로부터 수신된 상기 광전류에 대응하는 상기 대응하는 집적 커패시터로부터의 전하의 양을 제거하도록 더 구성되고, 상기 비교기 각각은, 대응하는 상기 집적 전압이 대응하는 상기 임계 기준 전압보다 작다고 결정하는 것에 응답하여, 상기 출력 신호를 출력하도록 더 구성되고, 상기 레지스터 각각은, 상기 출력 신호를 수신하는 것에 응답하여, 상기 카운터의 상기 카운터 값을 래치하도록 구성된다.
이러한 예시적인 측면 및 실시예의 또 다른 측면, 실시예 및 이점이 아래에서 상세하게 논의된다. 본원에 개시된 실시예는 본원에 개시된 원리들 중 적어도 하나와 일치하는 임의의 방식으로 다른 실시예와 결합될 수 있으며, "실시예", "일부 실시예", "대안적인 실시예", "다양한 실시예", "일 실시예" 등에 대한 참조는 반드시 상호 배타적인 것은 아니며, 기술된 특정 특징, 구조, 또는 특성이 적어도 하나의 실시예에 포함될 수 있다는 것을 나타내도록 의도된다. 본원에서 이러한 용어의 출현은 반드시 모두 동일한 실시예를 지칭하는 것은 아니다. 본원에서 설명되는 다양한 측면 및 실시예는 설명된 방법 또는 기능 중 어떤 것을 수행하기 위한 수단을 포함할 수 있다.
적어도 하나의 실시예의 다양한 측면은, 스케일로 그려지도록 의도한 것은 아닌 첨부 도면을 참조하여 아래에서 논의된다. 도면은 다양한 측면 및 실시예에 대한 예시 및 추가적인 이해를 제공하기 위해 포함되며, 이 명세서의 일부에 포함되고 이 명세서의 일부를 구성하지만, 본 발명에 대한 범위를 정의하려는 것은 아니다. 다양한 도면에 도시된 각각의 동일하거나 거의 동일한 구성 요소는 도면에서 같은 번호로 표시된다. 명료성을 위해, 모든 구성요소가 모든 도면에서 라벨링될(labeled) 수는 없다.
도 1은 본 발명의 일 실시예에 따른 이미지 캡처 장치를 도시한 블록도이다.
도 2는 본 발명의 측면에 따른 유닛 셀 및 지원하는(supporting) 외부 회로의 일 예에 대한 개략도이다.
도 3A는 본 발명의 측면에 따른 양방향 경향인 집적 커패시터에 걸친 전압을 도시한 그래프이다.
도 3B는 본 발명의 측면에 따른 양의 경향 전압에 기초하여 동작하는 집적 회로의 일 실시예에 대한 개략도이다.
도 3C는 본 발명의 측면에 따른 양의 경향 전압에 기초하여 동작하는 집적 회로의 또 다른 실시예에 대한 개략도이다.
도 4A는 본 발명의 측면에 따른 음방향 경향인 집적 커패시터에 걸친 전압을 도시한 그래프이다.
도 4B는 본 발명의 측면에 따른 음의 경향 전압에 기초하여 동작하는 집적 회로의 일 실시예에 대한 개략도이다.
도 4C는 본 발명의 측면에 따른 음의 경향 전압에 기초하여 동작하는 집적 회로의 또 다른 실시예에 대한 개략도이다.
도 5는 본 발명의 측면에 따른 복수의 입력 회로의 논리적인 조합을 인에이블시키는(enabling) 유닛 셀 회로에서 병렬로 함께 커플링된 복수의 집적 회로에 대한 개략도이다.
도 6은 본 발명의 측면에 따른 복수의 입력 회로에 대한 선택을 인에이블시키는 유닛 셀 회로에서 병렬로 함께 커플링된 복수의 집적 회로의 다른 실시예에 대한 개략도이다.
전술한 바와 같이, 전형적인 유닛 셀 회로는 충돌하는 광 방사의 플럭스에 대응하는 전하를 축적한다. 종래의 아날로그 유닛 셀에서, 웰 커패시터(well capacitor)는 검출기 다이오드에 커플링된다. 웰 커패시터는 집적 간격(예를 들어, 10μs) 동안 검출기 다이오드로부터 광전류를 집적한다. 일단 프레임마다, 웰 커패시터 상의 전압은 샘플 앤드 홀드 커패시터(sample-and-hold capacitor)에 전달되고, 전압을 이진 값(binary value)으로 변환하는 아날로그 디지털 변환기(ADC: Analog-to-Digital Converter)로 한 줄씩(line by line) 전출(transfer out)된다. 하지만, 원하는 유닛 셀 크기가 감소함에 따라, 유효량의 전하를 저장하는 웰 커패시터의 능력은 감소하였다.
보다 구체적으로, 광 방사의 세기가 너무 클 때, 종래의 FPA 아날로그 유닛 셀은 포화 상태가 된다. 예를 들어, 이는 반짝임 조건이 일어날 때 발생할 수 있다(예를 들어, 가시 광은 자동차 또는 고온 배출로부터 떨어져 반사된다). 실제로, 세기가 상기 유닛 셀의 파라미터(용량성 소자의 크기)에 의해 제한된 임계치에 도달할 때 많은 종래의 FPA 유닛 셀은 바람직하지 않게 포화 상태가 되며, 상기 임계치는 수신된 광 방사로부터 추출될 수 있는 이미지 데이터의 양 및 동적 범위를 제한한다.
통상적인 "디지털" 유닛 셀은 축적된 전하의 아날로그 디지털 변환을 제공한다. 인 유닛 셀 아날로그 디지털 변환 이미징(In-unit cell analog to digital conversion imaging)은, 유닛 셀의 바람직한 크기가 계속 축소함에(shrink) 따라서도(예를 들어, 15 미크론 아래로) 향상된 광 전하 용량(photo-charge capacity)을 제공한다. 예를 들어, 통상적인 디지털 유닛 셀 설계는 비교적 작은 집적 커패시터를 통해 전하를 축적하는 양자화 아날로그 프론트 엔드 회로를 포함하고, 임계 전하가 커패시터에 저장될 때마다 리셋된다(예를 들어, 방전된다). 충전 및 리셋의 패턴은 더 많은 광전류 집적(photo-current integrates)으로 반복된다. 각각의 리셋 이벤트는 디지털 카운터 회로를 이용하여 "축적된다"(예를 들어, 카운트된다). 각각의 프레임에 대해, 글로벌 스냅샷(global snapshot)은 상기 디지털 카운터 컨텐츠를 스냅샷 레지스터로 복사함으로써 획득되고, 상기 스냅샷 레지스터를 한 줄씩 판독한다. 상기 효과는 비교적 작은 유닛 셀 크기를 유지하는 동안 상기 이미저의 웰 용량(well capacity)을 기하 급수적으로 증가시키는 것이다.
하지만, 이러한 디지털 유닛 셀에서, 집적 커패시터에 축적된 전하의 비동기/동기 리셋은 높은 레벨의 정밀도를 요구하고, 디지털 유닛 셀에서 비교적 높은 전류 스파이크를 야기할 수 있다. 또한, 디지털 유닛 셀의 집적 커패시터가 리셋되고 있는 동안, 디지털 유닛 셀은 추가적인 전하를 통상적으로 축적하지 않고, 디지털 유닛 셀에 입사되는 광 방사의 임의의 플럭스는 통상적으로 집적되지 않을 것이다. 또한, 디지털 유닛 셀에서, 잔여 전하를 위한 선택적 디지털화 회로, 및 고속, 고해상도, 아날로그 디지털 변환기는 비교적 높은 전력량을 사용한다. 마지막으로, 유닛 셀 내의 집적 커패시터를 포함하는 전체 디지털 픽셀 회로를 피팅하는(fitting) 것은 어려울 수 있다.
따라서, 본원에서 논의된 다양한 측면 및 실시예는 개선된 높은 동적 세기 범위의 이미징 시스템(high-dynamic intensity range imaging system), FPA, 및 이미징 시스템 유닛 셀 회로를 제공한다. 구체적으로, 고정된 집적 기간(fixed integration period) 동안 플럭스(flux)를 집적하기보다는, 통상적인 접근법에 의해 제안되는 바와 같이, 다양한 측면 및 본원에서 논의된 이미징 시스템, FPA, 및 이미징 시스템 유닛 셀은 가변적인 크기의 시간 동안 고정된 양의 플럭스를 집적하도록 구성된다. 보다 구체적으로, 본원에 기술된 플럭스 레이트 유닛 셀 회로(flux rate unit cell circuit)는, 카운터가 동작하는(예를 들어, 증가하는) 동안 비교적 작은 크기의 집적 커패시터에서 플럭스를 집적한다. 집적 커패시터 상의 전하가 바람직한 임계 레벨에 도달할 경우, 카운터의 값은 레지스터로 래치된다. 픽셀의 시간 기반 레지스터 값은, 상기 시스템에서 다른 유닛 셀과 관련된 유닛 셀의 집적된 플럭스 값을 예상하기(project) 위해, 공통 시간 값(예를 들어, 집적 커패시터를 채우기 위해 예상되는 시간)으로 정규화될 수 있다. 시스템 내 각 유닛 셀 회로로부터의 정규화된 값은, 시스템의 FOV의 이미지를 생성하기 위해 이미지 프로세서에 의해 사용될 수 있다.
고정된 기간 동안 축적되는 전하의 양을 모니터링하는 대신에 비교적 작은 집적 커패시터를 임계 레벨까지 충전하기 위해 요구되는 시간을 모니터링함으로써, 멀티비트 아날로그 디지털 변환기 및 큰 집적 커패시터에 대한 의존성은 높은 동적 범위의 유닛 셀을 계속 제공하는 동안 제거될 수 있다. 또한, 시간 기반 플럭스 유닛 셀을 사용함으로써, 상술된 바와 같이, 정밀 충전 덤프 회로에 대한 필요성이 제거되며, 유닛 셀의 전력 요건은 종래의 유닛 셀 접근법에 관련하여 감소될 수 있고, 상기 비동기 래치는 종래의 유닛 셀 접근법에서 일반적으로 볼 수 있는 바와 같이 넓은 영역 전류 스파이크를 감소시킬 수 있다.
본원에서 논의된 방법 및 장치의 실시예는 다음의 설명에 제시되거나 첨부 도면에 도시된 구성의 세부사항 및 구성 요소의 구성에 대한 적용에 한정되지 않는다는 것을 이해해야 한다. 본 방법 및 장치는 다른 실시예에서 구현될 수 있으며, 다양한 방식으로 실행되거나 수행될 수 있다. 특정 구현의 예는 단지 예시적인 목적으로 제공되며, 제한되는 것으로 의도되지 않는다. 또한, 본원에서 사용된 어구 및 용어는 설명의 목적을 위한 것이며, 제한하는 것으로 간주되지 않아야 한다. "포함하는", "구성하는", "가지는", "함유하는", "수반하는"에 대한 본원에서의 사용 및 그에 대한 변형은 그 후 열거된 항목 및 그 등가물뿐만 아니라 추가적인 항목도 포함하는 것을 의미한다. "또는(or)"에 대한 참조는 포괄적인 것으로 해석되어, "또는"을 사용하여 설명된 임의의 용어는 기술된 용어 중 임의의 단일, 하나 이상, 모두를 나타낼 수 있다. 전후, 좌우, 상하단, 상하부, 수직 및 수평에 대한 임의의 참조는 설명의 편의를 위해 의도되지만, 임의의 하나의 위치 또는 공간 배향에 대한 본 시스템 및 방법 또는 구성 요소를 제한하는 것은 아니다.
도 1은 본원에서 설명된 측면에 따라 이미지를 캡처하기 위해 사용될 수 있는 이미지 캡처 장치(10)를 도시하는 블록도이다. 예를 들어, 장치(10)는 디지털 카메라, 비디오 카메라, 적외선 카메라, 또는 다른 사진 및/또는 이미지 캡처 장비일 수 있다. 이미지 캡쳐 장치(10)는 이미지 센서(120) 및 이미지 처리 유닛(106)을 포함한다. 이미지 센서(120)는, 액티브 픽셀 센서(APS: active pixel sensor)이거나 이미지를 캡처할 수 있는 다른 적합한 광 센싱 장치(light sensing device)일 수 있다. 이미지 처리 유닛(106)은, 이미지 센서(120)로부터 신호 정보를 수신하고, 상기 신호 정보를 디지털 이미지로 변환하기 위해 작동되는 하드웨어, 소프트웨어, 및/또는 펌웨어의 조합일 수 있다.
이미지 센서(120)는 유닛 셀(160)의 어레이(170)를 포함한다. 어레이(170)는 임의의 수의 유닛 셀(160)을 포함할 수 있다. 어레이(170) 내 각각의 유닛 셀(160)은, 시야에서 그 위치에서 광 세기에 비례하는 전하를 축적하고, 이미지 처리 유닛(106)으로의 그 위치에서 광의 세기에 대한 표시를 제공한다. 각각의 유닛 셀(160)은 캡처된 전자 이미지 내 픽셀에 대응할 수 있다.
이미지 캡처 장치(10)를 이용한 이미지 캡처를 위한 특정 방법은 리플 캡처(ripple capture), 리플 판독(ripple read) 및 리플 리셋 동작(ripple reset operations)을 포함할 수 있다. 리플 캡처 동작은 순서대로 이미지 센서(120)로부터 유닛 셀(160)의 각 행을 광에 노출시킨다. 예를 들어, 이미지 센서(120)의 유닛 셀(160)의 마지막 행이 광에 노출될 때까지 제2 행에 이어서, 제3 행에 이어서 등 리플 캡처 동작은 유닛 셀(160)의 상부 행을 광에 노출시킬 수 있다. 리플 판독 동작은 이미지 센서(120)로부터 유닛 셀(160)의 각 행에 의해 캡처된 광을 순서대로 처리한다. 리플 캡처와 유사하게, 리플 판독은 이미지 센서(120)의 유닛 셀(160)의 마지막 행이 처리될 때까지 제2 행에 이어서, 제3 행에 이어서 등 이미지 센서(120)의 유닛 셀(160)의 상부 행을 처리할 수 있다. 이미지 센서(120)의 유닛 셀(160)의 행을 리셋하기 위한 리플 리셋 동작이 유사하게 수행될 수 있다.
리플 캡처, 리플 판독 및 리플 리셋 동작은 전형적으로 연속적인 행에서 수행된다. 예를 들어, 리플 캡처 동작은 셀(160)의 제1 행으로 시작할 수 있다. 리플 캡처 동작이 제2 행으로 이동함에 따라, 리플 판독 동작은 제1 행에서 시작할 수 있다. 리플 캡처 동작이 제3 행으로 이동한 이후에, 리플 판독 동작은 제2 행에서 시작할 수 있고, 리플 리셋 동작은 제1 행에서 시작할 수 있다. 이는 마지막 행이 처리될 때까지 계속될 수 있다. 일단 마지막 행이 처리되면, 이미지는 이미지 처리 유닛(106)에 의해 처리, 저장 및/또는 전송될 수 있다.
전술한 바와 같이, 이미지 캡처 장치(10)를 이용하여 이미지에 대한 캡처를 위해 리플 기반 동작이 상술되지만, 다른 실시예에서, 이미지 캡처 장치(10)는 상이한 이미지 캡처 방법을 이용할 수 있다. 예를 들어, 적어도 하나의 실시예에서, 이미지 캡처 장치는 장치(10) 내 모든 셀(160)이 동시에 플럭스를 집적하도록 구성될 경우의 방법에 기초하여 스냅샷 기반 방법을 이용한다.
도 2는 본 발명의 측면에 따른 유닛 셀 회로(200)의 일 예에 대한 개략도이다. 유닛 셀 회로(200)의 적어도 일부는 도 1의 유닛 셀(160) 중 적어도 하나에 포함된다. 유닛 셀 회로(200)는 광검출기(202), 집적 회로(204), 카운터(206), 레지스터(208) 및 출력(210)을 포함한다. 일 실시예에서, 집적 회로(204)는 입력 회로(212), 집적 커패시터(214), 비교기(216), 및 스위치(218)를 포함한다.
포토다이오드(205)는 입력 회로(212)의 입력에 커플링된다. 입력 회로(212)의 출력은 스위치(218)의 제1 단자, 집적 커패시터(214)의 제1 측(first side), 및 제1 비교기(216)의 제1 단자에 커플링된다. 스위치(218)의 제2 단자 및 집적 커패시터(214)의 제2 측은 접지(215)에 커플링된다. 비교기(216)의 제2 단자는 임계 전압 기준(220)에 커플링된다. 비교기(216)의 출력은 레지스터(208)의 입력에 커플링된다. 레지스터(208)의 출력은 이미지 처리 유닛(예를 들어, 도 1에 도시된 이미지 처리 유닛(106))에 커플링되도록 구성된다. 카운터(206)는 클록(207) 및 레지스터(208)의 제어 입력에 커플링되도록 구성된다.
다양한 실시예에서, 광검출기(202)는 이미징되고 있는 장면으로부터 주어진 파장의 광 방사를 수신하고, 대응하는 광전류를 생성하도록 구성된다. 광검출기(202)에 의해 수신된 광 방사의 플럭스 레벨이 증가함에 따라, 광검출기(202)에 의해 생성되는 광전류는 비례적으로 증가할 것이다. 특정 실시예들에서, 광검출기(202)는 바람직한 파장의 광 방사에 민감하도록 선택된 임의의 검출기를 포함할 수 있다. 적어도 하나의 예에서, 광 방사는 가시광, 적외선 방사, 및/또는 자외선 방사를 포함한다. 예를 들어, 광검출기(202)는 0.3 미크론과 같이 작은 범위로부터 2.5 미크론 이상의 범위까지 광의 파장을 수신하는 것에 응답하여 광전류를 생성하도록 구성된 포토다이오드(205)를 포함할 수 있다.
유닛 셀 회로(200)의 각 집적 기간의 시작에서, 커패시터(214)가 방전되도록 집적 커패시터(214)를 접지(215)에 커플링하기 위해, 제1 리셋 신호(리셋a(Reseta))(222)는 스위치(218)에 제공되며, 제어기로부터의 제2 리셋 신호(리셋b(Resetb))(224)는 카운터(206)를 리셋하기 위해 카운터(206)에 제공되고, 제어기로부터의 제3 리셋 신호(리셋c(Resetc))(226)는 레지스터(208)를 클리어하기 위해 레지스터(208)에 제공된다. 리셋 신호(222, 224, 226)가 인가된(applied) 이후에, 통합 커패시터(214)가 더 이상 접지로 방전되지 않도록(또한 전하를 축적할 수 있도록) 후속적으로 제거되며, 카운터(206)는 카운터 값을 반복적으로 증가시키기 시작하고, 레지스터는 그렇게 하도록 제어될 때 래치된 값을 저장할 수 있게 된다. 일 실시예에서, 이미지 처리 유닛(106)은 리셋 신호(222, 224, 226)를 제공하지만, 다른 실시예에서, 리셋 신호(222, 224, 226)는 임의의 수의 상이한 제어기에 의해 제공될 수 있다. 일 실시예에 따르면, 리셋 신호(222, 224, 226)는 동시에 발생한다(synchronous).
리셋 신호(222, 224, 226)가 제거된 이후에, 광검출기(202)는, 이미징된 장면으로부터 광검출기(202)에 입사하는 광 방사에 응답하여 광전류를 생성할 수 있다. 광전류에 대응하는 충전 또는 방전의 레벨, 및 구체적으로 검출기(202)에 의해 수신된 광 방사의 플럭스 레벨(예를 들어, 세기/밝기)는 집적 커패시터(214)에서 입력 회로(212)에 의해 유지된다. 일 실시예에 따르면, 입력 회로(212)는 유닛 셀 회로(200) 내의 사용 가능한 집적 전압으로 광검출기(202)의 출력을 수신 및 증폭하는 용량성 트랜스임피던스 증폭기(CTIA: capacitive transimpedance amplifier) 회로이다. 일 실시예에서, 입력 회로(212)는 다른 적절한 유형의 유닛 셀 입력 회로일 수 있으며, 예를 들어 직접 분사(DI: Direct Injection) 회로, 검출기 당 소스 팔로워(SFD: source follower per detector) 회로, 또는 피드백 강화 직접 분사(FEDI: Feedback Enhance Direct Injection) 회로일 수 있다.
적어도 하나의 실시예에 따르면, 입력 회로(212)는 집적 커패시터(214) 상의 광전류에 대응하는 전하를 저장한다. 전하가 집적 커패시터(214)에 축적되거나, 제거됨에 따라, 집적 커패시터(214)에 걸친 전압은 증가하거나 또는 감소한다. 비교기(216)는 집적 커패시터(214)에 걸친 전압을 임계 전압 기준(220)과 비교하고, 집적 커패시터(214)에 걸친 전압과 임계 전압 기준(220) 사이의 관계에 기초하여 신호를 출력한다. 예를 들어, 전하가 집적 커패시터(214) 상에 축적되는 일 실시예에서, 임계 전압 기준(220)보다 작은 집적 커패시터(214)에 걸친 전압에 응답하여, 비교기(216)는 레지스터(208)를 래치하지 않는 신호(예를 들어, 낮은(low) 신호)를 출력한다. 임계 전압 기준(220)를 초과하는 집적 커패시터에 걸친 전압에 응답하여, 비교기(216)는 레지스터(208)가 카운터(206)의 전류 값을 래치하도록 야기하는 신호(예를 들어, 높은(high) 신호)를 출력한다.
레지스터(208)에 저장된 시간 기반 값은 출력(210)으로부터 이미지 처리 유닛(도 1에 도시된 이미지 처리 유닛(106))로 판독된다. 이미지 처리 유닛(106)은, 어레이(170) 내 다른 유닛 셀(160)과 관련하여 유닛 셀 회로(200)의 집적된 플럭스 값을 예상하기 위해, 유닛 셀 회로(200)의 시간 기반 값을 어레이(170) 내 모든 유닛 셀(160)에 걸쳐 사용되는 공통 시간 값(예를 들어,　집적 커패시터(214)를 채우기 위해 예상되는 시간)으로 정규화한다. 어레이(170) 내 각각의 유닛 셀 회로(200)(예를 들어, 각각의 유닛 셀(160))로부터 판독된 정규화된 시간 기반 값을 사용하여, 이미지 처리 유닛(106)은 이미징된 장면의 디지털 이미지를 생성할 수 있다.
고정된 기간 동안 축적된 전하의 양을 모니터링하는 것 대신에 임계 레벨까지 비교적 작은 집적 커패시터를 충전하기 위해 필요한 시간을 모니터링함으로써, 놓은 동적 범위의 유닛 셀을 계속 제공하는 동안, 멀티비트 아날로그 디지털 컨버터 및 큰 집적 커패시터에 대한 의존성은 제거될 수 있다. 또한, 상술된 시간 기반 플럭스 유닛 셀을 사용함으로써, 정밀 충전 덤프 회로에 대한 필요는 제거되고, 유닛 셀의 전력 요구 사항은 통상적인 유닛 셀 접근법에 비교하여 감소될 수 있고, 레지스터의 비동기식 래치는, 통상적인 유닛 셀 접근법에서 전형적으로 보이는 바와 같이, 광역 전류 스파이크를 감소시킬 수 있다.
집적 회로(204)의 동작은 도 3-6에 대해 아래에서 더 상세하게 기술된다. 상술된 바와 같이, 일 실시예에 따라, 유닛 셀 회로(200)는 광전류에 대응하는 전하가 집적 커패시터(214)에 축적하도록 구성된다. 예를 들어, 도 3A는 전하가 집적 커패시터(214)에 축적하는 바와 같이 양의 방향으로 향하는(trending) 집적 커패시터(214)에 걸친 전압을 나타내는 기록(trace)(301)을 도시하는 그래프(300)이다. 도 3B는 집적 커패시터(214) 상의 양으로 향하는 전압(301)에 기초하여 동작하는 집적 회로(예를 들어, 도 2의 집적회로(204))의 일 실시예에 대한 제1 개략도(302)를 포함한다. 제1 개략도(302)에 도시된 바와 같이, 집적 회로(204)는 출력에서 NOT 연산(operation)을 구현하는 비교기(304)를 포함한다. 비교기(304)의 비반전 입력(non-inverting input)은 임계 전압(220)(도 3A의 VTHRESHOLD)에 커플링되고, 비교기(304)의 반전 입력은 집적 커패시터(214)에 커플링된다.
전압(301)이 집적 커패시터(214)에 걸쳐 증가함에 따라, 비교기(304)는 전압(301)을 임계 전압(220)(Vthreshold)과 비교한다. 집적 커패시터(214)에 걸친 전압(301)을 초과하는 임계 전압(220)(Vthreshold)에 응답하여, NOT 연산을 가지는 비교기(304)는 음의 래치 신호를 레지스터(208)에 제공한다. 집적 커패시터(214)에 걸친 전압(301)보다 미만인 임계 전압(220)(Vthreshold)에 응답하여, NOT 연산을 가지는 비교기(304)는 (전술된 바와 같이) 카운터(206)의 전류 값을 래치하기 위해 레지스터(208)를 제어하는 양의 래치 신호를 레지스터(208)에 제공한다.
도 3C는 집적 커패시터(214) 상의 양으로 향하는 전압에 기초하여 동작하는 집적 회로(예를 들어, 도 2의 집적 회로(204))의 다른 실시예에 대한 제2 개략도(310)를 포함한다. 제2 개략도(310)에 도시된 바와 같이, 집적 회로(204)는 출력에서 비교기(314)를 포함한다. 비교기(314)의 비반전 입력은 집적 커패시터(214)에 커플링되고, 비교기(314)의 반전 입력은 임계 전압(220)(Vthreshold)에 커플링된다.
전압(301)이 집적 커패시터(214)에 걸쳐 증가함에 따라, 비교기(314)는 전압(301)을 임계 전압(220)(Vthreshold)과 비교한다. 집적 커패시터(214)에 걸친 전압(301)을 초과하는 임계 전압(220)(Vthreshold)에 응답하여, 비교기(314)는 레지스터(208)에 음의 래치 신호를 제공한다. 집적 커패시터(214)에 걸친 전압(301)보다 미만인 임계 전압(220)(VTHRESHOLD)에 응답하여, 비교기(314)는 (전술한 바와 같이) 카운터(206)의 전류 값을 래치하기 위해 레지스터(208)를 제어하는 양의 래치 신호를 레지스터(208)에 제공한다.
전술한 바와 같이, 광전류에 대응하는 전하는 전하가 집적 커패시터(214)에 축적하는 바와 같은 양의 방향으로 향하는(즉, 증가하는) 집적 커패시터(214)에 걸친 전압을 야기하는 집적 커패시터(214)에 축적하도록, 유닛 셀 회로(200)가 구성된다. 하지만, 다른 실시예에서, 유닛 셀 회로(200)는 다르게 구성될 수 있다. 일 실시예에서, 광검출기(202) 상에 입사하는 광 방사에 응답하여 광전류를 수신하는 것에 응답하여, 광전류에 대응하는 전하, 및 특히 광검출기(202)에 의해 수신된 광 방사의 플럭스 레벨(즉, 세기/밝기)는 입력 회로(212)에 의해 집적 커패시터(214)로부터 제거된다. 이와 같이, 이러한 실시예에서 입력 회로(212)는 회로(200)에 입사되는 광 방사에 대한 광전류 응답을 수신하며, 집적 커패시터(214)에 걸친 전압은 음의 방향으로 향한다(즉, 감소한다)).
예를 들어, 도 4A는 회로(200)에 입사하는 광에 응답하여 생성된 광전류에 응답하여 음의 방향으로 향하는 집적 커패시터(214)에 걸친 전압을 나타내는 기록(401)을 도시하는 그래프(400)이다. 도 4B는 집적 커패시터(214)에 걸친 음으로 향하는 전압(401)에 기초하여 동작하는 집적 회로(예를 들어, 도 2의 집적 회로(204))의 일 실시예에 대한 제1 개략도(402)이다. 제1 개략도(402)에 도시된 바와 같이, 집적 회로(204)는 출력에서 비교기(404)를 포함한다. 비교기(404)의 비반전 입력은 임계 전압(220)(도 4A의 VTHRESHOLD)에 커플링되고, 비교기(404)의 반전 입력은 집적 커패시터(214)에 커플링된다.
전압(401)이 집적 커패시터(214)를 걸쳐 감소함에 따라, 비교기(404)는 전압(401)을 임계 전압(220)(Vthreshold)과 비교한다. 집적 커패시터(214)에 걸친 전압(401)보다 미만인 임계 전압(220)(Vthreshold)에 응답하여, 비교기(404)는 레지스터(208)에 음의 래치 신호를 제공한다. 집적 커패시터(214)에 걸친 전압(401)을 초과하는 임계 전압(220)(Vthreshold)에 응답하여, 비교기(404)는 (전술한 바와 같이) 카운터(206)의 전류 값을 래치하기 위해 레지스터(208)를 제어하는 양의 래치 신호를 레지스터(208)에 제공한다.
도 4C는, 집적 커패시터(214)에서 음의 방향으로 향하는 전압에 기초하여 동작하는 집적 회로(예를 들어, 도 2의 집적 회로(204))의 다른 실시예에 대한 제2 개략도(410)이다. 제2 개략도(410)에 도시된 바와 같이, 집적 회로(204)는 출력에서 비교기(414)를 포함한다. 비교기(414)의 반전 입력은 집적 커패시터(214)에 커플링되고, 인버터(416)를 통해 입력 회로(212)에 커플링된다. 비교기(414)의 비반전 입력은 임계 전압(220)(Vthreshold)에 커플링된다. 집적 커패시터(214)에 걸친 전압(401)이 감소함에 따라, 비교기(414)는 전압(401)을 임계 전압(220)(Vthreshold)과 비교한다. 집적 커패시터(214)에 걸친 전압(401)보다 미만인 임계 전압(220)(Vthreshold)에 응답하여, 비교기(414)는 레지스터(208)에 음의 래치 신호를 제공한다. 집적 커패시터(214)에 걸친 전압(401)을 초과하는 임계 전압(220)(Vthreshold)에 응답하여, 비교기(414)는 (상술된 바와 같이) 카운터(206)의 전류 값을 래치하기 위해 레지스터(208)를 제어하는 양의 래치 신호를 레지스터(208)에 제공한다.
적어도 일 실시예에 따르면, 유닛 셀 회로(200)는 복수의 집적 회로(204)를 포함하도록 구성된다. 예를 들어, 도 5는 적어도 일 실시예에 따른 유닛 셀 회로 내 병렬로 커플링된 복수의 집적 회로(502a, 502x)에 대한 개략도(500)이다. 각각의 집적 회로(502a, 502x)는, 각각의 집적 회로(502a, 502x)의 출력(505a, 505x)(즉, 각각의 비교기(504a, 504x)의 출력(505a, 505x))은 논리 게이트(522)에 커플링되는 것을 제외하고, 도 3A-4C에 관해 상술된 집적 회로(302, 310, 402, 410)와 대체로 동일한 방식으로 동작하도록 구성될 수 있다. 일 실시예에서, 논리 게이트(522)는 OR 게이트이지만, 다른 실시예에서, 논리 게이트(522)는 다른 유형의 게이트(예를 들어, AND 게이트)일 수 있다. 논리 게이트(522)가 OR 게이트인 경우, 집적 회로(502a, 502x) 중 하나는 (상술된 바와 같이) 양의 신호를 출력할 때, OR 게이트(522)는 양의 신호를 수신하고, 이에 대응하여 카운터(206)(도 2에 도시되고 상술됨)의 전류 값을 래치하기 위해 레지스터(208)를 제어하는 양의 래치 신호를 레지스터(208)(도 2에 도시됨)에 출력한다.
(예를 들어, 도 5에 도시된 바와 같이) 2 개의 비교기를 이용함으로써, 유닛 셀 회로(200)는 서로 다른 유형의 광(예를 들어, 상이한 파장을 가지는 광)을 설명하는(account) 양의 방향으로 및 음의 방향으로 모두 향하는 집적 커패시터 전압으로 동작할 수 있다. 예를 들어, 일 실시예에 따르면 비교기(504a)는 도 3B에 대해 상술된 집적 회로(302)와 실질적으로 동일한 방식으로 동작하도록(즉, 입력 신호(512a)로 유지되는 양의 방향으로 향하는 집적 커패시터 전압으로 동작하도록) 구성되고, 비교기(504x)는 도 4B에 대해 상술된 집적 회로(402)와 실질적으로 동일한 방식으로 동작하도록(즉, 입력 신호(512x)로 유지되는 음의 방향으로 향하는 집적 커패시터 전압으로 동작하도록) 구성된다. 이러한 듀얼 밴드 실시예에서, 집적 회로(502a)는 제1 파장을 가지는 유닛 셀(200)에 입사하는 광에 대응하는 집적 커패시터(514a)에 전하를 축적하도록 구성될 수 있고, 집적 회로(502x)는 제2 파장을 가지는 유닛 셀에 입사하는 광에 대응하는 집적 커패시터(514x)에서 전하를 제거하도록 구성될 수 있다.
집적 커패시터(514a)에서의 전압이 임계 전압(520a)을 초과하거나, 집적 커패시터(514x)에서의 전압이 임계 전압(520x) 아래로 떨어질 경우에, OR 게이트(522)는 (상술된 바와 같이) 카운터(206)의 전류 값을 래치하기 위해 레지스터(208)를 제어하는 양의 래치 신호를 레지스터(208)에 출력한다.
도 6은 도 2의 유닛 셀 회로(200) 내 함께 커플링된 복수의 집적 회로(602a, 602x)를 포함하는 다른 실시예에 대한 개략도(600)이다. 각각의 집적 회로(602a, 602x)는, 각각의 집적 회로(602a, 602x)가 동일한 임계 전압 기준(620) 및 동일한 비교기(604)를 사용하는 것을 제외하고, 도 3B에 대해 상술된 집적 회로(302)와 실질적으로 동일하게 구성된다(또한 동작한다)(즉, 입력 회로(612a, 612x)에 의해 유지되는 양의 방향으로 향하는 집적 커패시터 전압에서 동작한다). 보다 구체적으로, 제어기(예를 들어, 이미지 처리 유닛(106))는 제1 시간에 비교기(604)에 집적 커패시터(614a)를 커플링하기 위해 제1 스위치(622a)를 작동시키고, 제2 시간에 비교기(604)에 집적 커패시터(614x)를 커플링하기 위해 제2 스위치(622x)를 작동시킨다. 제1 스위치(622a)가 폐쇄되는(closed) 동안의 제1 시간 동안, 집적 커패시터(614a)에 걸친 전압이 임계 전압 기준(620)을 초과하는 경우, 비교기(604)는 (상술된 바와 같이) 카운터(206)의 전류 값을 래치하기 위해,r 레지스터(208)를 제어하는 양의 래치 신호를 레지스터(208)로 제공한다. 제2 스위치(622x)가 폐쇄되는(closed) 동안의 제2 시간 동안, 집적 커패시터(614x)에 걸친 전압이 임계 전압 기준(620)을 초과하는 경우, 비교기(604)는 (도 2에 도시되고 상술된 바와 같이) 카운터(206)의 전류 값을 래치하기 위해 레지스터(208)를 제어하는 양의 래치 신호를 레지스터(208)에 제공한다.
상술된 바와 같이(예를 들어, 도 5-6에 도시된 바와 같이), 2 개의 집적 회로가 유닛 셀 내에서 병렬로 함께 커플링된다. 그러나, 다른 실시예들에서, 임의의 수의 집적 회로는 병렬로 함께 선택적으로 커플링될 수 있다. 예를 들어, A 내지 X 집적 회로는 X = 0 내지 n의 반복되는 집적 회로에 병렬로 함께 선택적으로 커플링될 수 있다.
다른 실시예에 따르면, 유닛 셀 회로(200)는, 상이한 집적 커패시터 극성 램프, 임계치 및 복수의 집적 커패시터를 수용하는 임의의 수의 상이한 방식으로 적응될 수 있다. 예를 들어, 유닛 셀 회로(200)는 유닛 셀 회로(200)의 복제 부분, 또는 비교기를 인에이블하기(enable) 위한 추가 인버터 회로(예를 들어, 단일 비트 A/D 변환기(converter)) 및 상이한 구현을 수용하는 대응하는 래치 기능(function)을 포함할 수 있다.
전술한 바와 같이, 유닛 셀 회로(200)는 적어도 하나의 집적 커패시터에 걸친 전압과 적어도 하나의 임계 전압 기준을 비교한다. 일 실시예에서, 임계 전압 기준은 미리 정의된다. 다른 실시예에서, 임계 전압 기준은 상이한 유닛 셀 토폴로지(topologies) 및 센싱 신호 극성을 지원하도록 프로그램 가능하거나 선택 가능하다.
전술한 바와 같이, 비교기는 카운터의 전류 값을 래치하기 위해 레지스터를 제어하는 양의 래치 신호를 레지스터에 제공한다. 적어도 하나의 실시예에서, 출력 래치 신호는 상이한 구현을 수용하기 위해 반전될(inverted) 수 있다. 적어도 하나의 실시예에 따르면, 상술된 유닛 셀 회로에 의해 사용된 적어도 하나의 비교기는, 시간 값의 복수의 래치를 방지하는 히스테리시스(hysteresis) 기능을 가질 수 있다.
전술한 바와 같이, 유닛 셀 회로(200)는 카운터(206)의 전류 값을 래치하기 위해 레지스터(208)를 제어하는 양의 래치 신호를 레지스터(208)로 제공한다. 카운터(206)는 이미지 센서(120) 내의 어레이(170) 내의 하나 이상의 유닛 셀(160)에 커플링된 국부 카운터(regional counter), 이미지 센서(120)의 어레이(170) 내의 각각의 유닛 셀(160)에 커플링된 전역 카운터(global counter), 또는 이미지 센서(120)의 어레이(170) 내의 단일 유닛 셀(160)에만 커플링된 지역 카운터(local counter)일 수 있다. 적어도 하나의 실시 예에 따르면, 카운터(206)와 유닛 셀 회로(200)의 레지스터(208)는 결합된다(combined). 다른 실시 예에서, 카운터(206) 및 레지스터(208)는 직렬 또는 병렬 버스를 통해 함께 커플링된다. 적어도 하나의 실시예에서, 카운터(206)는 선형 카운터이다. 다른 실시예에서, 카운터(206)는 비선형 카운터이다. 다른 실시 예에서, 카운터(206)는 임의의 다른 적절한 유형의 카운터(예를 들어, 그레이 코드 카운터(grey code counter), 선형 시프트 레지스터(linear shift register) 등)일 수 있다. 전술한 바와 같이, 카운터(206)는 카운터 값을 증가시키도록 구성되지만, 적어도 하나의 다른 실시 예에서, 카운터(206)는 리셋 조건으로부터 카운터 값을 감소시키도록 구성된다.
일 실시예에 따르면, 레지스터(208)는 유닛 셀 회로(200) 내에 위치한 로컬 레지스터(local register)일 수 있다. 일 실시예에 따르면, 레지스터(208)는 유닛 셀 회로(200) 외부에 위치하는 원격 레지스터(remote register)이다. 일 실시예에서, 레지스터(208)는 메모리 저장 장치이다.
적어도 하나의 실시예에 따르면, 일단 레지스터(208)가 카운터(206)의 값을 캡처하면, 제1 리셋 신호(리셋a(Reseta))(222)는 광전류를 덤프하기(dump)하도록 또한 사용될 수 있다. 이러한 특징은 인접한 픽셀 상의 과도한 포토 전류의 영향을 감소시키기 위해 사용될 수 있다.
본원에서 논의된 다양한 측면 및 실시예는 개선된 높은 동적 세기 범위의 이미징 시스템, FPA, 및 이미징 시스템 유닛 셀 회로를 제공한다. 구체적으로, 고정된 집적 기간 동안 플럭스를 집적하기 보다는, 통상적인 접근법으로 제안되는 바와 같이, 본원에서 논의된 이미징 시스템, FPA, 및 이미징 시스템 유닛 셀의 다양한 측면 및 실시예는 가변적인 시간의 크기에 대한 플럭스의 고정된 양을 집적하기 위해 구성된다. 보다 구체적으로, 본원에 기술된 플럭스 레이트 유닛 셀은, 카운터가 동작하는(예를 들어, 증가하는) 동안 비교적 작은 크기의 집적 커패시터에서 플럭스를 집적한다. 집적 커패시터 상의 전하가 바람직한 임계 레벨에 도달하는 경우에, 카운터의 값은 레지스터로 래치된다. 픽셀의 시간 기반 레지스터 값은, 시스템 내의 다른 유닛 셀과 관련하여 유닛 셀의 집적된 플럭스 값을 예상하기 위해, 공통 시간 값(예를 들어,　집적 커패시터를 채우기 위해 예상되는 시간)으로 정규화될 수 있다.
고정된 기간 동안 축적되는 전하의 양을 모니터링하는 대신에 비교적 작은 집적 커패시터를 임계 레벨로 충전하는데 필요한 시간을 모니터링함으로써, 멀티 비트 아날로그 디지털 변환기 및 큰 집적 커패시터에 대한 의존성은 높은 동적 범위의 유닛 셀을 계속 제공하는 동안 제거될 수 있다. 또한, 시간 기반 플럭스 유닛 셀 사용함으로써, 전술한 바와 같이, 정밀 충전 덤프 회로에 대한 필요성이 제거될 수 있고, 유닛 셀의 전력 요건은 통상적인 유닛 셀 접근법에 비해 감소될 수 있고, 비동기 래치는 통상적인 유닛 셀 접근법에서 전형적으로 볼 수 있는 바와 같이 광역 전류 스파이크를 감소시킬 수 있다.
이에 따라, 본 발명의 적어도 하나의 실시예의 복수의 측면을 기술함으로써, 다양한 변경, 수정 및 개선이 당업자에게 용이하게 이루어질 것임을 이해해야 한다. 이러한 변경, 수정 및 개선은 본 개시의 일부로 의도되며, 본 발명의 사상 및 범위 내에 있는 것으로 의도된다. 따라서, 전술한 설명 및 도면은 단지 예시적인 것이다.

Claims (20)

  1. 이미징 시스템 유닛 셀 회로에 있어서,
    광 방사를 수신하는 것에 응답하여 광전류를 생성하도록 구성된 광검출기;
    제1 집적 커패시터;
    제2 집적 커패시터;
    상기 광검출기 및 상기 제1 집적 커패시터에 커플링되는 제1 입력 회로 - 상기 제1 입력 회로는, 집적 기간 동안 상기 광검출기로부터 수신된 상기 광전류에 대응하는 제1 집적 커패시터에 전하를 유지하도록 구성됨 -;
    상기 광검출기 및 상기 제2 집적 커패시터에 커플링되는 제2 입력 회로 - 상기 제2 입력 회로는, 상기 집적 기간 동안 상기 광검출기로부터 수신된 상기 광전류에 대응하는 상기 제2 집적 커패시터에서 전하를 유지하도록 구성됨 -;
    상기 제1 집적 커패시터에 커플링되고, 상기 제1 집적 커패시터에 걸친 제1 집적 전압을 제1 임계 기준 전압과 비교하도록 구성되는 제1 비교기;
    상기 제2 집적 커패시터에 커플링되고, 상기 제2 집적 커패시터에 걸친 제2 집적 전압을 제2 임계 기준 전압과 비교하도록 구성된 제2 비교기;
    상기 제1 비교기에 커플링되는 레지스터; 및
    상기 레지스터에 커플링되고, 상기 집적 기간 동안 카운터 값을 반복적으로 증가시키도록 구성되는 카운터
    를 포함하고,
    상기 제1 비교기는,
    상기 제1 집적 전압이 상기 제1 임계 기준 전압과 관련하여 특정 레벨에 있다고 결정하는 것에 응답하여, 상기 카운터의 카운터 값을 래치하기 위해 상기 레지스터를 제어하도록 구성된 제1 출력 신호를 출력하도록 더 구성되는,
    상기 제2 비교기는,
    상기 제2 집적 전압이 상기 제2 임계 기준 전압과 관련하여 특정 레벨에 있다고 결정하는 것에 응답하여, 상기 카운터의 카운터 값을 래치하도록 상기 레지스터를 제어하도록 구성되는 제2 출력 신호를 출력하도록 더 구성되는,
    이미징 시스템 유닛 셀 회로.
  2. 제1항에 있어서,
    상기 제1 입력 회로는,
    상기 집적 기간 동안 상기 광검출기로부터 수신된 상기 광전류에 대응하는 상기 제1 집적 커패시터에 전하를 축적하도록 더 구성되고,
    상기 제1 비교기는,
    상기 제1 집적 전압이 상기 제1 임계 기준 전압보다 크다고 결정하는 것에 응답하여, 상기 제1 출력 신호를 출력하도록 더 구성되고,
    상기 레지스터는,
    상기 출력 신호를 수신하는 것에 응답하여, 상기 카운터의 카운터 값을 래치하도록 구성되는,
    이미징 시스템 유닛 셀 회로.
  3. 제2항에 있어서,
    상기 레지스터에 커플링되는 이미지 처리 유닛
    을 더 포함하고,
    상기 이미지 처리 유닛은,
    상기 레지스터로부터 상기 래치된 카운터 값을 판독하는 단계;
    상기 래치된 카운터 값을 공통 시간 값으로 정규화하는 단계; 및
    상기 정규화된 카운터 값에 적어도 부분적으로 기초하여 디지털 이미지를 생성하는 단계
    를 수행하도록 구성되는, 이미징 시스템 유닛 셀 회로.
  4. 제1항에 있어서,
    상기 제1 입력 회로는,
    상기 집적 기간 동안 상기 광검출기로부터 수신된 상기 광전류에 대응하는 상기 제1 집적 커패시터로부터의 전하의 양을 제거하도록 더 구성되고,
    상기 제1 비교기는,
    상기 제1 집적 전압이 상기 제1 임계 기준 전압보다 작다고 결정하는 것에 응답하여, 상기 제1 출력 신호를 출력하도록 더 구성되고,
    상기 레지스터는,
    상기 제1 출력 신호를 수신하는 것에 응답하여, 상기 카운터의 카운터 값을 래치하도록 구성되는,
    이미징 시스템 유닛 셀 회로.
  5. 삭제
  6. 제1항에 있어서,
    OR 게이트
    를 더 포함하고,
    상기 제1 비교기는 상기 OR 게이트에 커플링된 제1 출력을 포함하고,
    상기 제2 비교기는 상기 OR 게이트에 커플링된 제2 출력을 포함하고,
    상기 OR 게이트는,
    상기 제1 출력 신호 및 상기 제2 출력 신호 중 적어도 하나를 수신하고,
    상기 제1 출력 신호 및 상기 제2 출력 신호 중 적어도 하나를 수신하는 것에 응답하여, 상기 카운터의 상기 카운터 값을 래치하기 위해, 상기 레지스터를 제어하도록 구성되는,
    이미징 시스템 유닛 셀 회로.
  7. 이미징 시스템 유닛 셀 회로에 있어서,
    광 방사를 수신하는 것에 응답하여 광전류를 생성하도록 구성된 광검출기;
    제1 집적 커패시터;
    제2 집적 커패시터;
    상기 광검출기 및 상기 제1 집적 커패시터에 커플링되는 제1 입력 회로 - 상기 제1 입력 회로는, 집적 기간 동안 상기 광검출기로부터 수신된 상기 광전류에 대응하는 제1 집적 커패시터에 전하를 유지하도록 구성됨 -;
    상기 광검출기 및 상기 제2 집적 커패시터에 커플링되는 제2 입력 회로 - 상기 제2 입력 회로는, 상기 집적 기간 동안 상기 광검출기로부터 수신된 상기 광전류에 대응하는 상기 제2 집적 커패시터에서 전하를 유지하도록 구성됨 -;
    상기 제1 집적 커패시터에 커플링되고, 상기 제1 집적 커패시터에 걸친 제1 집적 전압을 제1 임계 기준 전압과 비교하도록 구성되는 제1 비교기;
    상기 제1 집적 커패시터 및 상기 제1 비교기 사이에 커플링되는 제1 스위치;
    상기 제2 집적 커패시터 및 상기 제1 비교기 사이에 커플링되는 제2 스위치;
    상기 제1 스위치 및 상기 제2 스위치에 커플링되는 제어기;
    상기 제1 비교기에 커플링되는 레지스터; 및
    상기 레지스터에 커플링되고, 상기 집적 기간 동안 카운터 값을 반복적으로 증가시키도록 구성되는 카운터
    를 포함하고,
    상기 제1 비교기는,
    상기 제1 집적 전압이 상기 제1 임계 기준 전압과 관련하여 특정 레벨에 있다고 결정하는 것에 응답하여, 상기 카운터의 카운터 값을 래치하기 위해 상기 레지스터를 제어하도록 구성된 제1 출력 신호를 출력하도록 더 구성되고,
    상기 제어기는,
    상기 제1 집적 커패시터를 상기 제1 비교기에 선택적으로 커플링시키는 제1 동작 모드에서 상기 제1 스위치가 폐쇄되도록 동작시키고, 상기 제2 집적 커패시터를 상기 제1 비교기에 선택적으로 커플링시키는 제2 동작 모드에서 상기 제2 스위치가 폐쇄되도록 동작시키도록 구성되고,
    상기 제1 동작 모드 동안, 상기 제1 비교기는,
    상기 제1 집적 커패시터에 걸친 상기 제1 집적 전압과 상기 제1 임계 기준 전압을 비교하고, 상기 제1 집적 전압이 상기 제1 임계 기준 전압과 관련하여 상기 특정 레벨에 있다고 결정하는 것에 응답하여 상기 제1 출력 신호를 출력하도록 구성되고,
    상기 제2 동작 모드 동안, 상기 제1 비교기는,
    상기 제2 집적 커패시터에 걸친 제2 집적 전압과 상기 제1 임계 기준 전압을 비교하고, 상기 제2 집적 전압이 상기 제1 임계 기준 전압과 관련하여 상기 특정 레벨에 있다고 결정하는 것에 응답하여, 상기 카운터의 상기 카운터 값을 래치하기 위해 상기 레지스터를 제어하도록 구성된 제2 출력 신호를 출력하도록 구성되는,
    이미징 시스템 유닛 셀 회로.
  8. 제1항에 있어서,
    상기 제1 집적 커패시터에 걸쳐 커플링되는 스위치
    를 더 포함하고,
    상기 스위치는,
    상기 집적 기간의 시작에서 제어기로부터 제1 리셋 신호를 수신하는 것에 응답하여, 상기 제1 집적 커패시터가 접지로 방전되도록 상기 제1 집적 커패시터를 접지에 선택적으로 커플링하도록 구성되는,
    이미징 시스템 유닛 셀 회로.
  9. 제8항에 있어서,
    상기 카운터는,
    상기 집적 기간의 시작에서 제어기로부터 제2 리셋 신호를 수신하도록 더 구성되고,
    상기 카운터는,
    상기 제2 리셋 신호를 수신하는 것에 응답하여, 상기 카운터 값을 리셋하도록 구성되는,
    이미징 시스템 유닛 셀 회로.
  10. 제9항에 있어서,
    상기 레지스터는,
    상기 집적 기간의 시작에서 제어기로부터 제3 리셋 신호를 수신하도록 구성되고,
    상기 레지스터는,
    상기 제3 리셋 신호를 수신하는 것에 응답하여, 상기 레지스터를 클리어하도록 구성되는,
    이미징 시스템 유닛 셀 회로.
  11. 이미지를 검출하는 방법에 있어서,
    광검출기에서 광 방사를 수신하는 것에 응답하여, 광검출기로 광전류를 생성하는 단계;
    상기 광검출기에 커플링되는 제1 입력 회로를 이용하여, 집적 기간 동안 상기 광검출기로부터 수신된 상기 광전류에 대응하는 제1 집적 커패시터에 전하를 유지하는 단계;
    상기 광검출기에 커플링되는 제2 입력 회로를 이용하여, 상기 집적 기간 동안 상기 광검출기로부터 수신된 상기 광전류에 대응하는 제2 집적 커패시터에서 전하를 유지하는 단계;
    상기 제1 집적 커패시터에 걸친 제1 집적 전압을 제1 임계 기준 전압과 비교하는 단계;
    상기 제2 집적 커패시터에 걸친 제2 집적 전압을 제2 임계 기준 전압과 비교하는 단계;
    상기 집적 기간 동안 카운터의 카운터 값을 반복적으로 증가시키는 단계;
    상기 제1 집적 전압이 상기 제1 임계 기준 전압과 관련하여 특정 레벨에 있다고 결정하는 것에 응답하여, 레지스터가 상기 카운터의 카운터 값을 래치하도록 동작시키도록 제1 출력 신호를 상기 레지스터에 제공하는 단계; 및
    상기 제2 집적 전압이 상기 제2 임계 기준 전압과 관련하여 특정 레벨에 있다고 결정하는 것에 응답하여, 상기 레지스터가 상기 카운터의 상기 카운터 값을 래치하도록 동작시키도록 제2 출력 신호를 상기 레지스터에 제공하는 단계
    를 포함하는 방법.
  12. 제11항에 있어서,
    상기 제1 집적 커패시터에 전하를 유지하는 단계는,
    상기 집적 기간 동안 상기 광검출기로부터 수신된 상기 광전류에 대응하는 상기 제1 집적 커패시터에 전하를 축적하는 단계
    를 포함하고,
    상기 레지스터가 상기 카운터의 상기 카운터 값을 래치하도록 동작시키도록 상기 제1 출력 신호를 상기 레지스터에 제공하는 단계는,
    상기 제1 집적 전압이 상기 제1 임계 기준 전압보다 크다고 결정하는 것에 응답하여, 상기 레지스터가 상기 카운터의 상기 카운터 값을 래치하도록 동작시키는 단계
    를 포함하는 방법.
  13. 제11항에 있어서,
    상기 제1 집적 커패시터에 전하를 유지하는 단계는,
    상기 집적 기간 동안 상기 광검출기로부터 수신된 상기 광전류에 대응하는 상기 제1 집적 커패시터로부터의 전하의 양을 제거하는 단계
    를 포함하고,
    상기 레지스터가 상기 카운터의 상기 카운터 값을 래치하도록 동작시키도록 상기 제1 출력 신호를 상기 레지스터에 제공하는 단계는,
    상기 제1 집적 전압이 상기 제1 임계 기준 전압보다 작다고 결정하는 것에 응답하여, 상기 레지스터가 상기 카운터의 상기 카운터 값을 래치하도록 동작시키는 단계
    를 포함하는 방법.
  14. 제11항에 있어서,
    상기 레지스터로부터 상기 래치된 카운터 값을 판독하는 단계;
    상기 래치된 카운터 값을 공통 시간 값으로 정규화하는 단계; 및
    상기 정규화된 카운터 값에 적어도 부분적으로 기초하여 디지털 이미지를 생성하는 단계
    를 더 포함하는 방법.
  15. 제11항에 있어서,
    상기 집적 기간의 시작에서 적어도 하나의 리셋 신호를 수신하는 단계;
    상기 집적 기간의 시작에서 적어도 하나의 리셋 신호를 수신하는 것에 응답하여, 상기 제1 집적 커패시터가 접지로 방전되도록 상기 제1 집적 커패시터를 접지에 선택적으로 커플링하고, 상기 카운터 값을 리셋하는 단계; 및
    상기 레지스터를 클리어하는 단계
    를 더 포함하는 방법.
  16. 이미징 시스템에 있어서,
    복수의 유닛 셀을 포함하는 초점면 어레이
    복수의 레지스터 - 상기 레지스터 각각은, 상기 복수의 유닛 셀 중 하나의 비교기에 커플링됨 -;
    상기 복수의 유닛 셀 중 유닛 셀 각각의 상기 레지스터에 커플링되고, 집적 기간 동안 카운터 값을 반복적으로 증가시키도록 구성되는 카운터; 및
    상기 복수의 유닛 셀 중 유닛 셀 각각의 상기 레지스터에 커플링되는 이미지 처리 유닛
    을 포함하고,
    상기 복수의 유닛 셀 각각은,
    광 방사를 수신하는 것에 응답하여 광전류를 생성하도록 구성된 광검출기;
    제1 집적 커패시터;
    제2 집적 커패시터;
    상기 광검출기 및 상기 제1 집적 커패시터에 커플링되는 제1 입력 회로 - 상기 제1 입력 회로는, 상기 집적 기간 동안 상기 광검출기로부터 수신된 상기 광전류에 대응하는 상기 제1 집적 커패시터에 전하를 유지하도록 구성됨 -;
    상기 광검출기 및 상기 제2 집적 커패시터에 커플링되는 제2 입력 회로 - 상기 제2 입력 회로는, 상기 집적 기간 동안 상기 광검출기로부터 수신된 상기 광전류에 대응하는 상기 제2 집적 커패시터에서 전하를 유지하도록 구성됨 -; 및
    상기 제1 집적 커패시터 및 상기 제2 집적 커패시터에 커플링되고, 상기 제1 집적 커패시터 또는 상기 제2 집적 커패시터에 걸친 집적 전압을 임계 기준 전압과 비교하도록 구성되는 상기 비교기
    를 포함하고,
    상기 제1 입력 회로 및 상기 제2 입력 회로 중 어느 하나는 상기 광전류에 대응하는 상기 전하를 연결된 집적 커패시터에 축적하고, 다른 하나는 상기 광전류에 대응하는 상기 전하의 양을 연결된 집적 커패시터로부터 제거하고,
    상기 비교기 각각은,
    상기 집적 전압이 상기 임계 기준 전압과 관련하여 특정 레벨에 있다고 결정하는 것에 응답하여, 상기 카운터의 상기 카운터 값을 래치하기 위해 대응하는 상기 레지스터를 제어하도록 구성된 출력 신호를 제공하도록 더 구성되고,
    상기 이미지 처리 유닛은,
    상기 복수의 유닛 셀 중 유닛 셀 각각의 상기 레지스터로부터 상기 래치된 카운터 값을 판독하는 단계;
    상기 판독된 래치된 카운터 값 각각을 공통 시간 값으로 정규화하는 단계; 및
    상기 정규화된 카운터 값 각각에 기초하여 디지털 이미지를 생성하는 단계
    를 수행하도록 구성되는,
    이미징 시스템.
  17. 제16항에 있어서,
    상기 제1 입력 회로 각각은,
    상기 집적 기간 동안 대응하는 상기 광검출기로부터 수신된 상기 광전류에 상기 대응하는 상기 제1 집적 커패시터에 전하를 축적하도록 더 구성되고,
    상기 비교기 각각은,
    상기 집적 전압이 상기 임계 기준 전압보다 크다고 결정하는 것에 응답하여, 상기 출력 신호를 출력하도록 더 구성되고,
    상기 레지스터 각각은,
    상기 출력 신호를 수신하는 것에 응답하여, 상기 카운터의 상기 카운터 값을 래치하도록 구성되는,
    이미징 시스템.
  18. 제16항에 있어서,
    상기 제1 입력 회로 각각은,
    상기 집적 기간 동안 대응하는 상기 광검출기로부터 수신된 상기 광전류에 대응하는 상기 대응하는 상기 제1 집적 커패시터로부터의 전하의 양을 제거하도록 더 구성되고,
    상기 비교기 각각은,
    대응하는 상기 집적 전압이 대응하는 상기 임계 기준 전압보다 작다고 결정하는 것에 응답하여, 상기 출력 신호를 출력하도록 더 구성되고,
    상기 레지스터 각각은,
    상기 출력 신호를 수신하는 것에 응답하여, 상기 카운터의 상기 카운터 값을 래치하도록 구성되는,
    이미징 시스템.
  19. 삭제
  20. 삭제
KR1020197015606A 2016-11-02 2017-08-02 플럭스 레이트 유닛 셀 초점면 어레이 KR102063038B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/341,090 US10084976B2 (en) 2016-11-02 2016-11-02 Flux rate unit cell focal plane array
US15/341,090 2016-11-02
PCT/US2017/045069 WO2018084907A1 (en) 2016-11-02 2017-08-02 Flux rate unit cell focal plane array

Publications (2)

Publication Number Publication Date
KR20190069581A KR20190069581A (ko) 2019-06-19
KR102063038B1 true KR102063038B1 (ko) 2020-01-07

Family

ID=59702816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197015606A KR102063038B1 (ko) 2016-11-02 2017-08-02 플럭스 레이트 유닛 셀 초점면 어레이

Country Status (6)

Country Link
US (1) US10084976B2 (ko)
EP (1) EP3535969A1 (ko)
JP (1) JP6734478B2 (ko)
KR (1) KR102063038B1 (ko)
IL (1) IL265898B (ko)
WO (1) WO2018084907A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11297258B2 (en) * 2015-10-01 2022-04-05 Qualcomm Incorporated High dynamic range solid state image sensor and camera system
CN108881544B (zh) * 2018-06-29 2020-08-11 维沃移动通信有限公司 一种拍照的方法及移动终端
WO2020142149A1 (en) * 2018-12-31 2020-07-09 Flir Commercial Systems, Inc. Analog-to-digital conversion systems and methods with pulse generators
US11894670B2 (en) * 2021-09-21 2024-02-06 Raytheon Company High-energy suppression for infrared imagers or other imaging devices
US11843355B2 (en) 2022-02-04 2023-12-12 Raytheon Company High-energy suppression for capacitor transimpedance amplifier (CTIA)-based imagers or other imaging devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090289174A1 (en) * 2008-05-21 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device, driving method thereof, and electronic device provided with the same
US20150116564A1 (en) * 2013-10-27 2015-04-30 Raytheon Company Address mapped repartitioned digital pixel
US20160285444A1 (en) * 2015-03-27 2016-09-29 Raytheon Company Current to frequency converter

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3146502B2 (ja) 1990-08-30 2001-03-19 富士電機株式会社 フォトセンサ回路
US6373050B1 (en) * 1998-10-07 2002-04-16 California Institute Of Technology Focal plane infrared readout circuit with automatic background suppression
US6671345B2 (en) 2000-11-14 2003-12-30 Koninklijke Philips Electronics N.V. Data acquisition for computed tomography
US7176970B2 (en) * 2003-06-30 2007-02-13 Motorola, Inc. Light sensing pixel sensor and method
DE102005017158B4 (de) 2005-04-14 2007-12-06 Basler Ag Verfahren zum Erzeugen eines digitalen Ausgangssignals eines lichtempfindlichen Sensors und dessen Aufbau
US8179296B2 (en) 2005-09-30 2012-05-15 The Massachusetts Institute Of Technology Digital readout method and apparatus
US20100226495A1 (en) * 2007-10-29 2010-09-09 Michael Kelly Digital readout method and apparatus
US8625012B2 (en) 2009-02-05 2014-01-07 The Hong Kong University Of Science And Technology Apparatus and method for improving dynamic range and linearity of CMOS image sensor
US8704144B2 (en) 2010-10-27 2014-04-22 Teledyne Scientific & Imaging, Llc Dual speed readout integrated circuit for high spatial and temporal resolution applications
US8604774B2 (en) 2010-12-07 2013-12-10 Himax Technologies Limited Current sensing circuit with feedback control and dual capacitor set range setting
US8581168B2 (en) 2011-03-29 2013-11-12 Flir Systems, Inc. Dual well read-out integrated circuit (ROIC)
US8890052B2 (en) 2011-05-03 2014-11-18 Raytheon Company Shift register with two-phase non-overlapping clocks
US9197834B2 (en) * 2012-02-29 2015-11-24 Sabanci Üniversitesi Self-reset asynchronous pulse frequency modulated DROIC with extended counting and having reduced quantization noise
US9154713B2 (en) 2012-04-19 2015-10-06 Raytheon Company Repartitioned digital pixel
US9172873B2 (en) * 2012-06-01 2015-10-27 Forza Silicon Corporation CTIA in-pixel correlated double sampling with snapshot operation for IR readout integrated circuits
WO2014055391A2 (en) * 2012-10-05 2014-04-10 Rambus Inc. Conditional-reset, multi-bit read-out image sensor
AU2015212609B2 (en) * 2014-01-28 2019-05-09 Mbda Uk Limited Improved imaging method and apparatus
US10027917B2 (en) * 2014-10-06 2018-07-17 Forza Silicon Corporation In-pixel correlated double sampling with fold-over detection

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090289174A1 (en) * 2008-05-21 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device, driving method thereof, and electronic device provided with the same
US20150116564A1 (en) * 2013-10-27 2015-04-30 Raytheon Company Address mapped repartitioned digital pixel
US20160285444A1 (en) * 2015-03-27 2016-09-29 Raytheon Company Current to frequency converter

Also Published As

Publication number Publication date
KR20190069581A (ko) 2019-06-19
IL265898B (en) 2019-10-31
EP3535969A1 (en) 2019-09-11
US20180124336A1 (en) 2018-05-03
JP6734478B2 (ja) 2020-08-05
JP2019533383A (ja) 2019-11-14
IL265898A (en) 2019-05-30
US10084976B2 (en) 2018-09-25
WO2018084907A1 (en) 2018-05-11

Similar Documents

Publication Publication Date Title
KR102063038B1 (ko) 플럭스 레이트 유닛 셀 초점면 어레이
US7326903B2 (en) Mixed analog and digital pixel for high dynamic range readout
TWI625972B (zh) 具有類比計數器元件的數位單位胞元
US10419699B1 (en) Method for shift register digital in pixel unit cell
US9674471B1 (en) Digital unit cell with bidirectional ripple counter
EP2874388B1 (en) Method for avoiding pixel saturation
US9621829B1 (en) Imaging system unit cell and methods for dynamic range imaging
US20230024990A1 (en) Continuously integrating digital pixel imager
US11134208B1 (en) Increasing dynamic range of digital pixels by utilizing polling during integration
JP6170618B6 (ja) 画素飽和を回避する方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant