TWI413193B - 溝槽式功率金氧半場效電晶體之製作方法 - Google Patents

溝槽式功率金氧半場效電晶體之製作方法 Download PDF

Info

Publication number
TWI413193B
TWI413193B TW100128626A TW100128626A TWI413193B TW I413193 B TWI413193 B TW I413193B TW 100128626 A TW100128626 A TW 100128626A TW 100128626 A TW100128626 A TW 100128626A TW I413193 B TWI413193 B TW I413193B
Authority
TW
Taiwan
Prior art keywords
trench
opening
gate
forming
oxide layer
Prior art date
Application number
TW100128626A
Other languages
English (en)
Other versions
TW201308439A (zh
Inventor
Yuan Shun Chang
Yi Yun Tsai
Kao Way Tu
Hsiu Wen Hsu
Original Assignee
Super Group Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Super Group Semiconductor Co Ltd filed Critical Super Group Semiconductor Co Ltd
Priority to TW100128626A priority Critical patent/TWI413193B/zh
Publication of TW201308439A publication Critical patent/TW201308439A/zh
Application granted granted Critical
Publication of TWI413193B publication Critical patent/TWI413193B/zh

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

溝槽式功率金氧半場效電晶體之製作方法
本發明係關於一種溝槽式功率金氧半場效電晶體的製作方法,特別是關於一種可以降低金氧半場效電晶體之切換損失之溝槽式功率金氧半場效電晶體的製作方法。
功率金氧半導體場效電晶體被廣泛地應用於電力裝置之切換元件,例如是電源供應器、整流器或低壓馬達控制器等等。現今之功率金氧半導體場效電晶體多採取垂直結構的設計,以提升元件密度。其利用晶片之背面作為汲極,而於晶片之正面製作多個電晶體元件之源極以及閘極。由於各個電晶體元件之汲極是並聯在一起的,因而可以提升其耐受電流。
功率金氧半導體場效電晶體的工作損失可分成切換損失(switching loss)及導通損失(conducting loss)兩大類。其中,因為輸入電容Ciss所造成的切換損失會隨著操作頻率的提高而增加。基本上,輸入電容Ciss包括閘極對源極之電容Cgs以及閘極對汲極之電容Cgd。因此,降低閘極對汲極之電容Cgd除了有助於在制電感性負載切換(unclamped inductive load switching;UIS)的情況下提升雪崩能量(avalanche energy)外,亦有助於降低切換損失。
因此,如何製作出具有低閘極對汲極之電容Cgd的功率金氧半導體場效電晶體,已成為業者亟為重視的議題之一。
本發明之主要目的在於提出一種功率金氧半導體場效電晶體的製造方法,可以增加閘極與汲極間之絕緣層的厚度,以降低閘極對汲極之電容,改善切換損失。
本發明之另一目的在於提出一種功率金氧半導體場效電晶體的製造方法,可以調整本體區之輪廓,以提升雪崩能量。
為達成上述目的,本發明提供一種溝槽式功率金氧半場效電晶體之製造方法。首先,形成一圖案層於一基材上。此圖案層具有一第一開口以定義一閘極溝槽於基材內。隨後,透過此圖案層蝕刻基材,以形成閘極溝槽於基材內。接下來,以氧化方式形成一第一氧化層於閘極溝槽內。此第一氧化層至少覆蓋閘極溝槽之側壁。隨後,移除第一氧化層,以擴大閘極溝槽之寬度,並使閘極溝槽之底部寬度大於第一開口之寬度。然後,形成一閘極氧化層於閘極溝槽之內側表面。接下來,透過圖案層,以非等向性蝕刻技術蝕刻閘極溝槽之底部,以形成一第二開口裸露基材。然後,形成一厚氧化層於第二開口內。隨後,以離子植入方式,形成二個第一重摻雜區於厚氧化層之兩側,以防止環繞此閘極溝槽之本體區擴散至閘極溝槽之底部。
依據本發明之一實施例,在形成圖案層之步驟後,本發明形成一第一間隔層結構(spacer)於圖案層之第一開口內。閘極溝槽則是以圖案層與第一間隔層結構為蝕刻遮罩,形成於基材內。
依據本發明之一實施例,在形成第二開口之步驟後,更包括以蝕刻方式,擴大圖案層之第一開口之寬度,以裸露閘極溝槽之整個開口。
依據本發明之一實施例,厚氧化層係以溼式氧化方式,形成於第二開口內。
依據本發明之一實施例,厚氧化層係以沉積與回蝕製程,形成於第二開口內。
依據本發明之一實施例,形成第二開口之步驟中,同時於第二開口下方形成一窄溝槽。此窄溝槽之開口寬度係對應於第二開口之寬度。
依據本發明之一實施例,在形成第二開口之步驟前,預先形成一重摻雜區於閘極溝槽下方之基材內。後續步驟所形成之窄溝槽係貫穿重摻雜區,以形成第一重摻雜區於窄溝槽之兩側。
依據本發明之一實施例,在形成第二開口之步驟前,預先形成一重摻雜區於閘極溝槽下方之基材內。後續步驟係直接以溼式氧化方式所形成之厚氧化層貫穿此重摻雜區,以形成第一重摻雜區於厚氧化層之兩側。
依據本發明之一實施例,形成第一重摻雜區之步驟係於形成厚氧化層之步驟後,以離子植入方式,形成第一重摻雜區於閘極溝槽之底部下方。
關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。
第1A至1K圖係本發明溝槽式功率金氧半場效電晶體之製造方法之一第一較佳實施例。如第1A圖所示,首先,形成一圖案層115於一基材上。此基材可以是一矽基板(substrate)或是一表面覆蓋有磊晶層(epitaxial layer)110之矽基板100。圖中係以一表面覆蓋有磊晶層110之矽基板100為例。此矽基板100具有高濃度之第一導電型摻雜物,磊晶層110與矽基板100之導電型相同,但具有較低的摻雜濃度。圖案層115係覆蓋於磊晶層110上,並具有一第一開口117以定義一閘極溝槽於磊晶層110內。
隨後,如第1B圖所示,形成一第一間隔層(spacer)結構120a於圖案層115之第一開口117內,以定義出一寬度較窄之第三開口119於第一開口117內。此第一間隔層結構120a的製作方式可採取一般之間隔層結構的製程。舉例來說,可先沿著圖案層115的表面起伏,沉積一間隔層材料層;隨後,再以非等向性蝕刻方式,去除覆蓋於圖案層115之上表面與覆蓋於第一開口117底面之部分,留下位於第一開口117側壁上的第一間隔層結構120a。依此,間隔層材料層所選用之材料必須與圖案層115不同,以達到選擇性蝕刻的目的。舉例來說,本實施例選用氧化矽材料製作圖案層115,選用氮化矽材料製作第一間隔層結構120a。接下來,以圖案層115與第一間隔層結構120a為蝕刻遮罩,蝕刻磊晶層110以形成閘極溝槽130於磊晶層110內。此閘極溝槽130之開口寬度係大致對應於第三開口119之寬度,而會小於第一開口117的寬度。第三開口119與第一開口117之寬度的差異,主要是由間隔層材料層之厚度所決定。
隨後,如第1C圖所示,以氧化方式形成一第一氧化層132於磊晶層110之裸露表面。由於磊晶層110的上表面仍然為圖案層115所覆蓋,因此,第一氧化層132係形成於閘極溝槽130內,覆蓋閘極溝槽130之側壁與底面。值得注意的是,第一氧化層132的形成,會同時消耗部分之磊晶層材料,而使閘極溝槽130之側壁向外推移。隨後,移除第一氧化層132以擴大閘極溝槽130之寬度,使閘極溝槽130之底部寬度大於第三開口119的寬度。就一較佳實施例而言,前述第一氧化層132可以係一犧牲氧化層。然後,如第1D圖所示,形成一閘極氧化層134於閘極溝槽130之內側表面。接下來,如第1E圖所示,以離子植入方式形成一重摻雜區140於閘極溝槽130下方之磊晶層110內。值得注意的是,雖然第三開口119的寬度小於閘極溝槽130的底部寬度,由於離子植入步驟之特性,形成於閘極溝槽130下方之重摻雜區140依然可以橫向擴張覆蓋整個閘極溝槽130的底面。又,為確保重摻雜區140完全覆蓋閘極溝槽130的底面,本實施例亦可選用斜向離子植入步驟,或是於離子植入步驟後增加一熱擴散步驟。
然後,如第1F圖所示,透過圖案層115與第一間隔層結構120a所定義之第三開口119,以非等向性蝕刻技術蝕刻閘極溝槽130底部的閘極氧化層134,以形成一第二開口136裸露重摻雜區140。此第二開口136係大致對準第三開口119。第二開口136之寬度係小於閘極溝槽130之底部寬度。
然後,如第1G圖所示,以氧化方式,直接形成一厚氧化層138於第二開口136內。此厚氧化層138係貫穿重摻雜區140,以形成二個第一重摻雜區140a於厚氧化層138之兩側。就一較佳實施例而言,為確保此厚氧化層138具有足夠之厚度,得以延伸至重摻雜區140下方,可選用溼氧化製程,以提高氧化層之成長速度。在利用厚氧化層138以將重摻雜區140區分出二個第一重摻雜區140a之步驟後,亦可額外施以一熱擴散步驟,以調整第一重摻雜區140a之範圍(如圖中所示,第一重摻雜區140a即由虛線部分劃定的範圍擴張至實線部分劃定的範圍)。
接下來,移除第一間隔層結構120a,使閘極溝槽130之整個開口裸露於外。然後,如第1H圖所示,於閘極溝槽130與圖案層115之第一開口117內依序形成一閘極多晶矽結構150、一第一介電結構152與一第二介電結構154。閘極多晶矽結構150係位於閘極溝槽130內。第一介電結構152與第二介電結構154係覆蓋閘極多晶矽結構150,且大致位於圖案層115之第一開口117內。在此步驟中,第二介電結構154所選用的材料與圖案層115之構成材料不同,以達到選擇性蝕刻的目的。第一介電結構152之構成材料則無此限制。
然後,如第1I圖所示,以選擇性蝕刻方式,移除圖案層115,並保留覆蓋於閘極多晶矽結構150上之第一介電結構152與第二介電結構154。然後,以離子植入方式,形成一本體區160環繞閘極溝槽130。由於本體區160之導電型與第一重摻雜區140a不同,因此,形成於閘極溝槽130下方之第一重摻雜區140a可以防止本體區160擴散覆蓋閘極溝槽130之底部,而導致電晶體元件失效。此外,第一重摻雜區140a的存在亦有助於改變本體區160之下表面的輪廓,以提升電晶體元件之雪崩電壓。接下來,以另一道離子植入步驟,形成摻雜區170於本體區160之表面層。
隨後,如第1J圖所示,形成一第二間隔層結構156於第一介電結構152與第二介電結構154之側邊,以定義出源極摻雜區170a與源極接觸窗165的範圍。然後再以此第二間隔層結構156為遮罩,蝕刻磊晶層110,以形成源極接觸窗165貫穿摻雜區170,同時在源極接觸窗165之側邊形成源極摻雜區170a。最後,如第1K圖所示,以離子植入方式形成重摻雜區180於源極接觸窗165的底部,以降低金屬層與本體區160間的接觸電阻。然後沉積一源極金屬層190於磊晶層110上,以電性連接源極摻雜區170a與重摻雜區180。
第2A至2F圖係本發明溝槽式功率金氧半場效電晶體之製造方法之一第二較佳實施例。如第2A圖所示,不同於前揭本發明之第一實施例,係於圖案層115之第一開口117內製作第一間隔層結構120a,以定義閘極溝槽130之開口寬度,本實施例省卻第一間隔層結構120a之製作,直接利用圖案層215之開口定義閘極溝槽230之開口寬度。如第2B至2D圖所示,本實施例用以製作第一氧化層232、閘極氧化層234、重摻雜區240、第二開口236、厚氧化層238與第一重摻雜區240a之步驟與本發明第一實施例大致相同,在此不予贅述。
惟,由於本實施例未有第一間隔層結構120a之製作,本實施例之圖案層215的開口寬度會小於閘極溝槽230之開口寬度。為確保閘極溝槽230之整個開口係裸露於外,以利後續閘極多晶矽結構250之製作步驟的進行,如第2E圖所示,本實施例係於形成第二開口236的步驟後,針對圖案層215施以一蝕刻步驟,以擴大圖案層215之開口寬度(圖中實線部分即顯示蝕刻後的圖案層215’)。值得注意的是,為了避免此蝕刻步驟同時移除位於閘極溝槽230內之閘極氧化層234,圖案層215之構成材料需與閘極氧化層234不同。舉例來說,本實施例係選用氮化矽製作圖案層215。
然後,如第2F圖所示,依序形成閘極多晶矽結構250與介電結構252於閘極溝槽230與圖案層215’之開口內。其中,閘極多晶矽結構250係完全位於閘極溝槽230內,介電結構252係覆蓋閘極多晶矽結構250,並且由閘極溝槽230向上延伸至圖案層215’之開口內。相較於本發明之第一實施例,本實施例係以一介電結構252取代第1H圖之第一介電結構152與第二介電結構154。惟,介電結構252所選用的材料需與圖案層215之構成材料不同,以達到選擇性蝕刻的目的。舉例來說,本實施例可選用氮化矽製作圖案層215,選用氧化矽製作介電結構252,以達到選擇性蝕刻的目的。
第3A至3C圖係本發明溝槽式功率金氧半場效電晶體之製造方法之一第三較佳實施例。第3A圖係對應於第一實施例之第1F圖的製作步驟。如圖中所示,本實施例在透過圖案層115與第一間隔層結構120a蝕刻閘極溝槽330底部之閘極氧化層134之步驟中,除了形成第二開口336外,還在第二開口336下方形成一窄溝槽337,貫穿重摻雜區,以形成二個第一重摻雜區340a於窄溝槽337之兩側。此窄溝槽337之開口寬度係對應於第二開口336之寬度。隨後,如第3B圖所示,以沉積與回蝕製程,形成厚氧化層338至少填滿窄溝槽337。雖然第3B圖之步驟係以沉積與回蝕製程形成厚氧化層338於窄溝槽337內。不過,如第3C圖所示,本實施例亦可以採取氧化方式,在窄溝槽337內形成厚氧化層338’。
第4A至4C圖係本發明溝槽式功率金氧半場效電晶體之製造方法之一第四較佳實施例。第4A圖係大致對應於第3B圖之製作步驟,惟,如第4A圖所示,本實施例於製作厚氧化層438之步驟時,並未有重摻雜區形成於閘極溝槽430下方。換言之,本實施例係於完成厚氧化層438之製作後,方始形成第一重摻雜區於閘極溝槽430下方。
如第4B圖所示,在完成厚氧化層438之製作後,移除第一間隔層結構120a,使閘極溝槽430之整個開口裸露於外。然後,以離子植入方式,形成二個第一重摻雜區440a於厚氧化層438兩側。
第4B圖之離子植入步驟係採取正向離子植入方式,因此,在離子植入步驟前,須先移除第一間隔層結構120a,以確保摻雜物可順利植入厚氧化層438兩側之磊晶層110內。不過,本實施例並不限於此。如第4C圖所示,本實施例亦可採取斜向離子植入方式形成第一重摻雜區440a’。此時,即不須於離子植入步驟前,預先移除第一間隔層結構120a,而可利用此第一間隔層結構120a為遮罩,防止摻雜物植入位於閘極溝槽430側邊的磊晶層110內。
第5圖係本發明溝槽式功率金氧半場效電晶體之製造方法之一第五較佳實施例。第5圖係對應於第1H圖之製作步驟。如第5圖所示,本實施例係以一介電結構552取代第1H圖之第一介電結構152與第二介電結構154。惟,介電結構552所選用的材料需與圖案層115之構成材料不同,以達到選擇性蝕刻的目的。本實施例之後續步驟與本發明第一實施例大致相同,在此不予贅述。
第6A至6C圖係本發明溝槽式功率金氧半場效電晶體之製造方法之一第六較佳實施例。第6A圖係對應於第1H圖之製作步驟。如第6A圖所示,本實施例係於閘極溝槽與圖案層115之開口內,依序形成一閘極多晶矽結構650與一介電結構652。此閘極多晶矽結構650之上表面與閘極溝槽之開口係間隔一預設距離,介電結構652則是由閘極溝槽內向上延伸至圖案層115之開口內。
隨後,如第6B圖所示,以平坦化製程,移除位於磊晶層110上之圖案層115與突出於閘極溝槽之部分介電結構652,而留下部分介電結構652a覆蓋閘極多晶矽結構650。舉例來說,此步驟可採用典型之化學機械研磨製程。接下來,直接利用餘留下來的介電結構652a為遮罩,選擇性蝕刻磊晶層110,使介電結構652a突出磊晶層110。然後,以離子植入方式,依序形成本體區660與摻雜區670於磊晶層110中。然後,如第6C圖所示,形成第二間隔層結構656於介電結構652a之側邊,以定義源極摻雜區670a與源極接觸窗665的範圍。接下來,以第二間隔層結構656為遮罩蝕刻摻雜區670,以形成源極接觸窗665貫穿摻雜區670。然後,以離子植入方式,形成一重摻雜區680於源極接觸窗665之底部。本實施例之後續步驟與本發明第一實施例大致相同,在此不予贅述。
如前述,本發明係透過第一氧化層之製作,擴大閘極溝槽之寬度,並利用圖案層之開口在閘極溝槽底部之閘極氧化層中形成第二開口,以製作厚氧化層於閘極溝槽之底面的中央處。此外,本發明利用此圖案層在閘極多晶矽結構上方形成突出於磊晶層之介電結構,並於此介電結構兩側製作間隔層結構以定義源極摻雜區與源極接觸窗的位置。因此,本發明之製作方法僅需使用一道光罩,即可同時定義出閘極溝槽、位於閘極溝槽底面中央處之厚氧化層、以及源極摻雜區的位置。因而可以節省成本,同時避免因為使用多道光罩所容易產生之對準誤差。
其次,本發明之製造方法係於閘極溝槽之底面中央處製作厚氧化層,因而可以降低閘極對汲極之電容,改善切換損失。此外,本發明之製造方法同時在此厚氧化層之兩側分別形成一第一重摻雜區,其導電型與本體區相異,因而有助於調整本體區之輪廓,以提升雪崩能量。
惟以上所述者,僅為本發明之較佳實施例而已,當不能以此限定本發明實施之範圍,即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾,皆仍屬本發明專利涵蓋之範圍內。另外本發明的任一實施例或申請專利範圍不須達成本發明所揭露之全部目的或優點或特點。此外,摘要部分和標題僅是用來輔助專利文件搜尋之用,並非用來限制本發明之權利範圍。
100...矽基板
110...磊晶層
115...圖案層
117...第一開口
120a...第一間隔層結構
119...第三開口
130...閘極溝槽
132...第一氧化層
134...閘極氧化層
140...重摻雜區
136...第二開口
138...厚氧化層
140a...第一重摻雜區
150...閘極多晶矽結構
152...第一介電結構
154...第二介電結構
160...本體區
170...摻雜區
156...第二間隔層結構
170a...源極摻雜區
165...源極接觸窗
180...重摻雜區
190...源極金屬層
215,215’...圖案層
230...閘極溝槽
232...第一氧化層
234...閘極氧化層
240...重摻雜區
236...第二開口
238...厚氧化層
240a...第一重摻雜區
250...閘極多晶矽結構
252...介電結構
330...閘極溝槽
336...第二開口
337...窄溝槽
338,338’...厚氧化層
438...厚氧化層
430...閘極溝槽
440a,440a’...第一重摻雜區
552...介電結構
650...閘極多晶矽結構
652...介電結構
652a...介電結構
660...本體區
670...摻雜區
656...第二間隔層結構
670a...源極摻雜區
665...源極接觸窗
680...重摻雜區
第1A至1K圖係本發明溝槽式功率金氧半場效電晶體之製造方法之一第一較佳實施例。
第2A至2F圖係本發明溝槽式功率金氧半場效電晶體之製造方法之一第二較佳實施例。
第3A至3C圖係本發明溝槽式功率金氧半場效電晶體之製造方法之一第三較佳實施例。
第4A至4C圖係本發明溝槽式功率金氧半場效電晶體之製造方法之一第四較佳實施例。
第5圖係本發明溝槽式功率金氧半場效電晶體之製造方法之一第五較佳實施例。
第6A至6C圖係本發明溝槽式功率金氧半場效電晶體之製造方法之一第六較佳實施例。
100...矽基板
110...磊晶層
115...圖案層
130...閘極溝槽
120a...第一間隔層結構
119...第三開口
134...閘極氧化層
138...厚氧化層
140a...第一重摻雜區

Claims (12)

  1. 一種溝槽式功率金氧半場效電晶體之製造方法,至少包括下列步驟:形成一圖案層於一基材上,該圖案層具有一第一開口以定義一閘極溝槽於該基材內;透過該圖案層蝕刻該基材,以形成該閘極溝槽;以氧化方式形成一第一氧化層(犧牲氧化層)於該閘極溝槽內,該第一氧化層至少覆蓋該閘極溝槽之側壁;移除該第一氧化層,以擴大該閘極溝槽之寬度;形成一閘極氧化層於該閘極溝槽之內側表面;以非等向性蝕刻技術透過該圖案層蝕刻該閘極溝槽之底部,以形成一第二開口裸露該基材;形成一厚氧化層於該第二開口內;以及以離子植入方式,形成二個第一重摻雜區於該厚氧化層之兩側,以防止環繞該閘極溝槽之一本體區擴散至該閘極溝槽之底部。
  2. 如申請專利範圍第1項之溝槽式功率金氧半場效電晶體之製造方法,在形成該圖案層之步驟後,更包括形成一第一間隔層結構(spacer)於該圖案層之該第一開口內,該閘極溝槽係以該圖案層與該第一間隔層結構為蝕刻遮罩,形成於該基材內。
  3. 如申請專利範圍第2項之溝槽式功率金氧半場效電晶體之製造方法,其中,該第二開口之寬度係對應於該第一間隔層結構於該第一開口內所定義出之一第三開口的寬度。
  4. 如申請專利範圍第1項之溝槽式功率金氧半場效電晶體之製造方法,於形成該第二開口之步驟後且於形成該厚氧化層之步驟前,更包括於該第二開口下方形成一窄溝槽,該窄溝槽之開口寬度係對應於該第二開口之寬度。
  5. 如申請專利範圍第4項之溝槽式功率金氧半場效電晶體之製造方法,其中,形成該第一重摻雜區之步驟係於形成該第二開口之步驟前,形成一重摻雜區於該閘極溝槽下方之該基材內,並且,該窄溝槽係貫穿該重摻雜區,以形成該第一重摻雜區於該窄溝槽之兩側。
  6. 如申請專利範圍第1項之溝槽式功率金氧半場效電晶體之製造方法,其中,形成該第一重摻雜區之步驟包括於形成該第二開口之步驟前,形成一重摻雜區於該閘極溝槽下方之該基材內,並且,該厚氧化層係以溼式氧化方式,形成於該第二開口內以貫穿該重摻雜區,以形成該第一重摻雜區於該厚氧化層之兩側。
  7. 如申請專利範圍第1項之溝槽式功率金氧半場效電晶體之製造方法,其中,該第一氧化層之厚度大於該閘極氧化層之厚度。
  8. 如申請專利範圍第2項之溝槽式功率金氧半場效電晶體之製造方法,其中,該第一重摻雜區係於形成該厚氧化層之步驟後,以斜向離子植入方式,形成於該閘極溝槽之底部下方。
  9. 如申請專利範圍第1項之溝槽式功率金氧半場效電晶體之製造方法,在形成該第二開口之步驟後,更包括以蝕刻方式,擴大該圖案層之該第一開口之寬度,以裸露該閘極溝槽之整個開口,其中,該圖案層之構成材料與該閘極氧化層不同。
  10. 如申請專利範圍第2項之溝槽式功率金氧半場效電晶體之製造方法,在形成該第二開口之步驟後,更包括移除該第一間隔層結構,以裸露該閘極溝槽之整個開口。
  11. 如申請專利範圍第1項之溝槽式功率金氧半場效電晶體之製造方法,在形成該些第一重摻雜區之步驟後,更包括:形成一閘極多晶矽結構於該閘極溝槽內;形成一介電結構於該閘極多晶矽結構上方,該介電結構係位於該第一開口內;以及形成一第二間隔層結構於該介電結構之側邊,以定義二個源極摻雜區於該閘極溝槽之兩側。
  12. 如申請專利範圍第1項之溝槽式功率金氧半場效電晶體之製造方法,在形成該些第一重摻雜區之步驟後,更包括:形成一閘極多晶矽結構於該閘極溝槽內;形成一介電結構於該閘極多晶矽結構上方;以該介電結構為遮罩,蝕刻該基材以使該介電結構凸出於該基材之一上表面;以及形成二個第三間隔層結構於該介電結構之兩側,以定義二個源極摻雜區於該閘極溝槽之兩側。
TW100128626A 2011-08-11 2011-08-11 溝槽式功率金氧半場效電晶體之製作方法 TWI413193B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100128626A TWI413193B (zh) 2011-08-11 2011-08-11 溝槽式功率金氧半場效電晶體之製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100128626A TWI413193B (zh) 2011-08-11 2011-08-11 溝槽式功率金氧半場效電晶體之製作方法

Publications (2)

Publication Number Publication Date
TW201308439A TW201308439A (zh) 2013-02-16
TWI413193B true TWI413193B (zh) 2013-10-21

Family

ID=48169909

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100128626A TWI413193B (zh) 2011-08-11 2011-08-11 溝槽式功率金氧半場效電晶體之製作方法

Country Status (1)

Country Link
TW (1) TWI413193B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070202650A1 (en) * 2000-04-04 2007-08-30 International Rectifier Corporation Low voltage power MOSFET device and process for its manufacture
US7282412B2 (en) * 1999-05-25 2007-10-16 Advanced Analogic Technologies, Inc. Trench semiconductor device having gate oxide layer with multiple thicknesses and processes of fabricating the same
US20100078714A1 (en) * 2008-10-01 2010-04-01 Niko Semiconductor Co., Ltd. Trench metal oxide-semiconductor transistor and fabrication method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7282412B2 (en) * 1999-05-25 2007-10-16 Advanced Analogic Technologies, Inc. Trench semiconductor device having gate oxide layer with multiple thicknesses and processes of fabricating the same
US20070202650A1 (en) * 2000-04-04 2007-08-30 International Rectifier Corporation Low voltage power MOSFET device and process for its manufacture
US20100078714A1 (en) * 2008-10-01 2010-04-01 Niko Semiconductor Co., Ltd. Trench metal oxide-semiconductor transistor and fabrication method thereof

Also Published As

Publication number Publication date
TW201308439A (zh) 2013-02-16

Similar Documents

Publication Publication Date Title
US9698248B2 (en) Power MOS transistor and manufacturing method therefor
US7875938B2 (en) LDMOS device with multiple gate insulating members
KR101832334B1 (ko) 반도체소자 및 그 제조방법
JP2012009671A (ja) 半導体装置およびその製造方法
TW201301359A (zh) 具有源極溝槽之溝槽式功率半導體元件的製造方法
JP2009081397A (ja) 半導体装置および半導体装置の製造方法
US20080042194A1 (en) Trench mosfet with terraced gate and manufacturing method thereof
KR20190138740A (ko) 반도체 장치 및 그 제조 방법
US20080203428A1 (en) Mos transistors having recessed channel regions and methods of fabricating the same
JP2006114834A (ja) 半導体装置
US8426275B2 (en) Fabrication method of trenched power MOSFET
CN101552292A (zh) 半导体器件及其制造方法
KR20070095795A (ko) 반도체 장치 및 그 제조 방법
US9178038B2 (en) Raised source/drain MOS transistor and method of forming the transistor with an implant spacer and an epitaxial spacer
CN103545374A (zh) 半导体器件
TWI419334B (zh) 提升崩潰電壓之溝槽式功率半導體元件及其製造方法
TWI458022B (zh) 低閘極電荷的溝槽式功率半導體製造方法
TWI413193B (zh) 溝槽式功率金氧半場效電晶體之製作方法
US9214531B2 (en) Trenched power MOSFET with enhanced breakdown voltage and fabrication method thereof
CN108511346B (zh) Ldmos器件的制造方法
US8513077B2 (en) Semiconductor device and method of manufacturing the same
US20140124853A1 (en) Semiconductor device with reduced miller capacitance and fabrication method thereof
JP2005244168A (ja) 半導体装置およびその製造方法
TWI435449B (zh) 溝槽式功率半導體元件及其製造方法
US20130154017A1 (en) Self-Aligned Gate Structure for Field Effect Transistor

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees