TWI411112B - 薄膜電晶體裝置及其製造方法 - Google Patents

Description

薄膜電晶體裝置及其製造方法

本發明係有關於薄膜電晶體裝置，特別有關於低漏電微晶矽薄膜電晶體裝置。

傳統的主動元件陣列基板可應用於液晶顯示器、有機發光二極體等面板裝置，其主動元件陣列主要包括多晶矽/微結晶矽薄膜電晶體和非晶矽薄膜電晶體兩大類。多晶矽/微結晶矽薄膜電晶體具有高可靠度和高載子移動率等優點，但其元件均勻度較差，且由於高漏電流，使得儲存電容不易控制電壓準位。

為了增加電子移動率而設計的元件，在電晶體關閉態時，會導致閘極和源極間的壓差(V_GS )與汲極和源極間的壓差(V_DS )相依的漏電流存在。因此，導致在像素內被寫入的資料與在下一次被寫入的新資料之前的保存狀況會隨著資料狀況而不一致。換言之，如果顯示資料的範圍為介於Vmin和Vmax之間，當Vmin與Vmax各被寫入於不同像素而被保存一個畫面(frame)的時間而變成Vmin-△V1與Vmax-△V2，會出現△V1≠△V2的情況，只因Vmin≠Vmax。這將會造成畫面品質之下降。

於先前技術中，由University of Waterloo的Hyun Jung Lee等人於2008年所發表的文獻題為“Top-gate nanocrystalline silicon thin film transistor”揭露一種薄膜電晶體，於源極端與汲極端，具有非對稱的閘極和半導體通道結構，以有效地降低漏電流。

第1圖係顯示傳統非對稱結構的薄膜電晶體結構示意圖。請參閱第1圖，一薄膜電晶體裝置10包括一閘極12，一偏移的半導體通道層14與該閘極12僅部份地重疊，以及一源極16與一汲極18分別設置於該半導體通道層14的兩側。半導體通道層14相對於該閘極12的中心線CL，向左橫移，使得半導體通道層14的右側具有一非重疊部分。在源極16端與汲極18端之間的半導體通道層14長度為L，閘極12相對地向左偏移，僅部份地覆蓋半導體通道層14，留下右側具有一非重疊部分，寬度為W。由於薄膜電晶體裝置10具有非對稱的結構，因此此裝置之左右端定義為源極與汲極或汲極與源極時之電性特性將不一樣。其中當薄膜電晶體裝置10於左端為汲極、右端為源極並開啟的狀態時，源極端的電子很難穿越未被閘極覆蓋的半導體通道層，因而降低開電晶體之導通電流值。因此，當運用於主動陣列式有機發光二極體顯示器(AMOLED)時，僅能適用於驅動元件用的薄膜電晶體，而無法適用於控制元件開關用的薄膜電晶體。

本發明之實施例提供一種薄膜電晶體裝置，包括：一閘極：一半導體通道層與該閘極重疊，其中該半導體通道層與該閘極之間另具有一非重疊部分，位於該閘極的兩側；以及一源極與一汲極分別設置於該半導體通道層的兩側；其中該源極的一部分與該半導體通道層與該閘極的一重疊部分重疊；該源極的另一部分與該半導體通道層與該閘極的該非重疊部分重疊；其中該汲極的一部分與該半導體通道層與該閘極的該重疊部分重疊；該汲極的另一部分與該半導體通道層與該閘極的該非重疊部分重疊。

本發明之實施例另提供一種薄膜電晶體裝置，包括：一基板；一閘極位於該基板上；一半導體通道層與該閘極的一部分重疊，其中該半導體通道層具有向右偏移的一第一區域、向左偏移的一第三區域和漸變的一第二區域位於該第一和第三區域之間，其中該第一區域與該閘極具有一非重疊區域於該閘極右側，且該第三區域與該閘極具有另一非重疊區域於該閘極左側；以及一源極與一汲極分別設置於該半導體通道層的兩側；其中該源極具有的一側邊與該半導體通道層的一邊以等距離重疊，及該汲極具有的一側邊與該半導體通道層的另一邊以等距離重疊。

本發明之實施例另提供一種薄膜電晶體裝置的製造方法，包括：提供一基板；形成一閘極於該基板上；形成一半導體通道層與該閘極重疊，其中該半導體通道層與該閘極之間另具有一非重疊部分，位於該閘極的兩側；以及形成一源極與一汲極，分別位於該半導體通道層的兩側；其中該源極具有一第一部分與該半導體通道層與該閘極的該重疊部分重疊，而對應該第一部分的汲極距離該閘極一特定的距離；以及其中該源極的一第二部分距離該閘極一特定的距離，而對應該第二部分的汲極與該半導體通道層與該閘極的該重疊部分重疊。

為使本發明能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下：

以下以各實施例詳細說明並伴隨著圖式說明之範例，做為本發明之參考依據。在圖式或說明書描述中，相似或相同之部分皆使用相同之圖號。且在圖式中，實施例之形狀或是厚度可擴大，並以簡化或是方便標示。再者，圖式中各元件之部分將以分別描述說明之，值得注意的是，圖中未繪示或描述之元件，為所屬技術領域中具有通常知識者所知的形式，另外，特定之實施例僅為揭示本發明使用之特定方式，其並非用以限定本發明。

根據本發明所揭露的實施例，提供非對稱的薄膜電晶體裝置的設計，可應用於主動陣列式LCD或OLED等顯示面板裝置，具有低漏電的電晶體。例如，一種薄膜電晶體裝置，包括一閘極，一半導體通道層與該閘極重疊，其中該半導體通道層與該閘極之間另具有一非重疊部分，位於該閘極的兩側，以及一源極與一汲極分別設置於該半導體通道層的兩側。該源極的一部分與該半導體通道層與該閘極的一重疊部分重疊與該源極的另一部分與該半導體通道層與該閘極的該非重疊部分重疊。該汲極的一部分與該半導體通道層與該閘極的該重疊部分重疊與該汲極的另一部分與該半導體通道層與該閘極的該非重疊部分重疊。

第2圖顯示根據本發明實施例的薄膜電晶體結構示意圖。請參閱第2圖，一薄膜電晶體裝置100包括一基板110，例如玻璃、石英、可撓式高分子透明基板或陶瓷薄板。一閘極112設置於基板110上。一半導體通道層114與該閘極112的一部分重疊，其中該半導體通道層114具有相對該閘極112的中心線CL向右偏移的一第一區域114a、相對中心線CL向左偏移的一第三區域114c和漸變的一第二區域114b位於該第一和第三區域之間。該第一區域114a相對閘極112具有一非重疊區域於該閘極112的右側，且該第三區域114c相對閘極112具有另一非重疊區域於該閘極的左側。一源極116與一汲極118分別設置於該半導體通道層114的兩側，其中該源極116具有的一側邊與該半導體通道層的一邊以等距離重疊，及該汲極118具有的一側邊與該半導體通道層的另一邊以等距離重疊。

於一實施例中，在源極116端與汲極118端之間的半導體通道層114長度為L，半導體通道層的第一部分114a相對閘極112的中心線向右偏移，留下右側具有一非重疊部分，寬度為A。半導體通道層的第三部分114c相對閘極112的中心線向左偏移，留下左側具有一非重疊部分，寬度為A。因此，無論在汲級或源極端皆有部分的重疊與非重疊部分。再者，由於源極116與汲極118的側邊與半導體通道層的側邊以等距離重疊，因此源極116具有區域116a-116c對應半導體通道層的第一至第三區域114a-114c，汲極118具有區域118a-118c對應半導體通道層的第一至第三區域114a-114c。亦即，源極/汲極電極必須為漸變寬度的形狀，以及同一組源極/汲極電極的漸變寬度電極的模式必須相反。

應注意的是，半導體通道層(或主動層)的形狀不限定是矩形，亦可以為圓形、菱形等圖形。主動層必須同時與源極/汲極電極間有重疊(overlap)區域。再者，閘極112必須要能同時與源極/汲極電極的漸變寬度區域(116b和118b)相互重疊。於一實施例中，閘極與源極/汲極電極間的偏移(offset)寬度A的大小約為0.5-5微米(μm)。源極/汲極電極的漸變寬度區域(第二區域116b和118b)之間的最短距離必須大於或等於通道的長度L。

於一實施例中，該薄膜電晶體裝置100可為一頂閘極式薄膜電晶體，該源極與該汲極位於該半導體通道層下方，且該閘極位於該半導體通道層上方。於另一實施例中，該薄膜電晶體裝置100可為一底閘極式薄膜電晶體，該源極與該汲極位於該半導體通道層上方，且該閘極位於該半導體通道層下方。該半導體通道層可為，但不限定於一微晶矽半導體通道層，亦可使用其他適合的半導體材料。應瞭解的是，該薄膜電晶體裝置100的結構的源極和汲極可互換，於正反偏壓皆易得到反轉所需的電子。

第3A-3F圖顯示根據本發明實施例的薄膜電晶體結構的閘極與半導體通道層相對關係的示意圖。根據本發明實施例，半導體通道層214-264相對於閘極的位置包括第一區域214a-264a相對該閘極212的中心線CL向右偏移，第二區域214c-264c相對該閘極112的中心線CL向左偏移，以及漸變的第二區域214b-264b位於該第一和第三區域之間。該漸變的第二區域214b-264b具有多重變化的幾何形狀，例如雙斜邊214b(第3A圖)、雙平邊224b(第3B圖)、雙凸弧邊234b(第3C圖)、雙凹弧邊244b(第3D圖)、凸凹弧邊254b(第3E圖)、或凹凸弧邊264b(第3F圖)。

第4A和4B圖顯示根據本發明另一實施例的薄膜電晶體結構的閘極與半導體通道層相對關係的示意圖。請參閱第4A圖，位於源極的一側(例如左側)，半導體通道層314A與閘極312的重疊區域的長度大於該半導體通道層與該閘極的非重疊區域的長度。例如，沿Y軸方向半導體通道層314A可分成多個區域A-E。於區域A，半導體通道層相對該閘極的中心線CL向右偏移。於區域B，半導體通道層的左側為朝右下的漸變區，右側相對中心線CL向右偏移。於區域C中，半導體通道層的左側相對中心線CL向左偏移，右側相對中心線CL向右偏移。於區域D，半導體通道層的左側相對中心線CL向左偏移，右側為朝右下的漸變區。於區域E，半導體通道層相對該閘極的中心線CL向左偏移。

請參閱第4B圖，位於源極的一側(例如左側)，半導體通道層314B與閘極312的重疊區域的長度小於該半導體通道層與該閘極的非重疊區域的長度。例如，沿Y方向半導體通道層314B可分成多個區域A-E。於區域A，半導體通道層相對該閘極的中心線CL向左偏移。於區域B，半導體通道層的左側為朝右上的漸變區，右側相對中心線CL向左偏移。於區域C中，半導體通道層的左側相對中心線CL向右偏移，右側相對中心線CL向左偏移。於區域D，半導體通道層的左側相對中心線CL向左偏移，右側為朝右上的漸變區。於區域E，半導體通道層相對該閘極的中心線CL向右偏移。

第5圖顯示根據本發明另一實施例的薄膜電晶體結構的閘極與半導體通道層相對關係的示意圖。請參閱第5圖，該半導體通道層414包括多個週期的第一至第四區域414a-414d。例如，於第一區域414a，半導體通道層相對該閘極的中心線CL向左偏移。於第二區域414b，半導體通道層為朝右上方傾斜的漸變區域。於第三區域414c，半導體通道層相對該閘極的中心線CL向右偏移。於第四區域414d，半導體通道層為朝左下方傾斜的漸變區域。應注意的是，半導體通道層414並不限定於第5圖中所示的形狀，其他週期性幾何形狀，例如S-形或者鋸齒狀皆可適用於本實施例中。

因此，根據本發明所揭露的實施例，一微晶矽薄膜電晶體裝置具對稱的結構，於源極和汲極端具具有非重疊的閘極與半導體通道層區域。因此，非整個半導體通道層(即微晶矽(N+摻雜區與通道))皆受到閘極控制。無論薄膜電晶體的左方作源極(source)與右方作源極(source)，通道(channel)皆可以容易得到反轉所需電子。因此，薄膜電晶體能應用在源極/汲極未定義之電晶體(亦即接可用於驅動式與開關式薄膜電晶體裝置。

根據本發明之另一實施例，一種薄膜電晶體裝置的製造方法包括提供一基板例如玻璃、石英、可撓式高分子透明基板或陶瓷薄板。接著，形成一閘極於該基板上，形成一半導體通道層與該閘極重疊，其中該半導體通道層與該閘極之間另具有一非重疊部分，位於該閘極的兩側。形成一源極與一汲極，分別位於該半導體通道層的兩側，其中該源極具有一第一部分與該半導體通道層與該閘極的該重疊部分重疊，而對應該第一部分的汲極距離該閘極一特定的距離，以及其中該源極的一第二部分距離該閘極一特定的距離，而對應該第二部分的汲極與該半導體通道層與該閘極的該重疊部分重疊。應注意的是，此設計不需要修改製程，不需要增加光罩數目，僅需要改變電晶體之佈局設計，並且與傳統主動元件製程相容，完成該主動式陣列基板，做為低漏電、高可靠度之的主動元件陣列基板。

本發明雖以各種實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10．．．薄膜電晶體裝置

12．．．閘極

14．．．半導體通道層

16．．．源極

18．．．汲極

100．．．薄膜電晶體裝置

110．．．基板

112．．．閘極

114．．．半導體通道層

114a-114c．．．半導體通道層的第一至第三部分

116．．．源極

116a-116c．．．源極的第一至第三部分

118．．．汲極

118a-118c．．．汲極的第一至第三部分

212．．．閘極

214、224、234、244、254、264．．．半導體通道層

214a-264a．．．半導體通道層的向右橫移區域

214b-264b．．．半導體通道層的漸變區域

214c-264c．．．半導體通道層的向左橫移區域

312．．．閘極

314A、314B．．．半導體通道層

412．．．閘極

414．．．半導體通道層

414a-414d．．．半導體通道層的區域

L．．．半導體通道層的長度

W．．．半導體通道層的未重疊區域寬度

A．．．半導體通道層的未重疊區域寬度

CL．．．中心線

第1圖係顯示傳統非對稱結構的薄膜電晶體結構示意圖。

第2圖顯示根據本發明實施例的薄膜電晶體結構示意圖。

第3A-3F圖顯示根據本發明實施例的薄膜電晶體結構的閘極與半導體通道層相對關係的示意圖。

第4A和4B圖顯示根據本發明另一實施例的薄膜電晶體結構的閘極與半導體通道層相對關係的示意圖。

第5圖顯示根據本發明另一實施例的薄膜電晶體結構的閘極與半導體通道層相對關係的示意圖。

100．．．薄膜電晶體裝置

110．．．基板

112．．．閘極

114．．．半導體通道層

114a-114c．．．半導體通道層的第一至第三部分

116．．．源極

116a-116c．．．源極的第一至第三部分

118．．．汲極

118a-118c．．．汲極的第一至第三部分

L．．．半導體通道層的長度

A．．．半導體通道層的未重疊區域寬度

CL．．．中心線

Claims (20)

1. 一種薄膜電晶體裝置，包括：一基板；一閘極位於該基板上；一半導體通道層與該閘極的一部分重疊，其中該半導體通道層具有向右偏移的一第一區域、向左偏移的一第三區域和漸變的一第二區域位於該第一和第三區域之間，其中該第一區域與該閘極具有一非重疊區域於該閘極右側，且該第三區域與該閘極具有另一非重疊區域於該閘極左側；以及一源極與一汲極分別設置於該半導體通道層的兩側；其中該源極具有的一側邊與該半導體通道層的一邊以等距離重疊，及該汲極具有的一側邊與該半導體通道層的另一邊以等距離重疊。
2. 如申請專利範圍第1項所述之薄膜電晶體裝置，其中該基板包括玻璃、石英、可撓式高分子透明基板或陶瓷薄板。
3. 如申請專利範圍第1項所述之薄膜電晶體裝置，其中該薄膜電晶體裝置為一頂閘極式薄膜電晶體，該源極與該汲極位於該半導體通道層下方，且該閘極位於該半導體通道層上方。
4. 如申請專利範圍第1項所述之薄膜電晶體裝置，其中該薄膜電晶體裝置為一底閘極式薄膜電晶體，該源極與該汲極位於該半導體通道層上方，且該閘極位於該半導體 通道層下方。
5. 如申請專利範圍第1項所述之薄膜電晶體裝置，其中該半導體通道層為一微晶矽半導體通道層。
6. 如申請專利範圍第1項所述之薄膜電晶體裝置，其中該漸變的第二區域具有雙斜邊、雙平邊、雙凸弧邊、雙凹弧邊、凸凹弧邊、或凹凸弧邊。
7. 如申請專利範圍第1項所述之薄膜電晶體裝置，其中位於該源極的一側，該半導體通道層與該閘極的重疊區域的長度大於該半導體通道層與該閘極的非重疊區域的長度。
8. 如申請專利範圍第1項所述之薄膜電晶體裝置，其中位於該源極的一側，該半導體通道層與該閘極的非重疊區域的長度大於該半導體通道層與該閘極的重疊區域的長度。
9. 如申請專利範圍第1項所述之薄膜電晶體裝置，其中該半導體通道層包括多個週期的第一和第三區域，和漸變的區域位於該第一和第三區域之間。
10. 如申請專利範圍第1項所述之薄膜電晶體裝置，其中該半導體通道層於正反偏壓皆易得到反轉所需的電子。
11. 如申請專利範圍第1項所述之薄膜電晶體裝置，其中該源極具有一第一部分與該半導體通道層及該閘極的重疊部分重疊，且該汲極具有一第一部分與該半導體通道層及該閘極的非重疊部分重疊，該源極的該第一部分對應 於該汲極的該第一部分。
12. 如申請專利範圍第11項所述之薄膜電晶體裝置，其中該汲極的該第一部分距離該閘極一特定的距離。
13. 如申請專利範圍第1項所述之薄膜電晶體裝置，其中該源極具有一第二部分與該半導體通道層及該閘極的非重疊部分重疊，且該汲極具有一第二部分與該半導體通道層及該閘極的重疊部分重疊，該源極的該第二部分對應於該汲極的該第二部分。
14. 如申請專利範圍第13項所述之薄膜電晶體裝置，其中該源極的該第二部分距離該閘極一特定的距離。
15. 一種薄膜電晶體裝置的製造方法，包括：提供一基板；形成一閘極於該基板上；形成一半導體通道層與該閘極重疊，其中該半導體通道層與該閘極之間另具有一非重疊部分，位於該閘極的兩側；以及形成一源極與一汲極，分別位於該半導體通道層的兩側；其中該源極具有一第一部分與該半導體通道層與該閘極的該重疊部分重疊，而對應該第一部分的汲極距離該閘極一特定的距離；以及其中該源極的一第二部分距離該閘極一特定的距離，而對應該第二部分的汲極與該半導體通道層與該閘極的該重疊部分重疊。
16. 如申請專利範圍第15項所述之薄膜電晶體裝置的製造方法，其中該基板包括玻璃、石英、可撓式高分子透明基板或金屬薄板。
17. 如申請專利範圍第15項所述之薄膜電晶體裝置的製造方法，其中該薄膜電晶體裝置為一頂閘極式薄膜電晶體，該源極與該汲極位於該半導體通道層下方，且該閘極位於該半導體通道層上方。
18. 如申請專利範圍第15項所述之薄膜電晶體裝置的製造方法，其中該薄膜電晶體裝置為一底閘極式薄膜電晶體，該源極與該汲極位於該半導體通道層上方，且該閘極位於該半導體通道層下方。
19. 如申請專利範圍第15項所述之薄膜電晶體裝置的製造方法，其中該半導體通道層為一微晶矽半導體通道層。
20. 如申請專利範圍第15項所述之薄膜電晶體裝置的製造方法，其中其中該半導體通道層於正反偏壓皆易得到反轉所需的電子。