KR102422771B1 - 박막트랜지스터 및 이를 이용한 표시장치 - Google Patents

박막트랜지스터 및 이를 이용한 표시장치 Download PDF

Info

Publication number
KR102422771B1
KR102422771B1 KR1020210004090A KR20210004090A KR102422771B1 KR 102422771 B1 KR102422771 B1 KR 102422771B1 KR 1020210004090 A KR1020210004090 A KR 1020210004090A KR 20210004090 A KR20210004090 A KR 20210004090A KR 102422771 B1 KR102422771 B1 KR 102422771B1
Authority
KR
South Korea
Prior art keywords
region
electrode
active
etch stop
stop layer
Prior art date
Application number
KR1020210004090A
Other languages
English (en)
Other versions
KR20210009398A (ko
Inventor
장현철
김민경
정훈
정문석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020140098657A external-priority patent/KR102204397B1/ko
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210004090A priority Critical patent/KR102422771B1/ko
Publication of KR20210009398A publication Critical patent/KR20210009398A/ko
Application granted granted Critical
Publication of KR102422771B1 publication Critical patent/KR102422771B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

본 발명은 공정 편차에 따른 미스얼라인(misalign)에 의해 발생되는 사이드채널(side channel) 생성 및 DIBL(Drain-Induced Barrier Lowering) 현상이 방지될 수 있도록, 제1전극과 인접한 제2전극의 끝단으로부터 상기 제2컨택홀까지의 거리가, 상기 제2전극과 인접한 제1전극의 끝단로부터 상기 제1컨택홀까지의 거리 보다 길고, 제1전극 및 제2전극의 면적이 액티브의 제1영역 및 제2영역의 면적보다 크도록, 상기 제1전극 및 제2전극이 형성되는 산화물 박막트랜지스터를 포함하는 표시패널을 제공한다.

Description

박막트랜지스터 및 이를 이용한 표시장치{THIN FILM TRANSISTOR AND DISPLAY DEVICE USING THE SAME}
본 발명은 표시장치에 관한 것으로서, 특히, 산화물 박막트랜지스터를 포함하는 표시장치에 관한 것이다.
정보화 사회로 시대가 발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시장치(FPD : Flat Panel Display Device)의 중요성이 증대되고 있다. 평판 표시장치에는, 액정 표시장치(LCD : Liquid Crystal Display Device), 플라즈마 표시장치(PDP : Plasma Display Panel Device), 유기발광 표시장치(OLED : Organic Light Emitting Display Device) 등이 있으며, 전기영동 표시장치(EPD : Electrophoretic Display Device)도 널리 이용되고 있다.
이 중, 박막트랜지스터를 포함하는 액정 표시장치 및 유기발광 표시장치는 해상도, 컬러 표시, 화질 등에서 우수하여 텔레비전, 노트북, 테블릿 컴퓨터, 또는 데스크 탑 컴퓨터의 표시 장치로 널리 상용화되고 있다.
최근에는, 액정 표시장치 및 유기발광 표시장치의 대형화 및 고화질화에 따라, 고성능의 박막트랜지스터가 요구되고 있다. 이에 따라, 산화물 박막트랜지스터에 대한 연구가 활발히 진행되고 있다.
종래의 표시패널에 적용되는 산화물 박막트랜지스터는 기판 상에 형성된 게이트전극, 상기 게이트전극 상에 형성된 게이트 절연막, 상기 게이트 절연막 상에 형성된 산화물 반도체로 이루어진 액티브, 데이터라인과 연결되어 있으며, 제1컨택홀을 통해 상기 액티브와 연결되는 제1전극 및 픽셀전극과 연결되어 있으며, 제2컨택홀을 통해 상기 액티브와 연결되어 있는 제2전극을 포함한다.
상기한 바와 같은, 종래의 산화물 박막트랜지스터에서는, 공정 산포에 따라 얼라인(align)이 틀어지는 경우(이하, 간단히 ‘미스얼라인(misalign)’이라 함)가 발생될 수 있다.
상기 미스얼라인(misalign)으로 인하여, 상기 제1전극 중 상기 제2전극과 마주보고 있는 끝단으로부터 상기 제1컨택홀까지의 제1길이 및 상기 제2전극 중 상기 제1전극과 마주보고 있는 끝단으로부터 상기 제2컨택홀까지의 제2길이에 차이가 발생될 수 있다.
예를 들어, 상기 미스얼라인(misalign)으로 인하여 상기 제1길이가 상기 제2길이 보다 길 경우, 드레인 바이어스에 의해 캐리어(Carrier)가 이동하는 채널(Channel)이 짧아지는 현상인 숏채널(Short Channel) 현상이 발생될 수 있다.
상기 숏채널(Short Channel) 현상에 의해, DIBL(Drain-Induced Barrier Lowering) 현상이 발생되며, 이는 박막트랜지스터의 문턱전압(Vth)을 네거티브(-)로 쉬프트(shift) 시킨다.
상기 문턱전압이 네거티브(-)로 쉬프트(shift)됨으로써, 상기 박막트랜지스터의 열화가 진행될 수 있으며, 패널의 수명이 저하될 수 있다.
또한, 상기 미스얼라인(misalign)으로 인하여, 액티브가 상기 제1전극 및 상기 제2전극의 외부로 노출 될 수 있다.
이 경우, 상기 액티브의 노출 영역, 즉, 사이드채널(side channel)로 전류가 흐를 수 있고, 이에 따라, 상기 산화물 박막트랜지스터의 문턱전압이 네거티브(-)로 쉬프트(shift)될 수 있다.
*상기 문턱전압이 네거티브(-)로 쉬프트(shift)됨으로써, 상기 산화물 박막트랜지스터의 열화가 진행될 수 있으며, 패널의 수명이 저하될 수 있다.
본 발명은 상술한 문제점을 해결하기 위해 제안된 것으로서, 식각정지층 상에서 상기 제1전극 측으로 연장되는 상기 제2전극의 거리가 상기 식각정지층 상에서 상기 제2전극 측으로 연장되는 상기 제1전극의 거리보다 긴 것을 특징으로 하는 산화물 박막트랜지스터를 포함하는 표시패널을 제공하는 것을 기술적 과제로 한다.
또한, 제1전극 및 제2전극이 액티브의 면적보다 크게 형성되어 액티브를 커버함으로써, 문턱전압이 네거티브(-)로 쉬프트(shift)되는 것을 방지할 수 있는 산화물 박막트랜지스터를 포함하는 표시장치를 제공하는 것을 기술적 과제로 한다.
본 발명에 따른 박막트랜지스터는, 게이트 전극, 상기 게이트 전극 상에 형성된 게이트 절연막, 상기 게이트 절연막 상에 형성된 액티브, 상기 액티브의 중앙부에 위치한 식각정지층, 데이터 라인과 연결되고 상기 액티브와 접하며 상기 액티브의 중앙부위 상에 위치한 식각정지층의 일부 위로 연장되는 제1전극 및 픽셀의 전극과 연결되고 상기 액티브와 접하며 상기 액티브의 중앙부위 상에 위치한 식각정지층의 일부 위로 연장되는 제2전극을 포함하고, 상기 식각정지층 상에서 상기 제1전극 측으로 연장되는 상기 제2전극의 거리는 상기 식각정지층 상에서 상기 제2전극 측으로 연장되는 상기 제1전극의 거리보다 긴 것을 특징으로 한다.
또한, 본 발명에 따른 표시장치는, 게이트라인 및 데이터 라인이 교차되어 정의되는 픽셀 및 상기 게이트라인과 전기적으로 연결된 게이트 전극, 상기 게이트 전극 상에 형성된 게이트 절연막, 상기 게이트 절연막 상에 형성된 액티브, 상기 액티브의 중앙부에 위치한 식각정지층, 데이터 라인과 연결되고 상기 액티브와 접하며 상기 액티브의 중앙부위 상에 위치한 식각정지층의 일부 위로 연장되는 제1전극 및 상기 픽셀의 전극과 연결되고 상기 액티브와 접하며, 상기 액티브의 중앙부위 상에 위치한 식각정지층의 일부 위로 연장되는 제2전극을 포함하고, 상기 식각정지층 상에서 상기 제1전극 측으로 연장되는 상기 제2전극의 거리는 상기 식각정지층 상에서 상기 제2전극 측으로 연장되는 상기 제1전극의 거리보다 길도록 형성된 박막 트랜지스터를 포함한다.
본 발명에 의하면, 공정 산포에 따른 미스얼라인(misalign)으로 인한, 숏채널(Short Channel) 현상이 방지 될 수 있다.
또한, 숏채널(Short Channel) 현상이 방지 됨에 따라, DIBL(Drain-Induced Barrier Lowering) 현상이 발생되지 않으며, 문턱전압이 네거티브(-)로 쉬프트(shift)되는 것이 방지될 수 있다.
또한, 상기 미스얼라인(misalign)으로 인하여, 상기 액티브가 제1전극 및 제2전극의 외부로 노출 되는 것이 방지될 수 있다.
상기한 바에 의해, 박막트랜지스터의 열화가 방지될 수 있으며, 패널의 신뢰성이 향상될 수 있다.
도 1는 본 발명에 따른 표시장치의 구성을 개략적으로 나타낸 예시도.
도 2a는 본 발명의 제1실시예에 따른 표시장치에 적용되는 하나의 픽셀의 단면도.
도 2b는 본 발명의 제1-1실시예에 따른 표시장치에 적용되는 산화물 박막트랜지스터의 구조를 개략적으로 나타낸 평면도.
도 2c는 본 발명의 제1-2실시예에 따른 표시장치에 적용되는 산화물 박막트랜지스터의 구조를 개략적으로 나타낸 평면도.
도 3a는 본 발명의 제2-1실시예에 따른 표시장치에 적용되는 산화물 박막트랜지스터의 구조를 개략적으로 나타낸 평면도.
도 3b는 본 발명의 제2-2실시예에 따른 표시장치에 적용되는 산화물 박막트랜지스터의 구조를 개략적으로 나타낸 평면도.
도 3c는 본 발명의 제2-3실시예에 따른 표시장치에 적용되는 산화물 박막트랜지스터의 구조를 개략적으로 나타낸 평면도.
도 4a 내지 도 4g는 본 발명에 따른 표시장치의 제조방법을 설명하기 위한 예시도들.
이하, 첨부된 도면을 참조하여 본 발명이 상세히 설명된다.
도 1는 본 발명에 따른 표시장치의 구성을 개략적으로 나타낸 예시도이다.
본 발명에 따른 표시장치는, 도 1에 도시된 바와 같이, 게이트라인들(GL1~GLg)과 데이터라인들(DL1~DLd)의 교차영역마다 픽셀(P)(110)이 형성되어 있는 패널(100), 상기 패널(100)에 형성되어 있는 상기 게이트라인들(GL1~GLg)에 순차적으로 스캔펄스를 공급하기 위한 게이트 드라이버(200), 상기 패널(100)에 형성되어 있는 상기 데이터라인들(DL1~DLd)로 데이터 전압을 공급하기 위한 데이터 드라이버(300) 및 상기 게이트 드라이버(200)와 상기 데이터 드라이버(300)의 기능을 제어하기 위한 타이밍 컨트롤러(400)를 포함한다.
예를 들어, 상기 패널(100)이 액정 표시패널인 경우, 상기 패널(100)의 하부기판(TFT기판)에는, 다수의 데이터라인들(DL1~DLd), 상기 데이터라인들(DL1~DLd)과 교차되는 다수의 게이트라인들(GL1~GLg), 상기 데이터라인들(DL1~DLd)과 상기 게이트라인들(GL1~GLg)의 교차부들 마다에 형성되는 픽셀(P)(110)들에 형성되는 산화물 박막 트랜지스터(Oxide Thin Film Transistor)들, 상기 픽셀(P)(110)들 각각에 형성되어 있으며 상기 픽셀들 각각에 데이터전압을 충전시키기 위한 픽셀전극들 및 상기 픽셀전극과 함께 상기 픽셀에 충전된 액정을 구동하기 위한 공통전극들이 형성된다.
즉, 상기 데이터 라인들(DL1~DLd)과 상기 게이트라인들(GL1~GLg)의 교차 구조에 의해 상기 픽셀들이 매트릭스 형태로 배치되며, 상기 픽셀들 각각에는, 상기 산화물 박막 트랜지스터(Oxide Thin Film Transistor), 상기 픽셀전극 및 상기 공통전극이 형성된다. 상기 패널(100)의 상부기판(CF기판)에는 블랙매트릭스(BM)와 컬러필터가 형성된다.
상기 패널(100)의 상부 유리기판과 하부 유리기판 각각에는 편광판이 부착되고, 액정과 접하는 내면에는 상기 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다. 상기 패널(100)의 상부 유리기판과 하부 유리기판 사이에는 셀갭(Cell gap)을 유지하기 위한 컬럼 스페이서(CS)가 형성될 수 있다.
본 명세서에서는 설명의 편의를 위해, 액정 표시패널을 일예로하여 본 발명이 설명되었으나, 이에 한정되지 않으며, 상기 산화물 박막 트랜지스터를 포함하는, 모든 표시패널(예를 들어, 액정 표시패널, 유기발광 표시패널 등)에 본 발명이 적용될 수 있다.
도 2a는 본 발명의 제1실시예에 따른 표시장치에 적용되는 하나의 픽셀의 단면도이고, 도 2b는 본 발명의 제1-1실시예에 따른 표시장치에 적용되는 산화물 박막트랜지스터의 구조를 개략적으로 나타낸 평면도이며, 도 2c는 본 발명의 제1-2실시예에 따른 표시장치에 적용되는 산화물 박막트랜지스터의 구조를 개략적으로 나타낸 평면도이다. 상기 도면 상에 표기된 수치(예를 들어, 폭)의 단위는 마이크로미터(㎛)이다.
본 발명의 제1실시예는, 다시, ‘아령타입’으로 형성되어 있는 액티브를 포함하는 제1-1실시예 및 ‘바-타입’으로 형성되어 있는 액티브를 포함하는 제1-2실시예로 구분된다. 상기‘아령타입’및 ‘바-타입’은 이하 도면을 참조하여 상세하게 설명된다.
이하에서는, 우선, 도 2a 및 도 2b를 참조하여, 제1실시예의 전체적인 내용 및 상기 제1실시예에 포함되는 제1-1실시예가 설명된다. 그리고 도 2a 및 도 2c를 참조하여, 제1실시예의 전체적인 내용 및 상기 제1실시예에 포함되는 제1-2실시예가 설명된다.
도 2a에 도시된 바와 같이, 본 발명의 제1실시예에 따른 표시장치에 적용되는 하나의 픽셀은, 기판(120) 상의 게이트 라인들과 데이터 라인들이 교차하는 영역마다 형성되어 있는 픽셀마다 형성되어 게이트 전극(130), 상기 게이트 전극(130) 상에 형성된 게이트 절연막(140), 상기 게이트 절연막(140) 상에 형성된 액티브(150)를 포함한다.
또한, 상기 액티브(150)의 중앙부에 위치한 식각정지층(160), 데이터 라인과 연결되고 상기 액티브(150)와 접하며 상기 액티브(150)의 중앙부위 상에 위치한 식각정지층(160)의 일부 위로 연장되는 제1전극(171) 및 상기 픽셀의 전극과 연결되고 상기 액티브(150)와 접하며, 상기 액티브(150)의 중앙부위 상에 위치한 식각정지층(160)의 일부 위로 연장되는 제2전극(172)을 포함한다.
여기서, 상기 식각정지층(160) 상에서 상기 제1전극(171) 측으로 연장되는 상기 제2전극(172)의 거리는 상기 식각정지층(160) 상에서 상기 제2전극(172) 측으로 연장되는 상기 제1전극(171)의 거리보다 길도록 형성되어 있다.
우선, 기판(120) 상에는 게이트(130)가 형성된다. 이 때, 도면에 도시하지 않았지만, 상기 게이트(130)와 연결되고, 일 방향을 따라 연장된 게이트 라인도 함께 형성된다. 본 발명에 따른, 산화물 박막 트랜지스터에 적용되는 산화물 반도체는 저온증착이 가능하기 때문에, 상기 기판(120)으로는, 저온 공정에 적용이 가능한 플라스틱 기판 및 유리기판 등이 사용될 수 있다.
상기 게이트(130)는, 상기 게이트(130)로 사용되는 도전물질이 상기 기판(120) 전면에 증착된 후, 패터닝됨으로써 형성될 수 있다. 상기 도전물질로는, 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 니켈(nickel; Ni), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 티타늄(titanium; Ti), 백금(platinum; Pt), 탄탈(tantalum; Ta) 등과 같은 저저항 금속물질을 사용될 수 있다.
다음, 상기 게이트(130) 상에는 게이트 절연막(140)이 형성된다. 상기 게이트 절연막(140)은 상기 게이트(130)가 형성되어 있는 기판 전체를 커버하며 형성된다. 상기 게이트 절연막(140)은 산화실리콘(SiO2) 및 질화실리콘 (SiNx)등과 같은 무기 절연물질로 형성될 수 있다.
다음, 상기 게이트 절연막(140) 상에는 액티브(150)가 형성된다.
도 2a 및 도 2b에 도시된 바와 같이, 본 발명의 제1-1실시예에 따른 표시장치에 적용되는 산화물 박막트랜지스터에서, 상기 액티브(150)는 상기 제1전극(171) 측에 위치한 제1영역(151), 상기 제2전극(172) 측에 위치한 제2영역(152) 및 상기 제1영역(151)과 제2영역(152) 사이에 위치한 제3영역(153)을 포함한다.
여기서, 상기 제3영역(153)의 폭(W3)은 상기 제1영역(151)의 폭(W1) 및 상기 제2영역(152)의 폭(W2)보다 짧다. 예를 들어, 도 2b에 도시된 바와 같이, 상기 제3영역(153)의 폭(W3)이 10㎛일 경우, 상기 제1영역(151)의 폭(W1) 및 상기 제2영역(152)의 폭(W2)은 11.4㎛일 수 있다. 상기한 바와 같이 형성된 액티브(150)의 형태를 본 명세서에서는, ‘아령타입’이라 정의한다.
이 경우, 상기 제1전극(171)은 상기 제1영역(151)에서 서로 대응되는 상기 액티브(150)의 제1측 끝단(151a) 및 제2측 끝단(151b) 보다 더 외각으로 연장되고, 상기 제2전극(172)은 상기 제2영역(152)에서 상기 액티브(150)의 제1측 끝단(152a) 및 제2측 끝단(152b) 보다 더 외각으로 연장되어있다.
상기 액티브(150)는 제1전극(171)과 제2전극(172) 사이에 전자가 이동하는 채널을 형성하기 위한 반도체층으로, 산화물 반도체로 이루어진다. 상기 액티브(150)는, 예를 들어, IGZO(Indium Gallium Zinc Oxide), SnO(Tin Oxide), ZnO(Zinc Oxide)등과 같은 산화물 반도체를 이용하여 형성될 수 있다.
상기한 바와 같은 산화물 반도체로 액티브(150)가 형성됨에 따라, 본 발명에 따른 표시장치(예를 들어, 액정표시장치 및 유기발광 표시장치 등)는, 높은 이동도 및 균일한 특성을 가질 수 있다.
또한, 최근 투명 전자회로에 엄청난 관심과 활동이 집중되고 있는데, 상기 산화물 반도체를 액티브로 적용한 산화물 박막 트랜지스터는 높은 이동도를 가지는 한편 저온에서 제작이 가능하기 때문에, 투명 전자회로에 사용될 수도 있다.
다음, 상기 액티브(150)의 제1영역(151), 제2영역(152), 제3영역(153) 상부에는 식각정지층(etch stopper)(160)이 형성된다. 상기 식각정지층(160)이 형성됨으로써, 상기 액티브(150)가 형성된 이후에 진행되는 공정에서, 상기 액티브(150)의 손상이 방지된다.
상기 식각정지층(160)은 액티브(150)와 제1전극(171)을 전기적으로 접속시키기 위한 제1컨택홀(161) 및 액티브(150)와 제2전극(172)을 전기적으로 접속시키기 위한 제2컨택홀(162)이 패터닝되어 있는 홀타입(hole type)으로 형성된다.
다음, 상기 식각정지층(160) 상에는, 상기 식각정지층(160)을 커버하며, 상기 제1컨택홀(161)을 통해 상기 액티브(150)와 접속되는 제1전극(171) 및 상기 제1전극(171)과 이격되어 상기 식각정지층(160)을 커버하며, 상기 제2컨택홀(162)을 통해 액티브(150)와 접속되는 제2전극(172)이 형성된다. 상기 제1전극(171)은 데이터 라인과 연결되며, 상기 제2전극(172)은 상기 픽셀에 형성되어 있는 픽셀전극과 연결된다.
여기서, 상기 식각정지층(160) 상에서 상기 제1전극(171) 측으로 연장되는 상기 제2전극(172)의 거리(X+α)는 상기 식각정지층(160) 상에서 상기 제2전극(172) 측으로 연장되는 상기 제1전극(171)의 거리(X)보다 길도록 형성되어 있다.
즉, 제2전극(172)이 제3영역(153) 상에 위치한 식각정지층(160)의 상부로 연장되는 거리(X+α)가 상기 제1전극(171)이 상기 제3영역(153) 상에 위치한 식각정지층(160)의 상부로 연장되는 거리(X)보다 더 크거나 최소한 동일하도록 상기 제2전극(172)의 거리(X+α)은 상기 제1전극(171)의 거리(X) 보다 최소 0.5um 이상 더 크게 형성될 수 있다.
예를 들어, 상기 제1전극(171)이 상기 제3영역 상에 위치한 식각정지층(160)의 상부로 연장되는 거리(X)가 2.5㎛일 경우, 상기 제2전극(172)이 제3영역(153) 상에 위치한 식각정지층(160)의 상부로 연장되는 거리(X+α)는 3.0㎛일 수 있다. 상기 제1전극(171) 및 제2전극(172)은, 이하, 도 4e 및 도 4f를 참조하여, 상세하게 설명된다.
마지막으로, 상기 제1전극(171) 및 제2전극(172) 상에는 보호층(180) 및 상기 보호층(180)에 구비된 제3콘택홀(163)을 통해 상기 제2전극(172)과 전기적으로 접속하는 픽셀전극(190)이 형성된다.
이하에서는, 도 2a 및 도 2c를 참조하여, 제1-2실시예가 설명된다.
본 발명의 제1-2실시예에 따른 표시장치에 적용되는 산화물 박막트랜지스터는, 액티브(150)의 형태를 제외하고는 제1-1실시예와 동일하다. 따라서, 동일한 내용에 대해서는 간단히 설명되거나, 또는, 생략된다.
도 2a 및 도 2c에 도시된 바와 같이, 본 발명의 제1-2실시예에 따른 표시장치에 적용되는 산화물 박막트랜지스터는, 게이트 전극(130), 상기 게이트 전극(130) 상에 형성된 게이트 절연막(140), 상기 게이트 절연막(140) 상에 형성된 액티브(150)를 포함한다.
상기 액티브(150)는 상기 제1컨택홀(161)을 통해 상기 액티브(150)와 접하는 상기 제1전극(171)과 중첩되어 있는 제1영역(151), 상기 제2컨텍홀(162)을 통해 상기 액티브(150)와 접하는 상기 제2전극(172)과 중첩되어 있는 제2영역(152) 및 상기 제1영역(151)과 상기 제2영역(152) 사이에 형성되어 있는 제3영역(153)을 포함한다.
여기서, 상기 액티브(150)의 제1영역(151), 제2영역(152) 및 제3영역(153)은 모두 동일한 폭(Ws)을 가진다. 상기한 바와 같이 형성된 액티브(150)의 형태를 본 명세서 에서는‘바타입(Bar type)’이라 한다.
예를 들어, 도 2c에 도시된 바와 같이, 상기 제1영역(151), 제2영역(152) 및 제3영역(153)의 넓이(Ws)는 11.4㎛로 동일하게 형성될 수 있다.
상기 액티브(150)의 제1영역(151), 제2영역(152) 및 제3영역(153)의 상부에는 식각정지층(160)이 형성된다. 상기 식각정지층(160)은 액티브(150)와 제1전극(171)을 전기적으로 접속시키기 위한 제1컨택홀(161) 및 액티브(150)와 제2전극(172)을 전기적으로 접속시키기 위한 제2컨택홀(162)이 패터닝되어 있는 홀타입(hole type)으로 형성된다.
다음, 상기 식각정지층(160) 상에는, 상기 식각정지층(160)을 커버하며, 상기 제1컨택홀(161)을 통해 상기 액티브(150)와 접속되는 제1전극(171) 및 상기 제1전극(171)과 이격되어 상기 식각정지층(160)을 커버하며, 상기 제2컨택홀(162)을 통해 액티브(150)와 접속되는 제2전극(172)이 형성된다. 상기 제1전극(171)은 데이터 라인과 연결되며, 상기 제2전극(172)은 상기 픽셀에 형성되어 있는 픽셀전극(190)과 연결된다. 상기 제1전극(171)은 상기 제3영역(153) 상부에 위치한 식각정지층(160)의 일부 위에까지 연장되어 형성된다. 상기 제2전극(172) 또한 상기 제3영역(153) 상부에 위치한 식각정지층(160)의 일부 위에까지 연장되어 형성된다.
상기 제2전극(172)이 상기 제3영역(153) 상부에 위치한 식각정지층(160) 상에서 제1영역(151) 방향으로 연장되는 거리(X+α)는 상기 제1전극(171)이 상기 제3영역(153) 상부에 위치한 식각정지층(160) 상에서 제2영역 방향으로 연장되는 거리(X)보다 길게 형성된다.
마지막으로, 상기 제1전극(171) 및 제2전극(172) 상에는 보호층(180) 및 상기 보호층(180)에 구비된 제3콘택홀(163)을 통해 상기 제2전극(172)과 전기적으로 접속하는 픽셀전극(190)이 형성된다.
도 3a, 도 3b, 도 3c는 각각 본 발명의 제2-1실시예, 제2-2실시예, 제2-3실시예에 따른 표시장치에 적용되는 산화물 박막트랜지스터의 구조를 개략적으로 나타낸 평면도이다. 상기 도면 상에 표기된 수치(예를 들어, 폭 등)의 단위는 마이크로미터(㎛)이다.
도 3a는, 바타입(Bar type)로 형성되어 있는 액티브 및 아일랜드타입(Island type)으로 형성되어 있는 식각정지층이 적용된 제2-1실시예가 도시되어있고, 도 3b는 아령타입 액티브 및 아일랜드타입(Island type) 식각정지층(163)이 적용된 제2-2실시예를 도시하고 있으며, 도3c는 아령타입 액티브 및 홀타입(hole type) 식각정지층이 적용되는 제2-3실시예를 도시하고 있다.
먼저, 도 3a에 도시된 바와 같이, 본 발명의 제2-1실시예에 따른 표시장치에 적용되는 산화물 박막트랜지스터는, 게이트 라인들과 데이터 라인들이 교차하는 영역마다 형성되어 있는 픽셀에 형성되어 있는 게이트 전극(130) 및 상기 게이트 전극(130) 상에는 형성된 게이트 절연막(140)을 포함한다.
상기 게이트 절연막(140) 상에는 제1영역(151), 제2영역(152) 및 상기 제1영역(151)과 상기 제2영역(152) 사이에 형성된 제3영역(153)을 포함하는 액티브(150)가 형성된다.
상기 액티브(150)는, 상기 제1영역(151), 상기 제2영역(152) 및 제3영역(153) 모두에서 동일한 넓이를 가진 바타입(Bar type)으로 형성된다.
식각정지층(160)은 상기 액티브(150) 중앙부 상에 형성되어 상기 식각정지층(160)을 기준으로 서로 대응되는 위치에 상기 액티브(150)의 제1영역(151) 및 제2영역(152)이 노출된다. 상기 액티브(150)의 제1영역(151) 및 제2영역(152) 상에는 각각 상기 식각정지층(160)을 사이에 두고 이격되도록 제1전극(171) 및 상기 제2전극(172)이 형성된다.
상기 제1전극(171)은 상기 액티브(150)의 중앙부에 위치한 식각정지층(160)의 일부 상으로 연장되어 형성된다. 상기 제2전극(172) 또한 상기 액티브(150)의 중앙부에 위치한 식각정지층(160)의 일부 상으로 연장되어 형성된다.
여기서, 상기 제2전극(172)이 상기 제3영역(153) 상부에 위치한 식각정지층(160) 상에서 제1영역 방향으로 연장되는 거리(X+α)는 상기 제1전극(171)이 상기 제3영역(153) 상부에 위치한 식각정지층(160) 상에서 제2영역 방향으로 연장되는 거리(X)보다 길게 형성된다.
또한 상기 제1전극(171)은 제1영역(151)의 면적보다 큰 면적을 갖도록 형성되어, 상기 제1영역(151)의 제1측 끝단(151a) 및 제2측 끝단(151b)을 커버하며, 데이터 라인과 연결되어 있다. 상기 제2전극(172) 또한 상기 제2영역(152)의 면적보다 큰 면적을 갖도록 형성되어, 상기 제2영역(152)의 제1측 끝단(152a) 및 제2측 끝단(152b)을 커버하며, 상기 픽셀에 형성되어 있는 픽셀전극(190)과 연결되어있다.
즉, 상기 제1전극(171) 폭(We1) 및 상기 제2전극(172)의 폭(We2)은 상기 액티브(150)의 폭, 보다 구체적으로 상기 제1영역(151)의 폭(W1) 및 상기 제2영역(152)의 폭(W2)보다 더 넓게 형성되어, 상기 제1영역(151)에서 상기 액티브(150)의 제1 측 끝단(151a) 및 제2측 끝단(151b)이 제1전극(171) 외부로 노출되지 않고 상기 제2영역(152)에서 상기 액티브(150)의 제1 측 끝단(152a) 및 제2측 끝단(152b)이 상기 제2전극(172) 외부로 노출되지 않도록 형성된다. 예를 들어, 도 3a에 도시된 바와 같이 제2전극(172)은 상기 액티브(150)의 상기 제2영역(152)의 제1측 끝단(152a) 및 제2측 끝단(152b)에서부터 대략 1.5um 만큼 더 외각으로 연장되도록 형성될 수 있다.
도 3b에 도시된 바와 같이, 본 발명의 제2-2실시예에 따른 표시장치에 적용되는 산화물 박막트랜지스터의 상기 게이트 절연막(140) 상에는 제1영역(151), 제2영역(152) 및 상기 제1영역(151)과 상기 제2영역(152) 사이에 형성된 제3영역(153)을 포함하는 액티브(150)가 형성된다.
상기 액티브(150)는, 제3영역(153)의 폭(W3)이 상기 제1영역(151)의 폭(W1) 및 상기 제2영역(152)의 폭(W2) 보다 짧은 아령타입으로 형성된다.
도 3b에 도시된 산화물 박막트랜지스터의 식각정지층(160)은 아일랜드타입(Island type)으로 형성되어 있다. 즉, 식각정지층(160)이 상기 액티브(150)의 중앙부 상에 형성되어 중앙에 위치한 식각정지층(160)을 기준으로 일측에는 액티브(150)의 제1영역(151)이 노출되고 반대측에는 액티브(150)의 제2영역(152)이 노출된다. 상기 식각정지층(160)을 사이에 두고 이격되도록 상기 제1영역(151) 상에는 제1전극(171)이 형성되고 상기 제2영역 상에는 제2전극(172)이 형성된다. 상기 제1전극(171)은 제1영역(151)의 면적보다 큰 면적을 갖도록 형성되어, 상기 제1영역(151)을 커버하며, 데이터 라인과 연결되어 있다. 상기 제2전극(172)은 상기 제2영역(152)의 면적보다 큰 면적을 갖도록 형성되어, 상기 제2영역(152)을 커버하며, 상기 픽셀에 형성되어 있는 픽셀전극(190)과 연결되어있다.
상기 제1전극(171)은 상기 액티브(150)의 중앙부에 위치한 식각정지층(160)의 일부 상으로 연장되어 형성된다. 상기 제2전극(172) 또한 상기 액티브(150)의 중앙부에 위치한 식각정지층(160)의 일부 상으로 연장되어 형성된다. 여기서, 상기 제2전극(172)이 상기 제3영역(153) 상부에 위치한 식각정지층(160) 상에서 제1영역 방향으로 연장되는 거리(X+α)는 상기 제1전극(171)이 상기 제3영역(153) 상부에 위치한 식각정지층(160) 상에서 제2영역 방향으로 연장되는 거리(X)보다 길게 형성된다.
도3b에 도시된 바와 같이 상기 제1영역(151)과 상기 제3영역(153)이 접하는 구간에는 제1목단부(151c) 및 제2목단부(151d)가 형성된다. 또한 상기 제2영역(152)과 상기 제3영역(153)이 접하는 구간에는 제3목단부(152c) 및 제4목단부(152d)가 형성된다. 여기서, 상기 제1목단부(151c) 및 제2목단부(151d)는 상기 제1영역의 폭(W1)이 상기 제3영역의 폭(W3)으로 서서히 감소되는 부위를 지칭하고 상기 제3목단부(152c) 및 제4목단부(152d)는 상기 제2영역의 폭(W2)이 상기 제3영역의 폭(W3)으로 서서히 감소되는 부위를 지칭한다.
위에서 언급하였듯이 상기 제1전극(171) 및 제2전극(172)은 상기 액티브(150) 중앙부의 식각정지층(160)을 일부까지 연장되어 형성된다. 특히 도 3b에서와 같이 목단부들을 포함하는 액티브(150)의 경우에는 상기 제1전극(171)은 상기 제1목단부(151c) 및 상기 제2목단부(151d)를 커버하도록 형성된다. 또한, 상기 제2전극(172)은 상기 제3목단부(152c) 및 상기 제4목단부(152d)를 커버하도록 형성된다.
도 3c에 도시된 바와 같이, 본 발명의 제2-3실시예에 따른 표시패널에 적용되는 산화물 박막트랜지스터의 상기 액티브(150)는, 제3영역(153)의 폭(W3)이 상기 제1영역(151)의 폭(W1) 및 상기 제2영역(152)의 폭(W2) 보다 짧은 아령타입으로 형성된다. 상기 산화물 박막트랜지스터는 액티브(150)와 제1전극(171)을 전기적으로 접속시키기 위한 제1컨택홀(161) 및 액티브(150)와 제2전극(172)을 전기적으로 접속시키기 위한 제2컨택홀(162)이 식각정지층(160)에 형성되어 있는 홀타입(hole type)으로 형성된다.
즉, 상기 액티브(150)의 제1영역(151), 제2영역(152) 및 제3영역(153) 상에는 식각정지층(160)이 형성되고 상기 제1전극(171)은 상기 식각정지층(160)에 형성되어 있는 제1컨택홀(161)을 통해 상기 제1영역(151)과 연결되며, 상기 제2전극(172)은 상기 식각정지층(160)에 형성되어 있는 제2컨택홀(162)을 통해 상기 제2영역(152)과 연결된다.
상기 제1전극(171)은 제1영역(151)의 면적보다 큰 면적을 갖도록 형성되어, 상기 제1영역(151)을 커버하며, 데이터 라인과 연결되어 있다. 상기 제2전극(172)은 상기 제2영역(152)의 면적보다 큰 면적을 갖도록 형성되어, 상기 제2영역(152)을 커버하며, 상기 픽셀에 형성되어 있는 픽셀전극(190)과 연결되어있다.
상기 제1전극(171)은 상기 제3영역(153) 상부에 위치한 식각정지층(160)의 일부 위에까지 연장되어 형성된다. 상기 제2전극(172) 또한 상기 제3영역(153) 상부에 위치한 식각정지층(160)의 일부 위에까지 연장되어 형성된다.
상기 제1전극(171)과 인접한 제2전극(172)의 끝단으로부터 상기 제2컨택홀까지의 거리(X+α)는, 상기 제2전극(172)과 인접한 제1전극(171)의 끝단으로부터 상기 제1컨택홀까지의 거리(X)보다 길게 형성된다. 다시 말해서, 상기 제2전극(172)이 상기 제3영역(153) 상부에 위치한 식각정지층(160) 상에서 제1영역 방향으로 연장되는 거리(X+α)는 상기 제1전극(171)이 상기 제3영역(153) 상부에 위치한 식각정지층(160) 상에서 제2영역 방향으로 연장되는 거리(X)보다 길게 형성된다.
도 3c에 도시된 바와 같이 상기 제1영역(151)과 상기 제3영역(153)이 접하는 구간에는 제1목단부(151c) 및 제2목단부(151d)가 형성되고 상기 제2영역(152)과 상기 제3영역(153)이 접하는 구간에는 제3목단부(152c) 및 제4목단부(152d)가 형성된다. 상기 제1목단부(151c) 및 제2목단부(151d)는 상기 제1영역의 폭(W1)이 상기 제3영역의 폭(W3)으로 서서히 감소되는 부위를 지칭하고 상기 제3목단부(152c) 및 제4목단부(152d)는 상기 제2영역의 폭(W2)이 상기 제3영역의 폭(W3)으로 서서히 감소되는 부위를 지칭한다.
이러한 목단부들을 포함하는 액티브(150)의 경우에 상기 제3영역 상에 식각정지층(160) 위로 연장되는 제1전극(171)은 상기 제1목단부 및 상기 제2목단부 보다 더 제2영역 측으로 연장되어 상기 제1목단부 및 상기 제2목단부를 커버하도록 형성된다. 마찬가지로, 상기 제2전극(172)은 상기 제3목단부 및 상기 제4목단부 보다 더 제1영역 측으로 연장되어 상기 제3목단부 및 상기 제4목단부를 커버하도록 형성된다.
상기 제1전극(171) 및 제2전극(172)은, 상기 제1전극(171) 및 제2전극(172)을 형성하는 공정과정에서 미스얼라인(misalign)이 발생되더라도, 상기 제1목단부 내지 제4목단부가 상기 제1전극(171) 및 제2전극(172)에 의해 완전하게 커버될 수 있을 만큼 임의의 마진(margin)을 가지고 형성된다.
예를 들어, 상기 제1전극(171) 및 제2전극(172)은 액티브(150)의 최외각에서부터 최소 2.0 um 내지 3.5um 만큼 더 크게 형성될 수 있다.
또한, 위에서 언급하였듯이 상기 제2전극(172)이 제3영역 상에 위치한 식각정지층(160)의 상부로 연장되는 거리가 상기 제1전극(171)이 상기 제3영역 상에 위치한 식각정지층(160)의 상부로 연장되는 거리보다 더 크거나 최소한 동일하도록 상기 제2전극(172)은 상기 제1전극(171) 보다 최소 0.5um 이상 더 크게 형성될 수 있다.
이에 따라, 문턱전압의 쉬프트(shift)가 방지될 수 있으며, 박막트랜지스터의 열화에 따른, 표시패널의 수명이 저하가 방지될 수 있다.
도 4a 내지 도 4e는 본 발명에 따른 표시장치 제조방법을 설명하기 위한 예시도들이다.
먼저, 기판(120) 상에는, 도 4a 내지 도 4d에 도시된 바와 같이, 게이트 전극(130), 게이트 절연막(140), 액티브(150), 제1컨택홀(161)과 제2컨택홀(162)이 구비된 식각정지층(160)이 순차적으로 형성된다.
다음, 상기 식각정지층(160)을 상에는, 도 4e에 도시된 바와 같이, 전극물질(173)이 도포된다. 상기 전극물질(173)로는 알루미늄(Al), 텅스텐(W), 구리 (Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄 (Ti), 몰리텅스텐(MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 어느 하나 또는 이들의 둘 이상의 조합으로 형성될 물질이 사용될 수도 있다.
상기 전극물질(173) 상단에는, 도 4e에 도시된 바와 같이, 마스크(Mask)가 배치된다. 상기 마스크(Mask)에는, 상기 제1전극(171)과 인접한 제2전극(172)의 끝단으로부터 상기 제2컨택홀(162)까지의 거리(X+α)가, 상기 제2전극(172)과 인접한 제1전극(171)의 끝단으로부터 상기 제1컨택홀(161)까지의 거리(X) 보다 길도록 패턴이 형성되어 있다.
상기 마스크(Mask)를 이용해 포토마스크 공정을 수행하여, 도 4f 및 도 4g에 도시된 바와 같이, 상기 식각정지층(160)을 커버하고, 상기 제1컨택홀(161)을 통해 상기 액티브(150)와 접속되며, 상기 데이터 라인과 연결되어 있는 제1전극(171) 및 상기 제1전극(171)과 이격되어 상기 식각정지층(160)을 커버하고, 상기 제2컨택홀(162)을 통해 상기 액티브(150)와 접속되며, 상기 픽셀에 형성되어 있는 픽셀전극(190)과 연결되어 있는 제2전극(172)이 형성된다.
상기한 바에 따라, 제1전극(171) 및 제2전극(172)이 형성되는 경우, 공정 편차에 따른 미스얼라인(misalign) 발생되더라도, 박막트랜지스터의 문턱전압이 네거티브(-)로 쉬프트(shift)되지 않는다.
또한, 드레인 바이어스에 의해 캐리어(Carrier)가 이동하는 채널(Channel)이 짧아지는 현상인 숏채널(Short Channel) 현상이 발생되지 않으며, DIBL이 현상의 발생을 막을 수 있다.
또한, 문턱전압의 쉬프트(shift)가 방지될 수 있으며, 박막트랜지스터의 열화에 따른, 표시장치의 수명이 저하가 방지될 수 있다.
본 발명의 제2실시예에 따른 표시장치를 제조하는 방법은, 본 발명의 제1실시예에 따른 표시장치를 제조하는 방법과 동일하다.
다만, 상기 전극물질(173) 상단에 배치된 마스크(Mask)에는, 상기 제1전극(171)및 상기 제2전극(172) 보다 크게 상기 제1영역(151)및 상기 제2영역(152)을 커버할 수 있도록 패턴이 형성되어 있다.
상기 마스크(Mask)를 이용해 포토마스크 공정을 수행하여, 상기 액티브(150)의 제1영역(151)과 접속되며, 데이터 라인과 연결되어 있는 제1전극(171)이 형성된다. 또한, 상기 제1전극(171)과 이격되어 상기 액티브(150)의 제2전극(172)과 접속되며, 상기 픽셀에 형성되어 있는 픽셀전극(190)과 연결되어 있는 제2전극(172)이 형성된다.
이에 따라, 상기 제1전극(171) 및 제2전극(172)을 형성하는 과정에서 미스얼라인(misalign)이 발생되더라도 상기 액티브(150)의 제1영역(151) 및 제2영역(152) 각각에서 제1측 끝단 및 제2측 끝단 뿐만 아니라, 제1영역 및 제2영역과 제3영역 사이에 목단부들까지 상기 제1전극(171) 및 제2전극(172)에 의해 완전하게 커버될 수 있다.
이에 따라, 사이드채널(side channel) 생성되는 것을 방지할 수 있고, 문턱전압의 쉬프트(shift)되는 것을 방지할 수 있으며, 박막트랜지스터의 열화에 따른, 표시패널의 수명이 저하되는 것을 방지할 수 있다.
전술한 바와 같이 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면, 유기발광 표시장치에도 적용될 수 있다.
또한, 본 발명은 높은 이동도를 가지는 한편 저온에서 공정이 가능한 비정질 아연 산화물계 반도체 물질을 액티브로 적용함에 따라 투명 전자회로나 플렉서블(flexible) 디스플레이에 적용 될 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 : 패널 200 : 게이트 드라이버
300 : 데이터 드라이버 400 : 타이밍 컨트롤러

Claims (14)

  1. 게이트 전극;
    상기 게이트 전극 상에 형성된 게이트 절연막;
    상기 게이트 절연막 상에 형성된 액티브;
    상기 액티브의 중앙부에 위치한 식각정지층;
    데이터 라인과 연결되고, 상기 액티브와 접하며, 상기 식각정지층의 일부 위로 연장되는 제1전극; 및
    픽셀의 전극과 연결되고, 상기 액티브와 접하며, 상기 식각정지층의 일부 위로 연장되는 제2전극을 포함하며,
    상기 액티브는,
    상기 제1전극 측에 위치한 제1영역, 상기 제2전극 측에 위치한 제2영역 및 상기 제1영역과 제2영역 사이에 위치한 제3영역을 포함하며,
    상기 제1전극은 상기 제1영역에서 서로 대응되는 상기 액티브의 제1측 끝단 및 제2측 끝단보다 더 외곽으로 연장되고,
    상기 제2전극은 상기 제2영역에서 상기 액티브의 제1측 끝단 및 제2측 끝단 보다 더 외곽으로 연장되며
    상기 게이트 전극은 상기 액티브와 완전히 중첩되며, 상기 게이트 전극의 폭은 상기 제1 영역의 폭 및 상기 제2 영역의 폭보다 넓고,상기 제3영역의 폭은 상기 제1영역의 폭 및 제2영역의 폭보다 짧고,
    상기 액티브는,
    상기 제1영역과 상기 제3영역의 연결 구간에 형성된 제1목단부 및 제2목단부; 및
    상기 제2영역과 상기 제3영역의 연결 구간에 형성된 제3목단부 및 제4목단부를 더 포함하고,
    상기 제1목단부 및 제2목단부는 상기 식각정지층 상부에서 상기 제2영역 측으로 연장된 상기 제1전극과 중첩되고,
    상기 제3목단부 및 제4목단부는 상기 식각정지층 상부에서 상기 제1영역 측으로 연장된 상기 제2전극과 중첩되고,
    상기 제1 영역과 상기 제3 영역의 연결 구간의 면적 및 상기 제2 영역과 상기 제3 영역의 연결 구간의 면적은 상기 제3 영역의 면적보다 작고,
    상기 제1 전극은 상기 제1 영역과 상기 제3 영역의 연결 구간의 끝단에서부터 상기 제3 영역 측으로 연장되고, 상기 제2 전극는 상기 제2 영역과 상기 제3 영역의 연결 구간의 끝단에서부터 상기 제3 영역 측으로 연장되어, 상기 제1 전극 및 상기 제2 전극은 상기 제3 영역과 중첩되고,
    상기 제1 전극 및 상기 제2 전극이 상기 제3 영역 측으로 연장된 거리는 2.0 um 이상 3.5um 이하인, 박막 트랜지스터.
  2. 제 1 항에 있어서,
    상기 식각정지층 상에서 상기 제1전극 측으로 연장되는 상기 제2전극의 거리는 상기 식각정지층 상에서 상기 제2전극 측으로 연장되는 상기 제1전극의 거리보다 긴, 박막 트랜지스터.
  3. 제 1 항에 있어서,
    상기 식각정지층은 상기 액티브의 제1영역 및 제2영역 상에 더 형성되고,
    상기 제1전극은 상기 제1영역에 위치한 식각정지층에 형성된 제1컨택홀을 통해 상기 제 1 영역과 연결되며,
    상기 제2전극은 상기 제2영역에 위치한 식각정지층에 형성된 제2컨택홀을 통해 상기 제 2 영역과 연결된, 박막 트랜지스터.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 게이트라인 및 데이터 라인이 교차되어 정의되는 픽셀; 및
    상기 게이트라인과 전기적으로 연결된 게이트 전극;
    상기 게이트 전극 상에 형성된 게이트 절연막;
    상기 게이트 절연막 상에 형성된 액티브;
    상기 액티브의 중앙부에 위치한 식각정지층;
    상기 데이터 라인과 연결되고, 상기 액티브와 접하며, 상기 식각정지층의 일부 위로 연장되는 제1전극; 및
    상기 픽셀의 전극과 연결되고, 상기 액티브와 접하며, 상기 식각정지층의 일부 위로 연장되는 제2전극을 포함하며,
    상기 액티브는,
    상기 제1전극 측에 위치한 제1영역, 상기 제2전극 측에 위치한 제2영역 및 상기 제1영역과 제2영역 사이에 위치한 제3영역을 포함하며,
    상기 제1전극은 상기 제1영역에서 서로 대응되는 상기 액티브의 제1측 끝단 및 제2측 끝단보다 더 외곽으로 연장되고,
    상기 제2전극은 상기 제2영역에서 상기 액티브의 제1측 끝단 및 제2측 끝단 보다 더 외곽으로 연장되며,
    상기 게이트 전극은 상기 액티브와 완전히 중첩되며, 상기 게이트 전극의 폭은 상기 제1 영역의 폭 및 상기 제2 영역의 폭보다 넓고,
    상기 제3영역의 폭은 상기 제1영역의 폭 및 제2영역의 폭보다 짧고,
    상기 액티브는,
    상기 제1영역과 상기 제3영역의 연결 구간에 형성된 제1목단부 및 제2목단부; 및
    상기 제2영역과 상기 제3영역의 연결 구간에 형성된 제3목단부 및 제4목단부를 더 포함하고,
    상기 제1목단부 및 제2목단부는 상기 식각정지층 상부에서 상기 제2영역 측으로 연장된 상기 제1전극과 중첩되고,
    상기 제3목단부 및 제4목단부는 상기 식각정지층 상부에서 상기 제1영역 측으로 연장된 상기 제2전극과 중첩되고,
    상기 제1 영역과 상기 제3 영역의 연결 구간의 면적 및 상기 제2 영역과 상기 제3 영역의 연결 구간의 면적은 상기 제3 영역의 면적보다 작고,
    상기 제1 전극은 상기 제1 영역과 상기 제3 영역의 연결 구간의 끝단에서부터 상기 제3 영역 측으로 연장되고, 상기 제2 전극는 상기 제2 영역과 상기 제3 영역의 연결 구간의 끝단에서부터 상기 제3 영역 측으로 연장되어, 상기 제1 전극 및 상기 제2 전극은 상기 제3 영역과 중첩되고,
    상기 제1 전극 및 상기 제2 전극이 상기 제3 영역 측으로 연장된 거리는 2.0 um 이상 3.5um 이하인, 표시장치.
  9. 제 8항에 있어서,
    상기 식각정지층 상에서 상기 제1전극 측으로 연장되는 상기 제2전극의 거리는 상기 식각정지층 상에서 상기 제2전극 측으로 연장되는 상기 제1전극의 거리보다 긴, 표시장치.
  10. 제 8 항에 있어서,
    상기 식각정지층은 상기 액티브의 제1영역 및 제2영역 상에 더 형성되고,
    상기 제1전극은 상기 제1영역에 위치한 식각정지층에 형성된 제1컨택홀을 통해 상기 제 1 영역과 연결되며,
    상기 제2전극은 상기 제2영역에 위치한 식각정지층에 형성된 제2컨택홀을 통해 상기 제 2 영역과 연결된, 표시장치.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020210004090A 2014-07-31 2021-01-12 박막트랜지스터 및 이를 이용한 표시장치 KR102422771B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210004090A KR102422771B1 (ko) 2014-07-31 2021-01-12 박막트랜지스터 및 이를 이용한 표시장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140098657A KR102204397B1 (ko) 2014-07-31 2014-07-31 박막트랜지스터 및 이를 이용한 표시장치
KR1020210004090A KR102422771B1 (ko) 2014-07-31 2021-01-12 박막트랜지스터 및 이를 이용한 표시장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020140098657A Division KR102204397B1 (ko) 2014-07-31 2014-07-31 박막트랜지스터 및 이를 이용한 표시장치

Publications (2)

Publication Number Publication Date
KR20210009398A KR20210009398A (ko) 2021-01-26
KR102422771B1 true KR102422771B1 (ko) 2022-07-18

Family

ID=82700871

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210004090A KR102422771B1 (ko) 2014-07-31 2021-01-12 박막트랜지스터 및 이를 이용한 표시장치

Country Status (1)

Country Link
KR (1) KR102422771B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013080784A1 (ja) * 2011-11-30 2013-06-06 シャープ株式会社 メモリ回路とその駆動方法、及び、これを用いた不揮発性記憶装置、並びに、液晶表示装置
JP2015144259A (ja) 2013-12-25 2015-08-06 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101750381B1 (ko) * 2011-04-06 2017-06-26 삼성디스플레이 주식회사 박막트랜지스터, 이를 포함한 유기발광표시장치 및 유기발광표시장치의 제조방법
KR101483026B1 (ko) * 2012-08-31 2015-01-15 엘지디스플레이 주식회사 산화물 박막트랜지스터를 포함하는 기판 및 이의 제조방법, 이를 이용한 액정표시장치용 구동회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013080784A1 (ja) * 2011-11-30 2013-06-06 シャープ株式会社 メモリ回路とその駆動方法、及び、これを用いた不揮発性記憶装置、並びに、液晶表示装置
JP2015144259A (ja) 2013-12-25 2015-08-06 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
KR20210009398A (ko) 2021-01-26

Similar Documents

Publication Publication Date Title
US9952473B2 (en) Display panel including light shielding line, display device having the same and method of manufacturing the same
US9059296B2 (en) Oxide thin film transistor and method of fabricating the same
US10317745B2 (en) Display substrate and method of manufacturing the same
US10288925B2 (en) Liquid crystal display device and manufacturing method thereof
US9519182B2 (en) Display panel and method of manufacturing the same
US20120112181A1 (en) Oxide semiconductor, thin film transistor including the same and thin film transistor display panel including the same
KR102204397B1 (ko) 박막트랜지스터 및 이를 이용한 표시장치
KR20110125105A (ko) 산화물 박막 트랜지스터 및 그 제조방법
US9837444B2 (en) Ultra high density thin film transistor substrate having low line resistance structure and method for manufacturing the same
WO2018192217A1 (zh) 薄膜晶体管及其制备方法、阵列基板及其制备方法、显示面板
KR102471130B1 (ko) 표시 장치 및 이의 제조 방법
US8754410B2 (en) Thin film transistor and array substrate including the same
JP2006337819A (ja) 表示装置およびその駆動方法
KR101969568B1 (ko) 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
CN103299431A (zh) 半导体装置
US8748892B2 (en) Thin film transistor and method for fabricating the same
US9508828B2 (en) Array substrate and method of fabricating the same
KR20160130877A (ko) 박막트랜지스터 및 이를 포함하는 표시 장치
KR102422771B1 (ko) 박막트랜지스터 및 이를 이용한 표시장치
KR102447947B1 (ko) 표시장치
KR102444782B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR102129500B1 (ko) 액정표시패널
US9064978B2 (en) Pixel structure and fabricating method thereof
KR20080047672A (ko) 전기 영동 표시 장치 및 그 제조 방법
US20120326152A1 (en) Thin film transistor substrate, display panel having the same and method of manufacturing

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant