TWI409641B - 固態磁碟驅動器以及操作頻率控制方法 - Google Patents

固態磁碟驅動器以及操作頻率控制方法 Download PDF

Info

Publication number
TWI409641B
TWI409641B TW099108121A TW99108121A TWI409641B TW I409641 B TWI409641 B TW I409641B TW 099108121 A TW099108121 A TW 099108121A TW 99108121 A TW99108121 A TW 99108121A TW I409641 B TWI409641 B TW I409641B
Authority
TW
Taiwan
Prior art keywords
workload
memory device
monitoring module
access
clock
Prior art date
Application number
TW099108121A
Other languages
English (en)
Other versions
TW201039135A (en
Inventor
Kuo Hung Wang
Original Assignee
Mediatek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Inc filed Critical Mediatek Inc
Publication of TW201039135A publication Critical patent/TW201039135A/zh
Application granted granted Critical
Publication of TWI409641B publication Critical patent/TWI409641B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Memory System (AREA)
  • Debugging And Monitoring (AREA)

Description

固態磁碟驅動器以及操作頻率控制方法
本發明係有關於一種固態磁碟驅動器，且特別有關於一種固態磁碟驅動器以及操作頻率控制方法。
計算機系統將資料儲存至不同類型之儲存媒體及裝置中。此儲存媒體及裝置可視為非揮發性的，且即使當電源斷開(turn off)時，亦持續地儲存資料。非揮發性儲存裝置之一實例為計算機系統之硬碟。儲存裝置亦可包含反及閘(以下稱為NAND)快閃記憶體以及固態磁碟(solid state disk，以下簡稱為SSD)。而儲存媒體則可包含藉由儲存裝置存取之實際磁碟或磁帶(platter)。操作系統(operating system，以下簡稱為OS)可被要求執行一些動作，例如，藉由處理器來讀寫儲存媒體中之特定位置。
由於非揮發性快閃記憶體作為大容量儲存裝置已被廣泛地應用於許多電子產品之中，因此，藉由多個主機對非揮發性快閃記憶體之同時存取(simultaneous access)已隨之發展。然而在此狀況下，隨著存取非揮發性快閃記憶體之主機模組之數量的增加，總功率消耗亦極大地增大。為了改進系統性能以及進一步減小功率消耗，需要一種根據系統工作負荷來控制SSD驅動器之操作頻率的方法。
有鑑於此，本發明提供以下技術方案：
本發明之實施例提供了一種固態磁碟驅動器，包含：記憶體裝置，包含用於儲存資料位元之多個記憶體單元；以及控制器，耦接於記憶體裝置，根據時脈訊號存取記憶體裝置，估計記憶體裝置之工作負荷，以及根據已估計之工作負荷調整時脈訊號之頻率，其中控制器包含一監視模組估計至少一個存取要求及/或至少一個存取命令之資料傳輸的資料大小，以及根據資料大小估計工作負荷。
本發明之實施例另提供一種操作頻率控制方法，用於控制固態磁碟驅動器之操作頻率，所述操作頻率控制方法包含：根據記憶體裝置之至少一存取操作的特性，估計記憶體裝置之工作負荷；估計存取操作之資料傳輸的資料大小且根據資料大小估計該工作負荷；以及根據已估計之工作負荷調整固態磁碟驅動器之操作頻率，其中，當記憶體裝置之已估計之工作負荷低於預定低門檻值時，減小操作頻率，以及當記憶體裝置之已估計之工作負荷超出預定高門檻值時，增大操作頻率。
本發明之實施例另提供一種固態磁碟驅動器，包含：記憶體裝置，包含用於儲存資料位元之多個記憶體單元；以及控制器，耦接於主機，所述控制器根據時脈訊號輸出至少一個存取要求，以存取記憶體裝置，其中，所述控制器包含：監視模組，監視所述至少一個存取要求，決定所述至少一個存取要求使得記憶體裝置處於重工作負荷抑或抑或處於輕工作負荷，以及根據決定結果產生時脈控制訊號，以調整時脈訊號之頻率。
以上所述之固態磁碟驅動器以及操作頻率控制方 法，可根據系統工作負荷控制固態磁碟驅動器之操作頻率，以減小系統功率消耗，從而最大化功率效率並藉此改善系統之整體性能。
於說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元組。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同樣的元組。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元組的方式，而是以元組在功能上的差異來作為區分的準則。於通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或透過其他裝置或連接手段間接地電氣連接至該第二裝置。
第1圖係依本發明第一實施例之SSD驅動器100的示意圖。SSD驅動器100包含控制器101以及記憶體裝置102。記憶體裝置102包含用於儲存資料位元之多個記憶體單元。根據本發明之實施例，記憶體裝置102可視為非揮發性儲存裝置，例如，SSD記憶體。控制器101耦接於記憶體裝置102，用於管理記憶體裝置102。根據本發明之實施例，控制器101根據時脈訊號存取記憶體裝置102來估計記憶體裝置102之工作負荷，以及根據已估計之工作負荷調整時脈訊號之頻率。
控制器101包含主機介面111、處理器112、快閃控制器113、緩衝器114、時脈控制器115、誤差檢查及校正(Error Checking and Correcting，以下簡稱為ECC)引擎116、時脈源117、以及定時器118，其中，於一些實施例中，定時器118可藉由即時時脈(Real Time Clock，以下簡稱為RTC)來實作。主機介面111將SSD驅動器100連接(interface)至主機103。一般而言，主機係定義為將資料儲存於記憶體裝置102之系統或子系統。主機介面111自主機103接收存取要求(例如，讀取或寫入要求)。處理器112耦接於主機介面111，自主機介面111接收所述存取要求，且產生對應之存取命令，以控制記憶體裝置102之存取操作。ECC引擎116對儲存於記憶體裝置102之資料進行誤差檢查及校正。緩衝器114可係為緩衝資料之任一類型之記憶體裝置，例如，動態隨機存取記憶體(dynamic random access memory，以下簡稱為DRAM)。時脈控制器115自時脈源117接收振盪訊號，且產生用於控制器101中之模組的時脈訊號。應注意，時脈源117可為任一類型之振盪器或時脈產生源，且用於不同模組之時脈訊號可具有不同頻率。因此，本發明並不僅限於此。主機介面111、處理器112、快閃控制器113、緩衝器114、以及ECC引擎116係根據時脈訊號運作。
根據本發明之實施例，控制器101可更包含監視模組120。監視模組120監視用於記憶體裝置102之存取要求以及存取命令，決定存取要求以及存取命令之特性以估計記憶體裝置102之工作負荷，以及產生時脈控制訊號，以根 據已估計之工作負荷調整時脈訊號之頻率。舉例而言，監視模組120可決定存取要求以及存取命令將致使記憶體裝置102處於重工作負荷(heavy work load)抑或處於輕工作負荷(light work load)，以及根據決定結果產生時脈控制訊號，以調整時脈訊號之頻率。需注意，時脈控制訊號亦可根據已估計之工作負荷而由處理器112產生，本發明並不僅限於此。時脈控制器115根據時脈控制訊號產生時脈訊號，以根據已估計之工作負荷增大或者減小時脈頻率。當決定記憶體裝置102處於重工作負荷時，可增大時脈頻率，以快速響應存取要求。當決定記憶體裝置102處於輕工作負荷時，可減小時脈頻率，以節省功率。
根據本發明之實施例，監視模組120可由軟體、韌體、硬體或其任一組合來實作。於本發明之不同實施例中，監視模組120亦可設置於處理器112外部。第2圖係依本發明另一實施例之SSD驅動器200的示意圖。為簡潔起見，此處不另贅述控制器201之細節，相關部分請參考第1圖中控制器101的上述描述。根據本發明之實施例，控制器201包含主機工作負荷監視模組130以及快閃工作負荷監視模組140。主機工作負荷監視模組130耦接於主機介面111，以監視藉由主機103指定之作業，以及相應地估計記憶體裝置102之工作負荷。快閃工作負荷監視模組140耦接於快閃控制器113，以監視記憶體裝置102之操作，以及相應地估計工作負荷。於本發明之實施例中，主機工作負荷監視模組130或快閃工作負荷監視模組140可產生時脈控制訊號，以根據已估計之工作負荷調整時脈訊號之頻 率。然而需注意，時脈控制訊號亦可根據已估計之工作負荷而由處理器122產生，因此，本發明並不僅限於此。根據本發明之實施例，主機工作負荷監視模組130以及快閃工作負荷監視模組140亦可由軟體、韌體、硬體或其任一組合來實作。
第3圖係依本發明一實施例之控制SSD驅動器之操作頻率之方法的流程圖。當接收對應於存取操作之至少一個存取命令時，監視模組120(或者主機工作負荷監視模組130及/或快閃工作負荷監視模組140)根據存取操作之特性來估計記憶體裝置102之工作負荷(步驟S301)。根據本發明之實施例，可根據來自主機103之存取要求或用於記憶體裝置102之存取命令來估計存取操作之特性。下文將更詳細地描述估計工作負荷之方法的實施例。於估計工作負荷之後，可根據已估計之工作負荷調整SSD驅動器之操作頻率(步驟S302)。藉由適應地調整SSD驅動器之操作頻率，可提供用於存取記憶體裝置之不同存取速率，以更有效率地存取記憶體裝置。
根據本發明之實施例，當已估計之工作負荷低於預定低門檻值時，決定記憶體裝置102係處於輕工作負荷，且可減小控制器101及/或控制器201中之模組的操作頻率，以節省功率消耗。於本發明之實施例中，時脈控制器115可根據時脈控制訊號減小時脈訊號之頻率，以減小處理器112、快閃控制器113、緩衝器114、及/或ECC引擎116之操作頻率。另一方面，當記憶體裝置102之已估計之工作負荷超出預定高門檻值時，決定記憶體裝置102係處於 重工作負荷，且可增大控制器101或控制器201中之模組的操作頻率，以使控制器101或控制器201更快地響應存取要求。於本發明之實施例中，時脈控制器115可根據時脈控制訊號增大時脈訊號之頻率，以增大處理器112、快閃控制器113、緩衝器114、及/或ECC引擎116之操作頻率。
第4圖係依本發明一實施例之估計工作負荷之方法的流程圖。根據本發明之實施例，於接收存取命令及/或存取要求之後，監視模組120或主機工作負荷監視模組130決定耦接於主機103與控制器101之間的傳輸介面(例如，第1圖所示之傳輸介面300)之傳輸速率(步驟S401)，且根據傳輸速率估計工作負荷。根據本發明之實施例，傳輸介面300可為串列式先進附加技術(Serial Advanced Technology Attachment，以下簡稱為SATA)傳輸介面。主機介面111可藉由與主機103之握手程序獲得關於傳輸介面300之傳輸速率的資訊，且因此，監視模組120或主機工作負荷監視模組130可自主機介面111獲得資訊。
當決定傳輸介面具有較高傳輸速率(例如對於SATA而言，傳輸速率為3Gbit/s或更高)時(步驟S402)，監視模組120或主機工作負荷監視模組130可以決定對應的來自主機103之存取要求可使得記憶體裝置102處於重工作負荷。因此，監視模組120或主機工作負荷監視模組130可決定為控制器101或控制器201中之模組提供高頻時脈(fast clock)(步驟S403)。根據本發明之實施例，必要時，監視模組120或主機工作負荷監視模組130可產生時 脈控制訊號，以增大時脈頻率。另一方面，當決定傳輸介面係運作於較低傳輸速率(例如對於SATA而言，傳輸速率為1.5Gbit/s)時(步驟S402)，監視模組120或主機工作負荷監視模組130可決定來自主機103之對應的存取要求可能並未使得記憶體裝置102處於重工作負荷。因此，監視模組120或主機工作負荷監視模組130可決定為控制器101或控制器201中之模組提供低頻時脈(slow clock)(步驟S404)。根據本發明之實施例，必要時，監視模組120或主機工作負荷監視模組130可產生時脈控制訊號，以減小時脈頻率。
第5圖係依本發明另一實施例之估計工作負荷之方法的流程圖。根據本發明之實施例，於接收存取命令及/或存取要求之後，監視模組120或主機工作負荷監視模組130決定連續存取命令/存取要求之間的時間間隔(步驟S501)，且根據時間間隔之長度估計工作負荷。監視模組120或主機工作負荷監視模組130可根據連續存取命令/存取要求之開始時間以及結束時間估計時間間隔。舉例而言，根據定時器118，監視模組120或主機工作負荷監視模組130可於先前存取命令及/或存取要求結束時記錄時間Te，以及於當前存取命令及/或存取要求開始時記錄時間Ts。監視模組120或主機工作負荷監視模組130可進一步決定時間間隔T=(Ts-Te)是否小於預期命令週期Tp1(步驟S502)。
當(T<Tp1)時，監視模組120或主機工作負荷監視模組130可以決定頻繁產生之存取命令/存取要求可使得記憶 體裝置102處於重工作負荷。因此，監視模組120或主機工作負荷監視模組130可決定為控制器101或控制器201中之模組提供高頻時脈(步驟S503)。根據本發明之實施例，必要時，監視模組120或主機工作負荷監視模組130可產生時脈控制訊號，以增大時脈頻率。另一方面，當(T>=Tp1)時，監視模組120或主機工作負荷監視模組130可決定存取命令/存取要求可能並未使得記憶體裝置102處於重工作負荷。因此，監視模組120或主機工作負荷監視模組130可決定為控制器101或控制器201中之模組提供低頻時脈(步驟S504)。根據本發明之實施例，必要時，監視模組120或主機工作負荷監視模組130可產生時脈控制訊號，以減小時脈頻率。
第6圖係依本發明另一實施例之估計工作負荷之方法的流程圖。根據本發明之實施例，於接收存取命令及/或存取要求之後，監視模組120或主機工作負荷監視模組130決定連續資料傳輸之間的時間間隔Td(步驟S601)，以及決定時間間隔Td是否小於期望之資料傳輸週期Tp2(步驟S602)，以根據時間間隔之長度估計工作負荷。當(Td<Tp2)時，監視模組120或主機工作負荷監視模組130可以決定對應的存取命令及/或存取要求可使得記憶體裝置102處於重工作負荷。因此，監視模組120或主機工作負荷監視模組130可決定為控制器101或控制器201中之模組提供高頻時脈(步驟S603)。根據本發明之實施例，必要時，監視模組120或主機工作負荷監視模組130可產生時脈控制訊號，以增大時脈頻率。另一方面，當(Td>=Tp2)時，監 視模組120或主機工作負荷監視模組130可決定存取命令及/或存取要求可能並未使得記憶體裝置102處於重工作負荷。因此，監視模組120或主機工作負荷監視模組130可決定為控制器101或控制器201中之模組提供低頻時脈(步驟S604)。根據本發明之實施例，必要時，監視模組120或主機工作負荷監視模組130可產生時脈控制訊號，以減小時脈頻率。
第7圖係依本發明另一實施例之估計工作負荷之方法的流程圖。根據本發明之實施例，於接收存取命令及/或存取要求之後，監視模組120或主機工作負荷監視模組130決定存取命令/存取要求之傳輸模式(步驟S701)，以及根據傳輸模式估計工作負荷。根據本發明之實施例，監視模組120或主機工作負荷監視模組130可決定傳輸模式為可程式化輸入/輸出(Programmed input/output，以下簡稱為PIO)模式抑或記憶體直接存取(Direct Memory Access，以下簡稱為DMA)模式(步驟S702)。
DMA係為現代計算機以及微處理器之特徵，其允許主機內之特定硬體子系統存取記憶體裝置，以無需依賴中央處理單元(例如，處理器112以及處理器122)而獨立地進行讀取及/或寫入。因此，DMA係為一種適合快速傳輸大量資料，而無需中斷當前系統進程之技術。根據本發明之實施例，當傳輸模式為DMA時，監視模組120或主機工作負荷監視模組130可以決定存取命令/存取要求可使得記憶體裝置102處於重工作負荷。因此，監視模組120或主機工作負荷監視模組130可決定為控制器101或控制 器201中之模組提供高頻時脈(步驟S703)。根據本發明之實施例，必要時，監視模組120或主機工作負荷監視模組130可產生時脈控制訊號，以增大時脈頻率。另一方面，PIO係為於中央處理單元(例如，處理器112以及處理器122)與外圍設備(peripheral)(例如，記憶體裝置)之間傳輸資料的特徵。因此PIO之傳輸速率係低於DMA之傳輸速率。當傳輸模式為PIO時，監視模組120或主機工作負荷監視模組130可決定存取命令/存取要求可能並未使得記憶體裝置102處於重工作負荷。因此，監視模組120或主機工作負荷監視模組130可決定為控制器101或控制器201中之模組提供低頻時脈(步驟S704)。根據本發明之實施例，必要時，監視模組120或主機工作負荷監視模組130可產生時脈控制訊號，以減小時脈頻率。
第8圖係依本發明另一實施例之估計工作負荷之方法的流程圖。根據本發明之實施例，於接收存取命令及/或存取要求之後，監視模組120或主機工作負荷監視模組130決定存取命令/存取要求之資料傳輸的資料大小(步驟S801)，以及決定資料大小是否大於預定門檻值(步驟S802)，以根據資料大小估計工作負荷。當資料大小大於預定門檻值時，監視模組120或主機工作負荷監視模組130可以決定存取命令/存取要求可使得記憶體裝置102處於重工作負荷。因此，監視模組120或主機工作負荷監視模組130可決定為控制器101或控制器201中之模組提供高頻時脈(步驟S803)。根據本發明之實施例，必要時，監視模組120或主機工作負荷監視模組130可產生時脈控制訊 號，以增大時脈頻率。另一方面，當資料大小不大於預定門檻值時，監視模組120或主機工作負荷監視模組130可決定存取命令及/或存取要求可能並未使得記憶體裝置102處於重工作負荷。因此，監視模組120或主機工作負荷監視模組130可決定為控制器101或控制器201中之模組提供低頻時脈(步驟S804)。根據本發明之實施例，必要時，監視模組120或主機工作負荷監視模組130可產生時脈控制訊號，以減小時脈頻率。
根據本發明之另一實施例，監視模組120或主機工作負荷監視模組130亦可根據自主機103之應用程式輸出之指示訊號來估計工作負荷。應用程式可為軟體或軔體程式，以監視主機103之存取要求的傳輸速率需求，以及預先通知控制器101或控制器201，使其根據傳輸速率需求調整時脈頻率。
第9圖係依本發明另一實施例之估計工作負荷之方法的流程圖。根據本發明之實施例，監視模組120或快閃工作負荷監視模組140可監視記憶體裝置102之工作負荷(步驟S901)，以及決定記憶體裝置102是否進入繁忙狀態(步驟S902)。監視模組120或快閃工作負荷監視模組140可根據已接收之存取命令決定記憶體裝置102是否繁忙。舉例而言，當程式化記憶體裝置102時，可決定記憶體裝置102已進入繁忙狀態。於此繁忙狀態中，記憶體裝置102可能無法及時響應存取命令。因此，監視模組120或快閃工作負荷監視模組140可決定為控制器101或控制器201中之模組提供低頻時脈(步驟S903)。根據本發明之實施 例，必要時，監視模組120或快閃工作負荷監視模組140可產生時脈控制訊號，以減小時脈頻率。根據本發明之另一實施例，亦可關閉一些模組(例如，藉由將模組之操作頻率調整至零)，以進一步節省功率消耗。舉例而言，當決定記憶體裝置102已進入繁忙狀態時，可減小快閃控制器113、緩衝器114以及ECC引擎116之操作頻率，以提供低頻時脈服務，或者甚至將其設置為零，以節省功率。另一方面，當決定記憶體裝置102未進入繁忙狀態時，監視模組120或快閃工作負荷監視模組140可決定為控制器101或控制器201中之模組提供高頻時脈(步驟S904)。根據本發明之實施例，必要時，監視模組120或快閃工作負荷監視模組140可產生時脈控制訊號，以增大時脈頻率。
根據本發明之實施例，藉由根據不同工作負荷，可適應地調整時脈之速率(低頻時脈或高頻時脈)，因為避免了非必要之功率消耗，所以可最大化功率效率。此外，對於重工作負荷，可更增加存取速率，以改善SSD驅動器之功能性。因此，相較於先前技術，本發明可改善SSD驅動器之整體性能。
以上所述僅為本發明之較佳實施例，意在例舉本發明之通用原理，應可理解，本發明並不僅限於以上所述實施例之範圍。舉凡熟悉本案之人士援依本發明之精神所做之等效變化與修飾，皆應涵蓋於後附之申請專利範圍內。
100、200‧‧‧SSD驅動器
101、201‧‧‧控制器
102‧‧‧記憶體裝置
103‧‧‧主機
111‧‧‧主機介面
112、122‧‧‧處理器
113‧‧‧快閃控制器
114‧‧‧緩衝器
115‧‧‧時脈控制器
116‧‧‧ECC引擎
117‧‧‧時脈源
118‧‧‧定時器
120‧‧‧監視模組
130‧‧‧主機工作負荷監視模組
140‧‧‧快閃工作負荷監視模組
300‧‧‧傳輸介面
S301~S302、S401~S404‧‧‧步驟
S501~S504、S601~S604‧‧‧步驟
S701~S704、S801~S804、S901~S904‧‧‧步驟
第1圖係依本發明第一實施例之SSD驅動器的示意 圖。
第2圖係依本發明另一實施例之SSD驅動器的示意圖。
第3圖係依本發明一實施例之控制SSD驅動器之操作頻率之方法的流程圖。
第4圖係依本發明一實施例之估計工作負荷之方法的流程圖。
第5圖係依本發明另一實施例之估計工作負荷之方法的流程圖。
第6圖係依本發明另一實施例之估計工作負荷之方法的流程圖。
第7圖係依本發明另一實施例之估計工作負荷之方法的流程圖。
第8圖係依本發明另一實施例之估計工作負荷之方法的流程圖。
第9圖係依本發明另一實施例之估計工作負荷之方法的流程圖。
100‧‧‧SSD驅動器
101‧‧‧控制器
102‧‧‧記憶體裝置
103‧‧‧主機
111‧‧‧主機介面
112‧‧‧處理器
113‧‧‧快閃控制器
114‧‧‧緩衝器
115‧‧‧時脈控制器
116‧‧‧ECC引擎
117‧‧‧時脈源
118‧‧‧定時器
120‧‧‧監視模組
300‧‧‧傳輸介面

Claims (18)

  1. 一種固態磁碟驅動器，包含：一記憶體裝置，包含用於儲存資料位元之多個記憶體單元；以及一控制器，耦接於該記憶體裝置，該控制器根據一時脈訊號存取該記憶體裝置，估計該記憶體裝置之一工作負荷，以及根據已估計之該工作負荷調整該時脈訊號之頻率，其中該控制器包含一監視模組估計至少一個存取要求及/或至少一個存取命令之資料傳輸的一資料大小，以及根據該資料大小估計該工作負荷。
  2. 如申請專利範圍第1項所述之固態磁碟驅動器，其中，當該記憶體裝置的已估計之該工作負荷低於一預定低門檻值時，該控制器進一步減小該時脈訊號之頻率，以及當該記憶體裝置的已估計之該工作負荷超出一預定高門檻值時，該控制器進一步增大該時脈訊號之頻率。
  3. 如申請專利範圍第1項所述之固態磁碟驅動器，其中，該控制器耦接於一主機，該主機輸出該至少一個存取要求以存取該記憶體裝置，且該控制器更包含：一時脈控制器，根據一時脈控制訊號產生該時脈訊號；以及一處理器，接收該至少一個存取要求以及產生該至少一個存取命令，以相應地存取該記憶體裝置，其中，該處理器係根據該時脈訊號運作，並且其中該監視模組更監視該至少一個存取要求以及該至少一個存取命令，決定該至少一個存取要求以及該至少一個 存取命令之特性，以進一步根據該至少一個存取要求以及該至少一個存取命令之特性估計該工作負荷，以及產生該時脈控制訊號，以根據已估計之該工作負荷調整該時脈訊號之頻率。
  4. 如申請專利範圍第3項所述之固態磁碟驅動器，其中，當該主機輸出該至少一個存取要求時，該監視模組更自該主機接收一指示訊號，以及產生該時脈控制訊號，以根據該指示訊號調整該時脈訊號之頻率，且該指示訊號係由該主機產生以指示對應於該至少一個存取要求之一傳輸速率需求。
  5. 如申請專利範圍第3項所述之固態磁碟驅動器，其中，根據已估計之該工作負荷，該監視模組更決定該記憶體裝置是否繁忙，以及當決定該記憶體裝置繁忙時，產生該時脈控制訊號，以減小該時脈訊號之頻率。
  6. 如申請專利範圍第3項所述之固態磁碟驅動器，其中，該監視模組更決定耦接於該主機與該控制器之間的一傳輸介面之一傳輸速率，以及根據該傳輸速率估計該工作負荷。
  7. 如申請專利範圍第3項所述之固態磁碟驅動器，其中，該監視模組更決定多個連續存取要求之間的一時間間隔，以及根據該時間間隔之長度估計該工作負荷。
  8. 如申請專利範圍第3項所述之固態磁碟驅動器，其中，該監視模組更估計該記憶體裝置之多次連續資料傳輸之間的一時間間隔，以及根據該時間間隔之長度估計該工作負荷。
  9. 如申請專利範圍第3項所述之固態磁碟驅動器，其中，該監視模組更決定該至少一個存取要求之一傳輸模式，以及根據該傳輸模式估計該工作負荷。
  10. 如申請專利範圍第9項所述之固態磁碟驅動器，其中，當該傳輸模式被決定為可程式化輸入/輸出模式時，該監視模組產生該時脈控制訊號，以減小該時脈訊號之頻率。
  11. 如申請專利範圍第9項所述之固態磁碟驅動器，其中，當該傳輸模式被決定為直接記憶體存取模式時，該監視模組產生該時脈控制訊號，以增大該時脈訊號之頻率。
  12. 一種操作頻率控制方法，用於控制一固態磁碟驅動器之一操作頻率，該操作頻率控制方法包含：根據一記憶體裝置之至少一存取操作的特性，估計該記憶體裝置之一工作負荷；估計該存取操作之資料傳輸的一資料大小且根據該資料大小估計該工作負荷；以及根據已估計之該工作負荷調整該固態磁碟驅動器之該操作頻率，其中，當該記憶體裝置的已估計之該工作負荷低於一預定低門檻值時，減小該操作頻率，以及當該記憶體裝置的已估計之該工作負荷超出一預定高門檻值時，增大該操作頻率。
  13. 如申請專利範圍第12項所述之操作頻率控制方法，更包含：根據已估計之該工作負荷，決定該記憶體裝置是否繁忙；以及當決定該記憶體裝置繁忙時，減小該操作頻率。
  14. 如申請專利範圍第12項所述之操作頻率控制方法，更包含：決定耦接於一主機與該固態磁碟驅動器之間的一傳輸介面之一傳輸速率；以及根據該傳輸速率估計該工作負荷。
  15. 如申請專利範圍第12項所述之操作頻率控制方法，更包含：決定多個連續存取要求之間的一時間間隔；以及根據該時間間隔之長度估計該工作負荷。
  16. 如申請專利範圍第12項所述之操作頻率控制方法，更包含：估計該記憶體裝置之多次連續資料傳輸之間的一時間間隔；以及根據該時間間隔之長度估計該工作負荷。
  17. 如申請專利範圍第12項所述之操作頻率控制方法，更包含：決定至少一個存取要求的一傳輸模式；以及根據該傳輸模式估計該工作負荷。
  18. 如申請專利範圍第12項所述之操作頻率控制方法，更包含：接收對應於來自一主機之一存取要求的一指示訊號，其中，該指示訊號係指示對應於該存取要求之一傳輸速率需求；以及根據該指示訊號調整該操作頻率。
TW099108121A 2009-04-24 2010-03-19 固態磁碟驅動器以及操作頻率控制方法 TWI409641B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17230709P 2009-04-24 2009-04-24
US12/616,197 US20100274933A1 (en) 2009-04-24 2009-11-11 Method and apparatus for reducing memory size and bandwidth

Publications (2)

Publication Number Publication Date
TW201039135A TW201039135A (en) 2010-11-01
TWI409641B true TWI409641B (zh) 2013-09-21

Family

ID=42993110

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099108121A TWI409641B (zh) 2009-04-24 2010-03-19 固態磁碟驅動器以及操作頻率控制方法

Country Status (3)

Country Link
US (1) US20100274933A1 (zh)
CN (1) CN101872288A (zh)
TW (1) TWI409641B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI718532B (zh) * 2019-05-10 2021-02-11 技嘉科技股份有限公司 固態硬碟以及固態硬碟的效能優化方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008013227A1 (ja) * 2006-07-26 2009-12-17 パナソニック株式会社 不揮発性記憶装置、アクセス装置、及び不揮発性記憶システム
US8555095B2 (en) 2010-07-26 2013-10-08 Apple Inc. Methods and systems for dynamically controlling operations in a non-volatile memory to limit power consumption
TWI473103B (zh) * 2011-09-14 2015-02-11 威剛科技股份有限公司 快閃記憶體儲存裝置及其不良儲存區域的判定方法
JP5801158B2 (ja) * 2011-10-21 2015-10-28 ラピスセミコンダクタ株式会社 Ｒａｍ記憶装置
KR101978981B1 (ko) 2012-09-14 2019-05-16 삼성전자주식회사 임베디드 멀티미디어 카드（ｅＭＭＣ）, 상기 ｅＭＭＣ를 제어하는 호스트, 및 이들을 포함하는 시스템의 동작 방법
CN103197754B (zh) * 2013-04-01 2016-05-25 华为技术有限公司 一种降低芯片功耗的方法和装置
US20140359196A1 (en) 2013-05-31 2014-12-04 Daniel J. Ragland On-the-fly performance adjustment for solid state storage devices
US10101763B2 (en) * 2015-07-29 2018-10-16 Sandisk Technologies Inc. Interface adjustment processes for a data storage device
US10599208B2 (en) * 2015-09-08 2020-03-24 Toshiba Memory Corporation Memory system and controller
CN107273041A (zh) * 2016-04-07 2017-10-20 株式会社东芝 存储装置以及该装置中的数据保存方法
CN106155949A (zh) * 2016-06-30 2016-11-23 联想(北京)有限公司 一种控制方法及装置
US11620163B2 (en) * 2016-10-05 2023-04-04 Telefonaktiebolaget Lm Ericsson (Publ) Controlling resource allocation in a data center by monitoring load on servers and network links
CN106527653A (zh) * 2016-10-12 2017-03-22 东软集团股份有限公司 调整cpu频率的方法及装置
KR20180074138A (ko) * 2016-12-23 2018-07-03 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
CN106648472B (zh) * 2016-12-30 2020-04-03 郑州云海信息技术有限公司 一种基于linux操作系统的磁盘性能优化方法及系统
CN107040591B (zh) * 2017-03-28 2020-06-19 北京小米移动软件有限公司 一种对客户端进行控制的方法及装置
KR102615227B1 (ko) * 2018-02-01 2023-12-18 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
CN108650071A (zh) * 2018-05-22 2018-10-12 联想(北京)有限公司 一种通信控制方法、通信控制器及电子设备
CN111913651B (zh) * 2019-05-10 2024-03-01 技嘉科技股份有限公司 固态硬盘以及固态硬盘的效能优化方法
CN112235858A (zh) * 2019-06-27 2021-01-15 瑞昱半导体股份有限公司 低功耗的通信方法、信号传送电路及信号接收电路
CN111580639A (zh) * 2020-05-06 2020-08-25 深圳忆联信息系统有限公司 Ssd自适应负载时钟的调节方法、装置和计算机设备
US20230289096A1 (en) * 2022-03-09 2023-09-14 Micron Technology, Inc. Performance in a fragmented memory system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI231903B (en) * 2001-02-21 2005-05-01 Fujitsu Ltd Semiconductor memory device and information processing unit
US20070255967A1 (en) * 2006-04-26 2007-11-01 Samsung Electronics Co., Ltd Method of controlling operating clock frequency of hard disk drive, recording medium, and hard disk drive
US20090083476A1 (en) * 2007-09-21 2009-03-26 Phison Electronics Corp. Solid state disk storage system with parallel accesssing architecture and solid state disck controller
TW200915328A (en) * 2007-08-16 2009-04-01 Samsung Electronics Co Ltd Nonvolatile memory device, system, and method providing fast program and read operations

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56165934A (en) * 1980-05-26 1981-12-19 Nec Corp Information processor
US6329800B1 (en) * 2000-10-17 2001-12-11 Sigmatel Method and apparatus for reducing power consumption in driver circuits
US6366522B1 (en) * 2000-11-20 2002-04-02 Sigmatel, Inc Method and apparatus for controlling power consumption of an integrated circuit
US20050169170A1 (en) * 2004-01-30 2005-08-04 Copan Systems, Inc. Space-efficient storage command and data routing system and method
JP4461850B2 (ja) * 2004-03-12 2010-05-12 日本電気株式会社 携帯情報端末機及びその通信方法
US7650481B2 (en) * 2004-11-24 2010-01-19 Qualcomm Incorporated Dynamic control of memory access speed
JP2007148812A (ja) * 2005-11-28 2007-06-14 Hitachi Ltd ストレージシステム及びその負荷分散方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI231903B (en) * 2001-02-21 2005-05-01 Fujitsu Ltd Semiconductor memory device and information processing unit
US20070255967A1 (en) * 2006-04-26 2007-11-01 Samsung Electronics Co., Ltd Method of controlling operating clock frequency of hard disk drive, recording medium, and hard disk drive
TW200915328A (en) * 2007-08-16 2009-04-01 Samsung Electronics Co Ltd Nonvolatile memory device, system, and method providing fast program and read operations
US20090083476A1 (en) * 2007-09-21 2009-03-26 Phison Electronics Corp. Solid state disk storage system with parallel accesssing architecture and solid state disck controller

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI718532B (zh) * 2019-05-10 2021-02-11 技嘉科技股份有限公司 固態硬碟以及固態硬碟的效能優化方法
US11262914B2 (en) 2019-05-10 2022-03-01 Giga-Byte Technology Co., Ltd. Solid-state drive and performance optimization method for solid-state drive

Also Published As

Publication number Publication date
CN101872288A (zh) 2010-10-27
US20100274933A1 (en) 2010-10-28
TW201039135A (en) 2010-11-01

Similar Documents

Publication Publication Date Title
TWI409641B (zh) 固態磁碟驅動器以及操作頻率控制方法
US9110669B2 (en) Power management of a storage device including multiple processing cores
US9672131B2 (en) False power failure alert impact mitigation
JP2013257801A (ja) サーバコンピュータおよびドライブ制御装置
KR101244000B1 (ko) 랜덤 액세스 메모리용 하이브리드 시스템 아키텍쳐
KR101541132B1 (ko) 크로스 바운더리 하이브리드 및 다이나믹 저장 장치 및 메모리 상황 인식 캐시 시스템
US20160188220A1 (en) Memory system and information processing system
US20160118130A1 (en) Performance acceleration during shutdown of a data storage device
KR101134069B1 (ko) 멀티 레벨 ｒａｉｄ 구조를 위한 하이브리드 저장 시스템
US9508399B1 (en) Residual capacitance performance booster
US9600354B1 (en) VTL adaptive commit
TWI771654B (zh) 記憶體系統，記憶體系統控制方法，以及資訊處理系統
KR101196878B1 (ko) 하이브리드 ｒａｉｄ 컨트롤러
CN108205478B (zh) 智能序列式小型计算机系统接口物理层功率管理
KR101317760B1 (ko) 반도체 저장 장치 기반 시스템용 동적 랜덤 액세스 메모리
KR102381233B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR101512741B1 (ko) 반도체 저장 장치를 위한 네트워크 사용 가능 ｒａｉｄ 컨트롤러
KR102656976B1 (ko) 데이터 저장 디바이스를 위한 저전력 모드로의 조기 전환
US20120215969A1 (en) Storage device and control method thereof
US20190324658A1 (en) Dynamic maximization of drive throughput while maintaining latency qos
US20140082308A1 (en) Storage control device and method for controlling storage devices
KR101209922B1 (ko) 반도체 저장 장치 기반 시스템용 적응형 캐시
US10528275B2 (en) Storage system, storage control device, and method of controlling a storage system
KR101420286B1 (ko) 반도체 저장 장치 기반 캐시 관리자 및 그 생산 방법
US20240078026A1 (en) Adaptive tuning of memory device clock rates based on dynamic parameters

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees