KR20180074138A - 메모리 시스템 및 메모리 시스템의 동작 방법 - Google Patents

메모리 시스템 및 메모리 시스템의 동작 방법 Download PDF

Info

Publication number
KR20180074138A
KR20180074138A KR1020160177915A KR20160177915A KR20180074138A KR 20180074138 A KR20180074138 A KR 20180074138A KR 1020160177915 A KR1020160177915 A KR 1020160177915A KR 20160177915 A KR20160177915 A KR 20160177915A KR 20180074138 A KR20180074138 A KR 20180074138A
Authority
KR
South Korea
Prior art keywords
sub
jobs
operating
memory
energy level
Prior art date
Application number
KR1020160177915A
Other languages
English (en)
Inventor
이동섭
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160177915A priority Critical patent/KR20180074138A/ko
Priority to TW106139784A priority patent/TW201830246A/zh
Priority to US15/824,572 priority patent/US20180182452A1/en
Priority to CN201711288142.2A priority patent/CN108241587A/zh
Publication of KR20180074138A publication Critical patent/KR20180074138A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G06F9/3855—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
    • G06F9/3856—Reordering of instructions, e.g. using queues or age tags
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49174—Stacked arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Software Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술은, 메모리 장치로 데이터를 처리하는 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것으로, 복수의 메모리 다이(memory die)들을 포함하며, 호스트(host)로부터 수신된 복수의 커맨드(command)들에 해당하는 커맨드 동작들이 상기 메모리 다이들에서 수행되는 메모리 장치; 및 상기 커맨드 동작들에 해당하는 커맨드 잡(command job)의 서브잡(subjob)들을, 논리적 단위 사이즈로 구분하여 큐잉(queuing)하고, 상기 논리적 단위 사이즈의 큐잉 서브 잡들을 상기 메모리 다이들에서 수행하며, 상기 메모리 다이들에서 상기 큐잉 서브잡들의 수행에 상응하는 상태(status) 및 잡 로드(job load)를 모니터링하고, 상기 큐잉 서브 잡들을 상기 메모리 다이들에서 수행할 경우의 동작 에너지 레벨과 동작 클럭을, 연동(interact)하여 동적(dynamic)으로 제어하는 컨트롤러;를 포함할 수 있다.

Description

메모리 시스템 및 메모리 시스템의 동작 방법{MEMORY SYSTEM AND OPERATING METHOD OF MEMORY SYSTEM}
본 발명은 메모리 시스템에 관한 것으로, 보다 구체적으로는 메모리 장치로 데이터를 처리하는 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시 예들은, 메모리 시스템의 복잡도 및 성능 저하를 최소화하며, 메모리 장치의 사용 효율을 최대화하여, 메모리 장치로 데이터를 신속하게 안정적으로 처리할 수 있는 메모리 시스템 및 메모리 시스템의 동작 방법을 제공한다.
본 발명의 실시 예들에 따른 메모리 시스템은, 복수의 메모리 다이(memory die)들을 포함하며, 호스트(host)로부터 수신된 복수의 커맨드(command)들에 해당하는 커맨드 동작들이 상기 메모리 다이들에서 수행되는 메모리 장치; 및 상기 커맨드 동작들에 해당하는 커맨드 잡(command job)의 서브잡(subjob)들을, 논리적 단위 사이즈로 구분하여 큐잉(queuing)하고, 상기 논리적 단위 사이즈의 큐잉 서브 잡들을 상기 메모리 다이들에서 수행하며, 상기 메모리 다이들에서 상기 큐잉 서브잡들의 수행에 상응하는 상태(status) 및 잡 로드(job load)를 모니터링하고, 상기 큐잉 서브 잡들을 상기 메모리 다이들에서 수행할 경우의 동작 에너지 레벨과 동작 클럭을, 연동(interact)하여 동적(dynamic)으로 제어하는 컨트롤러;를 포함할 수 있다.
여기서, 상기 컨트롤러는, 상기 큐잉 서브잡들에서 제1서브잡들을, 제1동작 에너지 레벨과 제1동작 클럭에서 수행한 후, 상기 큐잉 서브잡들에서 펜딩(pending) 제1서브잡들을, 제3동작 에너지 레벨과 제3동작 클럭에서 수행하며; 상기 큐잉 서브잡들에서 제2서브잡들을, 제2동작 에너지 레벨과 제2동작 클럭에서 수행한 후, 상기 큐잉 서브 잡들에서 펜딩 제2서브잡들을, 제4동작 에너지 레벨과 제4동작 클럭에서 수행할 수 있다.
그리고, 상기 컨트롤러는, 상기 제1동작 에너지 레벨과 상기 제1동작 클럭에서, 상기 제1서브잡들의 수행에 상응한 제1상태 및 제1잡 로드를 모니터링하며; 상기 제2동작 에너지 레벨과 상기 제2동작 클럭에서, 상기 제2서브잡들의 수행에 상응한 제2상태 및 제2잡 로드를 모니터링할 수 있다.
또한, 상기 컨트롤러는, 상기 제1상태 및 상기 제1잡 로드에 상응하여, 상기 제1동작 에너지 레벨과 상기 제1동작 클럭에 대한 스케일 업(scale up) 또는 스케일 다운(scale down)을 통해, 상기 제3동작 에너지 레벨과 상기 제3동작 클럭을 결정하며; 상기 제2상태 및 상기 제2잡 로드에 상응하여, 상기 제2동작 에너지 레벨과 상기 제2동작 클럭에 대한 스케일 업 또는 스케일 다운을 통해, 상기 제4동작 에너지 레벨과 상기 제4동작 클럭을 결정할 수 있다.
아울러, 상기 컨트롤러는, 상기 펜딩 제2서브잡들이 상기 큐잉 서브 잡들에서 마지막 서브잡들일 경우, 상기 제2동작 클럭에 대한 스케일 다운을 통해, 상기 제4동작 클럭을 최소 클럭으로 결정한 후, 상기 최소 클럭의 제4동작 클럭에 상응하여, 상기 제2동작 에너지 레벨에 대한 스케일 업 또는 스케일 다운을 통해, 상기 제4동작 에너지 레벨을 결정할 수 있다.
그리고, 상기 컨트롤러는, 상기 펜딩 제1서브잡들이 상기 큐잉 서브 잡들에서, 최저 성능 및 최대 레이턴시를 갖는 서브잡들 또는 최대 성능 요구 서브잡들일 경우, 상기 제1동작 에너지 레벨에 대한 스케일 업을 통해, 상기 제3동작 에너지 레벨을 최대 에너지 레벨로 결정한 후, 상기 최대 에너지 레벨의 제3동작 에너지 레벨에 상응하여, 상기 제1동작 클럭에 대한 스케일 업을 통해, 상기 제3동작 클럭을 최대 클럭으로 결정할 수 있다.
또한, 상기 컨트롤러는, 상기 메모리 다이들에서 상기 큐잉 서브잡들의 수행에 상응하여, 상기 메모리 장치 및 상기 컨트롤러에서의 온도가 임계 온도 이상일 경우, 상기 제1동작 에너지 레벨과 상기 제1동작 클럭 및 상기 제2동작 에너지 레벨과 상기 제2동작 클럭에 대한 스케일 다운을 통해, 상기 제3동작 에너지 레벨과 상기 제3동작 클럭 및 상기 제4동작 에너지 레벨과 상기 제4동작 클럭을 결정할 수 있다.
아울러, 상기 컨트롤러는, 상기 메모리 장치 및 상기 컨트롤러에서의 온도가 상기 임계 온도 이하일 경우, 상기 제1동작 에너지 레벨 및 상기 제2동작 에너지 레벨에 대한, 스케일 업을 통해, 상기 제3동작 에너지 레벨 및 상기 제4동작 에너지 레벨을 결정한 후, 상기 제3동작 에너지 레벨 및 상기 제4동작 에너지 레벨의 정상 상태에서, 상기 제1동작 클럭 및 상기 제2동작 클럭에 대한 스케일 업을 통해, 상기 제3동작 클럭 및 상기 제4동작 클럭을 결정할 수 있다.
그리고, 상기 컨트롤러는, 상기 제1서브잡들의 성능 및 레이턴시가 일정 시간 동안 동일 상태일 경우, 상기 제1동작 에너지 레벨에 대한 스케일 다운을 통해, 상기 제3동작 에너지 레벨을 결정한 후, 상기 제3동작 에너지 레벨의 안정 상태에서, 상기 제1동작 클럭에 대한 스케일 업을 통해, 상기 제4동작 클럭을 결정할 수 있다.
또한, 상기 상태는, 상기 메모리 다이들에서 상기 큐잉 서브잡들의 수행에 상응한, 상기 컨트롤러 및 상기 메모리 장치에서의 온도와 성능(performance) 및 레이턴시(latency)를 포함하며; 상기 잡 로드는, 상기 큐잉 서브잡들에서 펜딩(pending) 서브잡들을 포함할 수 있다.
아울러, 상기 컨트롤러는, 상기 커맨드 잡을 파싱(parsing)하는 잡 파싱 모듈(job parsing module); 상기 파싱된 커맨드 잡에 해당하는 상기 서브잡들을, 상기 논리적 단위 사이즈의 큐잉 서브잡들로 큐잉하는 서브잡 큐잉 모듈(subjob queuing module); 상기 큐잉 서브잡들을, 해당하는 각각의 메모리 다이들에서 각각 수행하는 서브잡 모듈(subjob module)들; 상기 각각의 메모리 다이들에서 상기 큐잉 서브잡들의 수행에 상응한, 상기 컨트롤러 및 상기 메모리 장치에서의 온도를 모니터링하는 제1모니터; 상기 각각의 메모리 다이들에서 상기 큐잉 서브잡들의 수행에 상응한, 각 서브잡 모듈들에서의 성능(performance) 및 레이턴시(latency)를 모니터링하는 제2모니터; 및 상기 파싱된 커맨드 잡, 상기 큐잉 서브잡들, 및 상기 온도와 상기 성능 및 레이턴시에 대한 모니터링 플래그(monitoring flag)를 확인한 후, 상기 각 서브잡 모듈들에서의 상기 동작 에너지 레벨과 상기 동작 클럭을 제어하는 파워 관리 제어 모듈(power management control module);을 포함할 수 있다.
그리고, 상기 파워 관리 제어 모듈은, 상기 파싱된 커맨드 잡, 상기 큐잉 서브잡들, 및 상기 모니터링 플래그에 상응하여, 상기 각 서브잡 모듈들에서의 상기 동작 에너지 레벨과 상기 동작 클럭을 제어하는 제어 유닛(control unit)들; 및 상기 동작 에너지 레벨에 상응하는 동작 에너지 및 상기 동작 클럭을, 해당하는 상기 각 서브잡 모듈들에 제공하는 드라이브 유닛(drive unit)들을 포함할 수 있다.
본 발명의 실시 예들에 따른 메모리 시스템은, 호스트(host)로부터 수신된 복수의 커맨드(command)들에 해당하는 커맨드 동작들의 커맨드 잡(command job)을 파싱(parsing)하는 잡 파싱 모듈(job parsing module); 상기 파싱된 커맨드 잡에 해당하는 서브잡(subjob)들을, 메모리 장치에 포함된 메모리 다이들에서 각각 수행하는 서브잡 모듈(subjob module)들; 및 상기 서브잡 모듈들이 상기 해당하는 서브잡들을 각각 수행할 경우, 상기 서브잡 모듈들에서의 동작 에너지 레벨을, 동적(dynamic)으로 제어하는 파워 관리 제어 모듈(power management control module);을 포함할 수 있다.
아울러, 상기 서브잡들이 상기 메모리 다이들에서 수행될 시에, 상기 메모리 장치가 포함된 상기 메모리 시스템에서의 온도와, 상기 서브잡 모듈들에서의 성능(performance) 및 레이턴시(latency)를, 각각 모니터링하는 모니터;를 더 포함할 수 있다.
여기서, 상기 파워 관리 제어 모듈은, 상기 온도와 상기 성능 및 레이턴시에 상응한 스케일 업(scale up) 또는 스케일 다운(scale down)을 통해, 상기 서브잡 모듈들 별 상기 동작 에너지 레벨을, 상기 메모리 시스템이 사용 가능한 전체 에너지 레벨에서 각각 동적으로 제어할 수 있다.
본 발명의 실시 예들에 따른 메모리 시스템은, 호스트(host)로부터 수신된 복수의 커맨드(command)들에 해당하는 커맨드 동작들의 커맨드 잡(command job)을 파싱(parsing)하는 잡 파싱 모듈(job parsing module); 상기 파싱된 커맨드 잡에 해당하는 서브잡(subjob)들을, 메모리 장치에 포함된 메모리 다이들에서 각각 수행하는 서브잡 모듈(subjob module)들; 및 상기 서브잡 모듈들이 상기 해당하는 서브잡들을 각각 수행할 경우, 상기 서브잡 모듈들에서의 동작 클럭을, 동적(dynamic)으로 제어하는 파워 관리 제어 모듈(power management control module);을 포함할 수 있다.
또한, 상기 서브잡들이 상기 메모리 다이들에서 수행될 시에, 상기 메모리 장치가 포함된 상기 메모리 시스템에서의 온도와, 상기 서브잡 모듈들에서의 성능(performance) 및 레이턴시(latency)를, 각각 모니터링하는 모니터;를 더 포함할 수 있다.
여기서, 상기 파워 관리 제어 모듈은, 상기 온도와 상기 성능 및 레이턴시에 상응하여, 상기 메모리 시스템의 기준 클럭에 대한 스케일 업(scale up) 또는 스케일 다운(scale down)을 통해, 상기 서브잡 모듈들 별 상기 동작 클럭을, 각각 동적으로 제어할 수 있다.
본 발명의 실시 예들에 따른 메모리 시스템의 동작 방법은, 메모리 장치의 복수의 메모리 다이(memory die)들에 대해, 호스트(host)로부터 복수의 커맨드(command)들을 수신하는 단계; 상기 커맨드 동작들에 해당하는 커맨드 잡(command job)의 서브잡(subjob)들을, 논리적 단위 사이즈로 구분하여 큐잉(queuing)하는 단계; 상기 논리적 단위 사이즈의 큐잉 서브 잡들을 상기 메모리 다이들에서 수행하는 단계; 상기 메모리 다이들에서 상기 큐잉 서브잡들의 수행에 상응하는 상태(status) 및 잡 로드(job load)를 모니터링하는 단계; 및 상기 큐잉 서브 잡들을 상기 메모리 다이들에서 수행할 경우의 동작 에너지 레벨과 동작 클럭을, 연동(interact)하여 동적(dynamic)으로 제어하는 단계;를 포함하며; 상기 상태는, 상기 메모리 다이들에서 상기 큐잉 서브잡들의 수행에 상응한, 상기 메모리 장치와 상기 메모리 장치의 컨트롤러에서의 온도와 성능(performance) 및 레이턴시(latency)를 포함하며; 상기 잡 로드는, 상기 큐잉 서브잡들에서 펜딩(pending) 서브잡들을 포함할 수 있다.
여기서, 상기 수행하는 단계는, 상기 큐잉 서브잡들에서 제1서브잡들을, 제1동작 에너지 레벨과 제1동작 클럭에서 수행한 후, 상기 큐잉 서브잡들에서 펜딩(pending) 제1서브잡들을, 제3동작 에너지 레벨과 제3동작 클럭에서 수행하는 단계; 및 상기 큐잉 서브잡들에서 제2서브잡들을, 제2동작 에너지 레벨과 제2동작 클럭에서 수행한 후, 상기 큐잉 서브 잡들에서 펜딩 제2서브잡들을, 제4동작 에너지 레벨과 제4동작 클럭에서 수행하는 단계;를 포함할 수 있다.
그리고, 상기 모니터링하는 단계는, 상기 제1동작 에너지 레벨과 상기 제1동작 클럭에서, 상기 제1서브잡들의 수행에 상응한 제1상태 및 제1잡 로드를 모니터링하는 단계; 및 상기 제2동작 에너지 레벨과 상기 제2동작 클럭에서, 상기 제2서브잡들의 수행에 상응한 제2상태 및 제2잡 로드를 모니터링하는 단계;를 포함할 수 있다.
또한, 상기 제어하는 단계는, 상기 제1상태 및 상기 제1잡 로드에 상응하여, 상기 제1동작 에너지 레벨과 상기 제1동작 클럭에 대한 스케일 업(scale up) 또는 스케일 다운(scale down)을 통해, 상기 제3동작 에너지 레벨과 상기 제3동작 클럭을 결정하는 단계; 및 상기 제2상태 및 상기 제2잡 로드에 상응하여, 상기 제2동작 에너지 레벨과 상기 제2동작 클럭에 대한 스케일 업 또는 스케일 다운을 통해, 상기 제4동작 에너지 레벨과 상기 제4동작 클럭을 결정하는 단계;를 더 포함할 수 있다.
아울러, 상기 결정하는 단계는, 상기 펜딩 제2서브잡들이 상기 큐잉 서브 잡들에서 마지막 서브잡들일 경우, 상기 제2동작 클럭에 대한 스케일 다운을 통해, 상기 제4동작 클럭을 최소 클럭으로 결정한 후, 상기 최소 클럭의 제4동작 클럭에 상응하여, 상기 제2동작 에너지 레벨에 대한 스케일 업 또는 스케일 다운을 통해, 상기 제4동작 에너지 레벨을 결정할 수 있다.
그리고, 상기 결정하는 단계는, 상기 펜딩 제1서브잡들이 상기 큐잉 서브 잡들에서, 최저 성능 및 최대 레이턴시를 갖는 서브잡들 또는 최대 성능 요구 서브잡들일 경우, 상기 제1동작 에너지 레벨에 대한 스케일 업을 통해, 상기 제3동작 에너지 레벨을 최대 에너지 레벨로 결정한 후, 상기 최대 에너지 레벨의 제3동작 에너지 레벨에 상응하여, 상기 제1동작 클럭에 대한 스케일 업을 통해, 상기 제3동작 클럭을 최대 클럭으로 결정할 수 있다.
또한, 상기 결정하는 단계는, 상기 메모리 다이들에서 상기 큐잉 서브잡들의 수행에 상응하여, 상기 메모리 장치 및 상기 컨트롤러에서의 온도가 임계 온도 이상일 경우, 상기 제1동작 에너지 레벨과 상기 제1동작 클럭 및 상기 제2동작 에너지 레벨과 상기 제2동작 클럭에 대한 스케일 다운을 통해, 상기 제3동작 에너지 레벨과 상기 제3동작 클럭 및 상기 제4동작 에너지 레벨과 상기 제4동작 클럭을 결정할 수 있다.
아울러, 상기 결정하는 단계는, 상기 메모리 장치 및 상기 컨트롤러에서의 온도가 상기 임계 온도 이하일 경우, 상기 제1동작 에너지 레벨 및 상기 제2동작 에너지 레벨에 대한, 스케일 업을 통해, 상기 제3동작 에너지 레벨 및 상기 제4동작 에너지 레벨을 결정한 후, 상기 제3동작 에너지 레벨 및 상기 제4동작 에너지 레벨의 정상 상태에서, 상기 제1동작 클럭 및 상기 제2동작 클럭에 대한 스케일 업을 통해, 상기 제3동작 클럭 및 상기 제4동작 클럭을 결정할 수 있다.
그리고, 상기 결정하는 단계는, 상기 제1서브잡들의 성능 및 레이턴시가 일정 시간 동안 동일 상태일 경우, 상기 제1동작 에너지 레벨에 대한 스케일 다운을 통해, 상기 제3동작 에너지 레벨을 결정한 후, 상기 제3동작 에너지 레벨의 안정 상태에서, 상기 제1동작 클럭에 대한 스케일 업을 통해, 상기 제4동작 클럭을 결정할 수 있다.
본 발명의 실시 예들에 따른, 메모리 시스템 및 메모리 시스템의 동작 방법은, 메모리 시스템의 복잡도 및 성능 저하를 최소화하며, 메모리 장치의 사용 효율을 최대화하여, 메모리 장치로 데이터를 신속하게 안정적으로 처리할 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면.
도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면.
도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면.
도 5 내지 도 7은 본 발명의 실시 예에 따른 메모리 시스템에서 커맨드 동작을 수행할 경우의 동작 파라미터를 제어하는 동작 일 예를 개략적으로 설명하기 위한 도면.
도 8은 본 발명의 실시 예에 따른 메모리 시스템에서 커맨드 동작을 수행할 경우의 동작 파라미터를 제어하는 동작 과정을 개략적으로 도시한 도면.
도 9 내지 도 17은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예들을 개략적으로 도시한 도면.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system)를 포함하며, 운영 시스템은, 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 여기서, 운영 시스템은, 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 예컨대, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있으며, 일 예로, 개인용 운영 시스템은, 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템으로, 윈도우(windows) 및 크롬(chrome) 등을 포함하고, 기업용 운영 시스템은, 고성능을 확보 및 지원하도록 특성화된 시스템으로, 윈도 서버(windows server), 리눅스(linux) 및 유닉스(unix) 등을 포함할 수 있다. 아울러, 운영 시스템에서의 모바일 운영 시스템은, 사용자들에게 이동성 서비스 제공 기능 및 시스템의 절전 기능을 지원하도록 특성화된 시스템으로, 안드로이드(android), iOS, 윈도 모바일(windows mobile) 등을 포함할 수 있다. 이때, 호스트(102)는, 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자의 요청에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
그리고, 메모리 시스템(110)은, 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150), 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(102)의 동작 속도는 보다 개선될 수 있다. 아울러, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있으며, 일 예로 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들(152,154,156)은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들(152,154,156)이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
여기서, 메모리 장치(150)의 구조 및 메모리 장치(150)의 3차원 입체 스택 구조에 대해서는, 이하 도 2 내지 도 4에서 보다 구체적으로 설명하며, 복수의 메모리 블록들(152,154,156)을 각각 포함하는 복수의 플래인들, 복수의 플래인들을 각각 포함하는 복수의 메모리 다이들, 및 복수의 메모리 다이들을 포함하는 메모리 장치(150)에 대해서는, 이하 도 6에서 보다 구체적으로 설명할 것임으로, 여기서는 그에 관한 구체적인 설명을 생략하기로 한다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 낸드 플래시 컨트롤러(NFC: NAND Flash Controller)(142), 및 메모리(Memory)(144)를 포함한다.
또한, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, ECC 유닛(138)은, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 다시 말해, ECC 유닛(138)은, 메모리 장치(150)로부터 리드한 데이터에 대하여 에러 정정 디코딩을 수행한 후, 에러 정정 디코딩의 성공 여부를 판단하고, 판단 결과에 따라 지시 신호, 예컨대 에러 정정 성공(success)/실패(fail) 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이때, ECC 유닛(138)은, 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패 신호를 출력할 수 있다.
여기서, ECC 유닛(138)은, LDPC(low density parity check) code, BCH(Bose, Chaudhri, Hocquenghem) code, turbo code, 리드-솔로몬 코드(Reed-Solomon code), convolution code, RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
또한, NFC(142)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스로서, 메모리 장치(150)가 플래시 메모리, 특히 일 예로 메모리 장치(150)가 낸드 플래시 메모리일 경우에, 프로세서(134)의 제어에 따라, 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리한다. 여기서, NFC(142)는, 컨트롤러(130)와 메모리 장치(150) 간의 커맨드 및 데이터를 처리하는 인터페이스, 일 예로 낸드 플래시 인터페이스의 동작을 수행하며 수행하며, 특히 컨트롤러(130)와 메모리 장치(150) 간 데이터 입출력을 지원, 다시 말해 메모리 장치(150)와 데이터를 주고 받는 영역으로 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다. 보다 구체적으로 설명하면, 메모리(144)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어, 예컨대 컨트롤러(130)가, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)가, 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 이러한 동작을 메모리 시스템(110), 즉 컨트롤러(130)와 메모리 장치(150) 간이 수행하기 위해 필요한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는, 도 1에서 도시한 바와 같이, 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(144)는, 전술한 바와 같이, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 라이트 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
일 예로, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 여기서, 컨트롤러(130)는, 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작으로 포그라운드(foreground) 동작을 수행, 예컨대 라이트 커맨드에 해당하는 프로그램 동작, 리드 커맨드에 해당하는 리드 동작, 이레이즈 커맨드(erase command)에 해당하는 이레이즈 동작, 셋 커맨드(set command)로 셋 파라미터 커맨드(set parameter command) 또는 셋 픽쳐 커맨드(set feature command)에 해당하는 파라미터 셋 동작 등을 수행할 수 있다.
그리고, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은, 메모리 장치(150)의 메모리 블록들(152,154,156)에서 임의의 메모리 블록에 저장된 데이터를 다른 임의의 메모리 블록으로 카피(copy)하여 처리하는 동작, 일 예로 가비지 컬렉션(GC: Garbage Collection) 동작, 메모리 장치(150)의 메모리 블록들(152,154,156) 간 또는 메모리 블록들(152,154,156)에 저장된 데이터 간을 스왑(swap)하여 처리하는 동작, 일 예로 웨어 레벨링(WL: Wear Leveling) 동작, 컨트롤러(130)에 저장된 맵 데이터를 메모리 장치(150)의 메모리 블록들(152,154,156)로 저장하는 동작, 일 예로 맵 플러시(map flush) 동작, 또는 메모리 장치(150)에 대한 배드 관리(bad management)하는 동작, 일 예로 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인하여 처리하는 배드 블록 관리(bad block management) 동작 등을 포함한다.
특히, 본 발명의 실시 예에 따른 메모리 시스템에서는, 일 예로, 컨트롤러(130)가, 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작, 예컨대 라이트 커맨드에 해당하는 프로그램 동작 또는 리드 커맨드에 리드 동작을, 메모리 장치(150)와 수행하거나, 또는 메모리 장치(150)에 대한 백그라운드 동작을 수행할 경우, 메모리 시스템의 동작 성능 및 절전을 극대화하기 위해, 메모리 시스템에서의 동작 수행을 제어할 수 있다. 특히, 컨트롤러(130)는, 메모리 시스템에서 임의의 동작, 일 예로 커맨드 동작 또는 백그라운드 동작을 수행할 경우, 메모리 시스템의 동작 성능 및 절전이 극대화되도록, 커맨드 동작 또는 백그라운드 동작에 해당하는 동작 파라미터를 동적(dynamic)으로 제어하며, 이때 커맨드 동작 또는 백그라운드 동작을 수행하는 메모리 시스템에서의 상태를 확인한 후, 메모리 시스템에서의 상태에 따라 동작 파라미터를 동적으로 제어함으로써, 메모리 시스템의 동작 성능 및 절전을 극대화할 수 있다. 여기서, 본 발명의 실시 예에 따른 메모리 시스템에서 임의의 동작, 예컨대 커맨드 동작 또는 백그라운드 동작을 수행할 경우, 메모리 시스템을 제어, 특히 메모리 시스템의 동작 파라미터를 제어하는 동작에 대해서는, 이하 도 5 내지 도 8에서 보다 구체적으로 설명할 것이므로, 여기서는 그에 관한 구체적인 설명을 생략하기로 한다.
아울러, 컨트롤러(130)의 프로세서(134)에는, 메모리 장치(150)의 배드 관리를 수행하기 위한 관리 유닛(도시하지 않음)이 포함될 수 있으며, 관리 유닛은, 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인한 후, 확인된 배드 블록을 배드 처리하는 배드 블록 관리를 수행한다. 여기서, 배드 관리는, 메모리 장치(150)가 플래시 메모리, 예컨대 낸드 플래시 메모리일 경우, 낸드의 특성으로 인해 데이터 라이트, 예컨대 데이터 프로그램(program) 시에 프로그램 실패(program fail)가 발생할 수 있으며, 프로그램 실패가 발생한 메모리 블록을 배드(bad) 처리한 후, 프로그램 실패된 데이터를 새로운 메모리 블록에 라이트, 즉 프로그램하는 것을 의미한다. 또한, 메모리 장치(150)가, 전술한 바와 같이, 3차원 입체 스택 구조를 가질 경우에는, 프로그램 실패에 따라 해당 블록을 배드 블록으로 처리하면, 메모리 장치(150)의 사용 효율 및 메모리 시스템(100)의 신뢰성이 급격하게 저하되므로, 보다 신뢰성 있는 배드 블록 관리 수행이 필요하다. 그러면 이하에서는, 도 2 내지 도 4를 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이고, 도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이며, 도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면으로, 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이다.
우선, 도 2를 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(BLK(Block)0)(210), 블록1(BLK1)(220), 블록2(BLK2)(230), 및 블록N-1(BLKN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2M개의 페이지들(2MPages)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
또한, 메모리 장치(150)는, 복수의 메모리 블록들을, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록 및 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록 등으로 포함할 수 있다. 여기서, SLC 메모리 블록은, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, 데이터 연산 성능이 빠르며 내구성이 높다. 그리고, MLC 메모리 블록은, 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 또는 그 이상의 비트)를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, SLC 메모리 블록보다 큰 데이터 저장 공간을 가짐, 다시 말해 고집적화할 수 있다. 특히, 메모리 장치(150)는, MLC 메모리 블록으로, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 MLC 메모리 블록뿐만 아니라, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.
그리고, 각각의 블록들(210,220,230,240)은, 라이트 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)에게 제공한다.
다음으로, 도 3을 참조하면, 메모리 시스템(110)의 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330), 메모리 셀 어레이로 구현되어 비트라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트들의 데이터 정보를 저장하는 MLC로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
여기서, 도 3은, 낸드 플래시 메모리 셀로 구성된 각 메모리 블록(330)을 일 예로 도시하고 있으나, 본 발명의 실시 예에 따른 메모리 장치(150)에 포함된 복수의 메모리 블록(152,154,156)은, 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다. 아울러, 본 발명의 실시 예에 따른 메모리 장치(150)는, 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF) 메모리 장치 등으로도 구현될 수 있다.
그리고, 메모리 장치(150)의 전압 공급부(310)는, 동작 모드에 따라서 각각의 워드라인들로 공급될 워드라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급 회로(310)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급부(310)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 워드라인 전압을 선택된 워드라인 및 비선택된 워드라인들로 각각 제공할 수 있다.
아울러, 메모리 장치(150)의 리드/라이트(read/write) 회로(320)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는, 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(PB)(322,324,326)을 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치들(도시하지 않음)이 포함될 수 있다.
또한, 메모리 장치(150)는, 2차원 또는 3차원의 메모리 장치로 구현될 수 있으며, 특히 도 4에 도시한 바와 같이, 3차원 입체 스택 구조의 비휘발성 메모리 장치로 구현될 수 있으며, 3차원 구조로 구현될 경우, 복수의 메모리 블록들(BLK0 to BLKN-1)을 포함할 수 있다. 여기서, 도 4는, 도 1에 도시한 메모리 장치(150)의 메모리 블록들(152,154,156)을 보여주는 블록도로서, 각각의 메모리 블록들(152,154,156)은, 3차원 구조(또는 수직 구조)로 구현될 수 있다. 예를 들면, 각각의 메모리 블록들(152,154,156)은 제1방향 내지 제3방향들, 예컨대 x-축 방향, y-축 방향, 및 z-축 방향을 따라 신장된 구조물들을 포함하여, 3차원 구조로 구현될 수 있다.
그리고, 메모리 장치(150)에 포함된 각 메모리 블록(330)은, 제2방향을 따라 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있으며, 제1방향 및 제3방향들을 따라 복수의 낸드 스트링들(NS)이 제공될 수 있다. 여기서, 각 낸드 스트링(NS)은, 비트라인(BL), 적어도 하나의 스트링 선택라인(SSL), 적어도 하나의 접지 선택라인(GSL), 복수의 워드라인들(WL), 적어도 하나의 더미 워드라인(DWL), 그리고 공통 소스라인(CSL)에 연결될 수 있으며, 복수의 트랜지스터 구조들(TS)을 포함할 수 있다.
즉, 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330)은, 복수의 비트라인들(BL), 복수의 스트링 선택라인들(SSL), 복수의 접지 선택라인들(GSL), 복수의 워드라인들(WL), 복수의 더미 워드라인들(DWL), 그리고 복수의 공통 소스라인(CSL)에 연결될 수 있으며, 그에 따라 복수의 낸드 스트링들(NS)을 포함할 수 있다. 또한, 각 메모리 블록(330)에서, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결되어, 하나의 낸드 스트링(NS)에 복수의 트랜지스터들이 구현될 수 있다. 아울러, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST)는, 대응하는 비트라인(BL)과 연결될 수 있으며, 각 낸드 스트링(NS)의 접지 선택 트랜지스터(GST)는, 공통 소스라인(CSL)과 연결될 수 있다. 여기서, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC)이 제공, 즉 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330)에는 복수의 메모리 셀들이 구현될 수 있다. 그러면 이하에서는, 도 5 내지 도 8을 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서의 메모리 장치로의 데이터 처리, 특히 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작 및 백그라운드 동작을 수행하며, 이때 커맨드 동작 및 백그라운 동작에 해당하는 동작 파라미터를 동적으로 제어하는 동작에 대해서 보다 구체적으로 설명하기로 한다.
도 5 내지 도 7은 본 발명의 실시 예에 따른 메모리 시스템에서 커맨드 동작을 수행할 경우의 동작 파라미터를 제어하는 동작 일 예를 개략적으로 설명하기 위한 도면이다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 도 1에 도시한 메모리 시스템(110)에서 호스트(102)로부터 수신된 커맨드들에 해당하는 커맨드 동작들을 수행, 예컨대 호스트(102)로부터 수신된 라이트 커맨드(write command)들에 해당하는 프로그램 동작들을 수행하거나, 호스트(102)로부터 수신된 리드 커맨드(read command)들에 해당하는 리드 동작들을 수행, 또는 호스트(102)로부터 수신된 이레이즈 커맨드(erase command)들에 해당하는 이레이즈 동작들을 수행할 경우, 커맨드 동작들에 해당하는 동작 파라미터를 동적으로 제어하는 것을 일 예로 하여 보다 구체적으로 설명하기로 한다. 즉, 본 발명의 실시 예에서는, 호스트(102)로부터 수신된 커맨드들에 해당하는 커맨드 동작들을 수행할 경우, 커맨드 동작들에 상응하는 컨트롤러(130) 및 메모리 장치(150)에서의 잡 로드(job load)와, 컨트롤러(130) 및 메모리 장치(150)의 상태(status)를 확인한 후, 컨트롤러(130) 및 메모리 장치(150)에서 커맨드 동작을 수행할 경우의 동작 파라미터를, 잡 로드 및 상태에 상응하여 동적으로 제어한다. 또한, 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 시스템(110)에서의 데이터 처리 동작, 특히 커맨드 동작들을 수행할 경우, 커맨드 동작들에 해당하는 동작 파라미터를 동적으로 제어하는 동작을, 컨트롤러(130)가 수행하는 것을 일 예로 하여 설명하지만, 전술한 바와 같이, 컨트롤러(130)에 포함된 프로세서(134)가, 예컨대 FTL을 통해, 수행할 수 있으며, 특히 컨트롤러(130)에 포함된 파워 관리 제어 모듈(power management control module)을 통해 수행할 수도 있다.
도 5를 참조하면, 컨트롤러(130)는, 호스트(102)로부터 복수의 커맨드들을 수신, 예컨대 라이트 커맨드들, 리드 커맨드들, 또는 이레이즈 커맨드들을 수신하며, 호스트(102)로부터 수신된 커맨드들에 해당하는 커맨드 동작들을 메모리 장치(150)와 각각 수행하며, 이때 커맨드 동작들에 상응하는 컨트롤러(130) 및 메모리 장치(150)에서의 잡 로드, 그리고 커맨드 동작들의 수행 시에 컨트롤러(130) 및 메모리 장치(150)의 상태에 따라, 커맨드 동작들에 대한 동작 파라미터를 동적으로 제어한다.
여기서, 컨트롤러(130)는, 호스트(102)로부터 수신된 커맨드들에 해당하는 커맨드 동작들이 메모리 장치(150)에서 수행되도록, 잡 파싱 모듈(job parsing module)(510)을 통해, 커맨드들 및 커맨드 동작들에 상응하는 컨트롤러(130) 및 메모리 장치(150)에서의 커맨드 잡(command job)을 파싱한다. 다시 말해, 잡 파싱 모듈(510)은, 호스트(102)로부터 커맨드들을 수신할 경우, 커맨드들에 해당하는 커맨드 동작들을 메모리 장치(150)에서 수행하도록, 커맨드 동작들의 수행에 해당하는 컨트롤러(130) 및 메모리 장치(150)에서의 커맨드 잡을 파싱하며, 이때 잡 파싱 모듈(510)에 파싱된 커맨드 잡에 대한 커맨드 잡 리스트(job list)를 생성한다. 여기서, 잡 파싱 모듈(510)은, 호스트(102)로부터 수신된 커맨드들을 페치(fetch)한 후, 커맨드들에 상응한 커맨드 잡을 파싱한다.
예컨대, 잡 파싱 모듈(510)은, 호스트(102)로부터 수신된 라이트 커맨드들에 상응하여, 컨트롤러(130) 및 메모리 장치(150)에서의 프로그램 동작들의 수행에 해당하는 프로그램 잡(program job)을 파싱하고, 프로그램 잡 리스트(program job list)를 생성한다. 그리고, 잡 파싱 모듈(510)은, 호스트(102)로부터 수신된 리드 커맨드들에 상응하여, 컨트롤러(130) 및 메모리 장치(150)에서의 리드 동작들의 수행에 해당하는 리드 잡(read job)을 파싱하고, 리드 잡 리스트(read job list)를 생성한다. 아울러, 잡 파싱 모듈(510)은, 호스트(102)로부터 수신된 이레이즈 커맨드들에 상응하여, 컨트롤러(130) 및 메모리 장치(150)에서의 이레이즈 동작들의 수행에 해당하는 이레이즈 잡(erase job)을 파싱하고 이레이즈 잡 리스트(erase job list)를 생성한다.
또한, 컨트롤러(130)는, 호스트(102)로부터 수신된 커맨드들에 해당하는 커맨드 동작들이 메모리 장치(150)에서 수행되도록, 호스트(102)로부터 수신된 커맨드들에 해당하는 커맨드 동작들에 대한 서브동작들을, 서브잡 큐잉 모듈(subjob queuing module)(520)을 통해, 큐잉한다. 다시 말해, 서브잡 큐잉 모듈(520)은, 전술한 바와 같이, 커맨드들 및 커맨드 동작들에 상응하여 잡 파싱 모듈(510)이 파싱한 컨트롤러(130) 및 메모리 장치(150)에서의 커맨드 잡에 대한, 서브잡(subjob)들을 각각 확인하여 큐잉한다. 여기서, 서브잡 큐잉 모듈(520)은, 잡 파싱 모듈(510)에서 생성된 커맨드 잡 리스트 및 파싱된 커맨드 잡을 확인한 후, 파싱된 커맨드 잡에 해당하는 서브잡들을 큐잉한다. 이때, 서브잡 큐잉 모듈(520)은, 파싱된 커맨드 잡에 해당하는 서브잡들을, 논리적 단위 사이즈, 일 예로 4k의 단위 사이즈로 구분하여 큐잉하며, 아울러 서브잡 큐잉 모듈(520)에서 논리적 단위 사이즈로 큐잉된 서브잡들에 대한 서브잡 리스트(subjob list)를 생성한다. 또한, 서브잡 큐잉 모듈(520)에 큐잉된 논리적 단위 사이즈의 서브잡들은, 호스트(102)로부터 수신된 커맨드들의 개수 및 사이즈와, 커맨드들에 해당하는 커맨드 동작들의 개수 및 사이즈에 상응하여, 결정된다.
예컨대, 서브잡 큐잉 모듈(520)은, 프로그램 잡 리스트 및 프로그램 잡을 통해, 프로그램 잡에 해당하는 프로그램 서브잡(program subjob)들을 확인한 후, 프로그램 서브잡들을 논리적 단위 사이즈로 구분하여 큐잉하고, 프로그램 서브잡 리스트(program subjob list)를 생성한다. 또한, 서브잡 큐잉 모듈(520)은, 리드 잡 리스트 및 리드 잡을 통해, 리드 잡에 해당하는 리드 서브잡(read subjob)들을 확인한 후, 리드 서브잡들을 논리적 단위 사이즈로 구분하여 큐잉하고, 리드 서브잡 리스트(read subjob list)를 생성한다. 그리고, 서브잡 큐잉 모듈(520)은, 이레이즈 잡 리스트 및 이레이즈 잡을 통해, 이레이즈 잡에 해당하는 이레이즈 서브잡(erase subjob)들을 확인한 후, 이레이즈 서브잡들을 논리적 단위 사이즈로 구분하여 큐잉하고, 이레이즈 서브잡 리스트(erase subjob list)를 생성한다.
아울러, 컨트롤러(130)는, 호스트(102)로부터 수신된 커맨드들에 해당하는 커맨드 동작들에 대한 서브동작들을, 서브잡 모듈들(subjob modules)(530)을 통해, 메모리 장치(150)에서 수행한다. 다시 말해, 서브잡 모듈들(530)은, 전술한 바와 같이, 서브잡 큐잉 모듈(520)에서 큐잉된 논리적 단위 사이즈의 서브잡들을, 메모리 장치(150)에 포함된 복수의 메모리 다이들(610,630,695)에서 각각 수행한다.
예컨대, 서브잡 모듈들(530)은, 서브잡 큐잉 모듈(520)에서 큐잉된 논리적 단위 사이즈의 프로그램 서브잡들을, 메모리 장치(150)의 메모리 다이들(610,630,695)에서 각각 수행한다. 여기서, 서브잡 모듈들(530)은, 프로그램 동작에서 서브동작들로, 호스트(102)로부터 수신된 라이트 커맨드들에 해당하는 프로그램 동작들에서의 라이트 데이터에 대한, 데이터 전송 동작들, 데이터 라이트 동작들, 매핑 동작들, 및 맵 업데이트 동작들 등에 해당하는 서브잡들을, 각각 수행한다. 일 예로, 서브잡 모듈들(530)은, 호스트(102)에서 컨트롤러(130)로의 데이터 전송 동작들 및 컨트롤러(130)에서 메모리 장치(150)의 해당 메모리 블록들로의 데이터 전송 동작들에 해당하는 서브잡들을 수행하고, 메모리 장치(150)의 해당 메모리 블록들에 포함된 페이지들에 데이터 라이트 동작들에 해당하는 서브잡들을 수행하며, 페이지들에서 데이터 라이트 동작들에 상응한 맵핑 동작들 및 맵 업데이트 동작들에 해당하는 서브잡들을 수행한다.
그리고, 서브잡 모듈들(530)은, 서브잡 큐잉 모듈(520)에서 큐잉된 논리적 단위 사이즈의 리드 서브잡들을, 메모리 장치(150)의 메모리 다이들(610,630,695)에서 각각 수행한다. 여기서, 서브잡 모듈들(530)은, 리드 동작에서 서브동작들로, 호스트(102)로부터 수신된 리드 커맨드들에 해당하는 리드 동작들에서의 리드 데이터에 대한, 데이터 전송 동작들, 데이터 센싱 동작들, 맵 확인 동작들, 그리고 데이터 디코딩(decoding) 및 에러 정정 동작들 등에 해당하는 서브잡들을, 각각 수행한다. 일 예로, 서브잡 모듈들(530)은, 메모리 장치(150)의 해당 메모리 블록들에서 컨트롤러(130)로의 데이터 전송 동작들 및 컨트롤러(130)에서 호스트(102)로의 데이터 전송 동작들에 해당하는 서브잡들을 수행하고, 메모리 장치(150)의 해당 메모리 블록들에 포함된 페이지들에서 데이터 센싱 동작들에 해당하는 서브잡들을 수행하며, 데이터 센싱 동작들에서의 센싱 데이터에 대한 데이터 디코딩 및 에러 정정 동작들에 해당하는 서브잡들을 수행한다.
아울러, 서브잡 모듈들(530)은, 서브잡 큐잉 모듈(520)에서 큐잉된 논리적 단위 사이즈의 이레이즈 서브잡들을, 메모리 장치(150)의 메모리 다이들(610,630,695)에서 각각 수행한다. 여기서, 서브잡 모듈들(530)은, 이레이즈 동작들에서 서브동작들로, 호스트(102)로부터 수신된 이레이즈 커맨드들에 해당하는 이레이즈 동작들에 해당 메모리 블록들의 확인 동작들, 데이터 이레이즈 동작들, 및 맵 업데이트 동작들 등에 해당하는 서브잡들을, 각각 수행한다. 일 예로, 서브잡 모듈들(530)은, 호스트(102)로부터 수신된 이레이즈 커맨드들에 상응한 해당 메모리 블록들의 확인 동작들에 해당하는 서브잡들을 수행하고, 해당 메모리 블록들에서의 데이터 이레이즈 동작들에 해당하는 서브잡들을 수행하며, 데이터 이레이즈 동작들에 상응한 맵 업데이트 동작들에 해당하는 서브잡들을 수행한다.
여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 컨트롤러(130)가 호스트(102)로부터 수신된 커맨드들에 해당하는 커맨드 동작들을 수행할 경우, 커맨드들 및 커맨드 동작들에 상응하는 커맨드 잡의 파싱, 서브잡들의 큐잉, 및 서브잡들의 수행을 중심으로 설명하지만, 컨트롤러(130)가 백그라운드 동작들, 일 예로 가비지 컬렉션 동작들 또는 웨어 레벨링 동작들을 수행할 경우에도, 잡 파싱 모듈(510)을 통해 백그라운드 잡을 파싱하고, 서브잡 큐잉 모듈(520)을 통해 백그라운드 서브잡들을 큐잉하며, 서브잡 모듈들(530)을 통해 백그라운드 서브잡들을 수행한다.
또한, 컨트롤러(130)는, 메모리 시스템(110)의 기준 클럭을, 발생기(540)를 통해 생성하며, 기준 클럭을 이용하여 호스트(102)로부터 수신된 커맨드들에 해당하는 커맨드 동작들뿐만 아니라 백그라운드 동작들 등을 메모리 장치(150)와 수행한다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 시스템(110)의 기준 클럭을 발생하는 발생기(540)가 컨트롤러(130) 내부에 존재하는 것을 일 예로 설명하지만, 컨트롤러(130)의 외부에 독립적으로 존재하여, 메모리 시스템(110)의 기준 클럭을 제공하는 경우에도 동일하게 적용될 수 있다.
그리고, 컨트롤러(130)는, 호스트(102)로부터 수신된 커맨드들에 해당하는 커맨드 동작들뿐만 아니라 백그라운드 동작들 등을 수행할 경우, 컨트롤러(130) 및 메모리 장치(150)에서의 온도를, 모니터1(550)을 통해, 모니터링한다. 여기서, 모니터1(550)은, 온도 센서를 포함하며, 온도 센서를 통해, 컨트롤러(130) 및 메모리 장치(150)의 내부 온도를 모니터링한다. 예컨대, 모니터1(550)은, 전술한 바와 같이, 컨트롤러(130)가 서브잡 모듈들(530)을 통해 서브잡 큐잉 모듈(520)에 큐잉된 논리적 단위 사이즈의 서브잡들을, 메모리 장치(150)의 메모리 다이들(610,630,695)에서 각각 수행할 경우, 컨트롤러(130) 및 메모리 장치(150)에서의 온도를 모니터링한다.
아울러, 컨트롤러(130)는, 호스트(102)로부터 수신된 커맨드들에 해당하는 커맨드 동작들뿐만 아니라 백그라운드 동작들 등을 수행할 경우, 컨트롤러(130) 및 메모리 장치(150)에서의 성능(performance) 및 레이턴시(latency)를, 모니터2(560)를 통해, 모니터링한다. 예컨대, 모니터2(560)는, 전술한 바와 같이, 컨트롤러(130)가 서브잡 모듈들(530)을 통해 서브잡 큐잉 모듈(520)에 큐잉된 논리적 단위 사이즈의 서브잡들을, 메모리 장치(150)의 메모리 다이들(610,630,695)에서 각각 수행할 경우, 컨트롤러(130) 및 메모리 장치(150)에서의 성능 및 레이턴시를 모니터링한다.
또한, 컨트롤러(130)는, 커맨드 동작들에 상응하는 컨트롤러(130) 및 메모리 장치(150)에서의 잡 로드와, 컨트롤러(130) 및 메모리 장치(150)의 상태를 확인한 후, 컨트롤러(130) 및 메모리 장치(150)에서 커맨드 동작을 수행할 경우의 동작 파라미터를, PMC(power management control) 모듈(570)을 통해, 동적으로 제어한다. 여기서, PMC 모듈(570)은, 잡 파싱 모듈(510)에서 파싱된 커맨드 잡과, 서브잡 큐잉 모듈(520)에서 논리적 단위 사이즈로 큐잉된 서브잡들을 통해, 컨트롤러(130) 및 메모리 장치(150)에서의 잡 로드를 확인한다. 특히, PMC 모듈(570)은, 잡 파싱 모듈(510)에서의 커맨드 잡과 커맨드 잡 리스트, 그리고 서브잡 큐잉 모듈(520)에서의 서브잡들과 서브잡 리스트를 통해, 컨트롤러(130) 및 메모리 장치(150)에서의 잡 로드를 확인한다. 여기서, PMC 모듈(570)은, 잡 파싱 모듈(510)에서의 커맨드 잡과 커맨드 잡 리스트, 그리고 서브잡 큐잉 모듈(520)에서의 서브잡들과 서브잡 리스트를 통해, 서브잡 모듈들(530)이, 서브잡 큐잉 모듈(520)에서 큐잉된 논리적 단위 사이즈의 이레이즈 서브잡들을, 메모리 장치(150)의 메모리 다이들(610,630,695)에서 각각 수행할 경우, 필요한 전체 소모 에너지 양을 산출할 수 있으며, 이때 에너지 소모를 최소화하기 위해, 서브잡 모듈들(530)의 동작 에너지 레벨 및 동작 클럭을, 연동(interact)하여 동적(dynamic)으로 제어한다. 아울러, PMC 모듈(570)은, 모니터1(550)에서 모니터링된 컨트롤러(130) 및 메모리 장치(150)에서의 온도와, 모니터2(560)에서 모니터링된 컨트롤러(130) 및 메모리 장치(150)에서의 성능 및 레이턴시를 통해, 컨트롤러(130) 및 메모리 장치(150)에서의 상태를 확인한다. 특히, PMC 모듈(570)은, 모니터1(550)에서의 온도 모니터링 플래그(monitoring flag)와 모니터2(560)에서의 성능 및 레이턴시 모니터링 플래그를, 주기적으로 확인하여, 컨트롤러(130) 및 메모리 장치(150)에서의 상태를 확인한다. 그리고, PMC 모듈(570)은, 서브잡 모듈들(530)이 서브잡 큐잉 모듈(520)에 큐잉된 논리적 단위 사이즈의 서브잡들을, 메모리 장치(150)의 메모리 다이들(610,630,695)에서 각각 수행할 경우의 동작 파라미터를 동적으로 제어한다.
예컨대, PMC 모듈(570)은, 서브잡 큐잉 모듈(520)에 큐잉된 논리적 단위 사이즈의 서브잡들에서, 임의의 서브잡들을, 서브잡 모듈들(530)이 메모리 장치(150)의 메모리 다이들(610,630,695)에서 각각 수행할 경우, 모니터1(550)을 통해 컨트롤러(130) 및 메모리 장치(150)에서의 온도가 모니터링되고, 모니터2(560)를 통해 임의의 서브잡들의 수행에 상응한 컨트롤러(130) 및 메모리 장치(150)에서의 성능 및 레이턴시가 모니터링되며, 컨트롤러(130) 및 메모리 장치(150)에서의 온도, 성능 및 레이턴시를 통해 컨트롤러(130) 및 메모리 장치(150)에서의 상태를 확인한다. 또한, PMC 모듈(570)은, 서브잡 큐잉 모듈(520)에 큐잉된 논리적 단위 사이즈의 서브잡들에서, 임의의 서브잡들을 제외한 나머지 서브잡들을, 다시 말해 펜딩(pending) 서브잡들을 컨트롤러(130) 및 메모리 장치(150)에서의 잡 로드로 확인한다.
그리고, PMC 모듈(570)은, 컨트롤러(130) 및 메모리 장치(150)에서의 상태와 잡 로드에 상응하여, 서브잡 큐잉 모듈(520)에 큐잉된 논리적 단위 사이즈의 서브잡들에서, 나머지 서브잡들(즉, 펜딩 서브잡들)을, 서브잡 모듈들(530)이 메모리 장치(150)의 메모리 다이들(610,630,695)에서 각각 수행할 경우의 동작 파라미터를 동적으로 제어한다. 일 예로, PMC 모듈(570)은, 컨트롤러(130) 및 메모리 장치(150)에서의 상태와 잡 로드에 상응하여, 서브잡 모듈들(530)이 나머지 서브잡들을 각각 수행할 경우의 동작 클럭을, 발생기(540)가 생성한 기준 클럭에서 동적으로 제어한다. 여기서, PMC 모듈(570)은, 발생기(540)가 생성한 기준 클럭에 상응하여 최소 클럭에서부터 최대 클럭까지 스케일 업(scale up) 또는 스케일 다운(scale down)을 통해, 동작 클럭을 동적으로 제어한다. 또한, PMC 모듈(570)은, 컨트롤러(130) 및 메모리 장치(150)에서의 상태와 잡 로드에 상응하여, 서브잡 모듈들(530)이 나머지 서브잡들을 각각 수행할 경우의 동작 에너지 레벨, 예컨대 메모리 시스템(110)의 내부 또는 외부로부터 제공되는 파워, 전압, 또는 전류의 레벨에서 동적으로 제어한다. 여기서, PMC 모듈(570)은, 메모리 시스템(110)에서 사용 가능한 전체 에너지 레벨, 예컨대, 전체 파워 레벨, 전체 전압 레벨, 또는 전체 전류 레벨에서, 스케일 업 또는 스케일 다운을 통해, 동작 에너지 레벨, 예컨대, 동작 파워 레벨, 동작 전압 레벨, 또는 동작 전류 레벨을 동적으로 제어한다.
이때, PMC 모듈(570)은, 논리적 단위 사이즈의 서브잡들을 각각 수행하는 서브잡 모듈들(530)의 각각에 대해, 동작 클럭을 동적으로 제어하며, 각 서브잡 모듈들(530)의 동작 클럭에 따라, 각 서브잡 모듈들(530)의 동작 에너지 레벨 또한 동적으로 제어하며, 그 결과 각 서브잡 모듈들(530)이 최적의 전력 소비(power consumption) 레벨에서 최대의 동작 수행 성능을 갖도록 한다. 여기서, PMC 모듈(570)은, 메모리 장치(150)의 각 메모리 다이들(610,630,695)에서 각각 수행될 서브잡들, 다시 말해 잡 로드와, 각각의 서브잡들을 수행하는 해당 서브잡 모듈들(530)의 온도와 성능 및 레이턴시, 다시 말해 상태를 확인하며, 해당 서브잡 모듈들(530)이 각 메모리 다이들(610,630,695)에서 해당 서브잡들을 수행할 경우의 동작 클럭 및 동작 에너지 레벨을 동적으로 제어한다.
예컨대, PMC 모듈(570)은, 잡 파싱 모듈(510)에서 파싱된 커맨드 잡에 대해, 서브잡 큐잉 모듈(520)에 큐잉된 서브잡들에서, 현재 시점에 수행된 서브잡들이 마지막 서브잡들일 경우에는, 해당하는 서브잡 모듈들(530)의 동작 클럭을, 스케일 다운을 통해 최소 클럭으로 제어하며, 또한 최소 클럭에 따라 서브잡 모듈들(530)의 에너지 레벨을, 스케일 업 또는 스케일 다운을 통해 제어한다. 또한, PMC 모듈(570)은, 잡 파싱 모듈(510)에서 파싱된 커맨드 잡에 대해, 서브잡 큐잉 모듈(520)에 큐잉된 서브잡들에서, 모니터2(560)에서의 모니터링을 통해, 최저 성능 및 최대 레이턴시를 갖는 서브잡들, 즉 커맨드 잡에 해당하는 모든 서브잡들을 수행할 경우의 바틀넥(bottleneck) 서브잡들에 대해서는, 해당하는 서브잡 모듈들(530)의 동작 에너지 레벨을, 스케일 업을 통해 최대 에너지 레벨로 제어하며, 또한 최대 에너지 레벨에 따라 서브잡 모듈들(530)의 동작 클럭을, 스케일 업을 통해 최대 클럭으로 제어한다. 아울러, PMC 모듈(570)은, 잡 파싱 모듈(510)에서 파싱된 커맨드 잡에 대해, 서브잡 큐잉 모듈(520)에 큐잉된 서브잡들에서, 최대 성능이 요구된 서브잡들에 대해서는, 해당하는 서브잡 모듈들(530)의 동작 에너지 레벨을, 스케일 업을 통해 최대 에너지 레벨로 제어하며, 또한 최대 에너지 레벨에 따라 서브잡 모듈들(530)의 동작 클럭을, 스케일 업을 통해 최대 성능 클럭으로 제어한다.
그리고, PMC 모듈(570)은, 잡 파싱 모듈(510)에서 파싱된 커맨드 잡에 대해, 서브잡 큐잉 모듈(520)에 큐잉된 서브잡들에 해당하는 서브잡 모듈들(530)의 성능 및 레이턴시가 일정 시간 동안 동일 상태를 유지할 경우에는, 서브잡 모듈들(530)의 동작 에너지 레벨을, 스케일 다운을 통해 제어하며, 서브잡 모듈들(530)의 동작 에너지 레벨이 안정 상태를 유지하는 시점에, 서브잡 모듈들(530)의 동작 클럭을, 스케일 업을 통해 제어한다. 아울러, PMC 모듈(570)은, 잡 파싱 모듈(510)에서 파싱된 커맨드 잡에 대해, 서브잡 큐잉 모듈(520)에 큐잉된 서브잡들에서, 모니터1(550)에서의 모니터링을 통해 임계 온도 이상을 갖는 서브잡들에 대해서는, 해당하는 서브잡 모듈들(530)의 동작 에너지 레벨 및 동작 클럭을, 스케일 다운을 통해 제어하며, 아울러 모니터1(550)에서의 모니터링을 통해 임계 온도 이하가 될 경우에는, 서브잡 모듈들(530)의 동작 에너지 레벨을, 스케일 업을 통해 제어한 후, 정상 상태를 유지하는 시점에, 서브잡 모듈들(530)의 동작 클럭을, 스케일 업을 통해 제어한다. 여기서, 임계 온도는, 호스트(102)로부터 수신된 셋 커맨드, 예컨대 셋 파라미터 커맨드 또는 셋 픽쳐 커맨드에 상응하여 설정된다. 또한, PMC 모듈(570)은, 잡 파싱 모듈(510)에서 파싱된 커맨드 잡에 대해, 서브잡 큐잉 모듈(520)에 큐잉된 서브잡들에서, 요구된 성능 및 레이턴시와 대역폭(bandwidth)을 갖는 서브잡들에 대해서는, 해당하는 서브잡 모듈들(530)의 동작 에너지 레벨과 동작 클럭을, 요구된 성능 및 레이턴시와 대역폭에 따라, 동적으로 제어한다.
여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 컨트롤러(130)가, 호스트(102)로부터 수신된 커맨드들에 해당하는 커맨드 동작들을 수행할 경우에, 커맨드들 및 커맨드 동작들에 상응하여 파싱된 커맨드 잡과 큐잉된 서브잡들에 대한 동작 파라미터의 제어를 중심으로 설명하지만, 컨트롤러(130)가 백그라운드 동작들, 일 예로 가비지 컬렉션 동작들 또는 웨어 레벨링 동작들을 수행할 경우에도, 파싱된 백그라운드 잡과 큐잉된 백그라운드 서브잡들에 대한 동작 파라미터를, PMC 모듈(570)을 통해 동적으로 제어한다.
또한, 메모리 장치(150)는, 복수의 메모리 다이들, 예컨대 N개의 메모리 다이들(610,630,695)을 포함할 수 있으며, 각 메모리 다이들(610,630,695)은, 컨트롤러(130)로부터 수신된 커맨드들에 해당하는 커맨드 동작들뿐만 아니라, 백그라운 동작들을 수행한다.
예컨대, 도 6을 참조하면, 메모리 장치(150)는, 복수의 메모리 다이들, 예컨대 메모리 다이0(610), 메모리 다이1(630), 메모리 다이2(650), 메모리 다이3(670)을 포함하며, 각각의 메모리 다이들(610,630,650,670)은, 복수의 플래인(plane)들을 포함, 예컨대 메모리 다이0(610)은, 플래인0(612), 플래인1(616), 플래인2(620), 플래인3(624)을 포함하고, 메모리 다이1(630)은, 플래인0(632), 플래인1(636), 플래인2(640), 플래인3(644)을 포함하며, 메모리 다이2(650)는, 플래인0(652), 플래인1(656), 플래인2(660), 플래인3(664)을 포함하고, 메모리 다이3(670)은, 플래인0(672), 플래인1(676), 플래인2(680), 플래인3(684)을 포함한다. 그리고, 메모리 장치(150)에 포함된 메모리 다이들(610,630,650,670)에서의 각 플래인들(612,616,620,624,632,636,640,644,652,656,660,664,672,676,680,684)은, 복수의 메모리 블록들(614,618,622,626,634,638,642,646,654,658,662,666,674,678,682,686)을 포함, 예컨대 앞서 도 2에서 설명한 바와 같이, 복수의 페이지들, 예컨대 2M개의 페이지들(2MPages)을 포함하는 N개의 블록들(Block0, Block1, …, Block N-1)을 포함한다. 그러면 이하에서는, 도 7을 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서 호스트(102)로부터 수신된 커맨드들에 해당하는 커맨드 동작들을 메모리 장치(150)에서 수행하거나, 또는 백그라운드 동작들을 메모리 장치(150)에서 수행할 경우, 동작 파라미터의 제어에 대해서, 일 예를 통해 보다 구체적으로 설명하기로 한다. 또한, 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 장치(150)에 포함된 복수의 메모리 다이들에서, 임의의 3개의 메모리 다이들에 대해, 호스트(102)로부터 리드 커맨드들 및 라이트 커맨드들을 수신하여, 3개의 메모리 다이들에서 리드 동작들 및 프로그램 동작들을 수행할 경우의 동작 파라미터 제어를 일 예로 하여 설명하기로 한다. 여기서, 본 발명의 실시 예에서는, 메모리 장치(150)에 포함된 메모리 다이들에서 리드 동작들 및 프로그램 동작들을 수행할 경우의 동작 파라미터 제어, 예컨대 동작 클럭 및 동작 에너지 레벨의 제어에 대해서 보다 구체적으로 설명하지만, 이레이즈 동작들뿐만 아니라 백그라운 동작들, 예컨대 가비지 컬렉션 동작들 또는 웨어 레벨링 동작들을 수행할 경우에도 동일하게 적용될 수 있다.
도 7을 참조하면, 컨트롤러(130)는, 호스트(102)로부터 리드 커맨드들 및 라이트 커맨드들을 수신할 경우, 리드 커맨드들에 해당하는 리드 동작들 및 라이트 커맨드들에 해당하는 프로그램 동작들을, 메모리 장치(150)에 포함된 복수의 메모리 다이들, 예컨대 메모리 다이0(610), 메모리 다이1(620), 및 메모리 다이2(630)에서 수행한다. 여기서, 컨트롤러(130)는, 전술한 바와 같이, 리드 커맨드들 및 리드 동작들에 상응하는 리드 잡을 잡 파싱 모듈(510)을 통해 파싱하고, 잡 파싱 모듈(510)에서 파싱된 리드 잡에 대한 논리적 단위 사이즈의 서브잡들을 서브잡 큐잉 모듈(520)을 통해 큐잉하며, 서브잡 큐잉 모듈(520)에서 큐잉된 논리적 단위 사이즈의 서브잡들을, 서브잡 모듈들(530), 예컨대 서브잡 모듈1(532), 서브잡 모듈2(534), 서브잡 모듈(536)을 통해, 메모리 장치(150)의 메모리 다이0(610), 메모리 다이1(620), 및 메모리 다이2(630)에서 수행한다. 또한, 컨트롤러(130)는, 서브잡 모듈1(532), 서브잡 모듈2(534), 서브잡 모듈(536)을 통해, 서브잡 큐잉 모듈(520)에서 큐잉된 논리적 단위 사이즈의 서브잡들을 수행할 경우의 동작 파라미터를, PMC 모듈(570)을 통해 동적으로 제어하며, 특히 PMC 모듈(570)에 포함된 에너지 관리 제어 모듈(700)과 클럭 관리 제어 모듈(710)을 통해, 동작 에너지 레벨과 동작 클럭을 동적으로 제어한다.
여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 컨트롤러(130)가, 호스트(102)로부터 리드 커맨드들을 수신하여 리드 커맨드 동작들을, 메모리 장치(150)의 메모리 다이0(610), 메모리 다이1(620), 및 메모리 다이2(630)에서 수행할 경우의 동작 파라미터 제어에 대해, 일 예를 통해 구체적으로 설명한 후, 컨트롤러(130)가 호스트(102)로부터 라이트 커맨드들을 수신하여 프로그램 동작들을, 메모리 장치(150)의 메모리 다이0(610), 메모리 다이1(620), 및 메모리 다이2(630)에서 수행할 경우의 동작 파라미터 제어에 대해, 일 예를 통해 구체적으로 설명하지만, 서로 다른 커맨드들을 호스트(102)로부터 수신하여 커맨드 동작들을 수행할 경우, 예컨대 리드 동작들과 프로그램 동작들뿐만 아니라 이레이즈 동작들을 독립적으로 동시에 수행할 경우에도 동일하게 적용될 수 있다.
먼저, 컨트롤러(130)가 호스트(102)로부터 리드 커맨드들을 수신한 후, 리드 커맨드들에 해당하는 리드 동작들을, 메모리 장치(150)의 메모리 다이0(610), 메모리 다이1(620), 및 메모리 다이2(630)에서 수행할 경우에 대해, 예를 들어 보다 구체적으로 설명하면, 컨트롤러(130)의 잡 파싱 모듈(510)은, 호스트(102)로부터 수신된 리드 커맨드들에 상응하여 컨트롤러(130) 및 메모리 장치(150)에서의 리드 동작들의 수행에 해당하는 리드 잡을 파싱하고, 리드 잡 리스트를 생성한다. 여기서, 잡 파싱 모듈(510)은, 리드 커맨드들을 통해 리드 동작들이 메모리 다이0(610), 메모리 다이1(620), 및 메모리 다이2(630)에서 수행되는 리드 잡을 파싱한다.
그리고, 컨트롤러(130)의 서브잡 큐잉 모듈(520)은, 잡 파싱 모듈(510)에서 파싱된 리드 잡에 해당하는 리드 서브잡들을 확인한 후, 리드 서브잡들을 논리적 단위 사이즈로 구분하여 큐잉하며, 또한 큐잉된 논리적 단위 사이즈의 리드 서브잡들에 대한 리드 서브잡 리스트를 생성한다. 여기서, 서브잡 큐잉 모듈(520)에서 큐잉된 논리적 단위 사이즈의 리드 서브잡들은, 호스트(102)로부터 수신된 리드 커맨드들에 해당하는 리드 동작들에 포함되는 서브동작들이 된다.
예컨대, 논리적 단위 사이즈의 리드 서브잡들은, 메모리 다이0(610)에서의 제1리드 동작들, 메모리 다이1(620)에서의 제2리드 동작들, 및 메모리 다이2(630)에서의 제3리드 동작들을 포함한다. 또한, 논리적 단위 사이즈의 리드 서브잡들은, 제1리드 동작들에서의 제1데이터 전송 동작들, 제2리드 동작들에서의 제2데이터 전송 동작들, 제3리드 동작들에서의 제3데이터 전송 동작들, 제1리드 동작들에서의 제1데이터 센싱 동작들, 제2리드 동작들에서의 제2데이터 센싱 동작들, 제3리드 동작들에서의 제3데이터 센싱 동작들, 제1리드 동작들에서의 제1데이터 디코딩 및 에러 정정 동작들, 제2리드 동작들에서의 제2데이터 디코딩 및 에러 정정 동작들, 제3리드 동작들에서의 제3데이터 디코딩 및 에러 정정 동작들을 포함한다. 그리고, 논리적 단위 사이즈의 리드 서브잡들은, 전체 메모리 다이들(610,620,630)에서의 데이터 전송 동작들, 전체 메모리 다이들(610,620,630)에서의 데이터 센싱 동작들, 전체 메모리 다이들(610,620,630)에서의 데이터 디코딩 및 에러 정정 동작들을 포함한다.
아울러, 컨트롤러(130)의 서브잡 모듈들(532,534,536)은, 서브잡 큐잉 모듈(520)에서 큐잉된 논리적 단위 사이즈의 리드 서브잡들을, 메모리 장치(150)의 메모리 다이들(610,620,630)에서 각각 수행한다. 여기서, 각각의 서브잡 모듈들(532,534,536)은, 호스트(102)로부터 수신된 리드 커맨드들에 해당하는 리드 동작들에 포함된 서브동작들에서, 해당하는 각각의 서브동작들을, 대응하는 메모리 다이들(610,620,630)에서 수행한다.
예컨대, 서브잡 모듈1(532)은, 서브잡 큐잉 모듈(520)에 큐잉된 논리적 단위 사이즈의 리드 서브잡들에서, 제1리드 동작들을 메모리 다이0(610)에서 수행하거나, 제1데이터 전송 동작들, 제2데이터 전송 동작들, 및 제3데이터 전송 동작들을, 해당 메모리 다이들(610,630,650)에서 수행하거나, 또는 전체 메모리 다이들(610,620,630)에서의 데이터 전송 동작들을 수행한다. 또한, 서브잡 모듈2(534)는, 서브잡 큐잉 모듈(520)에 큐잉된 논리적 단위 사이즈의 리드 서브잡들에서, 제2리드 동작들을 메모리 다이1(630)에서 수행하거나, 제1데이터 센싱 동작들, 제2데이터 센싱 동작들, 제3데이터 센싱 동작들을, 해당 메모리 다이들(610,630,650)에서 수행하거나, 또는 전체 메모리 다이들(610,620,630)에서의 데이터 센싱 동작들을 수행한다. 아울러, 서브잡 모듈3(536)은, 서브잡 큐잉 모듈(520)에 큐잉된 논리적 단위 사이즈의 리드 서브잡들에서, 제3리드 동작들을 메모리 다이2(650)에서 수행하거나, 제1데이터 디코딩 및 에러 정정 동작들, 제2데이터 디코딩 및 에러 정정 동작들, 제3데이터 디코딩 및 에러 정정 동작들을, 해당 메모리 다이들(610,630,650)에서 수행하거나, 또는 전체 메모리 다이들(610,620,630)에서의 데이터 디코딩 및 에러 정정 동작들을 수행한다.
여기서, 컨트롤러(130)의 모니터1(550)은, 전술한 바와 같이, 온도 센서를 통해, 컨트롤러(130) 및 메모리 장치(150)의 내부 온도를 모니터링한다. 특히, 모니터1(550)은, 서브잡 모듈들(532,534,536)이 서브잡 큐잉 모듈(520)에 큐잉된 논리적 단위 사이즈의 리드 서브잡들을, 메모리 장치(150)의 메모리 다이들(610,620,630)에서 각각 수행할 경우의 온도를 모니터링하며, 모니터링 온도에 상응한 온도 모니터링 플래그는, PMC 모듈(570)로 전송된다. 또한, 컨트롤러(130)의 모니터2(560)는, 전술한 바와 같이, 서브잡 모듈들(532,534,536)이 서브잡 큐잉 모듈(520)에 큐잉된 논리적 단위 사이즈의 리드 서브잡들을, 메모리 장치(150)의 메모리 다이들(610,620,630)에서 각각 수행할 경우의 성능 및 레이턴시를 모니터링하며, 모니터링 성능 및 레이턴시에 상응한 성능 및 레이턴시 모니터링 플래그는, PMC 모듈(570)로 전송된다.
즉, 컨트롤러(130)의 PMC 모듈(570)은, 모니터1(550)에서의 온도 모니터링 플래그와 모니터2(560)에서의 성능 및 레이턴시 모니터링 플래그를, 주기적으로 확인하여, 컨트롤러(130) 및 메모리 장치(150)에서의 상태, 예컨대 온도와 성능 및 레이턴시를 확인한다. 특히, PMC 모듈(570)은, 서브잡 모듈들(532,534,536)이 서브잡 큐잉 모듈(520)에 큐잉된 논리적 단위 사이즈의 리드 서브잡들을, 메모리 장치(150)의 메모리 다이들(610,620,630)에서 각각 수행할 경우의, 온도와 성능 및 레이턴시를 확인한다. 또한, PMC 모듈(570)은, 잡 파싱 모듈(510)에 파싱된 리드 잡, 및 서브잡 큐잉 모듈(520)에 큐잉된 논리적 단위 사이즈의 리드 서브잡들을 확인, 즉 컨트롤러(130) 및 메모리 장치(150)에서의 잡 로드를 확인한다. 특히, PMC 모듈(570)은, 서브잡 큐잉 모듈(520)에 큐잉된 논리적 단위 사이즈의 리드 서브잡들뿐만 아니라, 서브잡 모듈들(532,534,536)에서 리드 서브잡들을 수행한 후 서브잡 큐잉 모듈(520)에서의 나머지 리드 서브잡들, 즉 펜딩 리드 서브잡들을, 컨트롤러(130) 및 메모리 장치(150)에서의 잡 로드로 확인한다.
예컨대, PMC 모듈(570)은, 모니터2(560)를 통해, 잡 파싱 모듈(510)에 파싱된 리드 잡에 대한 성능 및 레이터시를 확인하고, 서브잡 큐잉 모듈(520)에 큐잉된 논리적 단위 사이즈의 리드 서브잡들뿐만 아니라, 나머지 논리적 단위 사이즈의 리드 서브잡들, 즉 펜딩 리드 서브잡들을 확인한다. 또한, PMC 모듈(570)은, 모니터2(560)를 통해, 각 서브잡 모듈들(532,534,536)이 해당 리드 서브잡들을, 메모리 다이들(610,620,630)에서 각각 수행할 경우의 성능 및 레이턴시를 확인, 일 예로 전술한 바와 같이, 서브잡 모듈1(532)이 리드 서브잡들을 각각 수행할 경우의 성능 및 레이턴시와, 서브잡 모듈2(534)가 리드 서브잡들을 각각 수행할 경우의 성능 및 레이턴시, 그리고 서브잡 모듈3(536)이 리드 서브잡들을 각각 수행할 경우의 성능 및 레이턴시를, 각각 확인한다. 여기서, PMC 모듈(570)은, 서브잡 모듈1(532)에서 수행할 펜딩 리드 서브잡들을 확인하고, 서브잡 모듈2(534)에서 수행할 펜딩 리드 서브잡들을 확인하며, 서브잡 모듈3(536)에서 수행할 펜딩 리드 서브잡들을 확인한다. 아울러, PMC 모듈(570)은, 모니터2(560)를 통해, 잡 파싱 모듈(510)에 파싱된 리드 잡의 수행이 완료된 시점에서의 성능 및 레이턴시를 확인한다. 또한, PMC 모듈(570)은, 모니터1(550)을 통해, 각 서브잡 모듈들(532,534,536)이 해당 리드 서브잡들을, 메모리 다이들(610,620,630)에서 각각 수행할 경우의 온도를 확인, 일 예로 전술한 바와 같이, 서브잡 모듈1(532)이 리드 서브잡들을 각각 수행할 경우의 온도와, 서브잡 모듈2(534)가 리드 서브잡들을 각각 수행할 경우의 온도, 그리고 서브잡 모듈3(536)이 리드 서브잡들을 각각 수행할 경우의 온도를, 각각 확인한다.
이렇게 PMC 모듈(570)은, 각 서브잡 모듈들(532,534,536)이 해당 리드 서브잡들을, 메모리 다이들(610,620,630)에서 각각 수행할 경우의 온도와, 레이턴시 및 성능, 그리고 서브잡 큐잉 모듈(520)에서의 나머지 리드 서브잡들(즉, 펜딩 리드 서브잡들), 특히 각 서브잡 모듈들(532,534,536)에서 수행될 펜딩 리드 서브잡들을 각각 확인한 후, 각 서브잡 모듈들(532,534,536)이 펜딩 리드 서브잡들을, 메모리 다이들(610,620,630)에서 각각 수행할 경우의 동작 파라미터, 다시 말해 동작 에너지 레벨과 동작 클럭을 동적으로 제어한다. 여기서, PMC 모듈(570)은, 각 서브잡 모듈들(532,534,536)에서의 동작 에너지 레벨과 동작 클럭을 연동하여 동적으로 제어한다.
보다 구체적으로 설명하면, PMC 모듈(570)은, 각 서브잡 모듈들(532,534,536)의 동작 에너지 레벨을 동적으로 제어하는 에너지 관리 제어 모듈(700)과, 각 서브잡 모듈들(532,534,536)의 동작 클럭을 동적으로 제어하는 클럭 관리 제어 모듈(710)을 포함한다. 그리고, 에너지 관리 제어 모듈(700)은, 서브잡 모듈들(532,534,536)에서의 온도, 성능 및 레이턴시, 그리고 펜딩 리드 서브잡들에 상응하여, 서브잡 모듈들(532,534,536)의 동작 에너지 레벨을 동적으로 제어하는 에너지 제어 유닛(energy control unit)(702)과, 에너지 제어 유닛(702)에서 동적으로 제어된 동작 에너지 레벨을 갖는 동작 에너지를, 각각의 서브잡 모듈들(532,534,536)에 제공하는 에너지 드라이브 유닛(energy drive unit)들(704,706,708)을 포함한다.
여기서, 에너지 관리 제어 모듈(700)은, 에너지 제어 유닛(702)에서의 제어에 따라, 서브잡 모듈1(532)의 동작 에너지 레벨을 스케일 업 또는 스케일 다운하여 서브잡 모듈1(532)에 제공하는 에너지 드라이브 유닛1(704), 에너지 제어 유닛(702)에서의 제어에 따라, 서브잡 모듈2(534)의 동작 에너지 레벨을 스케일 업 또는 스케일 다운하여 서브잡 모듈2(534)에 제공하는 에너지 드라이브 유닛2(706), 에너지 제어 유닛(702)에서의 제어에 따라, 서브잡 모듈3(536)의 동작 에너지 레벨을 스케일 업 또는 스케일 다운하여 서브잡 모듈3(536)에 제공하는 에너지 드라이브 유닛3(708)을 포함한다. 또한, 에너지 관리 제어 모듈(700)은, 메모리 시스템(110)에서 사용 가능한 전체 에너지 레벨, 예컨대, 전체 파워 레벨, 전체 전압 레벨, 또는 전체 전류 레벨에서, 각각의 서브잡 모듈들(532,534,536) 별로, 동작 에너지 레벨을 동적으로 제어한다. 이때, 에너지 관리 제어 모듈(700)은, 클럭 관리 제어 모듈(710)이 제어하는 서브잡 모듈들(532,534,536)에서의 동작 클럭과 연동하여, 동작 에너지 레벨을 동적으로 제어한다.
그리고, 클럭 관리 제어 모듈(710)은, 서브잡 모듈들(532,534,536)에서의 온도, 성능 및 레이턴시, 그리고 펜딩 리드 서브잡들에 상응하여, 서브잡 모듈들(532,534,536)의 동작 클럭을 동적으로 제어하는 클럭 제어 유닛(clock control unit)(712)과, 클럭 제어 유닛(712)에서 동적으로 제어된 동작 클럭을, 각각의 서브잡 모듈들(532,534,536)에 제공하는 클럭 드라이브 유닛(clock drive unit)들(714,716,718)을 포함한다.
여기서, 클럭 관리 제어 모듈(710)은, 클럭 제어 유닛(712)에서의 제어에 따라, 서브잡 모듈1(532)의 동작 클럭을 스케일 업 또는 스케일 다운하여 서브잡 모듈1(532)에 제공하는 클럭 드라이브 유닛1(714), 클럭 제어 유닛(712)에서의 제어에 따라, 서브잡 모듈2(534)의 동작 클럭을 스케일 업 또는 스케일 다운하여 서브잡 모듈2(534)에 제공하는 클럭 드라이브 유닛2(716), 클럭 제어 유닛(712)에서의 제어에 따라, 서브잡 모듈3(536)의 동작 클럭을 스케일 업 또는 스케일 다운하여 서브잡 모듈3(536)에 제공하는 클럭 드라이브 유닛3(718)을 포함한다. 또한, 클럭 관리 제어 모듈(710)은, 발생기(540)가 생성한 기준 클럭에 상응하여 최소 클럭에서부터 최대 클럭까지, 각각의 서브잡 모듈들(532,534,536) 별로, 동작 클럭을 동적으로 제어한다. 이때, 클럭 관리 제어 모듈(710)은, 에너지 관리 제어 모듈(700)이 제어하는 서브잡 모듈들(532,534,536)에서의 동작 에너지 레벨과 연동하여, 동작 클럭을 동적으로 제어한다.
예컨대, 클럭 관리 제어 모듈(710)은, 펜딩 리드 서브잡들에서 마지막 리드 서브잡들로, 마지막 리드 동작인 제3리드 동작들에서 제3데이터 전송 동작들 및 제3데이터 센싱 동작들과 제3데이터 디코딩 및 에러 정정 동작들을, 서브잡 모듈들(532,534,536)이 수행할 경우, 서브잡 모듈들(532,534,536)의 동작 클럭을 스케일 다운을 통해 최소 클럭으로 제어하며, 또한 최소 클럭에 연동하여 에너지 관리 제어 모듈(700)은, 서브잡 모듈들(532,534,536)의 에너지 레벨을 스케일 업 또는 스케일 다운을 통해 제어한다. 또한, 에너지 관리 제어 모듈(700)은, 펜딩 리드 서브잡들에서 최저 성능 및 최대 레이턴시를 갖는 리드 서브잡들, 즉 리드 잡에 해당하는 모든 리드 서브잡들을 수행할 경우의 바틀넥 리드 서브잡들로, 제1데이터 디코딩 및 에러 정정 동작들과 제2데이터 디코딩 및 에러 정정 동작들 그리고 제3데이터 디코딩 및 에러 정정 동작들을, 서브잡 모듈3(536)이 수행할 경우, 서브잡 모듈3(536)의 동작 에너지 레벨을 스케일 업을 통해 최대 에너지 레벨로 제어하며, 또한 최대 에너지 레벨에 연동하여 클럭 관리 제어 모듈(710)은, 서브잡 모듈3(536)의 동작 클럭을 스케일 업을 통해 최대 클럭으로 제어한다. 아울러, 에너지 관리 제어 모듈(700)은, 펜딩 리드 서브잡들에서 최대 성능이 요구된 서브잡들로, 제1리드 동작들을, 서브잡 모듈1(532)이 수행할 경우, 서브잡 모듈1(532)의 동작 에너지 레벨을 스케일 업을 통해 최대 에너지 레벨로 제어하며, 또한 최대 에너지 레벨에 연동하여 클럭 관리 제어 모듈(710)은, 서브잡 모듈1(532)의 동작 클럭을 스케일 업을 통해 최대 성능 클럭으로 제어한다.
그리고, 에너지 관리 제어 모듈(700)은, 펜딩 리드 서브잡들에서 제2리드 동작들을 수행하는 서브잡 모듈2(534)의 성능 및 레이턴시가 일정 시간 동안 동일 상태를 유지할 경우에는, 서브잡 모듈2(534)의 동작 에너지 레벨을 스케일 다운을 통해 제어하며, 에너지 관리 제어 모듈(700)에서의 동작 에너지 레벨 제어와 연동하여 클럭 관리 제어 모듈(710)은, 서브잡 모듈2(534)의 동작 에너지 레벨이 안정 상태를 유지하는 시점에 서브잡 모듈2(534)의 동작 클럭을 스케일 업을 통해 제어한다. 아울러, 에너지 관리 제어 모듈(700)과 클럭 관리 제어 모듈(710)은, 서브잡 모듈들(532,534,536)이 큐잉된 리드 서브잡들을 수행하는 중에, 모니터1(550)에서 모니터링된 온도가 임계 온도 이상일 경우에는, 임계 온도 이상을 갖는 리드 서브잡들을 수행하는 서브잡 모듈3(536)의 동작 에너지 레벨 및 동작 클럭을, 스케일 다운을 통해, 제어하며, 아울러 모니터1(550)에서 모니터링된 온도가 임계 온도 이하가 될 경우에는, 서브잡 모듈3(536)의 동작 에너지 레벨을 스케일 업을 통해 제어한 후, 정상 상태를 유지하는 시점에 서브잡 모듈3(536)의 동작 클럭을 스케일 업을 통해 제어한다. 또한, 에너지 관리 제어 모듈(700)과 클럭 관리 제어 모듈(710)은, 펜딩 리드 서브잡들에서 요구된 성능 및 레이턴시와 대역폭을 갖는 리드 서브잡들로, 제1데이터 전송 동작들과 제2데이터 전송 동작들 및 제3데이터 전송 동작들을, 수행하는 서브잡 모듈1(532)의 동작 에너지 레벨과 동작 클럭을, 요구된 성능 및 레이턴시와 대역폭에 따라, 동적으로 제어한다.
다음으로, 컨트롤러(130)가 호스트(102)로부터 라이트 커맨드들을 수신한 후, 라이트 커맨드들에 해당하는 프로그램 동작들을, 메모리 장치(150)의 메모리 다이0(610), 메모리 다이1(620), 및 메모리 다이2(630)에서 수행할 경우에 대해, 예를 들어 보다 구체적으로 설명하면, 컨트롤러(130)의 잡 파싱 모듈(510)은, 호스트(102)로부터 수신된 라이트 커맨드들에 상응하여 컨트롤러(130) 및 메모리 장치(150)에서의 프로그램 동작들의 수행에 해당하는 프로그램 잡을 파싱하고, 프로그램 잡 리스트를 생성한다. 여기서, 잡 파싱 모듈(510)은, 프로그램 커맨드들을 통해 프로그램 동작들이 메모리 다이0(610), 메모리 다이1(620), 및 메모리 다이2(630)에서 수행되는 프로그램 잡을 파싱한다.
그리고, 컨트롤러(130)의 서브잡 큐잉 모듈(520)은, 잡 파싱 모듈(510)에서 파싱된 프로그램 잡에 해당하는 프로그램 서브잡들을 확인한 후, 프로그램 서브잡들을 논리적 단위 사이즈로 구분하여 큐잉하며, 또한 큐잉된 논리적 단위 사이즈의 프로그램 서브잡들에 대한 프로그램 서브잡 리스트를 생성한다. 여기서, 서브잡 큐잉 모듈(520)에서 큐잉된 논리적 단위 사이즈의 프로그램 서브잡들은, 호스트(102)로부터 수신된 라이트 커맨드들에 해당하는 프로그램 동작들에 포함되는 서브동작들이 된다.
예컨대, 논리적 단위 사이즈의 프로그램 서브잡들은, 메모리 다이0(610)에서의 제1프로그램 동작들, 메모리 다이1(620)에서의 제2프로그램 동작들, 및 메모리 다이2(630)에서의 제3프로그램 동작들을 포함한다. 또한, 논리적 단위 사이즈의 프로그램 서브잡들은, 제1프로그램 동작들에서의 제1데이터 전송 동작들, 제2프로그램 동작들에서의 제2데이터 전송 동작들, 제3프로그램 동작들에서의 제3데이터 전송 동작들, 제1프로그램 동작들에서의 제1데이터 라이트 동작들, 제2프로그램 동작들에서의 제2데이터 라이트 동작들, 제3프로그램 동작들에서의 제3데이터 라이트 동작들, 제1프로그램 동작들에서의 제1맵 업데이트 동작들, 제2프로그램 동작들에서의 제2맵 업데이트 동작들, 제3프로그램 동작들에서의 제3맵 업데이트 동작들을 포함한다. 그리고, 논리적 단위 사이즈의 리드 서브잡들은, 전체 메모리 다이들(610,620,630)에서의 데이터 전송 동작들, 전체 메모리 다이들(610,620,630)에서의 데이터 라이트 동작들, 전체 메모리 다이들(610,620,630)에서의 맵 업데이트 동작들을 포함한다.
아울러, 컨트롤러(130)의 서브잡 모듈들(532,534,536)은, 서브잡 큐잉 모듈(520)에서 큐잉된 논리적 단위 사이즈의 프로그램 서브잡들을, 메모리 장치(150)의 메모리 다이들(610,620,630)에서 각각 수행한다. 여기서, 각각의 서브잡 모듈들(532,534,536)은, 호스트(102)로부터 수신된 라이트 커맨드들에 해당하는 프로그램 동작들에 포함된 서브동작들에서, 해당하는 각각의 서브동작들을, 대응하는 메모리 다이들(610,620,630)에서 수행한다.
예컨대, 서브잡 모듈1(532)은, 서브잡 큐잉 모듈(520)에 큐잉된 논리적 단위 사이즈의 프로그램 서브잡들에서, 제1프로그램 동작들을 메모리 다이0(610)에서 수행하거나, 제1데이터 전송 동작들, 제2데이터 전송 동작들, 및 제3데이터 전송 동작들을, 해당 메모리 다이들(610,630,650)에서 수행하거나, 또는 전체 메모리 다이들(610,620,630)에서의 데이터 전송 동작들을 수행한다. 또한, 서브잡 모듈2(534)는, 서브잡 큐잉 모듈(520)에 큐잉된 논리적 단위 사이즈의 프로그램 서브잡들에서, 제2프로그램 동작들을 메모리 다이1(630)에서 수행하거나, 제1데이터 라이트 동작들, 제2데이터 라이트 동작들, 제3데이터 라이트 동작들을, 해당 메모리 다이들(610,630,650)에서 수행하거나, 또는 전체 메모리 다이들(610,620,630)에서의 데이터 라이트 동작들을 수행한다. 아울러, 서브잡 모듈3(536)은, 서브잡 큐잉 모듈(520)에 큐잉된 논리적 단위 사이즈의 프로그램 서브잡들에서, 제3프로그램 동작들을 메모리 다이2(650)에서 수행하거나, 제1맵 업데이트 동작들, 제2맵 업데이트 동작들, 제3맵 업데이트 동작들을, 해당 메모리 다이들(610,630,650)에서 수행하거나, 또는 전체 메모리 다이들(610,620,630)에서의 맵 업데이트 동작들을 수행한다.
여기서, 컨트롤러(130)의 모니터1(550)은, 전술한 바와 같이, 온도 센서를 통해, 컨트롤러(130) 및 메모리 장치(150)의 내부 온도를 모니터링한다. 특히, 모니터1(550)은, 서브잡 모듈들(532,534,536)이 서브잡 큐잉 모듈(520)에 큐잉된 논리적 단위 사이즈의 프로그램 서브잡들을, 메모리 장치(150)의 메모리 다이들(610,620,630)에서 각각 수행할 경우의 온도를 모니터링하며, 모니터링 온도에 상응한 온도 모니터링 플래그는, PMC 모듈(570)로 전송된다. 또한, 컨트롤러(130)의 모니터2(560)는, 전술한 바와 같이, 서브잡 모듈들(532,534,536)이 서브잡 큐잉 모듈(520)에 큐잉된 논리적 단위 사이즈의 프로그램 서브잡들을, 메모리 장치(150)의 메모리 다이들(610,620,630)에서 각각 수행할 경우의 성능 및 레이턴시를 모니터링하며, 모니터링 성능 및 레이턴시에 상응한 성능 및 레이턴시 모니터링 플래그는, PMC 모듈(570)로 전송된다.
즉, 컨트롤러(130)의 PMC 모듈(570)은, 모니터1(550)에서의 온도 모니터링 플래그와 모니터2(560)에서의 성능 및 레이턴시 모니터링 플래그를, 주기적으로 확인하여, 컨트롤러(130) 및 메모리 장치(150)에서의 상태, 예컨대 온도와 성능 및 레이턴시를 확인한다. 특히, PMC 모듈(570)은, 서브잡 모듈들(532,534,536)이 서브잡 큐잉 모듈(520)에 큐잉된 논리적 단위 사이즈의 프로그램 서브잡들을, 메모리 장치(150)의 메모리 다이들(610,620,630)에서 각각 수행할 경우의, 온도와 성능 및 레이턴시를 확인한다. 또한, PMC 모듈(570)은, 잡 파싱 모듈(510)에 파싱된 프로그램 잡, 및 서브잡 큐잉 모듈(520)에 큐잉된 논리적 단위 사이즈의 프로그램 서브잡들을 확인, 즉 컨트롤러(130) 및 메모리 장치(150)에서의 잡 로드를 확인한다. 특히, PMC 모듈(570)은, 서브잡 큐잉 모듈(520)에 큐잉된 논리적 단위 사이즈의 프로그램 서브잡들뿐만 아니라, 서브잡 모듈들(532,534,536)에서 프로그램 서브잡들을 수행한 후 서브잡 큐잉 모듈(520)에서의 나머지 프로그램 서브잡들, 즉 펜딩 리드 서브잡들을, 컨트롤러(130) 및 메모리 장치(150)에서의 잡 로드로 확인한다.
예컨대, PMC 모듈(570)은, 모니터2(560)를 통해, 잡 파싱 모듈(510)에 파싱된 프로그램 잡에 대한 성능 및 레이터시를 확인하고, 서브잡 큐잉 모듈(520)에 큐잉된 논리적 단위 사이즈의 프로그램 서브잡들뿐만 아니라, 나머지 논리적 단위 사이즈의 프로그램 서브잡들, 즉 펜딩 프로그램 서브잡들을 확인한다. 또한, PMC 모듈(570)은, 모니터2(560)를 통해, 각 서브잡 모듈들(532,534,536)이 해당 프로그램 서브잡들을, 메모리 다이들(610,620,630)에서 각각 수행할 경우의 성능 및 레이턴시를 확인, 일 예로 전술한 바와 같이, 서브잡 모듈1(532)이 프로그램 서브잡들을 각각 수행할 경우의 성능 및 레이턴시와, 서브잡 모듈2(534)가 프로그램 서브잡들을 각각 수행할 경우의 성능 및 레이턴시, 그리고 서브잡 모듈3(536)이 프로그램 서브잡들을 각각 수행할 경우의 성능 및 레이턴시를, 각각 확인한다. 여기서, PMC 모듈(570)은, 서브잡 모듈1(532)에서 수행할 펜딩 프로그램 서브잡들을 확인하고, 서브잡 모듈2(534)에서 수행할 펜딩 프로그램 서브잡들을 확인하며, 서브잡 모듈3(536)에서 수행할 펜딩 프로그램 서브잡들을 확인한다. 아울러, PMC 모듈(570)은, 모니터2(560)를 통해, 잡 파싱 모듈(510)에 파싱된 프로그램 잡의 수행이 완료된 시점에서의 성능 및 레이턴시를 확인한다. 또한, PMC 모듈(570)은, 모니터1(550)을 통해, 각 서브잡 모듈들(532,534,536)이 해당 프로그램 서브잡들을, 메모리 다이들(610,620,630)에서 각각 수행할 경우의 온도를 확인, 일 예로 전술한 바와 같이, 서브잡 모듈1(532)이 프로그램 서브잡들을 각각 수행할 경우의 온도와, 서브잡 모듈2(534)가 프로그램 서브잡들을 각각 수행할 경우의 온도, 그리고 서브잡 모듈3(536)이 프로그램 서브잡들을 각각 수행할 경우의 온도를, 각각 확인한다.
이렇게 PMC 모듈(570)은, 각 서브잡 모듈들(532,534,536)이 해당 프로그램 서브잡들을, 메모리 다이들(610,620,630)에서 각각 수행할 경우의 온도와, 레이턴시 및 성능, 그리고 서브잡 큐잉 모듈(520)에서의 나머지 프로그램 서브잡들(즉, 펜딩 리드 서브잡들), 특히 각 서브잡 모듈들(532,534,536)에서 수행될 펜딩 프로그램 서브잡들을 각각 확인한 후, 각 서브잡 모듈들(532,534,536)이 펜딩 프로그램 서브잡들을, 메모리 다이들(610,620,630)에서 각각 수행할 경우의 동작 파라미터, 다시 말해 동작 에너지 레벨과 동작 클럭을 동적으로 제어한다. 여기서, PMC 모듈(570)은, 각 서브잡 모듈들(532,534,536)에서의 동작 에너지 레벨과 동작 클럭을 연동하여 동적으로 제어한다.
특히, PMC 모듈(570)은, 전술한 바와 같이, 각 서브잡 모듈들(532,534,536)의 동작 에너지 레벨을 동적으로 제어하는 에너지 관리 제어 모듈(700)과, 각 서브잡 모듈들(532,534,536)의 동작 클럭을 동적으로 제어하는 클럭 관리 제어 모듈(710)을 포함한다. 여기서, 에너지 관리 제어 모듈(700)은, 클럭 관리 제어 모듈(710)이 제어하는 서브잡 모듈들(532,534,536)에서의 동작 클럭과 연동하여, 동작 에너지 레벨을 동적으로 제어하고, 또한 클럭 관리 제어 모듈(710)은, 에너지 관리 제어 모듈(700)이 제어하는 서브잡 모듈들(532,534,536)에서의 동작 에너지 레벨과 연동하여, 동작 클럭을 동적으로 제어한다.
그리고, 에너지 관리 제어 모듈(700)은, 서브잡 모듈들(532,534,536)에서의 온도, 성능 및 레이턴시, 그리고 펜딩 프로그램 서브잡들에 상응하여, 서브잡 모듈들(532,534,536)의 동작 에너지 레벨을 동적으로 제어하는 에너지 제어 유닛(702)과, 에너지 제어 유닛(702)에서 동적으로 제어된 동작 에너지 레벨을 갖는 동작 에너지를, 각각의 서브잡 모듈들(532,534,536)에 제공하는 에너지 드라이브 유닛들(704,706,708)을 포함한다. 여기서, 에너지 관리 제어 모듈(700)의 에너지 제어 유닛(702)과 에너지 드라이브 유닛들(704,706,708)에 대해서는, 앞서 구체적으로 설명하였으므로, 여기서는 그에 관한 구체적인 설명을 생략하기로 한다. 아울러, 에너지 관리 제어 모듈(700)은, 메모리 시스템(110)에서 사용 가능한 전체 에너지 레벨, 예컨대, 전체 파워 레벨, 전체 전압 레벨, 또는 전체 전류 레벨에서, 각각의 서브잡 모듈들(532,534,536) 별로, 동작 에너지 레벨을 동적으로 제어한다.
그리고, 클럭 관리 제어 모듈(710)은, 서브잡 모듈들(532,534,536)에서의 온도, 성능 및 레이턴시, 그리고 펜딩 리드 서브잡들에 상응하여, 서브잡 모듈들(532,534,536)의 동작 클럭을 동적으로 제어하는 클럭 제어 유닛(712)과, 클럭 제어 유닛(712)에서 동적으로 제어된 동작 클럭을, 각각의 서브잡 모듈들(532,534,536)에 제공하는 클럭 드라이브 유닛들(714,716,718)을 포함한다. 여기서, 클럭 관리 제어 모듈(710)의 클럭 제어 유닛(712)과 클럭 드라이브 유닛들(714,716,718)에 대해서는, 앞서 구체적으로 설명하였으므로, 여기서는 그에 관한 구체적인 설명을 생략하기로 한다. 아울러, 클럭 관리 제어 모듈(710)은, 발생기(540)가 생성한 기준 클럭에 상응하여 최소 클럭에서부터 최대 클럭까지, 각각의 서브잡 모듈들(532,534,536) 별로, 동작 클럭을 동적으로 제어한다.
예컨대, 클럭 관리 제어 모듈(710)은, 펜딩 프로그램 서브잡들에서 마지막 프로그램 서브잡들로, 마지막 프로그램 동작인 제3프로그램 동작들에서 제3데이터 전송 동작들 및 제3데이터 라이트 동작들과 제3맵 업데이트 동작들을, 서브잡 모듈들(532,534,536)이 수행할 경우, 서브잡 모듈들(532,534,536)의 동작 클럭을 스케일 다운을 통해 최소 클럭으로 제어하며, 또한 최소 클럭에 연동하여 에너지 관리 제어 모듈(700)은, 서브잡 모듈들(532,534,536)의 에너지 레벨을 스케일 업 또는 스케일 다운을 통해 제어한다. 또한, 에너지 관리 제어 모듈(700)은, 펜딩 프로그램 서브잡들에서 최저 성능 및 최대 레이턴시를 갖는 프로그램 서브잡들, 즉 프로그램 잡에 해당하는 모든 프로그램 서브잡들을 수행할 경우의 바틀넥 프로그램 서브잡들로, 제1맵 업데이트 동작들과 제2맵 업데이트 동작들 그리고 제3맵 업데이트 동작들을, 서브잡 모듈3(536)이 수행할 경우, 서브잡 모듈3(536)의 동작 에너지 레벨을 스케일 업을 통해 최대 에너지 레벨로 제어하며, 또한 최대 에너지 레벨에 연동하여 클럭 관리 제어 모듈(710)은, 서브잡 모듈3(536)의 동작 클럭을 스케일 업을 통해 최대 클럭으로 제어한다. 아울러, 에너지 관리 제어 모듈(700)은, 펜딩 프로그램 서브잡들에서 최대 성능이 요구된 서브잡들로, 제1프로그램 동작들을, 서브잡 모듈1(532)이 수행할 경우, 서브잡 모듈1(532)의 동작 에너지 레벨을 스케일 업을 통해 최대 에너지 레벨로 제어하며, 또한 최대 에너지 레벨에 연동하여 클럭 관리 제어 모듈(710)은, 서브잡 모듈1(532)의 동작 클럭을 스케일 업을 통해 최대 성능 클럭으로 제어한다.
그리고, 에너지 관리 제어 모듈(700)은, 펜딩 프로그램 서브잡들에서 제2프로그램 동작들을 수행하는 서브잡 모듈2(534)의 성능 및 레이턴시가 일정 시간 동안 동일 상태를 유지할 경우에는, 서브잡 모듈2(534)의 동작 에너지 레벨을 스케일 다운을 통해 제어하며, 에너지 관리 제어 모듈(700)에서의 동작 에너지 레벨 제어와 연동하여 클럭 관리 제어 모듈(710)은, 서브잡 모듈2(534)의 동작 에너지 레벨이 안정 상태를 유지하는 시점에 서브잡 모듈2(534)의 동작 클럭을 스케일 업을 통해 제어한다. 아울러, 에너지 관리 제어 모듈(700)과 클럭 관리 제어 모듈(710)은, 서브잡 모듈들(532,534,536)이 큐잉된 프로그램 서브잡들을 수행하는 중에, 모니터1(550)에서 모니터링된 온도가 임계 온도 이상일 경우에는, 임계 온도 이상을 갖는 프로그램 서브잡들을 수행하는 서브잡 모듈3(536)의 동작 에너지 레벨 및 동작 클럭을, 스케일 다운을 통해, 제어하며, 아울러 모니터1(550)에서 모니터링된 온도가 임계 온도 이하가 될 경우에는, 서브잡 모듈3(536)의 동작 에너지 레벨을 스케일 업을 통해 제어한 후, 정상 상태를 유지하는 시점에 서브잡 모듈3(536)의 동작 클럭을 스케일 업을 통해 제어한다. 또한, 에너지 관리 제어 모듈(700)과 클럭 관리 제어 모듈(710)은, 펜딩 프로그램 서브잡들에서 요구된 성능 및 레이턴시와 대역폭을 갖는 프로그램 서브잡들로, 제1데이터 전송 동작들과 제2데이터 전송 동작들 및 제3데이터 전송 동작들을, 수행하는 서브잡 모듈1(532)의 동작 에너지 레벨과 동작 클럭을, 요구된 성능 및 레이턴시와 대역폭에 따라, 동적으로 제어한다.
이렇게 본 발명의 실시 예에 따른 메모리 시스템에서는, 호스트(102)로부터 수신된 커맨드들에 대한 커맨드 동작들을 수행할 경우, 커맨드 동작들에 상응한 컨트롤러(130) 및 메모리 장치(150)에서의 커맨드 잡을 파싱한 후, 커맨드 잡에 해당하는 서브잡들을 논리적 단위 사이즈로 구분하여 큐잉하며, 논리적 단위 사이즈의 서브잡들을 각각 수행할 경우, 컨트롤러(130) 및 메모리 장치(150)에서의 잡 로드, 예컨대 큐잉 및 펜딩 서브잡들과, 컨트롤러(130) 및 메모리 장치(150)에서의 상태, 예컨대 온도와 성능 및 레이턴시를, 실시간으로 모니터링하며, 실시간으로 모니터링된 컨트롤러(130) 및 메모리 장치(150)에서의 잡 로드와 상태에 상응하여, 논리적 단위 사이즈의 서브잡들을 수행하는 서브잡 모듈들(530)의 동작 에너지 레벨과 동작 클럭을, 동적으로 제어한다. 특히, 본 발명의 실시 예에 따른 메모리 시스템에서는, 메모리 시스템이 사용 가능한 전체 에너지 레벨 및 최대 클럭을 고려하여, 임계 온도 이하에서 최대 성능 및 최소 레이턴시를 갖도록, 동작 에너지 레벨과 동작 클럭을, 연동하여 동적으로 제어한다. 그러면 여기서, 도 8을 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서 커맨드 동작을 수행할 경우의 동작 파라미터를 제어하는 동작에 대해서 보다 구체적으로 설명하기로 한다.
도 8은 본 발명의 실시 예에 따른 메모리 시스템에서 커맨드 동작을 수행할 경우의 동작 파라미터를 제어하는 동작 과정을 개략적으로 도시한 도면이다.
도 8을 참조하면, 메모리 시스템은, 810단계에서, 복수의 메모리 다이들을 포함하는 메모리 장치(150)에 대한 커맨드들을 호스트(102)로부터 수신한다.
그리고, 820단계에서, 호스트(102)로부터 수신된 커맨드들의 커맨드 동작들에 상응하는 컨트롤러(130) 및 메모리 장치(150)에서의 커맨드 잡과, 커맨드 잡에 해당하는 서브잡들을 확인한다. 여기서, 커맨드들 및 커맨드 동작들에 상응하는 커맨드 잡을 파싱하며, 파싱된 커맨드 잡에 해당하는 서브잡들을, 논리적 단위 사이즈로 구분하여 큐잉한다.
그런 다음, 830단계에서, 큐잉된 논리적 단위 사이즈의 서브잡들을, 메모리 장치(150)의 메모리 다이들에서 수행할 경우의 동작 파라미터, 예컨대 동작 에너지 레벨 및 동작 클럭을, 연동하여 동적으로 제어한다. 여기서, 컨트롤러(130) 및 메모리 장치(150)에서의 잡 로드, 예컨대 펜딩 및 큐잉된 논리적 단위 사이즈의 서브잡들, 그리고 컨트롤러(130) 및 메모리 장치(150)에서의 상태, 예컨대 서브잡들을 수행하는 컨트롤러(130) 및 메모리 장치(150)에서의 온도와 성능 및 레이턴시를, 모니터링한 후, 컨트롤러(130) 및 메모리 장치(150)에서의 잡 로드와 상태에 상응하여, 서브잡들을 수행할 경우의 동작 에너지 레벨과 동작 클럭을 동적으로 제어한다.
그리고, 840단계에서, 동적으로 제어되는 동작 에너지 레벨과 동작 클럭에서, 큐잉된 논리적 단위 사이즈의 서브잡들을 수행한다.
여기서, 호스트(102)로부터 수신된 커맨드들에 해당하는 커맨드 동작들을 수행할 경우 메모리 시스템(110)에서의 동작 파라미터 제어, 예컨대 메모리 시스템(110)의 컨트롤러(130) 및 메모리 장치(150)에서의 잡 로드와 상태를 확인한 후, 컨트롤러(130) 및 메모리 장치(150)에서 커맨드 동작들을 수행할 경우의 동작 에너지 레벨과 동작 클럭을 연동하여 동적으로 제어하는 동작에 대해서는, 앞서 도 5 내지 도 7을 참조하여 참조하여 보다 구체적으로 설명하였으므로, 여기서는 그에 관한 구체적인 설명을 생략하기로 한다. 그러면 이하에서는, 도 9 내지 도 17을 참조하여, 본 발명의 실시 예에 따라 도 1 내지 도 8에서 설명한 메모리 장치(150) 및 컨트롤러(130)를 포함하는 메모리 시스템(110)이 적용된 데이터 처리 시스템 및 전자 기기들에 대해서 보다 구체적으로 설명하기로 한다.
도 9는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 9는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 메모리 카드 시스템을 개략적으로 도시한 도면이다.
도 9를 참조하면, 메모리 카드 시스템(6100)은, 메모리 컨트롤러(6120), 메모리 장치(6130), 및 커넥터(6110)를 포함한다.
보다 구체적으로 설명하면, 메모리 컨트롤러(6120)는, 불휘발성 메모리로 구현된 메모리 장치(6130)와 연결되며, 메모리 장치(6130)를 액세스하도록 구현된다. 예컨대, 메모리 컨트롤러(6120)는, 메모리 장치(6130)의 리드, 라이트, 이레이즈, 및 백그라운드(background) 동작 등을 제어하도록 구현된다. 그리고, 메모리 컨트롤러(6120)는, 메모리 장치(6130) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구현되며, 메모리 장치(6130)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구현된다. 즉, 메모리 컨트롤러(6120)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6130)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
그에 따라, 메모리 컨트롤러(6120)는, 램(RAM: Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
아울러, 메모리 컨트롤러(6120)는, 커넥터(6110)를 통해 외부 장치, 예컨대 도 1에서 설명한 호스트(102)와 통신할 수 있다. 예컨대, 메모리 컨트롤러(6120)는, 도 1에서 설명한 바와 같이, USB(Universal Serial Bus), MMC(multimedia card), eMMC(embeded MMC), PCI(peripheral component interconnection), PCIe(PCI express), ATA(Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI(small computer small interface), ESDI(enhanced small disk interface), IDE(Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성될 수 있으며, 그에 따라 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
그리고, 메모리 장치(6130)는, 불휘발성 메모리로 구현, 예컨대 EPROM(Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM(Phase-change RAM), ReRAM(Resistive RAM), FRAM(Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 불휘발성 메모리 소자들로 구현될 수 있다.
아울러, 메모리 컨트롤러(6120) 및 메모리 장치(6130)는, 하나의 반도체 장치로 집적될 수 있으며, 일 예로 하나의 반도체 장치로 집적되어 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 구성할 수 있으며, PC 카드(PCMCIA), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 10을 참조하면, 데이터 처리 시스템(6200)은, 적어도 하나의 불휘발성 메모리로 구현된 메모리 장치(6230), 및 메모리 장치(6230)를 제어하는 메모리 컨트롤러(6220)를 포함한다. 여기서, 도 10에 도시한 데이터 처리 시스템(6200)은, 도 1에서 설명한 바와 같이, 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등과 같은 저장 매체가 될 수 있으며, 메모리 장치(6230)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응되고, 메모리 컨트롤러(6220)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응될 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트(6210)의 요청에 응답하여 메모리 장치(6230)에 대한 리드, 라이트, 이레이즈 동작 등을 제어하며, 메모리 컨트롤러(6220)는 적어도 하나의 CPU(6221), 버퍼 메모리, 예컨대 RAM(6222), ECC 회로(6223), 호스트 인터페이스(6224), 및 메모리 인터페이스, 예컨대 NVM 인터페이스(6225)를 포함한다.
여기서, CPU(6221)는, 메모리 장치(6230)에 대한 전반적인 동작, 예컨대 읽기, 쓰기, 파일 시스템 관리, 배드 페이지 관리 등)을 제어할 수 있다. 그리고, RAM(6222)는, CPU(6221)의 제어에 따라 동작하며, 워크 메모리(work memory), 버퍼 메모리(buffer memory), 캐시 메모리(cache memory) 등으로 사용될 수 있다. 여기서, RAM(6222)이 워크 메모리로 사용되는 경우에, CPU(6221)에서 처리된 데이터가 임시 저장되며, RAM(6222)이 버퍼 메모리로 사용되는 경우에는, 호스트(6210)에서 메모리 장치(6230)로 또는 메모리 장치(6230)에서 호스트(6210)로 전송되는 데이터의 버퍼링을 위해 사용되며, RAM(6222)이 캐시 메모리로 사용되는 경우에는 저속의 메모리 장치(6230)가 고속으로 동작하도록 사용될 수 있다.
아울러, ECC 회로(6223)는, 도 1에서 설명한 컨트롤러(130)의 ECC 유닛(138)에 대응하며, 도 1에서 설명한 바와 같이, 메모리 장치(6230)로부터 수신된 데이터의 페일 비트(fail bit) 또는 에러 비트(error bit)를 정정하기 위한 에러 정정 코드(ECC: Error Correction Code)를 생성한다. 또한, ECC 회로(6223)는, 메모리 장치(6230)로 제공되는 데이터의 에러 정정 인코딩을 수행하여, 패리티(parity) 비트가 부가된 데이터를 형성한다. 여기서, 패리티 비트는, 메모리 장치(6230)에 저장될 수 있다. 또한, ECC 회로(6223)는, 메모리 장치(6230)로부터 출력된 데이터에 대하여 에러 정정 디코딩을 수행할 수 있으며, 이때 ECC 회로(6223)는 패리티(parity)를 사용하여 에러를 정정할 수 있다. 예컨대, ECC 회로(6223)는, 도 1에서 설명한 바와 같이, LDPC code, BCH code, turbo code, 리드-솔로몬 코드, convolution code, RSC, TCM, BCM 등의 다양한 코디드 모듈레이션(coded modulation)을 사용하여 에러를 정정할 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트 인터페이스(6224)를 통해 호스트(6210)와 데이터 등을 송수신하며, NVM 인터페이스(6225)를 통해 메모리 장치(6230)와 데이터 등을 송수신한다. 여기서, 호스트 인터페이스(6224)는, PATA 버스, SATA 버스, SCSI, USB, PCIe, 낸드 인터페이스 등을 통해 호스트(6210)와 연결될 수 있다. 또한, 메모리 컨트롤러(6220)는, 무선 통신 기능, 모바일 통신 규격으로 WiFi 또는 LTE(Long Term Evolution) 등이 구현되어, 외부 장치, 예컨대 호스트(6210) 또는 호스트(6210) 이외의 다른 외부 장치와 연결된 후, 데이터 등을 송수신할 수 있으며, 특히 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성됨에 따라, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 11은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 개략적으로 도시한 도면이다.
도 11을 참조하면, SSD(6300)는, 복수의 불휘발성 메모리들을 포함하는 메모리 장치(6340) 및 컨트롤러(6320)를 포함한다. 여기서, 컨트롤러(6320)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6340)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6320)는, 복수의 채널들(CH1, CH2, CH3, …, CHi)을 통해 메모리 장치(6340)와 연결된다. 그리고, 컨트롤러(6320)는, 적어도 하나의 프로세서(6321), 버퍼 메모리(6325), ECC 회로(6322), 호스트 인터페이스(6324), 및 메모리 인터페이스, 예컨대 불휘발성 메모리 인터페이스(6326)를 포함한다.
여기서, 버퍼 메모리(6325)는, 호스트(6310)로부터 수신된 데이터 또는 메모리 장치(6340)에 포함된 복수의 플래시 메모리들(NVMs)로부터 수신된 데이터를 임시 저장하거나, 복수의 플래시 메모리들(NVMs)의 메타 데이터, 예컨대 매핑 테이블을 포함함 맵 데이터를 임시 저장한다. 또한, 버퍼 메모리(6325)는, DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 불휘발성 메모리들로 구현될 수 있으며, 도 11에서는 설명의 편의를 위해 컨트롤러(6320) 내부에 존재하지만, 컨트롤러(6320) 외부에도 존재할 수 있다.
그리고, ECC 회로(6322)는, 프로그램 동작에서 메모리 장치(6340)로 프로그램될 데이터의 에러 정정 코드 값을 계산하고, 리드 동작에서 메모리 장치(6340)로부터 리드된 데이터를 에러 정정 코드 값에 근거로 하여 에러 정정 동작을 수행하며, 페일된 데이터의 복구 동작에서 메모리 장치(6340)로부터 복구된 데이터의 에러 정정 동작을 수행한다.
또한, 호스트 인터페이스(6324)는, 외부의 장치, 예컨대 호스트(6310)와 인터페이스 기능을 제공하며, 불휘발성 메모리 인터페이스(6326)는, 복수의 채널들을 통해 연결된 메모리 장치(6340)와 인터페이스 기능을 제공한다.
아울러, 도 1에서 설명한 메모리 시스템(110)이 적용된 SSD(6300)는, 복수개가 적용되어 데이터 처리 시스템, 예컨대 RAID(Redundant Array of Independent Disks) 시스템을 구현할 수 있으며, 이때 RAID 시스템에는, 복수의 SSD(6300)들과, 복수의 SSD(6300)들을 제어하는 RAID 컨트롤러가 포함될 수 있다. 여기서, RAID 컨트롤러는, 호스트(6310)로부터 라이트 커맨드를 수신하여, 프로그램 동작을 수행할 경우, 라이트 커맨드에 해당하는 데이터를, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 라이트 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로 출력할 수 있다. 또한, RAID 컨트롤러는, 호스트(6310)로부터 리드 커맨드를 수신하여 리드 동작을 수행할 경우, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 리드 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로부터 데이터를 호스트(6310)로 제공할 수 있다.
도 12는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 12는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 eMMC(embedded multimedia card)를 개략적으로 도시한 도면이다.
도 12를 참조하면, eMMC(6400)는, 적어도 하나의 낸드 플래시 메모리로 구현된 메모리 장치(6440), 및 컨트롤러(6430)를 포함한다. 여기서, 컨트롤러(6430)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6440)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6430)는, 복수의 채널들을 통해, 메모리 장치(2100)와 연결된다. 그리고, 컨트롤러(6430)는, 적어도 하나의 코어(6432), 호스트 인터페이스(6431), 및 메모리 인터페이스, 예컨대 낸드 인터페이스(6433)를 포함한다.
여기서, 코어(6432)는, eMMC(6400)의 전반적인 동작을 제어하며, 호스트 인터페이스(6431)는, 컨트롤러(6430)와 호스트(6410) 간의 인터페이스 기능을 제공하며, 낸드 인터페이스(6433)는, 메모리 장치(6440)와 컨트롤러(6430) 간의 인터페이스 기능을 제공한다. 예컨대, 호스트 인터페이스(6431)는, 도 1에서 설명한 바와 같이, 병렬 인터페이스, 일 예로 MMC 인터페이스가 될 수 있으며, 아울러 직렬 인터페이스, 일 예로 UHS((Ultra High Speed)-Ⅰ/UHS-Ⅱ, UFS 인터페이스가 될 수 있다.
도 13 내지 도 16은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 13 내지 도 16은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 UFS(Universal Flash Storage)를 개략적으로 도시한 도면이다.
도 13 내지 도 16을 참조하면, 각각의 UFS 시스템들(6500,6600,6700,6800)은, 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830)을 각각 포함할 수 있다. 여기서, 각각의 호스트(6510,6610,6710,6810)은, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등의 어플리케이션 프로세서가 될 수 있으며, 또한 각각의 UFS 장치들(6520,6620,6720,6820)은, 임베디드 UFS(Embedded UFS) 장치들이 되고, 아울러 각각의 UFS 카드들(6530,6630,6730,6830)은, 외부 임베디드 UFS(External Embedded UFS) 장치 또는 리무벌 UFS 카드(Removable UFS Card)가 될 수 있다.
또한, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, 각각 UFS 프로토콜을 통해 외부의 장치들, 예컨대 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신할 수 있으며, UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830)은, 도 1에서 설명한 메모리 시스템(110)으로 구현될 수 있다. 예컨대, 각 UFS 시스템들(6500,6600,6700,6800)에서, UFS 장치들(6520,6620,6720,6820)은, 도 10 내지 도 12에서 설명한 데이터 처리 시스템(6200), SSD(6300), 또는 eMMC(6400) 형태로 구현될 수 있으며, UFS 카드들(6530,6630,6730,6830)은, 도 9에서 설명한 메모리 카드 시스템(6100) 형태로 구현될 수 있다.
아울러, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, UFS(Universal Flash Storage) 인터페이스, 예컨대 MIPI(Mobile Industry Processor Interface)에서의 MIPI M-PHY 및 MIPI UniPro(Unified Protocol)을 통해 통신을 수행할 수 있으며, 아울러 UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830) 간은, UFS 프로토콜이 아닌 다른 프로토콜을 통해 통신할 수 있으며, 예컨대 다양한 카드 프로토콜, 일 예로 UFDs, MMC, SD(secure digital), mini SD, Micro SD 등을 통해 통신할 수 있다.
그리고, 도 13에 도시한 UFS 시스템(6500)에서, 호스트(6510), UFS 장치(6520), 및 UFS 카드(6530)에는, UniPro이 각각 존재하며, 호스트(6510)는, UFS 장치(6520) 및 UFS 카드(6530)와 각각 통신을 수행하기 위해, 스위칭(swtiching) 동작을 수행하며, 특히 호스트(6510)는, UniPro에서의 링크 레이어(Link Layer) 스위칭, 예컨대 L3 스위칭을 통해, UFS 장치(6520)와 통신을 수행하거나 또는 UFS 카드(6530)와 통신을 수행한다. 이때, UFS 장치(6520)와 UFS 카드(6530) 간은, 호스트(6510)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(6510)에 각각 하나의 UFS 장치(6520) 및 UFS 카드(6530)가 연결되는 것을 일 예로 하여 설명하였지만, 복수의 UFS 장치들과 UFS 카드들이, 호스트(6410)에 병렬 형태 또는 스타 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이, UFS 장치(6520)에, 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
또한, 도 14에 도시한 UFS 시스템(6600)에서, 호스트(6610), UFS 장치(6620), 및 UFS 카드(6630)에는, UniPro이 각각 존재하며, 스위칭 동작을 수행하는 스위칭 모듈(6640), 특히 UniPro에서의 링크 레이어 스위칭, 예컨대 L3 스위칭 동작을 수행하는 스위칭 모듈(6640)을 통해, 호스트(6610)는, UFS 장치(6620)와 통신을 수행하거나 또는 UFS 카드(6630)와 통신을 수행한다. 이때, UFS 장치(6520)와 UFS 카드(6530) 간은, 스위칭 모듈(6640)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 스위칭 모듈(6640)에 각각 하나의 UFS 장치(6620) 및 UFS 카드(6630)가 연결되는 것을 일 예로 하여 설명하였지만, 복수의 UFS 장치들과 UFS 카드들이, 스위칭 모듈(6640)에 병렬 형태 또는 스타 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이, UFS 장치(6620)에, 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
아울러, 도 15에 도시한 UFS 시스템(6700)에서, 호스트(6710), UFS 장치(6720), 및 UFS 카드(6730)에는, UniPro이 각각 존재하며, 스위칭 동작을 수행하는 스위칭 모듈(6740), 특히 UniPro에서의 링크 레이어 스위칭, 예컨대 L3 스위칭 동작을 수행하는 스위칭 모듈(6740)을 통해, 호스트(6710)는, UFS 장치(6720)와 통신을 수행하거나 또는 UFS 카드(6730)와 통신을 수행한다. 이때, UFS 장치(6720)와 UFS 카드(6730) 간은, 스위칭 모듈(6740)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있으며, 스위칭 모듈(6740)은, UFS 장치(6720)의 내부 또는 외부에서 UFS 장치(6720)와 하나의 모듈로 구현될 수 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 스위칭 모듈(6740)에 각각 하나의 UFS 장치(6620) 및 UFS 카드(6630)가 연결되는 것을 일 예로 하여 설명하였지만, 스위칭 모듈(6740)과 UFS 장치(6720)가 각각 구현된 복수의 모듈들이, 호스트(6710)에 병렬 형태 또는 스타 형태로 연결되거나, 각각의 모듈들 간이 직렬 형태 또는 체인 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이 스위칭 모듈(6740)에 병렬 형태 또는 스타 형태로 연결될 수도 있다.
그리고, 도 16에 도시한 UFS 시스템(6800)에서, 호스트(6810), UFS 장치(6820), 및 UFS 카드(6830)에는, M-PHY 및 UniPro이 각각 존재하며, UFS 장치(6820)는, 호스트(6810) 및 UFS 카드(6830)와 각각 통신을 수행하기 위해, 스위칭 동작을 수행하며, 특히 UFS 장치(6820)는, 호스트(6810)와의 통신을 위한 M-PHY 및 UniPro 모듈과, UFS 카드(6830)와의 통신을 위한 M-PHY 및 UniPro 모듈 간, 스위칭, 예컨대 타겟(Target) ID(identifier) 스위칭을 통해, 호스트(6810)와 통신을 수행하거나 또는 UFS 카드(6830)와 통신을 수행한다. 이때, 호스트(6810)와 UFS 카드(6530) 간은, UFS 장치(6820)의 M-PHY 및 UniPro 모듈 간 타겟 ID 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(6810)에 하나의 UFS 장치(6820)가 연결되고, 또한 하나의 UFS 장치(6820)에 하나의 UFS 카드(6830)가 연결되는 것을 일 예로 하여 설명하였지만, 호스트(6810)에 복수의 UFS 장치들이 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있으며, 하나의 UFS 장치(6820)에 복수의 UFS 카드들이 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
도 17은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 또 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 17은 본 발명에 따른 메모리 시스템이 적용된 사용자 시스템을 개략적으로 도시한 도면이다.
도 17을 참조하면, 사용자 시스템(6900)은, 애플리케이션 프로세서(6930), 메모리 모듈(6920), 네트워크 모듈(6940), 스토리지 모듈(6950), 및 사용자 인터페이스(6910)를 포함한다.
보다 구체적으로 설명하면, 애플리케이션 프로세서(6930)는, 사용자 시스템(6900)에 포함된 구성 요소들, 운영 시스템(OS: Operating System)을 구동시키며, 일 예로 사용자 시스템(6900)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 여기서, 애플리케이션 프로세서(6930)는 시스템-온-칩(SoC: System-on-Chip)으로 제공될 수 있다.
그리고, 메모리 모듈(6920)은, 사용자 시스템(6900)의 메인 메모리, 동작 메모리, 버퍼 메모리, 또는 캐시 메모리로 동작할 수 있다. 여기서, 메모리 모듈(6920)은, DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR3 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 불휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예컨대, 애플리케이션 프로세서(6930) 및 메모리 모듈(6920)은, POP(Package on Package)를 기반으로 패키지화되어 실장될 수 있다.
또한, 네트워크 모듈(6940)은, 외부 장치들과 통신을 수행할 수 있다. 예를 들어, 네트워크 모듈(6940)은, 유선 통신을 지원할뿐만 아니라, CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-DI 등과 같은 다양한 무선 통신을 지원함으로써, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신을 수행할 수 있으며, 그에 따라 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 유선/무선 전자 기기들에 적용될 수 있다. 여기서, 네트워크 모듈(6940)은, 애플리케이션 프로세서(6930)에 포함될 수 있다.
아울러, 스토리지 모듈(6950)은, 데이터를 저장, 예컨대 애플리케이션 프로세서(6930)로부터 수신한 데이터를 저장한 후, 스토리지 모듈(6950)에 저장된 데이터를 애플리케이션 프로세서(6930)로 전송할 수 있다. 여기서, 스토리지 모듈(6950)은, PRAM(Phasechange RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 불휘발성 반도체 메모리 소자 등으로 구현될 수 있으며, 또한 사용자 시스템(6900)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다. 즉, 스토리지 모듈(6950)은, 도 1에서 설명한 메모리 시스템(110)에 대응될 수 있으며, 아울러 도 11 내지 도 16에서 설명한 SSD, eMMC, UFS로 구현될 수도 있다.
그리고, 사용자 인터페이스(6910)는, 애플리케이션 프로세서(6930)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예컨대, 사용자 인터페이스(6910)는, 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있으며, 아울러 LCD(Liquid Crystal Display), OLED(Organic Light Emitting Diode) 표시 장치, AMOLED(Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
또한, 본 발명의 실시 예에 따라 도 1에서 설명한 메모리 시스템(110)이, 사용자 시스템(6900)의 모바일 전자 기기에 적용될 경우, 어플리케이션 프로세서(6930)는, 모바일 전자 기기의 전반적인 동작을 제어하며, 네트워크 모듈(6940)은, 통신 모듈로서, 전술한 바와 같이 외부 장치와의 유선/무선 통신을 제어한다. 아울러, 사용자 인터페이스(6910)는, 모바일 전자 기기의 디스플레이/터치 모듈로 어플리케이션 프로세서(6930)에서 처리된 데이터를 디스플레이하거나, 터치 패널로부터 데이터를 입력 받도록 지원한다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (26)

  1. 복수의 메모리 다이(memory die)들을 포함하며, 호스트(host)로부터 수신된 복수의 커맨드(command)들에 해당하는 커맨드 동작들이 상기 메모리 다이들에서 수행되는 메모리 장치; 및
    상기 커맨드 동작들에 해당하는 커맨드 잡(command job)의 서브잡(subjob)들을, 논리적 단위 사이즈로 구분하여 큐잉(queuing)하고, 상기 논리적 단위 사이즈의 큐잉 서브 잡들을 상기 메모리 다이들에서 수행하며, 상기 메모리 다이들에서 상기 큐잉 서브잡들의 수행에 상응하는 상태(status) 및 잡 로드(job load)를 모니터링하고, 상기 큐잉 서브 잡들을 상기 메모리 다이들에서 수행할 경우의 동작 에너지 레벨과 동작 클럭을, 연동(interact)하여 동적(dynamic)으로 제어하는 컨트롤러;를 포함하는,
    메모리 시스템.
  2. 제1항에 있어서,
    상기 컨트롤러는,
    상기 큐잉 서브잡들에서 제1서브잡들을, 제1동작 에너지 레벨과 제1동작 클럭에서 수행한 후, 상기 큐잉 서브잡들에서 펜딩(pending) 제1서브잡들을, 제3동작 에너지 레벨과 제3동작 클럭에서 수행하며;
    상기 큐잉 서브잡들에서 제2서브잡들을, 제2동작 에너지 레벨과 제2동작 클럭에서 수행한 후, 상기 큐잉 서브 잡들에서 펜딩 제2서브잡들을, 제4동작 에너지 레벨과 제4동작 클럭에서 수행하는,
    메모리 시스템.
  3. 제2항에 있어서,
    상기 컨트롤러는,
    상기 제1동작 에너지 레벨과 상기 제1동작 클럭에서, 상기 제1서브잡들의 수행에 상응한 제1상태 및 제1잡 로드를 모니터링하며;
    상기 제2동작 에너지 레벨과 상기 제2동작 클럭에서, 상기 제2서브잡들의 수행에 상응한 제2상태 및 제2잡 로드를 모니터링하는,
    메모리 시스템.
  4. 제3항에 있어서,
    상기 컨트롤러는,
    상기 제1상태 및 상기 제1잡 로드에 상응하여, 상기 제1동작 에너지 레벨과 상기 제1동작 클럭에 대한 스케일 업(scale up) 또는 스케일 다운(scale down)을 통해, 상기 제3동작 에너지 레벨과 상기 제3동작 클럭을 결정하며;
    상기 제2상태 및 상기 제2잡 로드에 상응하여, 상기 제2동작 에너지 레벨과 상기 제2동작 클럭에 대한 스케일 업 또는 스케일 다운을 통해, 상기 제4동작 에너지 레벨과 상기 제4동작 클럭을 결정하는,
    메모리 시스템.
  5. 제4항에 있어서,
    상기 컨트롤러는, 상기 펜딩 제2서브잡들이 상기 큐잉 서브 잡들에서 마지막 서브잡들일 경우, 상기 제2동작 클럭에 대한 스케일 다운을 통해, 상기 제4동작 클럭을 최소 클럭으로 결정한 후, 상기 최소 클럭의 제4동작 클럭에 상응하여, 상기 제2동작 에너지 레벨에 대한 스케일 업 또는 스케일 다운을 통해, 상기 제4동작 에너지 레벨을 결정하는,
    메모리 시스템.
  6. 제4항에 있어서,
    상기 컨트롤러는, 상기 펜딩 제1서브잡들이 상기 큐잉 서브 잡들에서, 최저 성능 및 최대 레이턴시를 갖는 서브잡들 또는 최대 성능 요구 서브잡들일 경우, 상기 제1동작 에너지 레벨에 대한 스케일 업을 통해, 상기 제3동작 에너지 레벨을 최대 에너지 레벨로 결정한 후, 상기 최대 에너지 레벨의 제3동작 에너지 레벨에 상응하여, 상기 제1동작 클럭에 대한 스케일 업을 통해, 상기 제3동작 클럭을 최대 클럭으로 결정하는,
    메모리 시스템.
  7. 제4항에 있어서,
    상기 컨트롤러는, 상기 메모리 다이들에서 상기 큐잉 서브잡들의 수행에 상응하여, 상기 메모리 장치 및 상기 컨트롤러에서의 온도가 임계 온도 이상일 경우, 상기 제1동작 에너지 레벨과 상기 제1동작 클럭 및 상기 제2동작 에너지 레벨과 상기 제2동작 클럭에 대한 스케일 다운을 통해, 상기 제3동작 에너지 레벨과 상기 제3동작 클럭 및 상기 제4동작 에너지 레벨과 상기 제4동작 클럭을 결정하는,
    메모리 시스템.
  8. 제7항에 있어서,
    상기 컨트롤러는, 상기 메모리 장치 및 상기 컨트롤러에서의 온도가 상기 임계 온도 이하일 경우, 상기 제1동작 에너지 레벨 및 상기 제2동작 에너지 레벨에 대한, 스케일 업을 통해, 상기 제3동작 에너지 레벨 및 상기 제4동작 에너지 레벨을 결정한 후, 상기 제3동작 에너지 레벨 및 상기 제4동작 에너지 레벨의 정상 상태에서, 상기 제1동작 클럭 및 상기 제2동작 클럭에 대한 스케일 업을 통해, 상기 제3동작 클럭 및 상기 제4동작 클럭을 결정하는,
    메모리 시스템.
  9. 제4항에 있어서,
    상기 컨트롤러는, 상기 제1서브잡들의 성능 및 레이턴시가 일정 시간 동안 동일 상태일 경우, 상기 제1동작 에너지 레벨에 대한 스케일 다운을 통해, 상기 제3동작 에너지 레벨을 결정한 후, 상기 제3동작 에너지 레벨의 안정 상태에서, 상기 제1동작 클럭에 대한 스케일 업을 통해, 상기 제4동작 클럭을 결정하는,
    메모리 시스템.
  10. 제1항에 있어서,
    상기 상태는, 상기 메모리 다이들에서 상기 큐잉 서브잡들의 수행에 상응한, 상기 컨트롤러 및 상기 메모리 장치에서의 온도와 성능(performance) 및 레이턴시(latency)를 포함하며;
    상기 잡 로드는, 상기 큐잉 서브잡들에서 펜딩(pending) 서브잡들을 포함하는,
    메모리 시스템.
  11. 제1항에 있어서,
    상기 컨트롤러는,
    상기 커맨드 잡을 파싱(parsing)하는 잡 파싱 모듈(job parsing module);
    상기 파싱된 커맨드 잡에 해당하는 상기 서브잡들을, 상기 논리적 단위 사이즈의 큐잉 서브잡들로 큐잉하는 서브잡 큐잉 모듈(subjob queuing module);
    상기 큐잉 서브잡들을, 해당하는 각각의 메모리 다이들에서 각각 수행하는 서브잡 모듈(subjob module)들;
    상기 각각의 메모리 다이들에서 상기 큐잉 서브잡들의 수행에 상응한, 상기 컨트롤러 및 상기 메모리 장치에서의 온도를 모니터링하는 제1모니터;
    상기 각각의 메모리 다이들에서 상기 큐잉 서브잡들의 수행에 상응한, 각 서브잡 모듈들에서의 성능(performance) 및 레이턴시(latency)를 모니터링하는 제2모니터; 및
    상기 파싱된 커맨드 잡, 상기 큐잉 서브잡들, 및 상기 온도와 상기 성능 및 레이턴시에 대한 모니터링 플래그(monitoring flag)를 확인한 후, 상기 각 서브잡 모듈들에서의 상기 동작 에너지 레벨과 상기 동작 클럭을 제어하는 파워 관리 제어 모듈(power management control module);을 포함하는,
    메모리 시스템.
  12. 제11항에 있어서,
    상기 파워 관리 제어 모듈은,
    상기 파싱된 커맨드 잡, 상기 큐잉 서브잡들, 및 상기 모니터링 플래그에 상응하여, 상기 각 서브잡 모듈들에서의 상기 동작 에너지 레벨과 상기 동작 클럭을 제어하는 제어 유닛(control unit)들; 및
    상기 동작 에너지 레벨에 상응하는 동작 에너지 및 상기 동작 클럭을, 해당하는 상기 각 서브잡 모듈들에 제공하는 드라이브 유닛(drive unit)들을 포함하는,
    메모리 시스템.
  13. 호스트(host)로부터 수신된 복수의 커맨드(command)들에 해당하는 커맨드 동작들의 커맨드 잡(command job)을 파싱(parsing)하는 잡 파싱 모듈(job parsing module);
    상기 파싱된 커맨드 잡에 해당하는 서브잡(subjob)들을, 메모리 장치에 포함된 메모리 다이들에서 각각 수행하는 서브잡 모듈(subjob module)들; 및
    상기 서브잡 모듈들이 상기 해당하는 서브잡들을 각각 수행할 경우, 상기 서브잡 모듈들에서의 동작 에너지 레벨을, 동적(dynamic)으로 제어하는 파워 관리 제어 모듈(power management control module);을 포함하는,
    메모리 시스템.
  14. 제13항에 있어서,
    상기 서브잡들이 상기 메모리 다이들에서 수행될 시에, 상기 메모리 장치가 포함된 상기 메모리 시스템에서의 온도와, 상기 서브잡 모듈들에서의 성능(performance) 및 레이턴시(latency)를, 각각 모니터링하는 모니터;를 더 포함하는,
    메모리 시스템.
  15. 제14항에 있어서,
    상기 파워 관리 제어 모듈은, 상기 온도와 상기 성능 및 레이턴시에 상응한 스케일 업(scale up) 또는 스케일 다운(scale down)을 통해, 상기 서브잡 모듈들 별 상기 동작 에너지 레벨을, 상기 메모리 시스템이 사용 가능한 전체 에너지 레벨에서 각각 동적으로 제어하는,
    메모리 시스템.
  16. 호스트(host)로부터 수신된 복수의 커맨드(command)들에 해당하는 커맨드 동작들의 커맨드 잡(command job)을 파싱(parsing)하는 잡 파싱 모듈(job parsing module);
    상기 파싱된 커맨드 잡에 해당하는 서브잡(subjob)들을, 메모리 장치에 포함된 메모리 다이들에서 각각 수행하는 서브잡 모듈(subjob module)들; 및
    상기 서브잡 모듈들이 상기 해당하는 서브잡들을 각각 수행할 경우, 상기 서브잡 모듈들에서의 동작 클럭을, 동적(dynamic)으로 제어하는 파워 관리 제어 모듈(power management control module);을 포함하는,
    메모리 시스템.
  17. 제16항에 있어서,
    상기 서브잡들이 상기 메모리 다이들에서 수행될 시에, 상기 메모리 장치가 포함된 상기 메모리 시스템에서의 온도와, 상기 서브잡 모듈들에서의 성능(performance) 및 레이턴시(latency)를, 각각 모니터링하는 모니터;를 더 포함하는,
    메모리 시스템.
  18. 제17항에 있어서,
    상기 파워 관리 제어 모듈은, 상기 온도와 상기 성능 및 레이턴시에 상응하여, 상기 메모리 시스템의 기준 클럭에 대한 스케일 업(scale up) 또는 스케일 다운(scale down)을 통해, 상기 서브잡 모듈들 별 상기 동작 클럭을, 각각 동적으로 제어하는,
    메모리 시스템.
  19. 메모리 장치의 복수의 메모리 다이(memory die)들에 대해, 호스트(host)로부터 복수의 커맨드(command)들을 수신하는 단계;
    상기 커맨드 동작들에 해당하는 커맨드 잡(command job)의 서브잡(subjob)들을, 논리적 단위 사이즈로 구분하여 큐잉(queuing)하는 단계;
    상기 논리적 단위 사이즈의 큐잉 서브 잡들을 상기 메모리 다이들에서 수행하는 단계;
    상기 메모리 다이들에서 상기 큐잉 서브잡들의 수행에 상응하는 상태(status) 및 잡 로드(job load)를 모니터링하는 단계; 및
    상기 큐잉 서브 잡들을 상기 메모리 다이들에서 수행할 경우의 동작 에너지 레벨과 동작 클럭을, 연동(interact)하여 동적(dynamic)으로 제어하는 단계;를 포함하며;
    상기 상태는, 상기 메모리 다이들에서 상기 큐잉 서브잡들의 수행에 상응한, 상기 메모리 장치와 상기 메모리 장치의 컨트롤러에서의 온도와 성능(performance) 및 레이턴시(latency)를 포함하며;
    상기 잡 로드는, 상기 큐잉 서브잡들에서 펜딩(pending) 서브잡들을 포함하는,
    메모리 시스템의 동작 방법.
  20. 제19항에 있어서,
    상기 수행하는 단계는,
    상기 큐잉 서브잡들에서 제1서브잡들을, 제1동작 에너지 레벨과 제1동작 클럭에서 수행한 후, 상기 큐잉 서브잡들에서 펜딩(pending) 제1서브잡들을, 제3동작 에너지 레벨과 제3동작 클럭에서 수행하는 단계; 및
    상기 큐잉 서브잡들에서 제2서브잡들을, 제2동작 에너지 레벨과 제2동작 클럭에서 수행한 후, 상기 큐잉 서브 잡들에서 펜딩 제2서브잡들을, 제4동작 에너지 레벨과 제4동작 클럭에서 수행하는 단계;를 포함하며;
    상기 모니터링하는 단계는,
    상기 제1동작 에너지 레벨과 상기 제1동작 클럭에서, 상기 제1서브잡들의 수행에 상응한 제1상태 및 제1잡 로드를 모니터링하는 단계; 및
    상기 제2동작 에너지 레벨과 상기 제2동작 클럭에서, 상기 제2서브잡들의 수행에 상응한 제2상태 및 제2잡 로드를 모니터링하는 단계;를 포함하는,
    메모리 시스템의 동작 방법.
  21. 제20항에 있어서,
    상기 제어하는 단계는,
    상기 제1상태 및 상기 제1잡 로드에 상응하여, 상기 제1동작 에너지 레벨과 상기 제1동작 클럭에 대한 스케일 업(scale up) 또는 스케일 다운(scale down)을 통해, 상기 제3동작 에너지 레벨과 상기 제3동작 클럭을 결정하는 단계; 및
    상기 제2상태 및 상기 제2잡 로드에 상응하여, 상기 제2동작 에너지 레벨과 상기 제2동작 클럭에 대한 스케일 업 또는 스케일 다운을 통해, 상기 제4동작 에너지 레벨과 상기 제4동작 클럭을 결정하는 단계;를 더 포함하는,
    메모리 시스템의 동작 방법.
  22. 제21항에 있어서,
    상기 결정하는 단계는, 상기 펜딩 제2서브잡들이 상기 큐잉 서브 잡들에서 마지막 서브잡들일 경우, 상기 제2동작 클럭에 대한 스케일 다운을 통해, 상기 제4동작 클럭을 최소 클럭으로 결정한 후, 상기 최소 클럭의 제4동작 클럭에 상응하여, 상기 제2동작 에너지 레벨에 대한 스케일 업 또는 스케일 다운을 통해, 상기 제4동작 에너지 레벨을 결정하는,
    메모리 시스템의 동작 방법.
  23. 제21항에 있어서,
    상기 결정하는 단계는, 상기 펜딩 제1서브잡들이 상기 큐잉 서브 잡들에서, 최저 성능 및 최대 레이턴시를 갖는 서브잡들 또는 최대 성능 요구 서브잡들일 경우, 상기 제1동작 에너지 레벨에 대한 스케일 업을 통해, 상기 제3동작 에너지 레벨을 최대 에너지 레벨로 결정한 후, 상기 최대 에너지 레벨의 제3동작 에너지 레벨에 상응하여, 상기 제1동작 클럭에 대한 스케일 업을 통해, 상기 제3동작 클럭을 최대 클럭으로 결정하는,
    메모리 시스템의 동작 방법.
  24. 제21항에 있어서,
    상기 결정하는 단계는, 상기 메모리 다이들에서 상기 큐잉 서브잡들의 수행에 상응하여, 상기 메모리 장치 및 상기 컨트롤러에서의 온도가 임계 온도 이상일 경우, 상기 제1동작 에너지 레벨과 상기 제1동작 클럭 및 상기 제2동작 에너지 레벨과 상기 제2동작 클럭에 대한 스케일 다운을 통해, 상기 제3동작 에너지 레벨과 상기 제3동작 클럭 및 상기 제4동작 에너지 레벨과 상기 제4동작 클럭을 결정하는,
    메모리 시스템의 동작 방법.
  25. 제22항에 있어서,
    상기 결정하는 단계는, 상기 메모리 장치 및 상기 컨트롤러에서의 온도가 상기 임계 온도 이하일 경우, 상기 제1동작 에너지 레벨 및 상기 제2동작 에너지 레벨에 대한, 스케일 업을 통해, 상기 제3동작 에너지 레벨 및 상기 제4동작 에너지 레벨을 결정한 후, 상기 제3동작 에너지 레벨 및 상기 제4동작 에너지 레벨의 정상 상태에서, 상기 제1동작 클럭 및 상기 제2동작 클럭에 대한 스케일 업을 통해, 상기 제3동작 클럭 및 상기 제4동작 클럭을 결정하는,
    메모리 시스템의 동작 방법.
  26. 제21항에 있어서,
    상기 결정하는 단계는, 상기 제1서브잡들의 성능 및 레이턴시가 일정 시간 동안 동일 상태일 경우, 상기 제1동작 에너지 레벨에 대한 스케일 다운을 통해, 상기 제3동작 에너지 레벨을 결정한 후, 상기 제3동작 에너지 레벨의 안정 상태에서, 상기 제1동작 클럭에 대한 스케일 업을 통해, 상기 제4동작 클럭을 결정하는,
    메모리 시스템의 동작 방법.
KR1020160177915A 2016-12-23 2016-12-23 메모리 시스템 및 메모리 시스템의 동작 방법 KR20180074138A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160177915A KR20180074138A (ko) 2016-12-23 2016-12-23 메모리 시스템 및 메모리 시스템의 동작 방법
TW106139784A TW201830246A (zh) 2016-12-23 2017-11-16 記憶體系統以及記憶體系統的操作方法
US15/824,572 US20180182452A1 (en) 2016-12-23 2017-11-28 Memory system and operating method of memory system
CN201711288142.2A CN108241587A (zh) 2016-12-23 2017-12-07 存储器系统以及存储器系统的操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160177915A KR20180074138A (ko) 2016-12-23 2016-12-23 메모리 시스템 및 메모리 시스템의 동작 방법

Publications (1)

Publication Number Publication Date
KR20180074138A true KR20180074138A (ko) 2018-07-03

Family

ID=62625064

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160177915A KR20180074138A (ko) 2016-12-23 2016-12-23 메모리 시스템 및 메모리 시스템의 동작 방법

Country Status (4)

Country Link
US (1) US20180182452A1 (ko)
KR (1) KR20180074138A (ko)
CN (1) CN108241587A (ko)
TW (1) TW201830246A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11086570B2 (en) 2019-04-03 2021-08-10 SK Hynix Inc. Storage device, controller and method for operating controller
WO2022120323A1 (en) * 2020-12-02 2022-06-09 Micron Technology, Inc. Memory device power management
WO2022120324A1 (en) * 2020-12-02 2022-06-09 Micron Technology, Inc. Power management for a memory device
US11422708B2 (en) 2019-07-05 2022-08-23 SK Hynix Inc. Memory interface, data storage device including the same and operating method thereof

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108073539A (zh) * 2017-12-27 2018-05-25 上海集成电路研发中心有限公司 一种mipi接口的d-phy电路
US10628081B2 (en) * 2018-03-09 2020-04-21 Toshiba Memory Corporation Managing internal command queues in solid state storage drives
US10936046B2 (en) * 2018-06-11 2021-03-02 Silicon Motion, Inc. Method for performing power saving control in a memory device, associated memory device and memory controller thereof, and associated electronic device
TWI673613B (zh) * 2018-10-17 2019-10-01 財團法人工業技術研究院 伺服器及其資源調控方法
KR20200091679A (ko) * 2019-01-23 2020-07-31 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
US11079822B2 (en) 2019-06-28 2021-08-03 Western Digital Technologies, Inc. Integrated power and thermal management in non-volatile memory
US11901035B2 (en) 2021-07-09 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of differentiated thermal throttling of memory and system therefor
CN117251274B (zh) * 2023-11-14 2024-02-20 苏州元脑智能科技有限公司 作业调度方法、装置、电子设备及存储介质

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100138684A1 (en) * 2008-12-02 2010-06-03 International Business Machines Corporation Memory system with dynamic supply voltage scaling
US20100274933A1 (en) * 2009-04-24 2010-10-28 Mediatek Inc. Method and apparatus for reducing memory size and bandwidth
CN101587745B (zh) * 2009-06-23 2012-11-07 成都市华为赛门铁克科技有限公司 数据读写方法和非易失性存储介质
WO2012001917A1 (ja) * 2010-06-29 2012-01-05 パナソニック株式会社 不揮発性記憶システム、メモリシステム用の電源回路、フラッシュメモリ、フラッシュメモリコントローラ、および不揮発性半導体記憶装置
US20150363116A1 (en) * 2014-06-12 2015-12-17 Advanced Micro Devices, Inc. Memory controller power management based on latency
WO2016068986A1 (en) * 2014-10-31 2016-05-06 Hewlett Packard Enterprise Development Lp Draining a write queue based on information from a read queue
US20170075589A1 (en) * 2015-09-14 2017-03-16 Qualcomm Innovation Center, Inc. Memory and bus frequency scaling by detecting memory-latency-bound workloads

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11086570B2 (en) 2019-04-03 2021-08-10 SK Hynix Inc. Storage device, controller and method for operating controller
US11422708B2 (en) 2019-07-05 2022-08-23 SK Hynix Inc. Memory interface, data storage device including the same and operating method thereof
WO2022120323A1 (en) * 2020-12-02 2022-06-09 Micron Technology, Inc. Memory device power management
WO2022120324A1 (en) * 2020-12-02 2022-06-09 Micron Technology, Inc. Power management for a memory device
US11429292B2 (en) 2020-12-02 2022-08-30 Micron Technology, Inc. Power management for a memory device
US11561597B2 (en) 2020-12-02 2023-01-24 Micron Technology, Inc. Memory device power management
US11921560B2 (en) 2020-12-02 2024-03-05 Micron Technology, Inc. Memory device power management
US11966595B2 (en) 2020-12-02 2024-04-23 Micron Technology, Inc. Power management for a memory device

Also Published As

Publication number Publication date
TW201830246A (zh) 2018-08-16
US20180182452A1 (en) 2018-06-28
CN108241587A (zh) 2018-07-03

Similar Documents

Publication Publication Date Title
KR102681659B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180074138A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180076765A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180031853A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180030319A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20190009573A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20190073768A (ko) 메모리 시스템과 메모리 시스템의 동작방법 및 메모리 시스템을 포함하는 데이터 처리 시스템
KR20180090124A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190016191A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20180026106A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102322740B1 (ko) 복수의 프로세서를 포함하는 컨트롤러 및 컨트롤러의 동작방법
KR20180031851A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180114649A (ko) 복수의 프로세서를 포함하는 컨트롤러 및 컨트롤러의 동작방법 그리고 멀티 프로세서 시스템
KR20190085647A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20180094391A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190040607A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180128588A (ko) 메모리 시스템 및 그의 동작 방법
KR102511341B1 (ko) 메모리 장치, 메모리 컨트롤러 및 이들을 포함하는 메모리 시스템과, 이들의 동작 방법
KR20180094724A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20180106017A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180101760A (ko) 저장 장치, 데이터 처리 시스템 및 이의 동작 방법
KR20180088180A (ko) 컨트롤러 및 컨트롤러의 동작 방법
KR20180046405A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180109142A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180106014A (ko) 메모리 시스템