TWI407580B - 紋理基底上iii族氮化物發光裝置之成長 - Google Patents

紋理基底上iii族氮化物發光裝置之成長 Download PDF

Info

Publication number
TWI407580B
TWI407580B TW094132540A TW94132540A TWI407580B TW I407580 B TWI407580 B TW I407580B TW 094132540 A TW094132540 A TW 094132540A TW 94132540 A TW94132540 A TW 94132540A TW I407580 B TWI407580 B TW I407580B
Authority
TW
Taiwan
Prior art keywords
region
layer
substrate
thickness
group iii
Prior art date
Application number
TW094132540A
Other languages
English (en)
Other versions
TW200627675A (en
Inventor
Andrew Y Kim
Steven A Maranowski
Original Assignee
Philips Lumileds Lighting Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Lumileds Lighting Co filed Critical Philips Lumileds Lighting Co
Publication of TW200627675A publication Critical patent/TW200627675A/zh
Application granted granted Critical
Publication of TWI407580B publication Critical patent/TWI407580B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

紋理基板上III族氮化物發光裝置之成長
本發明係關於III族氮化物發光裝置之成長。
半導體發光二級體(LED)係目前可獲得之最有效光源之一。目前所關注的用於製造能跨越可見光譜操作之高亮度LED的材料系統包括：III-V族化合物半導體，特定言之為鎵、鋁、銦及氮之二元、三元及四元合金，亦稱為III族氮化物材料。該等裝置通常具有一夾於p-摻雜區域與n-摻雜區域之間的發光或活性區域。該活性區域可為一單一發光層或藉由障壁層隔開之多個量子井層。III族氮化物裝置通常係藉由金屬有機化學汽相沈積(MOCVD)、分子束磊晶法(MBE)或其他磊晶技術而於藍寶石、碳化矽或III族氮化物基板上磊晶成長。成長於一傳導性基板上之裝置通常具有形成於基板相對側面上的觸點。或者，該裝置在成長於傳導性較差之基板上時，可經蝕刻以曝露基板同側之n-型部分及p-型區域部分兩者，或出於光學或電學原因而如此。然後，該等觸點係形成於曝露區域上。若該等觸點係反射性且光自該裝置之相對於觸點的一側經提取，該裝置稱為覆晶。由於藍寶石的高溫穩定性且相對容易生產，因而III族氮化物LED結構通常成長於藍寶石基板上。
由於半導體層與基板之間的界面上之折射率存在很大差異，因而藍寶石基板之使用可導致提取效率不良。當光入射至兩種材料之界面上時，折射率之差異決定於該界面上 多少光經反射，且多少光透射穿過該界面。折射率差異愈大，反射的光愈多。藍寶石之折射率(1.8)係低於藍寶石上所成長之III族氮化物裝置層(2.4)之折射率。因此，當III族氮化物裝置層上所產生之光到達半導體層與藍寶石基板之間的界面上時，該光之大部分係經反射。反射光在經提取前係經波導且形成大量穿過該裝置的通道(pass)。歸因於III族氮化物裝置層的任一層內觸點處的光學損失、自由載體吸收及帶間吸收，該等大量通道致使光顯著衰減。
根據本發明之實施例，一III族氮化物發光裝置係成長於一紋理基板上，以降低該基板與該III族氮化物層之間的界面處的全內反射量。在某些實施例中，該裝置包括一實質上無空隙之第一成長區域，及一第二成長區域；該第二成長區域係用於改良材料品質，使得高品質層可成長於該第一及第二區域之上方。
藍寶石或其他合適基板與III族氮化物裝置層之間的界面處之全內反射可藉由紋理化或圖案化該基板而降低。如本文所用，"紋理化"意指基板表面歸因於表面任意粗糙化或歸因於表面上形成具重複特徵部分之圖案而不平滑。為節省語言，下述許多實例意指圖案化之基板表面。應理解，相同的原則可應用於具有任意粗糙化之基板表面的裝置。一圖案化基板一般具有隨圖案變化而變化之厚度。如本文所用，一圖案化基板上之"特徵部分(feature)"意指基板上 比最小基板厚度較厚之圖案部分。舉例而言，若基板上之圖案包括由基板較薄之三角區域介於基板較厚之三角區域中，如圖3A所示，該"特徵部分"係較厚之三角區域。
高品質III族氮化物裝置層很難成長於圖案化基板上。一種將高品質III族氮化物層成長於圖案化基板或圖案化緩衝層上的技術係磊晶橫向過度成長，如(例如)Zheleva等人之題為"Methods of Fabricating Gallium Nitride Semiconductor Layers By Lateral Growth From Sidewalls Into Trenches,and Gallium Nitride Semiconductor Structures Fabricated Thereby"的美國專利第6,265,289號中所描述。磊晶橫向過度成長技術使III族氮化物層自基板上所形成之圖案化區域，或者成長基板上方所形成的III族氮化物緩衝層上之圖案化區域橫向成長。圖案化區域通常係經蝕刻之凸台，其中橫向成長主要源於凸台頂部，或圖案化區域通常為由遮罩層蝕刻之窗，其中成長主要源於窗內部。當磊晶橫向過度成長可導致產生高品質材料時，一主要缺點在於橫向成長條件通常導致橫向成長材料下方之渠溝中的空隙填充有空氣。由於空氣具有比III族氮化物材料及藍寶石兩者之折射率更低的折射率，該等空隙可導致全內反射，潛在地減少自該裝置所提取的光的數量。此外，用於促進磊晶橫向過度成長之圖案，凸台或藉由遮罩層蝕刻之窗，通常無法經優化以改良自該裝置之光提取。
當III族氮化物層在有利於填充圖案化基板上之特徵部分的條件下成長時，歸因於源自圖案化基板不同特徵部分上 的晶粒碰撞，所得III族氮化物晶體層粗糙，具有小結晶粒度且/或具有高缺陷密度。半導體發光裝置之層的表面粗糙、小結晶粒及所存在之缺陷可使裝置內部發光效率降級，潛在地破壞藉由圖案化基板所產生之任何益處。缺陷一般亦均勻分佈且集中於圖案化特徵部分邊緣附近或自相鄰特徵部分碰撞處之成長，其可引起諸如發光二級體之大面積裝置的漏電問題。
根據本發明之實施例，於一紋理化或圖案化基板上之III族氮化物晶體的成長發生於多個階段。在第一階段中，成長條件有利於形成一符合基板之無空隙且具有平坦平滑表面之層。在第二階段中，自該第一階段中所產生之缺陷被中斷，且材料品質得以改良。然後，額外的層在有利於形成具一定品質之材料的成長條件下得以成長，該材料之品質係適合於半導體發光裝置中之電活性層及光活性層。基板上之圖案係經選擇以便於無空隙地填充圖案並改良光提取。儘管下述實例描述兩個成長階段，但在某些實施例中，可在第一及第二成長階段之後，繼之以類似於下文所述第一或第二成長階段之額外成長階段，以得到所需材料品質。
圖1說明一根據本發明之實施例的裝置。一第一成長區域41成長於一紋理化或圖案化基板40的上方。合適之基板包括(例如)藍寶石及SiC。一第二成長區域47成長於第一成長區域41之上方。然後，包括有一n-型區域42、一活性區域43及一p-型區域44之裝置層成長於該第二成長區域47上 方。p-型區域44及活性區域43之一部分係經蝕刻掉以曝露出n-型區域42之一部分。一n-觸點46形成於n-型區域42之曝露部分上，且一p-觸點45形成於p-型區域44之剩餘部分上。觸點45及46通常為反射性的。該裝置安裝於一子架座上或觸點朝下之其他結構，使得光可自裝置通過基板40而提取。
圖2說明一形成圖1所示裝置之方法。在步驟20中，提供一紋理化或圖案化基板40。儘管基板40上之紋理係任意的，但該紋理通常為一重複性圖案。圖3A說明一合適圖案之實例。在圖3A所示之圖案中，三角狀凸起區域1係藉由三角狀凹陷區域2而分隔。圖3A所示之柵格對應於一微米。該圖案可藉由(例如)習知掩模及蝕刻步驟而形成，諸如濕式或乾式蝕刻或離子研磨。圖3B說明一合適基板之一部分的橫截面圖，諸如圖3A所示之基板。該圖案之特徵部分通常具有約5微米之長度1且可具有介於約1微米至約10微米之間的長度。該等特徵部分通常具有至少1微米之間距2。該等特徵部分通常具有約0.4微米之高度3且可具有介於約0.1微米至約1微米之間的高度。
在步驟22中，第一成長區域41在有利於填充成長基板上的圖案中之特徵部分的條件下成長，以形成一平滑層。第一成長區域41通常包括一填充成長基板上之圖案的粗糙成長區域(例如，三維成長之晶粒於橫截面上具有峰部及谷部)，繼之以一平滑成長區域(例如，二維成長)。舉例而言，第一成長區域41可包括一厚度介於0.1至1微米之間且 具有50至175nm之RMS粗糙度的粗糙成長區域。粗糙成長區域之一般厚度為約0.7微米，RMS粗糙度為約100nm。該粗糙成長區域繼之以一RMS粗糙度小於20nm之平滑區域。平滑區域之一般RMS粗糙度為約5nm。第一成長區域41可於相對高壓、高溫及高的H2 ：NH3 比率之條件下形成，以形成一平滑的無空隙層。第一成長區域41可具有一例如介於約109 cm-2 與1010 cm-2 之間的高缺陷密度。在某些實施例中，第二成長區域或後續層之成長消除第一成長區域成長期間所存在之缺陷，使得第一成長區域41不會具有較裝置中其他區域大體較高之缺陷密度。第一成長區域41之最小厚度為基板40上圖案特徵部分之高度或約為0.5微米，無論哪個更大。第一成長區域41通常具有約1.5微米的厚度。包括有一粗糙成長區域繼之以一平滑成長區域之合適的第一成長區域之實例包括具有或不具有可選晶粒聚結層之缺陷減少層(defect reduction layer)及具有或不具有可選晶粒聚結層之晶核層，如美國專利第6,630,692號所揭示，該案以引用方式併入本文中，且如下文所述。
在第一成長區域41後，藉由一減少或消除第一成長區域41中之缺陷或至少部分地防止第一成長區域41中之缺陷擴散至裝置區域42、43及44的第二成長區域47而使得材料品質得以改良。第二成長區域47具有一小於第一成長區域41之缺陷密度。類似於第一成長區域41，第二成長區域47可包括一用於改良裝置中材料品質之粗糙成長區域，繼之以一用於提供適合於裝置中後續層成長之表面的平滑成長區 域。舉例而言，類似於第一成長區域41，第二成長區域可包括一厚度介於0.1與1微米之間且RMS粗糙度介於50與175nm之間的粗糙成長區域。粗糙成長區域之一般厚度約為0.7微米，RMS粗糙度約為100nm。粗糙成長區域繼之以一RMS粗糙度小於20nm之平滑成長區域。平滑區域之一般RMS粗糙度約為5nm。適用於改良材料品質之第二成長區域47的實例包括Si摻雜層、具有或不具有可選晶粒聚結層之缺陷減少層，及具有或不具有可選晶粒聚結層之晶核層，如美國專利第6,630,692號中所描述。
在第二成長區域47後，n-型區域42、活性區域43及p-型區域44成長。一凸台係經蝕刻且形成觸點45及46。
本文所述實施例中之半導體層係藉由MOCVD以三甲基鎵(TMG)或三乙基鎵(TEG)作為鎵源，三甲基鋁(TMAl)作為鋁源、三甲基銦(TMIn)作為銦源、氨(NH3 )作為氮源、矽烷(SiH4 )作為矽源且以氫氣(H2 )或氮氣(N2 )作為載氣之習知單向流MOCVD反應器中成長。亦可使用其他MOCVD反應器、其他源及載氣，及諸如分子束磊晶法(MBE)或氫化物氣相磊晶法(HVPE)之其他成長方法。
在某些實施例中，一或多個低溫GaN晶核層成長於基板40上以覆蓋基板40上之圖案。低溫晶核層(例如)成長至厚度約為20nm至約50nm，通常為約25nm，且其係於約為500℃至約600℃，通常約為550℃之溫度下成長。儘管在此實施例中，低溫晶核層係GaN，但在其他實施例中可使用其他III族氮化物材料。該等晶核層如M.Iwaya等人之日本 應用物理雜誌(Japanese Journal of Applied Physics)37,316(1998)中所描述，其全文以引用方式併入本文中。
在某些實施例中，第一成長區域41包括一缺陷減少層。該缺陷減少層以一般三維粗糙成長而填充基板40上之圖案。缺陷減少層於約900℃至約1175℃，通常約1125℃之溫度條件下在基板40上成長。在缺陷減少層成長期間，NH3 /TMG與NH3 /H2 之分壓比率(更一般而言，V/III與V/H2 ，其中V及III代表自元素週期表之V族及III族之元素)係低於彼等維持平滑成長表面形態所要求者之分壓比率，如裝置層42、43及44。在GaN缺陷減少層成長期間之該等分壓比率的範圍及典型值如下文表1之列(a)所列。缺陷減少層在該等條件下成長為厚度約為0.1μm至約15μm，通常為約0.5至1μm。而後停止TMG流，且缺陷減少層可曝露於連續的氫氣及氨氣流中持續約1秒至約1000秒，通常約為一分鐘。H2 及NH3 環境蝕刻缺陷減少層20之表面。該等成長及蝕刻條件有助於形成一包括通常具有約0.1μm至約1μm之直徑的個別獨立GaN晶粒或島狀物之粗糙表面。
在粗糙缺陷減少層成長後，III族氮化物材料聚結入平滑層中係所要的。在某些實施例中，缺陷減少層於粗糙成長後展現自然的晶粒聚結狀態。在某些實施例中，可選GaN晶粒聚結層可於約950℃至約1200℃，通常約1160℃之溫度條件下成長於缺陷減少層上。成長溫度及NH3 /TMG與NH3 /H2 分壓比率係經選擇以促進快速橫向(平行於基板表 面)成長且導致GaN晶粒之晶粒聚結及一平滑磊晶成長表面之形成。在GaN晶粒聚結層成長期間，該等分壓比率之範圍及典型值係如下表1之列(b)中所列。晶粒聚結層具有(例如)約0.5μm至約20μm，通常約0.5至1.5μm之厚度。晶粒聚結層可經矽摻雜至例如約1018 cm-3 之濃度。
一可選高溫(標準)GaN層可成長於晶粒聚結層上(若存在)，或者成長於缺陷減少層上。標準GaN層於約950℃至約1200℃，通常約1125℃之溫度下成長。標準GaN層成長期間，NH3 /TMG與NH3 /H2 分壓比率之範圍及典型值係如下表1之列(c)所列。該等成長條件係經選擇以促進平滑成長表面形態及高成長速率。標準GaN層具有(例如)約0.1μm至約10μm，通常約2μm之厚度。標準GaN層可不摻雜或經矽之n-型摻雜至(例如)約1018 cm-3 或更高之濃度。
缺陷減少層、可選晶粒聚結層及可選高溫GaN層之次序可可多次重複以進一步減少裝置層42、43及44中之缺陷密度。
*歸因於緩慢成長速率之實際限制。
在某些實施例中，第二成長區域47包括一類似於上述參考第一成長區域41所描述之缺陷減少層的缺陷減少層。第二成長區域47之缺陷減少層改良材料品質，且可使用或不使用一可選晶粒聚結層及一可選標準III族氮化物層。在第二成長區域47之缺陷減少層成長期間，以及可選晶粒聚結層與可選標準GaN層之成長期間，NH3 /TMG與NH3 /H2 分壓比率之範圍及典型值係如上表1之列(a)-(c)中所列。
在某些實施例中，第二成長區域47包括一Si摻雜層以改良材料品質。該Si摻雜層可為一於約950℃至約1200℃，通常約1160℃之溫度下成長於第一區域41上之高溫GaN層。在該Si摻雜之GaN層成長期間，NH3 /TMG與NH3 /H2 分壓比率之範圍及典型值可與上表1中列(b)及(c)中所列之彼等用於標準GaN層或晶粒聚結層之範圍及典型值實質上相同。該等成長條件係經選擇以促進平滑成長表面形態。Si摻雜層可經矽之n-型摻雜至例如約1018 cm-3 或更高之濃度。
Si摻雜層之形成係如下所述：首先一GaN層成長至厚度為(例如)約0.1μm至約10μm，通常約1μm。而後，停止TMG流且將GaN層曝露於SiH4 或Si2 H6 以將約0.1個單層至約3個單層，通常為約一個單層的矽沈積至該層之表面。所沈積之矽可與層28中之氮反應形成覆蓋該層之部分表面的微遮罩(micro mask)(島狀物)。當III族氮化物隨後在該表面上重新開始成長時，III族氮化物材料於該表面之未覆 蓋部分上成核，垂直地成長，且而後在該遮罩上方橫向成長以形成一低缺陷密度層。在某些實施例中，成長條件及所輸送之矽的量未產生微遮罩，但足以導致類似於第一區域41之缺陷減少層的粗糙成長。
一可選晶粒聚結層可在大體類似於彼等上述條件的條件下成長於Si摻雜之遮罩的上方。一包括Si摻雜GaN層及可選晶粒聚結層之次序可在第一成長區域41上方重複多次以進一步降低裝置區域42、43及44中之缺陷密度。
儘管在上述實例中，第二成長區域47之層係由GaN形成，然而，在其他實施例中，該等層可由其他III族氮化物材料形成，諸如，InGaN、AlGaN、AlInGaN、AlInGaNAs、AlInGaNP或其組合。類似於上述實例之缺陷減少結構在S.Tanaka等人之日本應用物理雜誌(Japanese Journal of Applied Physics)39,L831(2000)中得以描述，其全文以引用方式併入本文中。諸如上述實施例中所使用之微遮罩技術在此技術中可稱為"矽摻雜"或抗界面活性劑方法。
在某些實施例中，第二成長區域47包括一用於改良材料品質之晶核層。一適用於第二成長區域47之晶核層係如上文參考第一成長區域41所述。
圖4係一較大接合裝置之平面圖(意即，面積大於或等於一平方毫米)。圖5係圖4所示裝置沿軸70方向之橫截面圖。圖4及圖5說明可用於如圖1-3與附文中所示及所述任何磊晶結構之觸點的排列。磊晶結構59包括圖1之區域 41、47、42、43及44。磊晶結構59之活性區域係藉由形成有n-觸點46之三個渠溝而分隔成四個區域。各區域係藉由形成於p-觸點45上之四個p-子架座連接件54而連接至一子架座。n-觸點46環繞該等四個活性區域。n-觸點46藉由六個n-子架座連接件53而連接至一子架座。n-及p-觸點可藉由一絕緣層52而電隔絕。
圖6係一封裝發光裝置之分解圖。一散熱片100置於一嵌入模製導線框架106內。該嵌入模製導線框架106係(例如)一經填充之塑料材料成型於提供一電學路徑之金屬框架的周圍。散熱片100可包括一可選反射碗102。發光裝置晶粒104，其可為任何上述裝置，係直接安裝或經由一熱傳導子架座103間接安裝至散熱片100上。可添加一可為光學透鏡之保護蓋108。
儘管已詳細描述本發明，但彼等熟習此項技術者應瞭解，對於本發明而言可進行不脫離本文所述之發明概念之精神的修改。因此，本發明之範疇不應限定於所說明及描述之特定實施例。
1‧‧‧三角狀凸起區域
2‧‧‧三角狀凹陷區域
40‧‧‧紋理化或圖案化基板
41‧‧‧第一成長區域
42‧‧‧n-型區域
43‧‧‧活性區域
44‧‧‧p-型區域
45‧‧‧p-觸點
46‧‧‧n-觸點
47‧‧‧第二成長區域
52‧‧‧絕緣層
53‧‧‧n-子架座連接件
54‧‧‧p-子架座連接件
59‧‧‧磊晶結構
70‧‧‧軸
100‧‧‧散熱片
102‧‧‧可選反射碗
103‧‧‧熱傳導子架座
104‧‧‧發光裝置晶粒
106‧‧‧嵌入模製導線框架
108‧‧‧保護蓋
圖1說明一根據本發明之實施例的III族氮化物發光裝置。
圖2說明一形成圖1之裝置的方法。
圖3A說明一形成於圖1之基板40的表面上之圖案的實例。
圖3B為基板40之一部分的橫截面圖。
圖4及圖5為圖1所示觸點排列之平面圖及橫截面圖。
圖6為一封裝發光裝置之分解圖。
40‧‧‧紋理化或圖案化基板
41‧‧‧第一成長區域
42‧‧‧n-型區域
43‧‧‧活性區域
44‧‧‧p-型區域
45‧‧‧p-觸點
46‧‧‧n-觸點
47‧‧‧第二成長區域

Claims (25)

  1. 一種發光結構，其包括：一紋理基板，其中：該基板上之一紋理表面為一非III族氮化物表面；該基板上之該紋理包含一重複特徵之圖案；該等特徵具有一至少1微米之長度；及該等特徵具有一介於0.1微米與1微米之間的高度；一第一III族氮化物區域，其直接形成於該基板之該紋理表面上，該第一III族氮化物區域實質上無空隙，且具有一大於109 cm-2 之缺陷密度；一第二III族氮化物區域，其置於該第一III族氮化物區域上，該第二III族氮化物區域具有一小於該第一III族氮化物區域之平均缺陷密度的平均缺陷密度；及一發光區域，其置於一n-型區域與一p-型區域之間，該發光區域覆蓋於該第二III族氮化物區域上；其中該第一III族氮化物區域包含一缺陷減少層及一晶粒聚結層(coalescence)；且其中該晶粒聚結層之表面較該缺陷減少層之表面平滑。
  2. 如請求項1之結構，其中該第一III族氮化物區域具有一介於0.5微米與10微米之間的厚度。
  3. 如請求項1之結構，其中該第一III族氮化物區域之該缺陷減少層之厚度介於0.1微米與15微米之間；且該第一III族氮化物區域之該晶粒聚結層之厚度介於0.4微米與20微米之間。
  4. 如請求項3之結構，其中：該缺陷減少層具有一介於0.5微米與1微米之間的厚度；及該晶粒聚結層具有一介於0.5微米與1.5微米之間的厚度。
  5. 如請求項1之結構，其中該第二III族氮化物區域包含一矽摻雜區域。
  6. 如請求項5之結構，其中該矽摻雜區域包含：一厚度介於0.1微米與1微米之間的GaN層；及一厚度介於0.1個單層與3個單層之間的矽層。
  7. 如請求項1之結構，其中該第二III族氮化物區域包含：一厚度介於0.1微米與15微米之間的缺陷減少層；及一厚度介於0.4微米與20微米之間的晶粒聚結層；其中，該晶粒聚結層之一表面比該缺陷減少層之一表面更平滑。
  8. 如請求項7之結構，其中：該缺陷減少層具有一介於0.5微米與1微米之間的厚度；及該晶粒聚結層具有一介於0.5微米與1.5微米之間的厚度。
  9. 如請求項1之結構，其進一步包含：一電連接至該n-型區域之n-觸點；及一電連接至該p-型區域之p-觸點。
  10. 如請求項9之結構，其進一步包含： 電連接至該等n-及p-觸點之導線；及一置於該發光區域上方之保護蓋。
  11. 如請求項1之結構，其中該圖案具有一包含一峰部及一谷部之橫截面。
  12. 如請求項1之結構，其中該等特徵部分具有至少1微米之間隔。
  13. 如請求項1之結構，其中該基板為一非III族氮化物材料。
  14. 如請求項1之結構，其中該基板為藍寶石及SiC之其中一者。
  15. 一種發光結構，其包含：一紋理基板，其中：該基板上之一紋理表面為一非III族氮化物表面；該基板上之該紋理包含一重複特徵之圖案；該等特徵具有一至少1微米之長度；及該等特徵具有一介於0.1微米與1微米之間的高度；一第一III族氮化物區域，其形成於該基板之該紋理表面上，該第一III族氮化物區域實質上無空隙，且具有一大於109 cm-2 之缺陷密度，該第一III族氮化物區域包含一與該基板相鄰之第一部分及一第二部分；其中該第二部分之RMS粗糙度小於該第一部分之RMS粗糙度；一第二III族氮化物區域，其置於該第一III族氮化物區域上，該第二III族氮化物區域包含一與該第一III族氮化物區域相鄰之第一部分及一第二部分；其中該第二部分 之RMS粗糙度小於該第一部分之RMS粗糙度；及一發光區域，其置於一n-型區域與一p-型區域之間，該發光區域覆蓋於該第二III族氮化物區域上，其中該第一III族氮化物區域之該第一部分包含一缺陷減少層且該第一III族氮化物區域之該第二部分包含一晶粒聚結層。
  16. 如請求項15之結構，其中：該第一區域之該第一部分具有一介於50nm與175nm之間的RMS粗糙度；及該第一區域之該第二部分具有一小於20nm之RMS粗糙度。
  17. 如請求項15之結構，其中：該第二區域之該第一部分具有一介於50nm與175nm之間的RMS粗糙度；及該第二區域之該第二部分具有一小於20nm之粗糙度。
  18. 如請求項15之結構，其中該第二III族氮化物區域之該第一部分包含一矽摻雜區域。
  19. 如請求項18之結構，其中該矽摻雜區域包含：一厚度介於0.1微米與1微米之間的GaN層；及一厚度介於0.1個單層與3個單層之間的矽層。
  20. 如請求項15之結構，其中：該第一區域之該第一部分包含一厚度介於0.1微米與15微米之間的缺陷減少層；及該第一區域之該第二部分包含一厚度介於0.4微米與20 微米之間的晶粒聚結層；其中，該晶粒聚結層之一表面比該缺陷減少層之一表面更平滑。
  21. 如請求項20之結構，其中：該缺陷減少層具有一介於0.5微米與1微米之間的厚度；及該晶粒聚結層具有一介於0.5微米與1.5微米之間的厚度。
  22. 如請求項15之結構，其進一步包含：一電連接至該n-型區域之n-觸點；一電連接至該p-型區域之p-觸點。
  23. 如請求項22之結構，其進一步包含：電連接至該等n-及p-觸點之導線；及一置於該發光區域上方之保護蓋。
  24. 如請求項15之結構，其中該基板為一非III族氮化物材料。
  25. 如請求項15之結構，其中該基板為藍寶石及SiC之其中一者。
TW094132540A 2004-09-23 2005-09-20 紋理基底上iii族氮化物發光裝置之成長 TWI407580B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/950,000 US7633097B2 (en) 2004-09-23 2004-09-23 Growth of III-nitride light emitting devices on textured substrates

Publications (2)

Publication Number Publication Date
TW200627675A TW200627675A (en) 2006-08-01
TWI407580B true TWI407580B (zh) 2013-09-01

Family

ID=35457652

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094132540A TWI407580B (zh) 2004-09-23 2005-09-20 紋理基底上iii族氮化物發光裝置之成長

Country Status (4)

Country Link
US (1) US7633097B2 (zh)
EP (1) EP1641051B1 (zh)
JP (1) JP5420137B2 (zh)
TW (1) TWI407580B (zh)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
CA2517009A1 (en) 2003-02-26 2004-09-10 Cree, Inc. White light source using emitting diode and phosphor and method of fabrication
WO2004100279A2 (en) 2003-04-30 2004-11-18 Cree, Inc. High-power solid state light emitter package
US7005679B2 (en) * 2003-05-01 2006-02-28 Cree, Inc. Multiple component solid state white light
JP2006324324A (ja) * 2005-05-17 2006-11-30 Sumitomo Electric Ind Ltd 発光装置、発光装置の製造方法および窒化物半導体基板
US7614759B2 (en) 2005-12-22 2009-11-10 Cree Led Lighting Solutions, Inc. Lighting device
JP2007300069A (ja) 2006-04-04 2007-11-15 Toyoda Gosei Co Ltd 発光素子、この発光素子を用いた発光装置及びこの発光素子の製造方法
CN101432895B (zh) 2006-04-24 2012-09-05 克利公司 侧视表面安装式白光led
TW200802544A (en) * 2006-04-25 2008-01-01 Osram Opto Semiconductors Gmbh Composite substrate and method for making the same
TWI304278B (en) * 2006-06-16 2008-12-11 Ind Tech Res Inst Semiconductor emitting device substrate and method of fabricating the same
DE102006043400A1 (de) * 2006-09-15 2008-03-27 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
US9318327B2 (en) * 2006-11-28 2016-04-19 Cree, Inc. Semiconductor devices having low threading dislocations and improved light extraction and methods of making the same
US8878245B2 (en) 2006-11-30 2014-11-04 Cree, Inc. Transistors and method for making ohmic contact to transistors
US7663148B2 (en) * 2006-12-22 2010-02-16 Philips Lumileds Lighting Company, Llc III-nitride light emitting device with reduced strain light emitting layer
US20080149946A1 (en) * 2006-12-22 2008-06-26 Philips Lumileds Lighting Company, Llc Semiconductor Light Emitting Device Configured To Emit Multiple Wavelengths Of Light
US20080197369A1 (en) * 2007-02-20 2008-08-21 Cree, Inc. Double flip semiconductor device and method for fabrication
KR101330251B1 (ko) 2007-03-06 2013-11-15 서울바이오시스 주식회사 패터닝된 기판 상에 질화물 반도체층을 형성하는 방법 및그것을 갖는 발광 다이오드
US9431589B2 (en) 2007-12-14 2016-08-30 Cree, Inc. Textured encapsulant surface in LED packages
US7985979B2 (en) 2007-12-19 2011-07-26 Koninklijke Philips Electronics, N.V. Semiconductor light emitting device with light extraction structures
US8815618B2 (en) * 2008-08-29 2014-08-26 Tsmc Solid State Lighting Ltd. Light-emitting diode on a conductive substrate
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
CN102630288B (zh) 2009-09-25 2015-09-09 科锐公司 具有低眩光和高亮度级均匀性的照明设备
US8203153B2 (en) * 2010-01-15 2012-06-19 Koninklijke Philips Electronics N.V. III-V light emitting device including a light extracting structure
WO2011119618A2 (en) 2010-03-24 2011-09-29 Sionyx, Inc. Devices having enhanced electromagnetic radiation detection and associated methods
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
US8329482B2 (en) * 2010-04-30 2012-12-11 Cree, Inc. White-emitting LED chips and method for making same
CN103081128B (zh) 2010-06-18 2016-11-02 西奥尼克斯公司 高速光敏设备及相关方法
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
US20130016203A1 (en) 2011-07-13 2013-01-17 Saylor Stephen D Biometric imaging devices and associated methods
WO2013033841A1 (en) 2011-09-06 2013-03-14 Trilogy Environmental Systems Inc. Hybrid desalination system
US9324560B2 (en) 2011-09-06 2016-04-26 Sensor Electronic Technology, Inc. Patterned substrate design for layer growth
US10032956B2 (en) 2011-09-06 2018-07-24 Sensor Electronic Technology, Inc. Patterned substrate design for layer growth
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
US8741341B2 (en) 2012-05-07 2014-06-03 Insys Therapeutics, Inc. Manufacturing and packaging room temperature stable dronabinol capsules
CN108281378B (zh) * 2012-10-12 2022-06-24 住友电气工业株式会社 Iii族氮化物复合衬底、半导体器件及它们的制造方法
WO2014151093A1 (en) 2013-03-15 2014-09-25 Sionyx, Inc. Three dimensional imaging utilizing stacked imager devices and associated methods
CN104241262B (zh) 2013-06-14 2020-11-06 惠州科锐半导体照明有限公司 发光装置以及显示装置
US9209345B2 (en) 2013-06-29 2015-12-08 Sionyx, Inc. Shallow trench textured regions and associated methods
US9548419B2 (en) * 2014-05-20 2017-01-17 Southern Taiwan University Of Science And Technology Light emitting diode chip having multi microstructure substrate surface
USD826871S1 (en) 2014-12-11 2018-08-28 Cree, Inc. Light emitting diode device
US9496523B1 (en) * 2015-06-19 2016-11-15 Universal Display Corporation Devices and methods to improve light outcoupling from an OLED array
WO2018038927A1 (en) 2016-08-26 2018-03-01 The Penn State Research Foundation High light-extraction efficiency (lee) light-emitting diode (led)
US10090440B1 (en) * 2017-05-05 2018-10-02 Epistar Corporation Light-emitting device and method of manufacturing thereof
US11056338B2 (en) 2018-10-10 2021-07-06 The Johns Hopkins University Method for printing wide bandgap semiconductor materials
US11823900B2 (en) 2018-10-10 2023-11-21 The Johns Hopkins University Method for printing wide bandgap semiconductor materials

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030057444A1 (en) * 2001-07-24 2003-03-27 Nichia Corporation Semiconductor light emitting device
US6630692B2 (en) * 2001-05-29 2003-10-07 Lumileds Lighting U.S., Llc III-Nitride light emitting devices with low driving voltage

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333522B1 (en) * 1997-01-31 2001-12-25 Matsushita Electric Industrial Co., Ltd. Light-emitting element, semiconductor light-emitting device, and manufacturing methods therefor
US5927995A (en) 1997-04-09 1999-07-27 Hewlett-Packard Company Reduction of threading dislocations by amorphization and recrystallization
EP2234142A1 (en) 1997-04-11 2010-09-29 Nichia Corporation Nitride semiconductor substrate
JP4783483B2 (ja) 1997-11-07 2011-09-28 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 半導体基板および半導体基板の形成方法
US6091085A (en) 1998-02-19 2000-07-18 Agilent Technologies, Inc. GaN LEDs with improved output coupling efficiency
JP4390090B2 (ja) * 1998-05-18 2009-12-24 シャープ株式会社 ＧａＮ系結晶膜の製造方法
US6265289B1 (en) 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
JP4352473B2 (ja) * 1998-06-26 2009-10-28 ソニー株式会社 半導体装置の製造方法
US6534791B1 (en) 1998-11-27 2003-03-18 Lumileds Lighting U.S., Llc Epitaxial aluminium-gallium nitride semiconductor substrate
US6133589A (en) * 1999-06-08 2000-10-17 Lumileds Lighting, U.S., Llc AlGaInN-based LED having thick epitaxial layer for improved light extraction
JP3455512B2 (ja) * 1999-11-17 2003-10-14 日本碍子株式会社 エピタキシャル成長用基板およびその製造方法
JP2001267242A (ja) * 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体及びその製造方法
JP3595277B2 (ja) * 2001-03-21 2004-12-02 三菱電線工業株式会社 ＧａＮ系半導体発光ダイオード
KR100632760B1 (ko) * 2001-03-21 2006-10-11 미츠비시 덴센 고교 가부시키가이샤 반도체 발광 소자
JP4948720B2 (ja) * 2001-08-29 2012-06-06 シャープ株式会社 窒素化合物半導体積層物、発光素子、光ピックアップシステム、および窒素化合物半導体積層物の製造方法。
JP2003282447A (ja) * 2002-03-20 2003-10-03 Fuji Photo Film Co Ltd 半導体素子用基板の製造方法および半導体素子用基板ならびに半導体素子
JP3991823B2 (ja) * 2002-09-04 2007-10-17 昭和電工株式会社 Ｉｉｉ族窒化物半導体結晶、その製造方法、ｉｉｉ族窒化物半導体エピタキシャルウェーハ
JP2004153089A (ja) * 2002-10-31 2004-05-27 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
US7071494B2 (en) * 2002-12-11 2006-07-04 Lumileds Lighting U.S. Llc Light emitting device with enhanced optical scattering
JP4442093B2 (ja) * 2002-12-24 2010-03-31 日亜化学工業株式会社 窒化物半導体積層用基板の製造方法
KR20060059891A (ko) * 2003-06-04 2006-06-02 유명철 수직 구조 화합물 반도체 디바이스의 제조 방법
KR100576854B1 (ko) * 2003-12-20 2006-05-10 삼성전기주식회사 질화물 반도체 제조 방법과 이를 이용한 질화물 반도체

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6630692B2 (en) * 2001-05-29 2003-10-07 Lumileds Lighting U.S., Llc III-Nitride light emitting devices with low driving voltage
US20030057444A1 (en) * 2001-07-24 2003-03-27 Nichia Corporation Semiconductor light emitting device

Also Published As

Publication number Publication date
JP2007128925A (ja) 2007-05-24
EP1641051A3 (en) 2011-09-21
TW200627675A (en) 2006-08-01
US20060060888A1 (en) 2006-03-23
US7633097B2 (en) 2009-12-15
EP1641051B1 (en) 2019-01-23
EP1641051A2 (en) 2006-03-29
JP5420137B2 (ja) 2014-02-19

Similar Documents

Publication Publication Date Title
TWI407580B (zh) 紋理基底上iii族氮化物發光裝置之成長
JP6484076B2 (ja) 光デバイス
JP5134119B2 (ja) 光散乱を強化した発光素子
US9543472B2 (en) Diode-based devices and methods for making the same
US7687376B2 (en) Method of manufacturing vertical gallium nitride-based light emitting diode
US8263989B2 (en) Semiconductor light emitting device
US9130115B2 (en) Light-emitting diode with textured substrate
EP2802012B1 (en) Method of manufacturing a semiconductor device
CN100435360C (zh) 带有二维自然散射出光面的led芯片的制备方法
CN115000250A (zh) 一种GaN LED结构及其制作方法
KR20130072825A (ko) 발광소자
JP2008066590A (ja) 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
TW201126755A (en) Light emitting diode and method for manufacturing the same
KR100631977B1 (ko) ３족 질화물 발광 소자 및 그 제조 방법
KR20120059859A (ko) 발광소자 및 그 발광 소자의 제조 방법
KR20130035402A (ko) 발광소자 및 발광소자의 제조방법