TWI405442B - 具有時脈恢復電路之決定回饋等化器及時脈恢復方法 - Google Patents

具有時脈恢復電路之決定回饋等化器及時脈恢復方法 Download PDF

Info

Publication number
TWI405442B
TWI405442B TW098102288A TW98102288A TWI405442B TW I405442 B TWI405442 B TW I405442B TW 098102288 A TW098102288 A TW 098102288A TW 98102288 A TW98102288 A TW 98102288A TW I405442 B TWI405442 B TW I405442B
Authority
TW
Taiwan
Prior art keywords
data
edges
clock
feedback
edge
Prior art date
Application number
TW098102288A
Other languages
English (en)
Other versions
TW201014284A (en
Inventor
Ki-Hyuk Lee
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW201014284A publication Critical patent/TW201014284A/zh
Application granted granted Critical
Publication of TWI405442B publication Critical patent/TWI405442B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/01—Equalisers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03484—Tapped delay lines time-recursive
    • H04L2025/0349—Tapped delay lines time-recursive as a feedback filter

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

具有時脈恢復電路之決定回饋等化器及時脈恢復方法
本發明係關於高速串列通信系統之決定回饋等化器，且更特定而言係關於決定回饋等化器中的時脈恢復。
本發明主張2008年9月8日申請之韓國專利申請案第10-2008-0088326號之優先權，該案全文以引用的方式併入。
一般而言，決定回饋等化器(下文中，其隨後被稱為'DFE')起移除歸因於高速串列介面中之高頻頻道損耗之符號間干擾(下文中，其隨後被稱為'ISI')的作用。DFE自當前所接收資料移除歸因於先前已接收到且回饋的資料之干擾分量。因此，等化資料經輸出以基於等化資料來決定所接收資料的值。此DFE用以移除產生於輸入至/輸出自儲存媒體以及碼片之間的高速串列介面之資料中的ISI。
同時，DFE之回饋資料需要在預定單位時間內進行回饋，此係因為若先前所接收資料未在預定單位時間內回饋，則當前所接收資料與回饋資料之間的邊緣並不匹配，藉此在等化資料中引起另外的ISI。當具有因此引起之ISI之等化資料輸入至用於恢復一用於回饋迴路的時脈之電路時，逐漸向後推動之時脈被恢復。亦即，此使得所恢復之時脈之抖動增加。此外，回饋資料中之延遲回應於逐漸向後推動之時脈而增加，藉此減小所決定資料的電壓邊限。
因此，需要防止所恢復時脈之抖動歸因於回饋資料之延遲的增加及DFE中所決定資料之電壓邊限的減小。
本發明之實施例係針對提供用於恢復一時脈之一種DFE及一種方法，該DFE及該方法能夠防止所恢復時脈之抖動歸因於回饋資料之延遲的增加。
本發明之實施例係針對提供用於恢復一時脈之一種DFE及一種方法，該DFE及該方法能夠防止所決定資料之電壓邊限歸因於回饋資料之延遲的減小。
根據本發明之一態樣，提供一種用於高速串列通信系統之包括以下項目的DFE：一組合器，其經組態以組合所接收資料與回饋資料，且輸出該經組合之資料作為等化資料；一決定電路，其經組態以藉由接收該等化資料而決定恢復資料；一回饋迴路，其經組態以將該恢復資料供應至該組合器作為回饋資料；及一時脈恢復電路，其經組態以偵測邊緣是否存在於一具有先前界定於等化資料之每一邊緣處之大小的窗之前，關於僅未偵測到之邊緣而恢復一時脈，且供應該所恢復時脈以用於決定電路的決定操作。
根據本發明之另一態樣，提供一種用於高速串列通信系統之包括以下項目的DFE：一組合器，其經組態以組合所接收資料與回饋資料，且輸出該經組合之資料作為等化資料；一決定電路，其經組態以藉由接收該等化資料而決定恢復資料；一回饋迴路，其經組態以將該恢復資料供應至該組合器作為回饋資料；及一時脈恢復電路，其經組態以偵測回饋資料分量之邊緣是否存在於一具有先前界定於等化資料之所接收資料分量之每一邊緣處之大小的窗內，關於所接收資料分量之邊緣及回饋資料分量之除偵測到之邊緣外的其他邊緣而恢復一時脈，且供應該所恢復時脈以用於決定電路的決定操作。
根據本發明之又一態樣，提供一種用於高速串列通信系統之包括以下項目的DFE：一組合器，其經組態以組合所接收資料與回饋資料，且輸出該經組合之資料作為等化資料；一決定電路，其經組態以藉由接收該等化資料而決定恢復資料；一回饋迴路，其經組態以將該恢復資料供應至該組合器作為回饋資料；及一時脈恢復電路，其經組態以經由該回饋迴路自該等化資料移除延遲資料分量，關於除該延遲資料分量外之其他等化資料而恢復一時脈，且供應該所恢復時脈以用於決定電路的決定操作。
根據本發明之再一態樣，提供一種用於恢復一用於一高速串列通信系統之DFE之一時脈的方法，該DFE具有一經組態以組合所接收資料與回饋資料且輸出該經組合之資料作為等化資料之組合器、一經組態以藉由接收該等化資料而決定恢復資料之決定電路，及一經組態以將該恢復資料供應至該組合器作為回饋資料之回饋迴路，該方法包括以下步驟：經由回饋迴路自等化資料移除延遲資料分量；關於除延遲資料分量外之其他等化資料而恢復時脈；及供應所恢復時脈以用於決定電路的決定操作。
本發明之其他目標及優點可藉由以下描述來理解，且參看本發明之實施例變得顯而易見。
隨後，將首先描述由本發明應用之習知DFE的組態。接著，將描述習知DFE中對新時脈恢復電路之需要。之後，將描述根據本發明之實施例之時脈恢復電路的組態及操作。
圖1為說明根據本發明之DFE的方塊圖。該方塊圖說明由2分接頭建構之DFE作為一實例。
參看圖1，組合器10組合所接收資料DI與回饋資料DO，且輸出經組合之資料作為等化資料EQ。組合器10可為差動組合器。兩個分接頭決定電路20A及20B藉由接收等化資料EQ來決定恢復資料。回饋迴路30A及30B分別經由決定電路20A及20B將恢復資料供應至組合器10作為回饋資料。所接收資料DI可為儲存媒體之輸入/輸出資料，或經由碼片之間的介面輸入/輸出之資料。時脈恢復電路40自組合器10接收等化資料，自等化資料恢復時脈，且供應所恢復之時脈以用於決定電路20A及20B的決定操作。DFE在自經由組合器10接收之當前資料移除歸因於先前所接收資料的干擾分量之後經由決定電路20A及20B來決定恢復資料的值。在先前所接收資料之值為正確的假定之下執行決定操作，且如上所述執行資料回饋。
若在無延遲之情況下理想地執行回饋，則所接收資料DI與回饋資料DO之邊緣如圖2中所示準確地匹配。接著，時脈恢復電路40偵測資料之邊緣，關於所偵測邊緣而對準時脈，且產生經恢復之時脈。此時脈恢復操作在不產生抖動情況下執行。本文中，雖然解釋為產生上升邊緣在產生之所偵測邊緣之中心處對準的所恢復時脈之實例，但無限制。
實際上，回饋通常伴有延遲。不管延遲，對於DFE之穩定操作而言，回饋經由回饋迴路30A及30B在預定時間內完成。作為一實例，回饋必須在一UI(單位時間間隔)內完成，該UI意謂資料速率之一循環。因此，經由展示於圖1中之DFE中之第一回饋迴路30A的回饋需要在1/2UI內完成。舉例而言，若資料速率為1Gbps(每秒十億位元)，則1UI應為1ns(奈秒)，且因此經由第一回饋迴路30A之回饋將在0.5ns內完成。隨著資料速率增加，難以滿足穩定回饋之需要。
針對在回饋中伴有延遲之實際狀況之資料型樣的一實例展示於圖3中。關於用於決定之資料的任何時刻，將資料型樣分類為在具有先前自參考時間界定之大小的窗之前具有資料轉變的狀況t2及t4以及無資料轉變的狀況。若用於決定之資料具有轉變，則所回饋資料亦具有轉變(經轉變)，且自展示於圖1中之組合器10輸出之等化資料具有被向後推動與回饋延遲一樣多的邊緣(圖3(A)中之t2及t4)。另一方面，若用於決定之資料並不具有轉變，則資料經決定且接著與等化資料一起回饋，其並未受到回饋延遲影響(圖3(B)中之t2)。
同時，展示於圖1中之時脈恢復電路40經組態以藉由追蹤等化資料之所有邊緣而恢復時脈。參看圖3(A)，時脈恢復電路40之相位偵測器偵測時間t1處之下降邊緣FE11、時間t2處之下降邊緣FE12、時間t3處之上升邊緣RE11及時間t4處的上升邊緣RE12。雖然邊緣FE12及RE12分別與邊緣FE11及RE11相同，但時脈恢復電路40藉由追蹤受到回饋延遲影響之邊緣FE12及RE12以及邊緣FE11及RE11來恢復時脈。因此恢復之時脈具有大抖動，且回應於時脈回饋之資料具有較大回饋延遲，藉此更多地後推等化資料之邊緣。
根據本發明之實施例之時脈恢復電路40如圖4中所示來組態。時脈恢復電路40藉由對如圖3中所示向後推動之邊緣濾波而防止DFE的效能惡化。
根據本發明之一態樣，時脈恢復電路40偵測邊緣是否存在於具有先前於自展示於圖1中之組合器10輸出之等化資料EQ之邊緣中的每一者處預先界定之大小的窗之前。時脈恢復電路40僅關於未偵測到之邊緣而恢復時脈。所恢復時脈經供應以用於展示於圖1中之決定電路20A及20B的決定操作。
舉例而言，當輸入具有如展示於圖3(A)中之型樣之等化資料EQ時，時脈恢復電路40偵測邊緣是否存在於具有先前於等化資料EQ之邊緣中的每一者處界定之大小的窗之前。因為等化資料EQ包括所接收資料DI分量及回饋資料DO分量兩者，所以時脈恢復電路40以FE11→FE12→RE11→RE12之邊緣順序執行偵測。在下降邊緣FE11處在以上提及之窗之前或在上升邊緣RE11處在以上提及之窗之前未偵測到邊緣。然而，在下降邊緣FE12處在以上提及之窗之前偵測到邊緣FE11，以及在上升邊緣RE12處在以上提及之窗之前偵測到邊緣RE11。
對於另一實例而言，當輸入具有如展示於圖3(B)中之型樣之等化資料EQ時，時脈恢復電路40偵測邊緣是否存在於具有先前於等化資料EQ之邊緣中的每一者處界定之大小的窗之前。因為等化資料EQ包括所接收資料DI分量及回饋資料DO分量兩者，所以時脈恢復電路40以RE21→FE21→FE22之邊緣順序執行偵測。在上升邊緣RE21處且在下降邊緣FE21處在窗之前未偵測到邊緣。然而，在下降邊緣FE22處在以上提及之窗之前偵測到邊緣FE21。
當邊緣存在於等化資料EQ之邊緣中的每一者處之窗之前時，時脈恢復電路40忽略相應邊緣FE12、RE12及FE22。
根據本發明之另一態樣，時脈恢復電路40偵測回饋資料DO分量之邊緣是否存在於具有先前於自展示於圖1中之組合器10輸出之等化資料EQ之所接收資料DI分量的每一邊緣處界定之大小的窗內。時脈恢復電路40關於所接收資料DI分量之邊緣及回饋資料DO分量之除偵測到之邊緣外的其他邊緣而恢復時脈。所恢復時脈經供應以用於展示於圖1中之決定電路20A及20B的決定操作。
舉例而言，當輸入具有如展示於圖3(A)中之型樣之等化資料EQ時，時脈恢復電路40偵測回饋資料DO分量之邊緣是否存在於具有先前於等化資料EQ之所接收資料DI分量之邊緣FE11及RE11中的每一者處界定之大小的窗內。時脈恢復電路40以FE11→RE11之邊緣順序執行偵測。在下降邊緣FE11處之窗內偵測到邊緣FE12。在上升邊緣RE11處之窗內偵測到邊緣RE12。
對於另一實例而言，當輸入具有如展示於圖3(B)中之型樣之等化資料EQ時，時脈恢復電路40偵測回饋資料DO分量之邊緣是否存在於具有先前於等化資料EQ之所接收資料DI分量之邊緣RE21及FE21中的每一者處界定之大小的窗內。在上升邊緣RE21處之窗內未偵測到邊緣。在下降邊緣FE21處之窗內偵測到邊緣FE22。
當回饋資料DO分量之邊緣存在於所接收資料DI分量之邊緣中的每一者處之窗內時，時脈恢復電路40忽略相應邊緣FE12、RE12及FE22。
參看圖4，時脈恢復電路40包括：一資料取樣單元410、一濾波單元420、一相位控制信號產生單元430及一時脈產生單元440。資料取樣單元410接收自展示於圖1中之組合器10輸出的等化資料EQ且對該等化資料EQ取樣。濾波單元420接收資料取樣單元410之輸出且對該輸出濾波以將其輸出。相位控制信號產生單元430接收濾波單元420之輸出，且產生一用於控制由時脈產生單元440產生之時脈之相位的控制信號。相位控制信號產生單元430產生一用於延遲由時脈產生單元440產生之時脈之相位的控制信號DN或一用於前移由時脈產生單元440產生之時脈之相位的控制信號UP。時脈產生單元440產生與用於展示於圖1中之決定電路20A及20B之決定操作之時脈相同的時脈。時脈產生單元440可包括一PLL(鎖相迴路)或一VCO(壓控振盪器)。
根據一態樣，濾波單元420接收資料取樣單元410之輸出，在邊緣存在於等化資料EQ之邊緣中之每一者處的窗之前的狀況下對相應邊緣濾波，且輸出其他邊緣。相位控制信號產生單元430接收其他邊緣，且產生用於控制由時脈產生單元440產生之時脈之相位的控制信號DN/UP。
根據另一態樣，濾波單元420在回饋資料DO分量之邊緣存在於等化資料EQ之所接收資料DI分量之邊緣中之每一者處的窗內的情況下對相應邊緣濾波，且輸出所接收資料DI分量的邊緣及回饋資料DO分量之除經濾波邊緣外的其他邊緣。相位控制信號產生單元430接收自濾波單元420輸出之邊緣，且產生用於控制時脈之相位的控制信號DN/UP。
圖5為說明根據本發明之實施例的時脈恢復電路40之細節組態的圖。時脈恢復電路40藉由以下操作執行根據本發明之實施例之邊緣濾波操作：經由資料取樣單元410對等化資料之中心及邊緣濾波，經由濾波單元420濾波待追蹤之資料的邊緣，且經由相位控制信號產生單元430產生用於控制時脈之相位的信號。
參看圖5，時脈恢復電路包括：8個D正反器DF1至DF8、12個"及閘"AND1至AND12，及2個"或閘"OR1及OR2。D正反器DF1包括一連接至展示於圖1中之組合器10之輸出端子的輸入端子D，及一輸出端子Q。D正反器DF1經由輸入端子D輸入等化資料EQ，且回應於時脈CLKi而經由輸出端子Q輸出等化資料EQ。D正反器DF2包括一連接至D正反器DF1之輸出端子Q的輸入端子D，及一輸出端子Q。D正反器DF2經由輸入端子D輸入來自D正反器DF1之輸出資料，且回應於時脈CLKi而經由輸出端子Q輸出所輸入的資料。D正反器DF3包括一連接至D正反器DF2之輸出端子Q的輸入端子D，及一輸出端子Q。D正反器DF3經由輸入端子D輸入來自D正反器DF2之輸出資料，且回應於時脈CLKi之經反相結果而經由輸出端子Q輸出所輸入的資料。自D正反器DF3輸出之資料為DO。用於資料偵測之時脈CLKi供應至展示於圖1中之決定電路20A及20B。後面的CLKq為用於邊緣偵測之時脈，且與時脈CLKi具有90°的相位差。
D正反器DF4包括一連接至D正反器DF1之輸出端子Q的輸入端子D，及一輸出端子Q。D正反器DF4經由輸入端子D輸入來自D正反器DF1之輸出資料，且回應於時脈CLKi之經反相結果而經由輸出端子Q輸出所輸入的資料。自D正反器DF4輸出之資料為D2。
D正反器DF5包括一連接至展示於圖1中之組合器10之輸出端子的輸入端子D，及一輸出端子Q。D正反器DF5經由輸入端子D輸入等化資料EQ，且回應於時脈CLKi之經反相結果而經由輸出端子Q輸出等化資料EQ。D正反器DF6包括一連接至D正反器DF5之輸出端子Q的輸入端子D，及一輸出端子Q。D正反器DF6經由輸入端子D輸入來自D正反器DF5之輸出資料，且回應於時脈CLKi之經反相結果而經由輸出端子Q輸出所輸入的資料。自D正反器DF6輸出之資料為D1。
D正反器DF7包括一連接至展示於圖1中之組合器10之輸出端子的輸入端子D，及一輸出端子Q。D正反器DF7經由輸入端子D輸入等化資料EQ，且回應於時脈CLKi之經反相結果而經由輸出端子Q輸出等化資料EQ。D正反器DF8包括一連接至D正反器DF7之輸出端子Q的輸入端子D，及一輸出端子Q。D正反器DF8經由輸入端子D輸入來自D正反器DF7之輸出資料，且回應於時脈CLKi之經反相結果而經由輸出端子Q輸出所輸入的資料。自D正反器DF8輸出之資料為E12。
"及閘"AND1包括兩個輸入端子及一個輸出端子，且對資料D0與資料D1進行"及閘"運算以輸出運算結果。"及閘"AND2包括兩個輸入端子及一個輸出端子，且對資料E12之經反相結果與資料D2進行"及閘"運算以輸出運算結果。"及閘"AND3包括兩個輸入端子及一個輸出端子，且對資料D0之經反相結果與資料D1之經反相結果進行"及閘"運算以輸出運算結果。"及閘"AND4包括兩個輸入端子及一輸出端子，且對資料E12之經反相結果與資料D2進行"及閘"運算以輸出運算結果。"及閘"AND5包括兩個輸入端子及一個輸出端子，且對資料D0與資料D1進行"及閘"運算以輸出運算結果。"及閘"AND6包括兩個輸入端子及一個輸出端子，且對資料E12之經反相結果與資料D2之經反相結果進行"及閘"運算以輸出運算之結果。"及閘"AND7包括兩個輸入端子及一個輸出端子，且對資料D0之經反相結果與資料D1之經反相結果進行"及閘"運算以輸出運算結果。"及閘"AND8包括兩個輸入端子及一個輸出端子，且對資料E12與資料D2進行"及閘"運算以輸出運算結果。
"及閘"AND9包括兩個輸入端子及一個輸出端子，且對"及閘"AND1之輸出與"及閘"AND2之輸出進行"及閘"運算以輸出運算結果。"及閘"AND10包括兩個輸入端子及一個輸出端子，且對"及閘"AND3之輸出與"及閘"AND4之輸出進行"及閘"運算以輸出運算結果。"及閘"AND11包括兩個輸入端子及一個輸出端子，且對"及閘"AND5之輸出與"及閘"AND6之輸出進行"及閘"運算以輸出運算結果。"及閘"AND12包括兩個輸入端子及一個輸出端子，且對"及閘"AND7之輸出與"及閘"AND8之輸出進行"及閘"運算以輸出運算結果。
"或閘"OR1包括兩個輸入端子及一個輸出端子，且對"及閘"AND9之輸出與"及閘"AND10之輸出進行"或閘"運算以輸出運算結果。"或閘"OR1之輸出信號為用於控制經由展示於圖5中之時脈產生單元340產生之時脈之相位滯後產生的下控信號DN。"或閘"OR2包括兩個輸入端子及一個輸出端子，且對"及閘"AND11之輸出與"及閘"AND12的輸出進行"或閘"運算並輸出運算結果。"或閘"OR2之輸出信號為用於控制經由展示於圖5中之時脈產生單元340產生時脈之相位提早產生的上控信號UP。
藉由如圖5中所示而組態之資料取樣單元410進行取樣之結果的時序圖展示於圖6中，且取樣資料DO、D1、D2及邊緣資料E12之相應值在以下表1中描述。
參看表1，在D0=0、D1=0、D2=1、E12=0之狀況下，於所接收資料自低位準轉變至高位準之前的時間偵測到回饋資料之邊緣E12(狀況1，參看圖6(A))。在D0=1、D1=1、D2=0及E12=1之狀況下，於所接收資料自高位準轉變至低位準之前的時間偵測到回饋資料之邊緣E12(狀況2，參看圖6(B))。在D0=0、D1=0、D2=1及E12=1之狀況下，於所接收資料自低位準轉變至高位準之後的時間偵測到回饋資料之邊緣E12(狀況3，參看圖6(C))。在D0=1、D1=1、D2=0及E12=0之狀況下，於所接收資料自高位準轉變至低位準之後的時間偵測到回饋資料之邊緣E12(狀況4，參看圖6(D))。因為在狀況1及狀況2下，回饋資料之邊緣在所接收資料轉變之時間之前(亦即，在時脈之相位提早時)偵測到，所以需要延遲時脈之相位。在此狀況下，相位控制信號產生單元430產生下控信號DN。因為在狀況3及狀況4下，回饋資料之邊緣在所接收資料轉變之時間之後(亦即，在時脈之相位滯後時)偵測到，所以需要前移時脈之相位。在此狀況下，相位控制信號產生單元430產生上控信號UP。
習知DFE及根據本發明之實施例之DFE的模擬結果展示於圖7至圖8中。
圖7說明當藉由在DFE中使用LMS(最小均方)演算法最佳化分接頭係數時等化資料及所恢復時脈之行為模擬的結果。參看圖7(A)及圖7(B)，在習知DFE中，隨著抖動在(藉由"eq"表示之)等化資料及(藉由xi2_clk表示之)所恢復時脈兩者中累積，所決定資料之邊限被顯著減小。另一方面，參看圖7(C)及圖7(D)，根據本發明之實施例之DFE可藉由減小等化資料與所恢復時脈之抖動而防止效能惡化。
圖8說明在根據本發明之實施例之DFE以5Gbps之資料速率接收資料時根據回饋延遲模擬資料邊限的結果。隨著回饋延遲增加，(藉由LMS+BB(乒乓(Bang Bang))+PD(相位偵測器)表示之)習知DFE與根據本發明之實施例之執行濾波的(藉由LMS+經濾波BB PD表示之)DFE相比較顯著減小資料邊限。
如上所描述，本發明之實施例可藉由移除歸回饋資料之歸因於高速串列通信系統之DFE中之回饋延遲而向後推動的邊緣來減小DFE之效能惡化。亦即，可能減小所恢復時脈之抖動且改良所決定資料的電壓邊限。
根據以上提及之實施例，如圖5中所示之時脈恢復電路包括複數個D正反器、"及閘"以及"或閘"，但在對等化資料取樣之後歸因於回饋延遲而對資料分量之邊緣濾波之效能可藉由其他組件來實施。此外，以上提及之實施例實施於如展示於圖1中之DFE中，但其可實施於具有不同於如展示於圖1中之組件的組件之DFE中。
本發明之較佳實施例係關於高速串列通信系統之DFE，該DFE能夠藉由移除回饋資料之歸因於回饋延遲而向後推動之邊緣來減小所恢復時脈中之抖動且改良所決定資料的電壓邊限。
雖然已關於特定實施例對本發明進行了描述，但在不脫離如於以下申請專利範圍中界定之本發明之精神及範疇情況下可進行各種改變及修改對於熟習此項技術者將為顯而易見的。
10‧‧‧組合器
20A‧‧‧決定電路
20B．．．決定電路
30A．．．回饋迴路
30B．．．回饋迴路
40．．．時脈恢復電路
410．．．資料取樣單元
420．．．濾波單元
430．．．相位控制信號產生單元
440．．．時脈產生單元
AND1~AND12．．．"及閘"
CLR．．．時脈
CLR．．．i時脈
CLRq．．．用於邊緣偵測之時脈
D．．．輸入端子
D1．．．自D正反器DF6輸出之資料/取樣資料
D2．．．自D正反器DF4輸出之資料/取樣資料
DF1~DF8．．．D正反器
DI．．．所接收資料
DN．．．控制信號/下控信號
DO．．．回饋資料
E12．．．自D正反器DF8輸出之資料
EQ．．．等化資料
FE11．．．下降邊緣
FE12．．．下降邊緣
FE21．．．下降邊緣
FE22．．．下降邊緣
ISI．．．符號間干擾
OR1~OR2．．．"或閘"
Q．．．輸出端子
RE11．．．上升邊緣
RE12．．．上升邊緣
RE21．．．上升邊緣
t1．．．時間
t2．．．時間
t3．．．時間
t4．．．時間
UP．．．控制信號/上控信號
圖1為說明根據本發明之DFE的方塊圖。
圖2為說明於圖1中之DFE中的理想操作時序圖。
圖3為說明於圖1中之DFE中的實際操作時序圖。
圖4為說明根據本發明之一實施例之時脈恢復電路的方塊圖。
圖5為說明說明於圖4中之時脈恢復電路之詳細組態的圖。
圖6為說明藉由說明於圖5中之資料取樣單元進行取樣之結果的時序圖。
圖7A-7D至圖8為說明習知DFE及根據本發明之實施例之DFE的模擬結果之圖。
410．．．資料取樣單元
420．．．濾波單元
430．．．相位控制信號產生單元
440．．．時脈產生單元
DN．．．控制信號/下控信號
EQ．．．等化資料
UP．．．控制信號/上控信號

Claims (20)

  1. 一種用於一高速串列通信系統之決定回饋等化器，該決定回饋等化器包含：一組合器，其經組態以組合所接收資料與回饋資料，且輸出該經組合之資料作為等化資料；一決定電路，其經組態以藉由接收該等化資料而決定恢復資料；一回饋迴路，其經組態以將該恢復資料供應至該組合器作為回饋資料；及一時脈恢復電路，其經組態以偵測邊緣是否存在於一具有一先前界定於該等化資料之每一邊緣處之大小的窗之前，僅關於該等未偵測到之邊緣而恢復一時脈，且供應該所恢復時脈以用於該決定電路的決定操作。
  2. 如請求項1之決定回饋等化器，其中若該等邊緣存在於該等化資料之該等邊緣中之每一者處的該窗之前，則該時脈恢復電路忽略相應邊緣。
  3. 如請求項1之決定回饋等化器，其中該時脈恢復電路包括：一時脈產生單元，其經組態以產生一用於該決定電路之決定操作的時脈；一資料取樣單元，其經組態以對該等化資料取樣；一濾波單元，其經組態以接收該資料取樣單元之輸出，在該等邊緣存在於該等化資料之該等邊緣中之每一者處的該窗之前的狀況下對相應邊緣濾波，且輸出其他邊緣；及一相位控制信號產生單元，其經組態以接收該等其他邊緣，且產生一用於控制該時脈之一相位的控制信號。
  4. 一種用於一高速串列通信系統之決定回饋等化器，該決定回饋等化器包含：一組合器，其經組態以組合所接收資料與回饋資料，且輸出該經組合之資料作為等化資料；一決定電路，其經組態以藉由接收該等化資料而決定恢復資料；一回饋迴路，其經組態以將該恢復資料供應至該組合器作為回饋資料；及一時脈恢復電路，其經組態以偵測回饋資料分量之邊緣是否存在於一具有一先前界定於該等化資料之所接收資料分量的每一邊緣處之大小的窗內，關於該等所接收資料分量之該等邊緣及該等回饋資料分量之除該等偵測到之邊緣外的其他邊緣而恢復一時脈，且供應該所恢復時脈以用於該決定電路的決定操作。
  5. 如請求項4之決定回饋等化器，其中若該等回饋資料分量之該等邊緣存在於該等所接收資料分量之該等邊緣中之每一者處的該窗內，則該時脈恢復電路忽略該等相應邊緣。
  6. 如請求項4之決定回饋等化器，其中該時脈恢復電路包括：一時脈產生單元，其經組態以產生一用於該決定電路之決定操作的時脈；一資料取樣單元，其經組態以對該等化資料取樣；一濾波單元，其經組態以在該等回饋資料分量之該等邊緣存在於該等化資料之該等所接收資料分量之該等邊緣中之每一者處的該窗內的情況下對該等相應邊緣濾波，且輸出該等所接收資料分量之該等邊緣及該等回饋資料分量之除該等經濾波邊緣外的該等其他邊緣；及一相位控制信號產生單元，其經組態以接收自該濾波單元輸出之該等邊緣，且產生一用於控制該時脈之一相位的相位控制信號。
  7. 一種用於一高速串列通信系統之決定回饋等化器，該決定回饋等化器包含：一組合器，其經組態以組合所接收資料與回饋資料，且輸出該經組合之資料作為等化資料；一決定電路，其經組態以藉由接收該等化資料而決定恢復資料；一回饋迴路，其經組態以將該恢復資料供應至該組合器作為回饋資料；及一時脈恢復電路，其經組態以經由該回饋迴路自該等化資料移除一延遲資料分量，關於除該延遲資料分量外之其他等化資料而恢復一時脈，且供應該所恢復時脈以用於該決定電路的決定操作。
  8. 如請求項7之決定回饋等化器，其中該時脈恢復電路偵測邊緣是否存在於一具有一先前界定於該等化資料之每一邊緣處的大小之窗之前，且僅關於該等未偵測到之邊緣而恢復該時脈。
  9. 如請求項8之決定回饋等化器，其中若該等邊緣存在於該等化資料之該等邊緣中之每一者處的該窗之前，則該時脈恢復電路忽略相應邊緣。
  10. 如請求項8之決定回饋等化器，其中該時脈恢復電路包括：一時脈產生單元，其經組態以產生一用於該決定電路之決定操作的時脈；一資料取樣單元，其經組態以對該等化資料取樣；一濾波單元，其經組態以接收該資料取樣單元之輸出，在該等邊緣存在於該等化資料之該等邊緣中之每一者處的該窗之前的狀況下對相應邊緣濾波，且輸出其他邊緣；及一相位控制信號產生單元，其經組態以接收該等其他邊緣，且產生一用於控制該時脈之一相位的控制信號。
  11. 如請求項7之決定回饋等化器，其中該時脈恢復電路偵測回饋資料分量之邊緣是否存在於一具有一先前界定於該等化資料之所接收資料分量的每一邊緣處之大小的窗內，且關於該等所接收資料分量之該等邊緣及該等回饋資料分量之除該等偵測到之邊緣外的其他邊緣而恢復該時脈。
  12. 如請求項11之決定回饋等化器，其中若該等回饋資料分量之該等邊緣存在於該等所接收資料分量之該等邊緣中之每一者處的該窗內，則該時脈恢復電路忽略該等相應邊緣。
  13. 如請求項11之決定回饋等化器，其中該時脈恢復電路包括：一時脈產生單元，其經組態以產生一用於該決定電路之決定操作的時脈；一資料取樣單元，其經組態以對該等化資料取樣；一濾波單元，其經組態以在該等回饋資料分量之該等邊緣存在於該等化資料之該等所接收資料分量之該等邊緣中之每一者處的該窗內的狀況下對該等相應邊緣濾波，且輸出該等所接收資料分量之該等邊緣及該等回饋資料分量之除該等經濾波邊緣外的該等其他邊緣；及一相位控制信號產生單元，其經組態以接收自該濾波單元輸出之該等邊緣，且產生一用於控制該時脈之一相位的相位控制信號。
  14. 一種用於恢復一用於一高速串列通信系統之決定回饋等化器之一時脈的方法，該決定回饋等化器具備一經組態以組合所接收資料與回饋資料且輸出該經組合之資料作為等化資料之組合器、一經組態以藉由接收該等化資料而決定恢復資料之決定電路，及一經組態以將該恢復資料供應至該組合器作為回饋資料之回饋迴路，該方法包含：經由該回饋迴路自該等化資料移除一延遲資料分量，且關於除該延遲資料分量外之其他等化資料而恢復一時脈；及供應該所恢復時脈以用於該決定電路的決定操作。
  15. 如請求項14之方法，其中在恢復該時脈中，判定邊緣是否存在於一具有一先前界定於偵測到之該等化資料之每一邊緣處之大小的窗之前，且僅關於未偵測到之邊緣而恢復該時脈。
  16. 如請求項15之方法，其進一步包含：在該等邊緣存在於該等化資料之該等邊緣中之每一者處的該窗之前的狀況下忽略相應邊緣。
  17. 如請求項15之方法，其中恢復該時脈包括：產生該時脈以用於該決定電路的決定操作；對該等化資料取樣；接收該經取樣之資料，在該等邊緣存在於該等化資料之該等邊緣中之每一者處的該窗之前的狀況下對相應邊緣濾波，且輸出其他邊緣；及接收該等其他邊緣，且產生一用於控制該時脈之一相位的控制信號。
  18. 如請求項14之方法，其中在恢復該時脈中，判定回饋資料分量之邊緣是否存在於一具有一先前界定於偵測到之該等化資料之所接收資料分量之每一邊緣處的大小之窗內，且關於該等所接收資料分量之該等邊緣及該等回饋資料分量之除該偵測到之邊緣外的其他邊緣而恢復該時脈。
  19. 如請求項18之方法，其進一步包含：若該等回饋資料分量之該等邊緣存在於該等所接收資料分量之該等邊緣中的每一者處之該窗內，則忽略該等相應邊緣。
  20. 如請求項18之方法，其中恢復該時脈包括：產生該時脈以用於該決定電路的決定操作；對該等化資料取樣；接收該經取樣之資料，在該等回饋資料分量之該等邊緣存在於該等化資料之該等所接收資料分量之該等邊緣中之每一者處的該窗內的情況下對該等相應邊緣濾波，且輸出該等所接收資料分量之該等邊緣及該等回饋資料分量之除該經濾波邊緣外的該等其他邊緣；及接收自濾波單元輸出之該等邊緣，且產生一用於控制該時脈之一相位的控制信號。
TW098102288A 2008-09-08 2009-01-21 具有時脈恢復電路之決定回饋等化器及時脈恢復方法 TWI405442B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080088326A KR100965767B1 (ko) 2008-09-08 2008-09-08 클럭 복원 회로를 구비하는 결정 피드백 등화기 및 클럭 복원 방법

Publications (2)

Publication Number Publication Date
TW201014284A TW201014284A (en) 2010-04-01
TWI405442B true TWI405442B (zh) 2013-08-11

Family

ID=41799262

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098102288A TWI405442B (zh) 2008-09-08 2009-01-21 具有時脈恢復電路之決定回饋等化器及時脈恢復方法

Country Status (3)

Country Link
US (1) US8355431B2 (zh)
KR (1) KR100965767B1 (zh)
TW (1) TWI405442B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130043559A (ko) * 2011-10-20 2013-04-30 삼성전자주식회사 이퀄라이저, 이를 포함하는 리시버 회로 및 이퀄라이징 방법
WO2013158106A1 (en) 2012-04-19 2013-10-24 Intel Corporation Unequalized clock data recovery for serial i/o receiver
KR101985977B1 (ko) * 2012-11-16 2019-06-04 에스케이하이닉스 주식회사 등화장치 및 그 동작 방법
US9160582B1 (en) * 2014-03-31 2015-10-13 Cadence Design Systems, Inc. System and method for phase recovery with selective mitigation of timing corruption due to digital receiver equalization
US9374250B1 (en) * 2014-12-17 2016-06-21 Intel Corporation Wireline receiver circuitry having collaborative timing recovery
KR101949826B1 (ko) * 2016-08-03 2019-02-19 에스케이하이닉스 주식회사 가변 기준전압을 가진 판정 궤환 등화기
US10574243B2 (en) * 2017-01-24 2020-02-25 Intel Corporation Apparatus and method for generating stable reference current
KR102674031B1 (ko) 2019-05-13 2024-06-12 삼성전자주식회사 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 그 동작 방법
KR102557685B1 (ko) 2021-10-15 2023-07-19 고려대학교 산학협력단 액티브 인덕터 연속 시간 선형 등화기와 기준 전압 선택 등화기를 포함하는 단일 신호법 수신기 및 그 동작방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050135471A1 (en) * 2003-12-19 2005-06-23 Davide Tonietto Integrated decision feedback equalizer and clock and data recovery
US20050180498A1 (en) * 2004-02-12 2005-08-18 Texas Instruments Incorporated High speed decision feedback equalizer
US20060233291A1 (en) * 2003-04-09 2006-10-19 Garlepp Bruno W Partial response receiver with clock data recovery
US7151796B2 (en) * 2001-02-01 2006-12-19 Broadcom Corporation High performance equalizer with enhanced DFE having reduced complexity

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2225389A1 (en) * 1995-06-23 1997-01-09 Andreas Peiker Telephone set with a handset having a mouthpiece and/or an earpiece
US7330508B2 (en) 2003-12-19 2008-02-12 Broadcom Corporation Using clock and data recovery phase adjust to set loop delay of a decision feedback equalizer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7151796B2 (en) * 2001-02-01 2006-12-19 Broadcom Corporation High performance equalizer with enhanced DFE having reduced complexity
US20060233291A1 (en) * 2003-04-09 2006-10-19 Garlepp Bruno W Partial response receiver with clock data recovery
US20050135471A1 (en) * 2003-12-19 2005-06-23 Davide Tonietto Integrated decision feedback equalizer and clock and data recovery
US20050180498A1 (en) * 2004-02-12 2005-08-18 Texas Instruments Incorporated High speed decision feedback equalizer

Also Published As

Publication number Publication date
KR100965767B1 (ko) 2010-06-24
KR20100029510A (ko) 2010-03-17
US20100061440A1 (en) 2010-03-11
TW201014284A (en) 2010-04-01
US8355431B2 (en) 2013-01-15

Similar Documents

Publication Publication Date Title
TWI405442B (zh) 具有時脈恢復電路之決定回饋等化器及時脈恢復方法
US8407511B2 (en) Method and apparatus for generating early or late sampling clocks for CDR data recovery
US6914953B2 (en) Multiphase clock recovery using D-type phase detector
JP6032082B2 (ja) 受信回路及び半導体集積回路
JP5397025B2 (ja) クロック再生装置および電子機器
TW201448477A (zh) 時鐘及資料恢復偏移正反相位檢測器
EP1155541B1 (en) Erasure based instantaneous loop control in a data receiver
TWI392319B (zh) 通信系統，接收裝置及接收方法
EP3085003A1 (en) Data receivers and methods of implementing data receivers in an integrated circuit
JP2008072716A (ja) プログラマブルロジックデバイス用のデジタル適応回路網および方法
EP3107239A1 (en) Phase detection in an analog clock data recovery circuit with decision feedback equalization
US8509299B2 (en) Decision feedback equalizer operable with multiple data rates
JP2008066879A (ja) オーバーサンプリング回路及びオーバーサンプリング方法
JP2008124714A (ja) 半導体集積回路装置
KR102666535B1 (ko) 타이밍 복구 제공 장치 및 방법
EP1408643A1 (en) Phase detector having improved timing margins
US6819728B2 (en) Self-correcting multiphase clock recovery
KR102347844B1 (ko) 집적 회로
JP6024489B2 (ja) クロック再生回路及びクロックデータ再生回路
Kim et al. A 10-gb/s reference-less baud-rate cdr for low power consumption with the direct feedback method
JP2006166229A (ja) データリカバリ方法及びデータリカバリ回路及びこれを用いたデータ受信装置
Adibifard et al. A 1/4-rate linear phase detector for high speed PLL-based clock and data recovery circuit
JP2008270864A (ja) 半導体集積回路およびイコライザの制御方法
JP6027358B2 (ja) クロックデータリカバリ回路及び半導体装置
CN117411466A (zh) 一种基于数字相位发生器和选择器的cdr电路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees