TWI400581B - 以帶電粒子束進行檢測的測試結構及其製造方法 - Google Patents

以帶電粒子束進行檢測的測試結構及其製造方法 Download PDF

Info

Publication number
TWI400581B
TWI400581B TW098135913A TW98135913A TWI400581B TW I400581 B TWI400581 B TW I400581B TW 098135913 A TW098135913 A TW 098135913A TW 98135913 A TW98135913 A TW 98135913A TW I400581 B TWI400581 B TW I400581B
Authority
TW
Taiwan
Prior art keywords
sample
patterns
ground
pattern
lines
Prior art date
Application number
TW098135913A
Other languages
English (en)
Other versions
TW201017346A (en
Inventor
Hong Xiao
Original Assignee
Hermes Microvision Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hermes Microvision Inc filed Critical Hermes Microvision Inc
Publication of TW201017346A publication Critical patent/TW201017346A/zh
Application granted granted Critical
Publication of TWI400581B publication Critical patent/TWI400581B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

以帶電粒子束進行檢測的測試結構及其製造方法
本發明是有關於一種用以檢視一電子裝置(electrical device)的測試結構(test structure)，且特別是有關於一種以雙重圖案化技術(double patterning technology)製造，用以檢視一電子裝置的測試結構。
在材料加工方法(material processing methodology)之中，圖案蝕刻(pattern etching)包括應用例如為光阻(photo-resist)的感光材料(light-sensitive material)的一薄層(thin layer)於一基板(substrate)的一上表面，其隨後會被圖案化，以製造適於轉換此圖案為一基板上的一底層薄膜(underlying thin film)的一遮罩(mask)。感光材料的圖案化通常包含經由通過感光材料所使用的一光罩(reticle)(及相關光學儀器(associated optics))，例如一微影系統(photo-lithography system)，的一放射線源(radiation source)進行曝光(exposure)，接著使用一顯影溶劑(developing solvent)移除感光材料被照射的區域(為正光阻(positive photo-resist)的一情況下)或是未被照射的區域(為負光阻(negative photo-resist)的一情況下)。另外，此遮罩層可包括複數個子層(sub-layer)。
在以一細微解析度所列印出的緊密線條與間隙(space)的一圖案之中，線條的一線寬關鍵尺寸(critical dimension,CD)大致上會等於間隙的間隙寬度，以至於線寬會是在配置於圖案之中的線條處的間距(pitch)的一半。線條可被列印出的一最大密度是經由如同一列印製程的一微影裝置(lithographic apparatus)的特性所決定。裝置特性包括裝置的成像系統(imaging system)(例如一光學投影系統(optical projection system))的特性。製程特性(process characteristic)包括曝光及顯影(development)製程的特性及光阻材料(photo-resist material)的特性。
最近，一種雙重圖案化方案(double patterning approach)已被導入，以允許在小於以標準微影技術目前所能達到的一間距，對較小的特徵進行圖案化。縮小特徵尺寸的一種方案為在相同的基板上使用兩次標準微影圖案及蝕刻技術，因而形成較多數量的圖案彼此緊密地被隔開，以達到小於經由單次曝光所能得到較小的特徵尺寸。舉例來說，在用以列印出緊密線條與間隙的一雙溝槽(dual-trench)雙重圖案化製程之中，間隙的一第一以及一第二圖案在一目標層(target layer)之中以交錯排列的位置(interleaved position)被蝕刻出。目標層，舉例來說，可為一可犧牲蝕刻遮罩(sacrificial etch mask)，其被用以對位於目標層之下的一層進行一蝕刻。在一單次曝光製程之中以及給定的一數值孔徑(numerical aperture,NA)與一波長(wavelength)λ，此一雙重圖案化技術，當此間隙被排列在大於2k1 (λ/NA)的一間距時，可用來在低於數值CD的一寬度CDdp 列印出一個半緊密圖案(semi-dense pattern)的間隙。因此，在線條與間隙的寬度相等的意義上來說，此一圖案並不是一緊密的圖案。相反地，舉例來說，線條的一寬度為三倍於間隙寬度CDdp 的一倍數。為了列印出此一半緊密圖案的線型間隙或是一半緊密圖案的溝槽，其中CDdp <CD，通常會使用一正型光阻(positive tone photo-resist)。
用以列印出緊密線條的一雙溝槽雙重圖案化製程具有由以下三個步驟所構成的特性。在第一步驟之中，一第一半緊密圖案的間隙被列印於一光阻材料之中。在對光阻材料進行顯影之後，剩餘的光阻材料遮罩被用來作為第二步驟的蝕刻光阻。在第二步驟之中，間隙經由對基板實施一非等向性蝕刻步驟而被轉換為一目標層，並且光阻材料遮罩隨後會被剝離(stripped)。在部分的情況之中，會使用一道反應性離子蝕刻(reactive ion etching,RIE)製程。在第三步驟之中，目標層再度被光阻材料所覆蓋，並且一第二半緊密圖案的間隙被列印於光阻材料之中。進行第二次列印會使得第二圖案的間隙與目標層之中已被蝕刻出的間隙以交錯排列的方式安排。目標層再繼續蝕刻，例如使用一道反應性離子蝕刻(RIE)製程，會因為交錯排列而使得自基板表面凸出的目標層材料形成線條。經由交錯排列兩個半緊密間隙的圖案，各圖案會具有經由一間隙寬度CDdp 與一間距4 CDdp 所構成的特性，所得到的線條會具有等於間隙寬度CDdp 的一寬度，以至於會得到一緊密線條圖案。
一帶電粒子束成像系統，如一電子束成像(electron beam imaging,EBI)系統，逐漸地被應用在高階積體電路(integrated circuit,IC)晶片(chip)製造之中，以偵測出可能會導致廢棄元件(waste device)的重大缺陷(fatal defect)。藉由偵測由表面電荷(charge)所引起的灰階(gray level,GL)變化的電壓對比(voltage contrast,VC)，電子束成像可被用以檢視出在晶圓表面上或晶圓表面之下(underneath)的缺陷，如一斷路缺陷(open defect)、一短路缺陷(short defect)或是一漏電流缺陷(leakage defect)。為了此一目的，許多不同形狀、建構材料及電子特性的半導體測試結構已被開發出來，以更容易識別出缺陷的位置。目前，隨著半導體裝置的尺寸快速地縮減，具有較精細特徵的測試結構是有必要以正確地複製出感興趣的元件。因此，有必要利用雙重圖案化技術依比例製造出具有所需圖案佈局(pattern layout)及電子特性的測試結構，因而真實正確地進行對一有興趣裝置的測試。
為了解決上述問題，本發明提供一種以一雙重圖案化技術所製造出來的測試結構。
本發明的部分實施例提供一種測試結構，其包括樣本線(sampling line)及接地線(grounding line)，並且可包括設計性缺陷(programmed defect)，其形式及位置為可設計的(programmable)。一設計性斷路缺陷，自一設計性缺陷圖案(programmed defect pattern)中，以不連續圖案片段(disconnected pattern segment)的形式形成，不連續圖案片段具有不連續點(disconnection spot)，其尺寸大於自樣本線所形成之處的樣本圖案(sampling pattern)寬度的兩倍。一短路缺陷，自一設計性缺陷圖案中，以不連續圖案片段的形式形成，不連續圖案片段具有不連續點，其尺寸小於樣本圖案寬度的兩倍。測試結構的接地線形成自一接地圖案(grounding pattern)，其在所揭露出的測試結構的製造過程之中的一前期(earlier stage)隨著樣本圖案而被建立。
在本發明的一實施例之中，測試結構包括在一中間區域(middle region)之中的複數個樣本線以及在外部區域(outer region)或環繞中間區域的複數個接地線。每隔一樣本線經由電性連接於(electrically connected)接地線而接地，並且剩餘者則是與接地線及接地的樣本線皆絕緣(isolated)。另外，每隔一接地的樣本線在一預定位置(predefined location)連接於接地線，並且剩餘者連接於位於別處的接地線。測試結構產生自樣本及接地圖案的一陣列(array)。在設計之中，各樣本圖案，就其與接地圖案的距離而言，包括一近端(proximal end)以及一遠端(distal end)。樣本圖案的近端至接地圖案的距離小於樣本圖案寬度的兩倍，並且樣本圖案的遠端至接地圖案的距離大於樣本圖案寬度的兩倍。
本發明更提供一種形成一線型間隙測試結構的方法。所揭露的方法利用了樣本及接地圖案的一陣列，其具有設計好的樣本-樣本及樣本-接地間隔(interval)，以使得在一雙重圖案化製程之後，一線型間隙測試結構將會自一基板形成，基板包括交錯配置的(interlaced)接地及絕緣樣本線，其中接地的樣本線輪流地(alternately)連接於位於不同處的至少兩組接地線。
根據一實施例，一測試結構包括在一基板之上的一第一接地線；在基板之上的一第二接地線；以及位於基板之上及第一接地線與第二接地線之間的複數個樣本線，其中至少一設計性缺陷位於樣本線的至少其中之一之中。用以形成此測試結構的一方法包括於一基板之上形成複數個樣本圖案以及複數個接地圖案，其中樣本圖案包括至少一設計性缺陷圖案，其中樣本圖案具有相同的寬度，其中樣本圖案被排列，以使樣本圖案的一近端位於相對較鄰近某些接地圖案之處，而樣本圖案的一遠端位於相對較遠離這些接地圖案之處，並且自這些接地圖案至樣本圖案近端的距離等於或小於樣本圖案寬度的一預定倍數(predefined factor)，而自這些接地圖案至樣本圖案遠端的距離等於或大於樣本圖案寬度的另一預定倍數。接著，於基板、樣本圖案與接地圖案之上形成一共形層(conformal layer)。之後，非等向性地(anisotropically)移除共形層，直到樣本圖案與接地圖案的一頂部皆被暴露出來，以由共形層鄰接於(abutting)樣本圖案的側壁(sidewall)之處形成複數個第一間隙物(spacer)，並且由共形層鄰接於接地圖案的側壁之處形成複數個第二間隙物，其中第一與第二間隙物的一寬度為樣本圖案寬度的另一倍數，以使在樣本圖案近端的第一間隙物接觸(in contact with)這些(上述的)接地圖案的第二間隙物，並且在樣本圖案遠端的第一間隙物與這些接地圖案的第二間隙物分離。然後，移除樣本圖案、接地圖案與樣本圖案的部分第一間隙物，以使在樣本圖案近端之處只有一特定部分(specific portion)的第一間隙物仍然接觸這些接地圖案的第二間隙物，並且在樣本圖案遠端之處，在樣本圖案的不同側壁上的第一間隙物互相隔離。接著，經由使用剩餘的第一與第二間隙物作為一遮罩來移除一部分的基板。之後，移除第一與第二間隙物，以在對應於第一間隙物的位置之下形成複數個樣本線，同樣地，並且在對應於第二間隙物的位置形成複數個接地線，其中樣本線在設計性缺陷圖案的位置包括至少一設計性缺陷。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉多個實施例，並配合所附圖式，作詳細說明如下。
以下將配合所顯示的本發明部分例示實施例的相關附圖，以更完整地揭露出本發明許多不同的例示實施例。為了清楚揭露，圖式之中各層的厚度及區域可被放大處理。
本發明詳細說明的實施例揭露於此。然而，此處所揭露出的特定結構及功能上的細節，僅是為了作為描述本發明例示實施例的代表。然而，本發明可以許多替代的形式據以實施，並不應被理解為僅限制於此處所提出的實施例。
據此，雖然本發明的例示實施例可為許多不同的更動及替代形式，其實施例以圖式中的例示方式顯示出來，並且將詳細說明於此。然而，應了解到並非為了將本發明的例示實施例限制為以特定形式所揭露者，相反地，本發明的例示實施例涵蓋了所有落入本發明的範圍之中的更動、變形及置換。全文中的圖式說明皆以相似的數字來參照至相似的元件。
一例示線型間隙測試結構以一雙重圖案化製程來達成。例示線型間隙測試結構包括複數個接地圖案以及複數個樣本圖案。樣本圖案被設計為複數個樣本線的形式，其中樣本線的一部分為接地，而一部分則為浮接(floating)。所形成的樣本線被設計為在一線型間隙陣列之中，其中接地及浮接的樣本線交錯配置。用以測試的一或更多個設計性缺陷被設計位於樣本線上。缺陷的形式與位置為可設計的。以下配合例示圖式揭露出使用到複數個遮罩的雙重圖案化製程。
圖1A(a)繪示出根據本發明一實施例所製作出的一測試結構的材料疊層的一剖視示意圖。如圖所示，一感光層14配置於一虛擬圖案層(dummy pattern layer)12上，虛擬圖案層12配置於一導電層(conductive layer)10上。再者，導電層10配置於一介電層(dielectric layer)18上，介電層18配置於一基板19上。值得注意的是，介電層18將導電層10自基板19電性隔離。亦值得注意的是，複數個接觸窗10A被形成而穿過介電層18，以將導電層10電性地連接至基板19。參照圖2A，提供一第一遮罩16，用以將圖案轉換至圖1A(a)的感光層14上。值得注意的是，符號"F"所代表的是作為繪示目的的一個單位寬度(unit width)。圖案化感光層的一剖視示意圖繪示於圖1A(b)之中。圖2A繪示出根據本發明一實施例的第一遮罩16的一俯視示意圖。如圖所示，所繪示出的第一遮罩16包括在第一遮罩16的一中間區域之中的複數個樣本圖案162，以及定位在第一遮罩16的周圍(periphery)並環繞中間區域的複數個接地圖案161。
於此實施例之中，單位寬度"F"被設計為樣本圖案162的寬度。所有的樣本圖案162具有相同的寬度。任兩相鄰接地圖案161之間的距離等於或小於2"F"，換言之，任兩相鄰接地圖案161之間的距離等於或小於樣本圖案162寬度的兩倍。任兩相鄰樣本圖案162之間的距離大於2"F"，換言之，任兩相鄰樣本圖案162之間的距離大於樣本圖案162寬度的兩倍。於此實施例之中，僅為舉例，如圖2A之中所示，任兩相鄰接地圖案161之間的距離被設計為2"F"，並且任兩相鄰樣本圖案162之間的距離被設計為3"F"。樣本圖案162被以陣列排列，以使各樣本圖案162具有一近端162a以及一遠端162b，分別來說，近端162a位於相對較鄰近在某個固定位置的接地圖案161之處，並且遠端162b相對較遠離這些接地圖案161。樣本圖案162的近端162a至這些接地圖案161的距離可等於或小於樣本圖案162寬度的一預定倍數，並且樣本圖案162的遠端162b至這些接地圖案161的距離可等於或大於樣本圖案162寬度的另一預定倍數。如圖2A之中所示，於此實施例之中，僅為舉例，近端162a至這些接地圖案161的距離為2"F"，即樣本圖案162寬度的兩倍，並且遠端162b至這些接地圖案161的距離為3"F"，即樣本圖案162寬度的三倍。
另外，一或更多個設計性缺陷圖案可選擇性地加入於所揭露的測試結構之中。於本發明之中，一短路缺陷可被設計為自一設計性缺陷圖案中，以不連續圖案片段的形式形成，不連續圖案片段具有不連續點，其尺寸等於或小於樣本圖案162寬度的兩倍。另一方面，一斷路缺陷可自設計性缺陷圖案中，以不連續圖案片段的形式形成，不連續圖案片段具有不連續點，其尺寸大於樣本圖案162寬度的兩倍。舉例來說，如圖2A所示，尺寸為2"F"的一缺口(gap)162c可被用來形成在樣本圖案162之中的一短路缺陷，而尺寸為3"F"的一缺口162d則可被用來形成在樣本圖案162之中的一斷路缺陷。
如之前所述，一圖案14A使用第一遮罩16而先被轉換至感光層14上，如圖1A(b)之中所繪示。自感光層14形成的圖案14A接著被用來作為一遮罩，從虛擬圖案層12形成複數個「虛擬」樣本圖案142及接地圖案141，如圖1B及2B之中所繪示。虛擬圖案因最終將被移除而以此命名。虛擬樣本圖案142及接地圖案141的俯視佈局如圖2B之中所繪示。另一方面，圖1B繪示出自上方的接地圖案141觀看樣本圖案142的沿著圖2B的X線一剖視示意圖。如圖所示，自上方接地圖案141的觀看點來看，樣本圖案142的近端142a與遠端142b輪流顯示。值得注意的是，如圖1B與圖2B二者之中所示，於此例示實施例之中，任兩相鄰接地圖案141之間的距離為2"F"或是樣本圖案142寬度的兩倍，而任兩相鄰樣本圖案142之間的距離則為3"F"或是樣本圖案142寬度的三倍。另外，樣本圖案142的近端142a至接地圖案141的距離為2"F"或是樣本圖案142寬度的兩倍，而樣本圖案142的遠端142b至接地圖案141的距離為3"F"或是樣本圖案142寬度的三倍。這些數字並不令人意外，因為他們是產生自圖1A與圖2A之中所達成的遮罩16。亦值得注意的是，一短路缺陷圖案142c以不連續圖案片段的形式，形成自一設計性缺陷圖案，不連續圖案片段具有不連續點，其尺寸等於2"F"或者是樣本圖案142寬度的兩倍。另外，一斷路缺陷圖案142d以不連續圖案片段的形式，形成自設計性缺陷圖案，不連續圖案片段具有不連續點，其尺寸等於3"F"或者是樣本圖案142寬度的三倍。
圖1C繪示出根據本發明一實施例所形成的導電層10之上的間隙物的一剖視示意圖；圖1C為圖2C之中的A-A'線的一剖視圖，其中圖2C為所形成的間隙物佈局的一俯視圖。為了形成間隙物，一共形層先被形成於樣本圖案142、接地圖案141與導電層10之上。一部分的共形層接著非等向性地被移除，以在頂部暴露出樣本圖案142與接地圖案141二者，其中複數個第一間隙物144由共形層鄰接於樣本圖案142的側壁所形成，而複數個第二間隙物145則由共形層鄰接於接地圖案141的側壁所形成。於此例子之中，第一及第二間隙物144及145的寬度被設計為樣本圖案142寬度的另一倍數，以使在樣本圖案142近端142a的第一間隙物144接觸接地圖案141的第二間隙物145，並且在樣本圖案142遠端142b的第一間隙物144與接地圖案141的第二間隙物145分離。舉例來說，如圖2C之中所繪示，第一及第二間隙物144及145可被設計為具有與樣本圖案142相同的一寬度"F"。於此實例之中，在近端142a僅以2"F"遠離接地圖案141的情況下，將沒有充分的空間來置入第一及第二間隙物144及145二者，因此這兩個間隙物144及145將會不可避免地(inevitably)互相接觸。相反地，在遠端142b以3"F"遠離接地圖案141的情況下，這兩個間隙物144及145將會因為樣本與接地圖案142與141之間過大的(excessive)空間而被互相分離。圖1D繪示出根據本發明一實施例所形成間隙物的一頂部切除(tip-cut)圖案的一剖視示意圖。於此步驟之中，一頂部切除遮罩20被放置於材料疊層之上，以將間隙物的一頂部切除圖案轉換至導電層10上。圖2D繪示出根據本發明一實施例的頂部切除遮罩20的佈局的一俯視示意圖。於頂部切除遮罩20上的頂部切除圖案201被設置用來移除接地圖案141與樣本圖案142之間的一部分第一間隙物144(以及選擇性地移除一部分第二間隙物145)。頂部切除圖案201在第一間隙物144的適當移除製程之後，會被形成於樣本圖案142與接地圖案141之間，在各樣本圖案142的近端142a之處，連接至第二間隙物145的樣本圖案142相對側壁上的這兩個第一間隙物144的其中之一仍接觸第二間隙物，而其他的則與第二間隙物145分離；並且在各樣本圖案142的遠端142b之處，樣本圖案142相對側壁上的這兩個第一間隙物144則互相絕緣，如圖2E之中所示。另外，比較圖2D與圖2E，上方與下方的頂部切除圖案在空間上(spatially)被設計為錯位(misaligned)，從而呈現出最近的第一間隙物144輪流連接至上方與下方的接地圖案141。
圖1E繪示出頂部切除樣本圖案的沿著圖2E的A-A'線的一剖視示意圖。經由比較圖1E與圖1D可看出接地圖案141與樣本圖案142之間的一部分第一間隙物144已被移除。
圖1F與圖2F分別繪示出根據本發明一實施例經由移除虛擬接地與樣本圖案141及142所形成的導電層10上的間隙物144及145的剖視及俯視示意圖。虛擬樣本圖案142與接地圖案141經由任意適當的方式而被移除。如此一來，在樣本圖案142相對側壁上的這兩個第一間隙物144其中之一的虛擬樣本圖案142的近端142a之處仍接觸虛擬接地圖案141的第二間隙物145，並且在樣本圖案142的遠端142b之處，樣本圖案142相對側壁上的第一間隙物144則互相隔離。值得注意的是，繪示於圖1E與圖1F之中的步驟為可交換的(interchangeable)。也就是說，虛擬圖案的移除可在第一間隙物144的頂部切除移除之前被執行。仍值得注意的是，圖1F之中的剖視圖取自於圖2F之中的A-A'線。
圖1G繪示出根據本發明一實施例使用間隙物144及145作為一遮罩的一蝕刻後的導電層10的一剖視示意圖。如圖所示，一部分的導電層10使用第一間隙物144及第二間隙物145作為一遮罩而被移除。此時，參照圖1H及2G，其分別自一剖視及一俯視繪示出經由移除第一及第二間隙物144及145的一導電層圖案(101,102a,102b,102c,103)的形式。圖1H取自沿著圖2G的A-A'線。第一及第二間隙物144及145被移除，以暴露出底下的導電層10。如此一來，原來經由第一及第二間隙物144及145所顯示出的相同圖案佈局會形成自剩餘的導電層10正下方的第一及第二間隙物144及145，如圖1H及圖2G之中所示。如圖所示，在剩餘的導電層10之中，複數個樣本線102a,102b及102c會形成於對應於第一間隙物144的位置，並且複數個第一接地線101及第二接地線103則會形成於對應於第二間隙物145的位置。各樣本線102a,102b及102c會互相分離。樣本線102a及102b至少其中之一經由電性連接於第一接地線101或是第二接地線103而接地，而樣本線102c至少其中之一則經由電性絕緣於接地線101,103及接地的樣本線102a及102b而浮接。樣本線102a,102b及102c被排列而形成一重複循環的102a,102b及102c。
位於一組第一接地線101及第二接地線103之間的樣本線102a,102b及102c，在對應於之前在圖2B之中所述的設計性缺陷圖案142c與142d的位置，具有至少一設計性短路缺陷104及斷路缺陷106。另外，各樣本線102a,102b及102c互相分離。值得注意的是，第一接地線101及第二接地線103可互相絕緣或分離。或者，第一接地線101及第二接地線103可透過額外的接地線105互相連接，如圖2G之中所示。仍值得注意的是，如圖1H之中所示，第一及第二接地線101及103透過接觸窗10A電性連接於基板19。由於基板19的電位(potential)在表面上的接地線101及103被帶電粒子束掃描時將不會改變，接地線101及103的電位亦可在掃描時被維持，因此他們「實際上」是被接地的。相似地，在使用額外接地線105的例子之中，接地線105亦可被連接至基板19而被接地。
於如圖2G之中所示的此例子之中，樣本線102a電性連接於第一接地線101，而樣本線102b電性連接於第二接地線103，如圖2D及2E之中所繪示的頂部切除步驟的一結果。這兩組接地線101及103可為互相分離或是透過額外的接地線105互相連接。另外，如圖2G之中所示，樣本線102c為浮接，皆絕緣於接地線101及103，並且使樣本線102a及102b接地。此外，樣本線102a,102b及102c形成一重複循環。
半導體缺陷測試結構被設計成易受到發生在積體電路產品之中的缺陷所影響，並且被設計為更即時地(readily)察覺到(ascertain)缺陷的出現。此缺陷測試結構通常被建立在作為積體電路產品的相同半導體基板上，並且被使用於電壓比影像觀測。於此系統之中，一帶電粒子束，如一電子束，被照射在缺陷測試結構上。電子束與電路之中的特徵的相互作用會產生大量不同強度(intensity)與類型的訊號，如二次電子(secondaty electron)、背向散射電子(back-scattered electron)及X射線(x-ray)等。典型的例子為，電子束法使用二次電子訊號來形成電路圖案缺陷偵測(detection)用的電壓比影像。操作電壓比影像技術的原理(principle)為，在檢測(examination)一測試結構上不同位置的情況下，會引起不同的二次電子發射強度。在一種檢視形式之中，於一測試結構上的二或更多個位置之間的不正常(abnormal)電壓比會顯現出缺陷位置。掃描區域的電位被顯示成一電壓比影像，以使例如一線路圖案的一低電位部分可被顯示成明亮電壓比(高的二次電子發射強度)，而另一方面，一高電位部分可被顯示成昏暗電壓比(低強度二次電子發射)。或者，系統可被設置成一低電位部分可被顯示成昏暗，而一高電位部分被顯示成明亮。圖2H繪示出根據本發明一實施例的測試結構的電壓比影像的一俯視示意圖。當例示測試結構100被使用於缺陷檢視時會得到電壓比影像。在沒有缺陷的例子之中，被檢視的測試結構100可以輪流地顯示一明亮電壓比以及一昏暗電壓比。比較圖2G與圖2H，如圖所示，測試結構100的設計性斷路缺陷106及短路缺陷104在應被觀察到為一明亮(白色)電壓比的一位置顯示為一昏暗(灰色)電壓比，而在應被觀察到為一昏暗電壓比的一位置顯示為一明亮電壓比。不正常的電壓比灰階有助於識別在測試結構之中的缺陷位置及形式，並且可使用於檢視半導體/電子裝置的物理或電子特性，或是核對重要的製造程序，如一蝕刻製程。如圖所示，接地的樣本線110的上半部，因為經由設計性斷路缺陷106而與連接於底部接地線的樣本線110的下半部分離，因而較難以在電壓比灰階之中被觀察到。因此，樣本線110的上半部為浮接而導致一較昏暗的電壓比。值得注意的是，在設計性斷路缺陷106之中，樣本線110的下半部連接於相鄰浮接樣本線111的下半部，換言之，其被短路連接於樣本線111的下半部，因此他們皆顯示為一明亮的電壓比。另一方面，當設計性短路缺陷104連接接地的樣本線112及浮接的樣本線113時，他們皆顯示為一明亮的電壓比。參照圖2I，其繪示出根據本發明另一實施例的測試結構100的電壓比影像的一俯視示意圖。除了如圖所示的設計性缺陷104及106之外，亦揭露出一實際製程的短路缺陷114及一實際製程的斷路缺陷116。另外，值得注意的是，圖2H、2I及2J之中所揭露出的例示測試結構被呈現出一較昏暗電壓比的氧化物材料(oxide material)的一框架(frame)所環繞。
如之前所述，在本發明的實施例之中，所揭露出的測試結構的接地線經由電性連接於電位大致上不會受到掃描用的帶電粒子束影響的一半導體或電子基板而接地。然而，就像該領域具有通常知識者所能了解到的，還有許多不同的方案能使接地線接地。另一例子將被揭露於此。現在參照圖1I及圖2J。圖1I繪示出根據本發明一實施例的一測試結構的一剖視示意圖，而圖2J為圖1I之中的測試結構的電壓比影像的一俯視示意圖。於圖1I之中的測試結構之中，未使用接觸窗來使導電層圖案101,102a,102b,102c及103連接於下方的基板19。相反地，接地線101及103經由與更多的接地線連接在一起而接地，以形成一接地線匯集處(grounding line pool)121，如圖2J之中所示。此接地線匯集處121具有一大電容，並因而具有因為承受一帶電粒子束掃描而充電的較佳耐受度(toleration)。因此，接地線匯集處121可作為其本身的一接地機制(grounding mechanism)。
雖然本發明已以與其相關的較佳實施例予以說明，但應了解到在不脫離本發明如後所附申請專利範圍的精神和範圍內，當可作其他的更動與潤飾。
10．．．導電層
100．．．測試結構
101、103、105．．．接地線
102a、102b、102c、110、111、112、113．．．樣本線
104、114．．．短路缺陷
106、116．．．斷路缺陷
10A．．．接觸窗
12．．．虛擬圖案層
121．．．接地線匯集處
14．．．感光層
141．．．接地圖案
142．．．樣本圖案
142a、162a．．．近端
142b、162b．．．遠端
142c．．．短路缺陷圖案
142d．．．斷路缺陷圖案
144、145．．．間隙物
14A．．．圖案
16．．．遮罩
161．．．接地圖案
162．．．樣本圖案
162c、162d．．．缺口
18．．．介電層
19．．．基板
20．．．頂部切除遮罩
201．．．頂部切除圖案
"F"．．．單位寬度
圖1A(a)繪示出根據本發明一實施例用於測試結構的材料疊層的一剖視示意圖。
圖1A(a)繪示出根據本發明一實施例的一圖案轉換至感光層的沿著圖2A的A-A'線的一剖視示意圖。
圖1B繪示出根據本發明一實施例的一虛擬樣本及接地圖案的沿著圖2B的X線的一剖視示意圖。
圖1C繪示出根據本發明一實施例所形成的導電層之上的間隙物的沿著圖2C的A-A'線的一剖視示意圖。
圖1D繪示出根據本發明一實施例所形成的間隙物的一頂部切除圖案的沿著圖2D的A-A'線的一剖視示意圖。
圖1E繪示出頂部切除樣本圖案的沿著圖2E的A-A'線的一剖視示意圖。
圖1F(沿著圖2F的A-A'線)繪示出根據本發明一實施例經由移除虛擬圖案所形成的導電層上的間隙物圖案的剖視示意圖。
圖1G繪示出根據本發明一實施例使用間隙物圖案作為一遮罩來蝕刻導電層的一剖視示意圖。
圖1H(沿著圖2G的A-A'線)繪示出根據本發明一實施例的經由移除間隙物圖案的導電層圖案的形式的一剖視示意圖。
圖1I繪示出根據本發明一實施例的一測試結構的一剖視示意圖
圖2A繪示出根據本發明一實施例的用以轉換圖案至圖1A(a)的材料疊層的一第一遮罩的一俯視示意圖。
圖2B為虛擬樣本及接地圖案的一俯視佈局。
圖2C繪示出根據本發明一實施例的間隙物的一佈局的一俯視示意圖。
圖2D繪示出根據本發明一實施例的一頂部切除遮罩的一佈局的一俯視示意圖。
圖2D繪示出根據本發明一實施例的頂部切除間隙物的佈局的一俯視示意圖。
圖2F繪示出根據本發明一實施例的經由移除虛擬圖案的導電層上的間隙物圖案的形式的一俯視示意圖。
圖2G繪示出根據本發明一實施例的經由移除間隙物的導電層圖案的形式的一俯視示意圖。
圖2H繪示出根據本發明一實施例的測試結構的電壓比影像的一俯視示意圖。
圖2I繪示出根據本發明一實施例的測試結構的電壓比影像的一俯視示意圖。
圖2J為圖1I之中的測試結構的電壓比影像的一俯視示意圖。
16．．．遮罩
161．．．接地圖案
162．．．樣本圖案
162a．．．近端
162b．．．遠端
162c、162d．．．缺口
"F"．．．單位寬度

Claims (20)

  1. 一種測試結構，包括：一第一接地線，配置於一基板之上；一第二接地線，配置於該基板之上；以及複數個樣本線，配置於該基板之上，且於該第一接地線與該第二接地線之間，其中至少一設計性缺陷位於該些樣本線至少其中之一之中。
  2. 如申請專利範圍第1項所述的測試結構，其中該第一接地線與該第二接地線分離。
  3. 如申請專利範圍第1項所述的測試結構，其中該第一接地線連接於該第二接地線。
  4. 如申請專利範圍第1項所述的測試結構，其中各該樣本線互相分離。
  5. 如申請專利範圍第1項所述的測試結構，其中該設計性缺陷的位置為可設計的。
  6. 如申請專利範圍第1項所述的測試結構，其中該設計性缺陷的形式包括一電路斷路或短路。
  7. 如申請專利範圍第1項所述的測試結構，其中該些樣本線的至少其中之一經由電性連接於該第一接地線或該第二接地線而接地；以及該些樣本線的至少其中之一經由電性絕緣於該些接地線與接地的該些樣本線而未接地。
  8. 如申請專利範圍第7項所述的測試結構，其中該些樣本線被排列，以使接地的該些樣本線與未接地的該些樣本線交錯配置。
  9. 如申請專利範圍第7項所述的測試結構，其中每隔一接地的該樣本線電性連接於該第一接地線，而剩餘接地的該些樣本線電性連接於該第二接地線。
  10. 一種形成一測試結構的方法，包括：於一基板之上形成複數個樣本圖案以及複數個接地圖案，其中各該樣本圖案包括至少一設計性缺陷圖案，其中該些樣本圖案之間包括一相同的寬度，其中該些樣本圖案被排列，以使該些樣本圖案的一近端位於相對較鄰近該些接地圖案之處，而該些樣本圖案的一遠端位於相對較遠離該些接地圖案之處，並且自該些接地圖案至該些樣本圖案的該些近端的距離等於或小於該樣本圖案的該寬度的一預定倍數，而自該些接地圖案至該些樣本圖案的該些遠端的距離等於或大於該樣本圖案的該寬度的另一預定倍數；於該基板、該些樣本圖案與該些接地圖案之上形成一共形層；非等向性地移除該共形層，直到該些樣本圖案與該些接地圖案的一頂部皆被暴露出來，複數個第一間隙物形成自該共形層鄰接於該些樣本圖案的側壁之處，並且複數個第二間隙物形成自該共形層鄰接於該些接地圖案的側壁之處，其中該第一與該第二間隙物的一寬度為該樣本圖案的該寬度的另一倍數，以使在該些樣本圖案的該些近端的該第一間隙物接觸該些接地圖案的該第二間隙物，並且在該些樣本圖案的該些遠端的該第一間隙物與該些接地圖案的該第二間隙物分離；移除該些樣本圖案、該些接地圖案與該些樣本圖案的部分該些第一間隙物，以使在該些樣本圖案的該些近端之處只有一特定部分的該第一間隙物仍然接觸該些接地圖案的該第二間隙物，並且在該些樣本圖案的該些遠端之處，在該些樣本圖案的不同側壁上的該些第一間隙物互相分離；經由使用剩餘的該些第一間隙物與該些第二間隙物作為一遮罩，以移除一部分的該基板；以及移除該些第一與該些第二間隙物，以在對應於該些第一間隙物的位置形成複數個樣本線，並且在對應於該些第二間隙物的位置形成複數個接地線，其中該些樣本線在該些設計性缺陷圖案的位置包括至少一設計性缺陷。
  11. 如申請專利範圍第10項所述的方法，更包括使該些接地線接地的一步驟，以使該些樣本線的至少其中之一經由電性連接於該些接地線而接地，並且該些樣本線的至少其中之一經由電性絕緣於該些接地線與接地的該些樣本線而未接地。
  12. 如申請專利範圍第11項所述的方法，其中該些樣本圖案被排列，以使接地的該些樣本線與未接地的該些樣本線交錯配置。
  13. 如申請專利範圍第11項所述的方法，其中該些樣本圖案被排列，以在考量到(in view of)該些接地圖案在一預定位置的情況下，使得該些樣本圖案的該些近及遠端輪流地顯露出來。
  14. 如申請專利範圍第11項所述的方法，其中該些樣本圖案被排列，以使每隔一接地的該樣本線在一預定位置電性連接於該些接地線的至少其中之一，而剩餘接地的該些樣本線電性連接於位於別處的該些接地線的至少其中之一。
  15. 如申請專利範圍第10項所述的方法，其中該設計性缺陷圖案的位置為可設計的，並且該設計性缺陷的形式包括一電路斷路或短路。
  16. 如申請專利範圍第15項所述的方法，其中該斷路缺陷以具有尺寸大於該些樣本圖案寬度的兩倍的一不連續點的不連續圖案片段的一形式，形成自該設計性缺陷圖案，並且該短路缺陷以具有尺寸等於或小於該些樣本圖案寬度的兩倍的一不連續點的不連續圖案片段的一形式，形成自該設計性缺陷圖案。
  17. 如申請專利範圍第10項所述的方法，其中該些第一與第二間隙物具有與該些樣本圖案相同的寬度。
  18. 如申請專利範圍第10項所述的方法，其中任二相鄰的該些樣本圖案之間的距離大於該些樣本圖案寬度的兩倍。
  19. 如申請專利範圍第18項所述的方法，其中任二相鄰的該些接地圖案之間的距離小於該些樣本圖案寬度的兩倍。
  20. 如申請專利範圍第10項所述的方法，其中自該些接地圖案至該些樣本圖案的該些近端的一距離小於該些樣本圖案寬度的兩倍，並且自該些接地圖案至該些樣本圖案的該些遠端的一距離大於該些樣本圖案寬度的兩倍。
TW098135913A 2008-10-27 2009-10-23 以帶電粒子束進行檢測的測試結構及其製造方法 TWI400581B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/289,353 US7737440B2 (en) 2008-10-27 2008-10-27 Test structure for charged particle beam inspection and method for fabricating the same

Publications (2)

Publication Number Publication Date
TW201017346A TW201017346A (en) 2010-05-01
TWI400581B true TWI400581B (zh) 2013-07-01

Family

ID=42116614

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098135913A TWI400581B (zh) 2008-10-27 2009-10-23 以帶電粒子束進行檢測的測試結構及其製造方法

Country Status (2)

Country Link
US (1) US7737440B2 (zh)
TW (1) TWI400581B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI419553B (zh) * 2010-06-25 2013-12-11 Pixart Imaging Inc Detection device
CN104011834B (zh) * 2011-12-29 2016-08-24 英特尔公司 间隔体辅助的间距分隔光刻法
JP2022133756A (ja) * 2021-03-02 2022-09-14 キオクシア株式会社 半導体装置及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030096436A1 (en) * 1999-12-14 2003-05-22 Kla-Tencor Technologies Corporation Test structures and methods for inspection of semiconductor integrated circuits
US20030199107A1 (en) * 2002-04-19 2003-10-23 Hitachi, Ltd. Method of manufacturing electronic devices
US20040075458A1 (en) * 2002-10-21 2004-04-22 Applied Materials Israel, Inc. Apparatus and method for enhanced voltage contrast analysis
US20040207414A1 (en) * 2003-04-16 2004-10-21 Kla-Tencor Technologies Corporation Methodologies for efficient inspection of test structures using electron beam scanning and step and repeat systems

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7655482B2 (en) * 2000-04-18 2010-02-02 Kla-Tencor Chemical mechanical polishing test structures and methods for inspecting the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030096436A1 (en) * 1999-12-14 2003-05-22 Kla-Tencor Technologies Corporation Test structures and methods for inspection of semiconductor integrated circuits
US20030199107A1 (en) * 2002-04-19 2003-10-23 Hitachi, Ltd. Method of manufacturing electronic devices
US20040075458A1 (en) * 2002-10-21 2004-04-22 Applied Materials Israel, Inc. Apparatus and method for enhanced voltage contrast analysis
US20040207414A1 (en) * 2003-04-16 2004-10-21 Kla-Tencor Technologies Corporation Methodologies for efficient inspection of test structures using electron beam scanning and step and repeat systems

Also Published As

Publication number Publication date
US7737440B2 (en) 2010-06-15
TW201017346A (en) 2010-05-01
US20100102316A1 (en) 2010-04-29

Similar Documents

Publication Publication Date Title
JP6320387B2 (ja) 埋設ｓｅｍ構造オーバーレイ標的を用いたｏｖｌのためのデバイス相関計測法（ｄｃｍ）
US7172840B2 (en) Photomask features with interior nonprinting window using alternating phase shifting
JP4560487B2 (ja) 直接書き入れ方式のウェーハ修復方法
JP2009510770A (ja) オーバーレイ精度とパターン配置誤差とを同時に測定する方法
US7732105B2 (en) Photomask with overlay mark and method of fabricating semiconductor device
JP2009231766A (ja) マーク形成方法
KR100689709B1 (ko) 반도체 디바이스 제조를 위한 오버레이 마크 및 이를이용한 오버레이 측정방법
TWI400581B (zh) 以帶電粒子束進行檢測的測試結構及其製造方法
US7030506B2 (en) Mask and method for using the mask in lithographic processing
JP4860023B2 (ja) フォトマスク
US20100062548A1 (en) Photo key and method of fabricating semiconductor device using the photo key
US4788117A (en) Semiconductor device fabrication including a non-destructive method for examining lithographically defined features
JP2008172249A (ja) 半導体集積回路装置の製造方法
US20060109464A1 (en) Method for detecting alignment accuracy
KR100222805B1 (ko) 하프톤 위상 시프트 마스크를 사용한 반도체 디바이스의 제조 방법
US6514647B1 (en) Photomask, resist pattern formation method, method of determining alignment accuracy and method of fabricating semiconductor device
JPH1144664A (ja) 重ね合わせ測定方法及び測定装置及び測定パターン
JP2006303541A (ja) 半導体集積回路装置の製造方法
JP2006319369A (ja) 半導体集積回路装置の製造方法
KR20080030800A (ko) 패턴의 결함 검출 방법
GB2293026A (en) Phase shift mask
US6680474B2 (en) Semiconductor calibration wafer with no charge effect
CN111668191B (zh) 半导体结构及其制造方法与检测短路方法
JP2005136259A (ja) 半導体露光装置のフレア評価用マスク及びフレア評価方法
JP4511220B2 (ja) 断面形状検査用パターン及び半導体装置