TWI395226B - 測試儲存裝置的方法及其系統 - Google Patents
測試儲存裝置的方法及其系統 Download PDFInfo
- Publication number
- TWI395226B TWI395226B TW097143090A TW97143090A TWI395226B TW I395226 B TWI395226 B TW I395226B TW 097143090 A TW097143090 A TW 097143090A TW 97143090 A TW97143090 A TW 97143090A TW I395226 B TWI395226 B TW I395226B
- Authority
- TW
- Taiwan
- Prior art keywords
- storage unit
- storage device
- test
- storage
- testing
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56004—Pattern generation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56008—Error analysis, representation of errors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
Description
本發明係有關於測試儲存裝置的方法及其系統,特別有關於先大略測試儲存裝置是否有缺陷,再測試儲存裝置是否在某些特性之缺陷的測試儲存裝置的方法及其系統。
一般在測試如記憶體之類的儲存裝置時,皆是將大量的測試字串(pattern)寫入待測的儲存裝置中,再一一將寫入的測試字串讀出與一標準寫入結果比對,以判斷儲存裝置是否有缺陷。然而,此類的作法往往需要將大量的測試字串寫入至待測儲存裝置中,因此會不斷的重覆讀取、寫入的動作,如此不但廢時,而且記憶體在寫入讀取的次數上本身便有次數限制,因此對記憶體之耐久度有不好的影響。
因此,本發明之一目的為提供一種測試儲存裝置的方法及其系統,其不須使用大量測試字串來檢測儲存裝置。並提供一種調整錯誤位元數之臨界值的機制,使記憶體的測試更有效率。
本發明之實施例揭露了一種測試儲存裝置的方法,包含:(a)將一特定測試字串(pattern)寫入一儲存裝置的一儲存單位;(b)讀
取寫入該儲存單位的該特定測試字串;(c)判斷所讀取的該特定測試字串之一錯誤位元數;以及(d)若該錯誤位元數大於一錯誤位元臨界值,則判定該儲存單位損壞,其中該錯誤位元臨界值係小於該特定測試字串相對應之一錯誤校正碼之一可校正位元數。
本發明之另一實施例揭露了一種測試儲存裝置的系統,包含:一處理裝置,將一特定測試字串(pattern)寫入一儲存裝置的一儲存單位;以及一判斷裝置,讀取寫入該儲存單位的該特定測試字串,並判斷所讀取的該特定測試字串之一錯誤位元數,若該錯誤位元數大於一錯誤位元臨界值,則判定該儲存單位損壞,其中該錯誤位元臨界值係小於該特定測試字串相對應之一錯誤校正碼可校正之位元數。
根據上述之實施例,本發明係以少量特定測試字串找出記憶體之缺陷,而不須像習知技術一樣,須以大量的測試字串測試儲存單位。並且提供了調整錯誤位元數之臨界值的機制,使記憶體的測試更有效率並可有效測試出具有錯誤的記憶體。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解,硬體製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式,而是以元件
在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語,故應解釋成「包含但不限定於」。以外,「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此,若文中描述一第一裝置耦接於一第二裝置,則代表該第一裝置可直接電氣連接於該第二裝置,或透過其他裝置或連接手段間接地電氣連接至該第二裝置。
第1圖繪示了根據本發明之一實施例的測試儲存裝置的測試系統100。如第1圖所示,測試系統100包含一處理裝置101以及一判斷裝置103。處理裝置101將隨機測試字串(pattern)RP寫入儲存元件109的一儲存單位(未繪示)。判斷裝置103讀取寫入儲存單位的隨機測試字串RP以產生一第一寫入結果,並比較第一寫入結果以及一第一標準寫入結果(可為寫入的隨機測試字串RP本身)以獲得一第一測試結果。若第一測試結果顯示儲存單位有缺陷,則處理裝置101更將較容易致使儲存裝置存取錯誤的一特定測試字串SP(例如55AA或00FF等字串)寫入儲存單位,其中特定測試字串SP的選擇係對應於一儲存裝置特性。而判斷裝置103更讀取寫入儲存單位的特定測試字串SP以產生一第二寫入結果,並比較第二寫入結果以及一第二標準寫入結果(第二標準寫入結果可與特定測試字串SP相同)以獲得一第二測試結果,並根據第二測試結果判斷儲存單位是否有缺陷。在此實施例中,隨機測試字串RP以及特定測試字串SP係由一測試字串產生器105所產生,但亦可經由其他方法或裝置而產生。
概略來說,本發明之概念其中之一係以一隨機產生的測試字串RP大略的檢測出儲存元件中的儲存單位是否有缺陷,然後再以特定測試字串SP檢查出是否有某些儲存元件特性上的缺陷。而何種特定測試字串SP對應至何種特性上的缺陷,可參考有關測試記憶體的教科書或相關文獻上。須注意的是,除了隨機產生的測試字串RP外,亦可以特定的多數測試字串來作第一次的大略檢測,然後再以特定測試字串做第二次的檢測,其亦應在本發明的範圍之內。
在一實施例中,儲存裝置107可為一SD卡(Secure Digital card),儲存元件109可為一快閃記憶體(flash memory),儲存裝置107更包含一控制器(未繪示)用以控制儲存元件109之存取,該控制器具有錯誤校正(Error Correction)之功能,而判斷裝置103亦得整合於該控制器之中。對應於不同的記憶體類型,測試字串每次寫入的量亦會有所不同。舉例來說,若儲存元件109係為一NAND快閃記憶體,則測試字串可以每次一記憶頁(page)的方式寫入。例如,在此實施例中,處理裝置101欲將特定測試字串00FF寫入儲存元件109的區塊(block)A中的記憶頁B中的每一個區段(sector)中。控制器自處理裝置101接收特定測試字串00FF與其寫入指令,並依據特定測試字串00FF產生相對應的錯誤校正碼(ECC,Error Correction Code),並將特定測試字串00FF與相對應的錯誤校正碼儲存至區塊A中的記憶頁B中的每一個區段(sector)中。
隨後,判斷裝置103讀取儲存在記憶頁B中的區段C的資料,以產生寫入結果,例如寫入結果為字串00FE。判斷裝置103再比較寫入結果與標準寫入結果(可為特定測試字串00FF本身),以獲得測試結果。在另一實施例中,判斷裝置103亦得讀取儲存於區段C中的錯誤校正碼以及該寫入結果以獲得測試結果。在此例中,判斷裝置103所獲得之測試結果為一個位元錯誤(1 bit error)。判斷裝置103得依據測試結果之錯誤位元數目判定該區段是否損壞。例如,若錯誤位元數超過4個,則判定該區段損壞。
請注意到,儲存裝置107之控制器通常具有某種程度之錯誤校正能力,例如在讀取某個區段的資料時,控制器利用其錯誤校正碼發現了N個錯誤位元,而只要N小於等於一特定值(例如:M個位元),則控制器得利用其錯誤校正碼將N個錯誤位元校正回來,於此,可將M個位元視為控制器利用其錯誤校正碼對一個區段的資料之錯誤校正能力,或將M個位元視為其錯誤校正碼可校正之位元數。而在此實施例中,判斷裝置103會設定一個錯誤位元臨界值ETH
,若測試結果所顯示之錯誤位元數大於等於錯誤位元臨界值ETH
,判斷裝置103即判定該測試結果所相對應的儲存單元損壞,其中錯誤位元臨界值ETH
係小於控制器的錯誤校正能力。例如,利用其錯誤校正碼,控制器對一個區段的錯誤校正能力為8個位元,而判斷裝置103設定錯誤位元臨界值為4個位元,若讀取一個區段之測試結果顯示其錯誤位元數為5個位元,則判斷裝
置103即判定該區段損壞。
如此一來,測試者即可大幅減少測試字串的數量,僅使用某些較容易發生存取錯誤的測試字串對儲存裝置進行測試,而在依據錯誤位元數判斷該儲存單元是否損壞上嚴格把關,以縮短測試時間並得正確地找出真正損壞的儲存單元。
此外,可依據儲存元件109的特性決定錯誤位元臨界值ETH
的大小,例如已知儲存元件109為品質較差的次級記憶體(down grade memory),則可降低錯誤位元臨界值ETH
的大小,例如降為2個位元,以徹底找出所有的損壞區段;而若已知儲存元件109為品質較佳的記憶體,則可提高錯誤位元臨界值ETH
的大小,例如提高為6個位元等。
亦即,第二測試結果可包含錯誤檢測碼之統計結果,而判斷裝置103在錯誤檢測碼大於一預定值(錯誤位元臨界值ETH
)時,將儲存單位判斷為具有缺陷。舉例來說,判斷裝置103在錯誤檢測碼大於4位元時,將儲存單位判斷為具有缺陷。此處的錯誤檢測碼係儲存在儲存單位中,用以判斷記憶體存取時是否有缺陷的碼。常被使用的錯誤檢測碼之其中一種類型為錯誤校正碼,係儲存在區塊的區段(sector)當中。
因此,本發明所揭露之另一實施例為,使用較少的測試字串
(特定測試字串)對記憶體進行測試,並彈性的調整錯誤位元數以判斷儲存單元是否損壞,以減少測試的時間並增加測試的方便性。
而在上述的實施例中,若儲存元件109包含複數個儲存單位,則判斷裝置更可自多數個儲存單位選擇出一良好的儲存單位,並以此良好的儲存單位作標準,將第一或第二測試字串寫入良好的儲存單位以分別產生第一或第二標準寫入結果。其中一種作法為,判斷裝置103自儲存元件109中的第一個儲存單位開始測試,直到出現該良好的儲存單位為止,以選擇出良好的儲存單位。再以這良好的儲存單位為基準往下繼續檢查其他儲存單位。處理裝置101可為一電腦裝置,或是專門用以測試記憶體的裝置(tester)。而判斷裝置103可以軟體或硬體的方式,整合於處理裝置101中或是整合於用以控制儲存元件109的一控制器(未繪示)內。當判斷裝置103係整合於控制儲存元件109的一控制器內時,判斷裝置103和儲存元件109可一同位於一儲存裝置107內。
第2圖繪示了根據本發明之一實施例的測試儲存裝置的方法,請交互參著第1圖和第2圖以更為了解本發明之內容。第2圖中所示的測試儲存裝置的方法包含:
開始。
產生一隨機字串RP至一處理裝置。
使用處理裝置將隨機字串RP寫至一儲存元件中的一儲存單位。
讀取儲存單位中的內容。
比較儲存單位中的內容以及一第一標準寫入結果以得到一第一測試結果。此處的第一標準寫入結果之產生可如上所述般,選擇出一良好的儲存單元後,將隨機測試字串RP寫入良好儲存單元內並讀出以作為第一標準寫入結果。或者,亦可直接以隨機測試字串RP直接作為第一標準寫入結果。
當第一測試結果顯示有所差異時,根據第一測試結果選擇特定測試字串SP。
將特定測試字串寫入到儲存單元。
讀取儲存單位內的內容。
比較儲存單位中的內容以及一第二標準寫入結果以得到一第二測試結果。此處的第二標準寫入結果之產生,可如上所述般,選擇出一良好的儲存單元後,將特定測試字串SP寫入良好儲存單元內並讀出以作為第二標準寫入結果。或者,亦可直接以特定測試字串SP直接作為第二標準寫入結果。在此例中,第二測試結果包含了錯誤檢測碼所顯示之錯誤量的統計,故步驟219會判斷錯誤檢測碼所顯示之錯誤是否大於一預定值。
判斷錯誤檢測碼所顯示之錯誤(例如:上述之N個錯誤位元)是否大於一預定值(例如:上述之位元臨界值ETH
),若是則到步驟221,若否則結束。如上所述,錯誤檢測碼可為ECC碼,因此此預定值可設定成某錯誤位元數(例如,4位元)。在一實施例中,此預定值可隨著儲存元件的級別作調整。舉例來說,當儲存元件的級別較低時,則將預定值降低,以確實挑出儲存元件中不好的儲存單元。而當儲存元件的級別較高時,則信任其大部份為可用的儲存單元,而將預定值拉升。而在另一實施例中,預定值可根據儲存裝置之控制器,對於記憶體錯誤的修正能力而設定,若控制器修復能力較佳,則可拉升預定值,反之則降低預定值。
將儲存單位判斷為具有缺陷。除此之外,更可將判斷具有缺陷的儲存單位標記為有缺陷的儲存單位,讓之後的存取動作進行時,不會再去存取壞掉的儲存單位。
結束。
須注意的是根據前述的實施例,本發明揭露了兩個重點:利用兩階段的測試字串(隨機和特定)來減少測試次數,以及利用特定測試字串以及彈性調整錯誤的臨界值來減少測試字數以及測試的可調整性。因此步驟203至步驟211亦可省略,其亦在本發明的範圍之內。
根據上述之實施例,本發明可先以隨機測試字串大略的找出有缺陷的儲存單位,再以特定測試字串找出有缺陷的儲存單位是否有某些特性的缺陷。而不須像習知技術一樣,須以大量的測試字串測試儲存單位。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
100‧‧‧測試系統
101‧‧‧處理裝置
103‧‧‧判斷裝置
105‧‧‧測試字串產生器
107‧‧‧儲存裝置
109‧‧‧儲存元件
第1圖繪示了根據本發明之一實施例的測試儲存元件的測試系統。
第2圖繪示了根據本發明之一實施例的測試儲存元件的方法。
201~223‧‧‧步驟
Claims (12)
- 一種測試儲存裝置的方法,包含:將一第一測試字串(pattern)寫入一儲存裝置的一儲存單位;讀取寫入該儲存單位的該第一測試字串以產生一第一測試結果;若該第一測試結果顯示該儲存單位有缺陷,則將一特定測試字串(pattern)寫入該儲存單位;讀取寫入該儲存單位的該特定測試字串以產生一特定測試結果;根據該特定測試結果判斷所讀取的該特定測試字串之一錯誤位元數;以及若該錯誤位元數大於一錯誤位元臨界值,則判定該儲存單位損壞,其中該錯誤位元臨界值係小於該特定測試字串相對應之一錯誤校正碼之一可校正位元數。
- 如申請專利範圍第1項所述之測試儲存裝置的方法,其中該錯誤位元臨界值係依據該儲存裝置之品質而決定。
- 如申請專利範圍第2項所述之測試儲存裝置的方法,其中該儲存單位係為一區塊(block)、一記憶頁(page)或一區段(sector)。
- 如申請專利範圍第1項所述之測試儲存裝置的方法,其中該第一測試字串係隨機產生。
- 一種測試儲存裝置的系統,包含:一處理裝置,將一特定測試字串(pattern)寫入一儲存裝置的一儲存單位;以及一判斷裝置,讀取寫入該儲存單位的該特定測試字串,並判斷所讀取的該特定測試字串之一錯誤位元數,若該錯誤位元數大於一錯誤位元臨界值,則判定該儲存單位損壞,其中該錯誤位元臨界值係小於該特定測試字串相對應之一錯誤校正碼之一可校正位元數;其中該處理裝置更在寫入該特定測試字串至該儲存單位之前,將一第一測試字串寫入該儲存單位,而該判斷裝置更用以讀取寫入該儲存單位的該第一測試字串以產生一第一測試結果;其中若該第一測試結果顯示該儲存單位有缺陷,則該處理裝置才將該特定測試字串寫入該儲存單位。
- 如申請專利範圍第5項所述之測試儲存裝置的系統,其中該儲存裝置係為一快閃記憶體(flash memory)。
- 如申請專利範圍第6項所述之測試儲存裝置的系統,其中該儲存單位係為一區塊(block)、一記憶頁(page)或一區段(sector)。
- 如申請專利範圍第5項所述之測試儲存裝置的系統,其中該第一測試字串係隨機產生。
- 如申請專利範圍第5項所述之測試儲存裝置的系統,其中該處理裝置係為一電腦裝置。
- 如申請專利範圍第5項所述之測試儲存裝置的系統,其中該判斷裝置係整合於該處理裝置內。
- 如申請專利範圍第5項所述之測試儲存裝置的系統,其中該判斷裝置係整合於控制該儲存裝置的一控制器內。
- 如申請專利範圍第5項所述之測試儲存裝置的系統,其中該錯誤位元臨界值係依據該儲存裝置之品質而決定。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW097143090A TWI395226B (zh) | 2008-11-07 | 2008-11-07 | 測試儲存裝置的方法及其系統 |
US12/389,375 US7949911B2 (en) | 2008-11-07 | 2009-02-20 | Method for testing storage apparatus and system thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW097143090A TWI395226B (zh) | 2008-11-07 | 2008-11-07 | 測試儲存裝置的方法及其系統 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201019334A TW201019334A (en) | 2010-05-16 |
TWI395226B true TWI395226B (zh) | 2013-05-01 |
Family
ID=42166286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097143090A TWI395226B (zh) | 2008-11-07 | 2008-11-07 | 測試儲存裝置的方法及其系統 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7949911B2 (zh) |
TW (1) | TWI395226B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6275427B2 (ja) * | 2013-09-06 | 2018-02-07 | 株式会社東芝 | メモリ制御回路およびキャッシュメモリ |
US9443616B2 (en) * | 2014-04-02 | 2016-09-13 | Seagate Technology Llc | Bad memory unit detection in a solid state drive |
CN106484309A (zh) * | 2015-08-28 | 2017-03-08 | 中兴通讯股份有限公司 | 一种位翻转检测方法及装置 |
TWI581093B (zh) | 2016-06-24 | 2017-05-01 | 慧榮科技股份有限公司 | 資料儲存媒體之損壞資料行的篩選方法 |
KR20180038339A (ko) * | 2016-10-06 | 2018-04-16 | 에스케이하이닉스 주식회사 | 셀어레이 불량 테스트 방법 및 이를 수행하는 반도체장치 |
CN111078459B (zh) * | 2018-10-22 | 2022-11-29 | 长鑫存储技术有限公司 | 半导体芯片的测试方法、装置及系统 |
CN112053732A (zh) * | 2020-05-20 | 2020-12-08 | 深圳市宏旺微电子有限公司 | 基于March算法优化的DRAM检测故障方法、装置及系统 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5802078A (en) * | 1992-11-27 | 1998-09-01 | Kokusai Electric Co., Ltd. | Error detector for error detecting codes |
US20050066237A1 (en) * | 2003-09-24 | 2005-03-24 | Hitachi Global Storage Technologies Netherlands, B.V. | Data storage verification techniques for disk drivers |
TW200512725A (en) * | 2003-09-29 | 2005-04-01 | Ati Corp | A method of determining a merging bit in an optical storage device |
US20050160332A1 (en) * | 2004-01-16 | 2005-07-21 | Osamu Hirabayashi | Semiconductor integrated circuit |
US7032127B1 (en) * | 2000-05-09 | 2006-04-18 | Maxtor Corporation | Method and apparatus for identifying defective areas on a disk surface of a disk drive based on defect density |
TW200822128A (en) * | 2006-11-07 | 2008-05-16 | Macronix Int Co Ltd | Memory and method for reading error checking thereof |
JP2008117430A (ja) * | 2006-10-31 | 2008-05-22 | Toshiba Corp | 誤り訂正機能付きrom内蔵集積回路およびそのテスト方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU697039B2 (en) * | 1993-12-18 | 1998-09-24 | Sony Corporation | Data reproduction apparatus and data storage |
US20070061669A1 (en) * | 2005-08-30 | 2007-03-15 | Major Karl L | Method, device and system for detecting error correction defects |
JP5100663B2 (ja) * | 2006-12-26 | 2012-12-19 | 株式会社アドバンテスト | 試験装置および試験方法 |
-
2008
- 2008-11-07 TW TW097143090A patent/TWI395226B/zh active
-
2009
- 2009-02-20 US US12/389,375 patent/US7949911B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5802078A (en) * | 1992-11-27 | 1998-09-01 | Kokusai Electric Co., Ltd. | Error detector for error detecting codes |
US7032127B1 (en) * | 2000-05-09 | 2006-04-18 | Maxtor Corporation | Method and apparatus for identifying defective areas on a disk surface of a disk drive based on defect density |
US20050066237A1 (en) * | 2003-09-24 | 2005-03-24 | Hitachi Global Storage Technologies Netherlands, B.V. | Data storage verification techniques for disk drivers |
TW200512725A (en) * | 2003-09-29 | 2005-04-01 | Ati Corp | A method of determining a merging bit in an optical storage device |
US20050160332A1 (en) * | 2004-01-16 | 2005-07-21 | Osamu Hirabayashi | Semiconductor integrated circuit |
JP2008117430A (ja) * | 2006-10-31 | 2008-05-22 | Toshiba Corp | 誤り訂正機能付きrom内蔵集積回路およびそのテスト方法 |
TW200822128A (en) * | 2006-11-07 | 2008-05-16 | Macronix Int Co Ltd | Memory and method for reading error checking thereof |
Also Published As
Publication number | Publication date |
---|---|
TW201019334A (en) | 2010-05-16 |
US20100122129A1 (en) | 2010-05-13 |
US7949911B2 (en) | 2011-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI395226B (zh) | 測試儲存裝置的方法及其系統 | |
JP3888631B2 (ja) | 半導体メモリおよび半導体メモリの検査方法並びに製造方法 | |
JP5162763B2 (ja) | メモリアクセスシステム | |
JP4585520B2 (ja) | 試験装置及び試験方法 | |
JP4435833B2 (ja) | 試験装置および選択装置 | |
US8429326B2 (en) | Method and system for NAND-flash identification without reading device ID table | |
US8572444B2 (en) | Memory apparatus and testing method thereof | |
JP2007035244A (ja) | プログラム速度を向上させる不揮発性メモリ装置及びそのプログラム方法 | |
US10755787B2 (en) | Efficient post programming verification in a nonvolatile memory | |
US20070168840A1 (en) | Memory block quality identification in a memory device | |
US8238169B2 (en) | Method and apparatus for restoring data in a non-volatile memory | |
US8201037B2 (en) | Semiconductor integrated circuit and method for controlling semiconductor integrated circuit | |
US20070136625A1 (en) | Test apparatus and test method | |
JP3935149B2 (ja) | 半導体集積回路 | |
US9417948B2 (en) | Advanced programming verification schemes for memory cells | |
CN101763902B (zh) | 测试储存装置的方法及其系统 | |
US7688640B2 (en) | Flash memory device and method for driving the same | |
JP2005332436A (ja) | 半導体装置及びそのテスト方法 | |
US7464309B2 (en) | Method and apparatus for testing semiconductor memory device and related testing methods | |
KR100577988B1 (ko) | 오류 검출 능력이 강화된 플래시 메모리 및 다비트 오류검출 방법 | |
US20120198298A1 (en) | On-the-Fly Repair Method for Memory | |
JP2007280546A (ja) | 半導体試験装置および半導体装置の試験方法 | |
CN112397136B (zh) | 一种半导体存储器测试软件的参数测试方法和装置 | |
TWI737262B (zh) | 用於非揮發性記憶體裝置的錯誤更正的控制驗證操作的方法及非揮發性記憶體裝置 | |
JP2010097330A (ja) | アドレス線の試験方法及び試験装置 |