TWI393025B - 同步具有非一致框速率的多控制器之設備、系統與方法與其機器可讀取媒體 - Google Patents

同步具有非一致框速率的多控制器之設備、系統與方法與其機器可讀取媒體 Download PDF

Info

Publication number
TWI393025B
TWI393025B TW096111384A TW96111384A TWI393025B TW I393025 B TWI393025 B TW I393025B TW 096111384 A TW096111384 A TW 096111384A TW 96111384 A TW96111384 A TW 96111384A TW I393025 B TWI393025 B TW I393025B
Authority
TW
Taiwan
Prior art keywords
controller
usb host
memory
frame rate
subsequent
Prior art date
Application number
TW096111384A
Other languages
English (en)
Other versions
TW200839570A (en
Inventor
Michael N Derr
Darren Abramson
Bryan Doucette
Karthi Vadivelu
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200839570A publication Critical patent/TW200839570A/zh
Application granted granted Critical
Publication of TWI393025B publication Critical patent/TWI393025B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Power Sources (AREA)

Description

同步具有非一致框速率的多控制器之設備、系統與方法與其機器可讀取媒體
本發明關係於平台電源管理的領域，更明確地說，有關於具有非一致框速率之主控制器。
由於現行計算平台設計之閘計數及時鐘速度不斷增加，因而，增加在平台省電值。因為功率消耗係高度相關於影響到行動性之電池壽命與散熱，所以低功率計算平台愈來愈普遍。通常，計算平台功率消耗愈少則愈有行動性。一種節能的方法為改變動作行為，這將允許某些元件以較低功率狀態，持續較長之時間。
近來，晶片組實施法可以利用例如通用串列匯流排(USB)主控制器之多控制器來增加效能。在一計算平台內之多USB主控制器可以藉由增加為平台內之所有USB裝置所取用之總頻寬，而增加效能。通常，舊有USB主控制器，例如符合USB規格1.1版之控制器，可以服務兩USB埠。1.1版之通用串列匯流排規格係公開於1998年九月23日。近來，配合2.0版USB規格之USB主控制器可以服務兩個以上之USB埠(例如六埠)。2.0版USB規格公開於2002年四月27日。雖然很多埠可以為單一USB主控制器所服務，但很多行動計算主機具有多個USB主控制器。另外，單一計算平台也可以包含不同類型之USB主控制器。
傳統上，每一USB主控制器的操作係與其他USB主控制器無關(即一控制器的狀態與另一控制器的狀態無關)。再者，USB主控制器的操作具有週期性。例如，舊有USB主控制器每一毫秒(ms)，擷取一新工作名單、或框。USB主控制器配合USB2.0標準操作，每125微秒(μs)擷取新框。
在USB主控制器操作時，計算平台典型在正常操作電力狀態。電源狀態的常用定義係可以由先進架構及電源介面(ACPI)開放標準所取得。該先進架構及電源介面3.0a版本公開於2005年十二月30日。例如處理器可以操作於各種”C”電源狀態，範圍由C0(全功率)至C4(低功率)。上述之擷取或框操作典型在處理器及晶片組在C2電源狀態時執行。然而，處理器及晶片組可能進入低功率狀態，例如在記憶體存取間之C3電源狀態。
如果執行多USB主控制器，則有幾個記憶體存取在時間上分佈，以防止處理器進入低功率狀態一可見時間量。例如，在USB主控制器存取記憶體之前，USB主控制器可以發出”框開始(SOF)”標示。用於給定USB主控制器的週期”框開始”標示傳統上係為主機軟體所觸發，而無關於用於其他USB主控制器的”框開始”標示。這些標示的隨機關係可以防止處理器進入低功率狀態，造成實質連續功率消耗。
以幾個USB主控制器進行之由這些未受控制之記憶體存取所造成之低效率係為在舊有USB主控制器間之框 速率變化所加劇，舊有USB主控制器有約1毫秒的框速率與例如125微秒的較短框速率。在框速率間之差進一步限制甚至免除了處理器進入低功率狀態的機會。
傳統技術並未適當地針對此問題。雖然部份可能解決方案提出預先擷取下幾個工作名單，或框，但預先擷取可能引入舊資料，因為USB主控制器軟體被允許很接近硬體執行。另外，使用USB主控制器行動以省電的預先擷取及其他傳統技術並未針對具有非一致框速率之多主控制器間之互動。
以下說明係針對各種特定細節，例如特定系統、元件、方法的例子，以對本發明之幾個實施例提供良好之了解。可以為熟習於本技藝者所知，本發明之至少部份實施例可以在沒有這些特定細節下加以完成。在其他例子中，已知元件或方法並未詳細說明，並以簡單方塊圖格式加以說明，不避免對本發明之不必要限制。因此，於此所述特定細節只作例示性。特定實施法可以由這些例示細節加以變化，並仍可以在本發明之精神與範圍內想出。
一實施例藉由改變通用串列匯流排(USB)主控制器的記憶體存取時序，例如直接記憶體存取(DMA)框加以完成低平台功率消耗。例如，邏輯可以群集來自多USB主控制器的記憶體存取，使得計算平台可以維持低功率狀態，例如C3功率狀態，持續較記憶體存取未被同步化為長之 時間期。部份實施例可以利用硬體，而其他實施例可以利用硬體及韌體的組合以同步化多USB主控制器。雖然以下說明經常表示USB主控制器，但其他類型控制器或實施法也可以由相同或類似實施例中得到益處。
第1圖顯示非同步主控制器之傳統操作時序圖的實施例。在傳統計算平台中，用於多USB主控制器的框計數器係被主動地同步化。因此，在未作動USB程序中，控制器擷取用於框名單的系統記憶體，並隨後，獨立地每一控制器發生擷取，可能防止其他平台元件進入低功率狀態。
第1圖所示之時序圖描述三個非同步USB主控制器的記憶體存取信號。沒有了USB主控制器的同步化，它們可以彼此獨立地動作。每一USB主控制器係為主軟體所個別啟動。一旦啟動，每一USB主控制器對於舊有USB主控制，每一毫秒執行新工作名單擷取，或框開始，對於符合USB2.0標準之USB主控制器，則為每125微秒(μs)。在一較差狀況下，USB主控制器可以在一給定時間間距內，以均勻分佈間隔，執行其擷取。為了方便，USB主控制器#1的框係被使用作為參考時間間隔。例如，對於三個USB主控制器的框分佈造成一新框及為USB主控制器所執行之記憶體存取，則每一毫秒三次。因此，在兩毫秒時間間隔內，三個USB主控制器可能在時間t1、t3、t5、t8、t10及t12啟始新框。同樣地，USB主控制器可以在時間t2、t4、t9、t11及t13執行個別記憶體存取。
即使在每一框的相當部份中，個別USB主控制器可能不需要處理器為高功率狀態，所有USB控制器的合成系統記憶體存取可能限制處理器可以進入低功率狀態的時間量。例如，處理器可以在C2功率狀態花用給定圖框的大部份，如時序圖的底部所示。
此擷取或記憶體存取之均勻分佈在1ms時間間距上，防止了處理器進入低功率狀態，因而防止省電。另外，USB主控制器較每一毫秒更頻繁的記憶體存取進一步限制了功率消耗。例如，啟始一新框及每125微秒執行一記憶體存取之USB主控制器相較於每一毫秒啟始一新框之USB主控制器，因為處理器每毫秒進入C2功率狀態八次，所以限制了功率保留所可用之時間。再者，操作於不同框速率之USB主控制器的組合阻礙了功率節省。
第2圖顯示計算平台10的實施例。所繪計算平台10包含中央處理單元(CPU)20，經由一處理器匯流排35連接至圖形及記憶體控制器集線器(GMCH)30。為了方便，中央處理單元20也稱為處理器20。在一實施例中，處理器20為Pentium系列之處理器，包含由美國加州聖塔卡拉之英特爾公司購得之Pentium IV處理器。或者，處理器20可以是另一類型之處理器。在另一實施例中，處理器20可以包含多處理器核心。另外，在部份實施例中，圖形及記憶體控制器集線器30可以是與處理器20在同一晶片上。再者，圖形及記憶體控制器集線器30可以對在晶片內之所有核心或處理器工作。或者，圖形及記憶體控制器集 線器30可以包含不同部份，其可以分開動作，用於在晶片中之不同核心或處理器。
所繪計算平台10也包含一輸入/輸出(I/O)控制器集線器(ICH)40經由基幹匯流排45耦接至圖形及記憶體控制器集線器30。I/O控制器集線器40在計算平台10內提供一介面至I/O裝置，或連接至計算平台10。在一實施例中，圖形及記憶體控制器集線器30及I/O控制器集線器40係組合成單一晶片組。或者，圖形及記憶體控制器集線器30及I/O控制器集線器40可以整合在單一晶片上，或者，可以被個別實施為晶片組。在另一實施例中，處理器20可以以另一方式直接連接至I/O控制器集線器40。I/O控制器集線器40的一例子係參考第3圖加以顯示及詳述。
所繪之計算平台10也包含經由記憶體匯流排55連接至圖形及記憶體控制器集線器30的記憶體50及經由圖形匯流排65連接至圖形及記憶體控制器集線器30的PCI快速(express)圖形晶片60。在一實施例中，記憶體50可以是雙倍資料速率(DDR)同步動態隨機存取記憶體(SDRAM)。或者，記憶體50可以是另一類型之電子資料記憶體。另外，記憶體50也可以包含在一具有圖形及記憶體控制器集線器30及I/O控制器集線器40之晶片組內或者是可以分開的。在一實施例中，記憶體50可以稱為計算平台10的主記憶體。主記憶體50儲存可以為處理器20或在計算平台10內之另一裝置所執行之為資料信號所代表之資料及指令順序以及碼。
再次參考處理器20，一驅動程式70可以儲存在處理器上，以促成一或多數USB主控制器的操作。另外，驅動程式70也可以促成耦接至USB主控制器的I/O裝置的操作。在另一實施例中，驅動程式70可以至少部份儲存在記憶體50內。
一或多數暫存器80可以維持在I/O控制器集線器40內，以如下所述地，追蹤耦接至I/O控制器集線器40的每一USB主控制器的狀態。在一實施例中，在一暫存器內之位元係被保留給每一USB主控制器，以指示USB主控制器的狀態，並觸發該USB主控制器以存取該記憶體50。例如，一位元可以被設定為’0’表示USB主控制器之未作動狀態。或者，一位元可以被設定為’1’表示USB主控制器的作動狀態。
在一實施例中，這些位元可以被稱為執行位元。在一實施例中，作動USB主控制器的數量(為作動執行位元所表示)可以影響USB主控制器的操作。當只有一USB主控制器為作動時，操作可以以一啟始及執行記憶體存取之USB主控制器正常進行。然而，當2或更多USB主控制器作動(即兩執行位元被設定為’1’)，則該等作動USB主控制器必須被同步，以在大致相同時間執行擷取。此同步化可能最小化在時間之記憶體存取分佈，藉以最大化處理器20或計算平台10之其他元件在低功率狀態的時間量。
第3圖顯示具有非一致框速率之多USB主控制器110及120的I/O控制器集線器40的實施例。換句話說，USB 主控制器110及120並未固有地依據單一時間間隔執行記憶體存取。在所繪實施例，I/O控制器集線器40包含兩類型USB主控制器。通用主控制器介面(UHCI)控制器110係為舊有USB主控制器，其具有大約1毫秒(ms)的框速率。相反地，增強型主控制器介面(EHCI)控制器120具有約125微秒(μs)的框速率。雖然只顯示兩UHCI控制器110及兩EHCI控制器120，但I/O控制器集線器40可以包含更多或更少之每一類型的USB主控制器110及120。在另一實施例中，I/O控制器集線器40也可以包含開放主控制介面(OHCI)控制器或其他類型控制器。
各個USB主控制器110及120被連接至一或多數USB埠160。USB裝置(未示出)可以經由USB埠160連接至I/O控制器集線器40。每一UHCI控制器110可以被架構以支援兩USB埠160。各個EHCI控制器120被架構以彈性支援至六個USB埠160。例如，所示之EHCI控制器120之一服務三個USB埠160及另一EHCI控制器120服務五個USB埠160。在另一實施例中，其他類型控制器可以支援更多或更少埠。
所繪I/O控制器集線器40也可以包含USB框同步控制邏輯130。為了清楚起見，I/O控制器集線器40的其他可能元件並未包含，但也可以包含在部份之I/O控制器集線器40實施法中。為了方便，USB框同步控制邏輯130也稱為邏輯130。在一實施例中，邏輯130被實施為硬體之多數電晶體。或者，邏輯130可以實施為韌體及硬體的 組合，硬體包含電晶體或其他硬體邏輯。邏輯130與USB主控制器110及120互動，以同步化為USB主控制器110及120的擷取或記憶體存取(為單一USB主控制器110或120所服務之USB埠160也經由相同USB主控制器110或120所彼此同步)。另外，邏輯130也可能影響何時設定用於一特定USB主控制器110或120的執行位元，及何時認出執行位元。
第4圖顯示用以同步化具有非一致框速率之多主控制器110及120之同步化方法200之實施例。部份同步化方法200實施例可以配合第3圖之I/O控制器集線器40加以實施。其他實施例也可以在具有非一致框速率之多主控制器110及120的其他系統上實施。
所述同步化方法200開始，邏輯130在步驟210認出在I/O控制器集線器40上之第一USB主控制器110或120。為了方便，第4圖之說明使用第一控制器，表示記憶體存取開始被執行之主控制器110或120，及另一在第一控制器後才後續啟始記憶體存取的USB主控制器110或120則被稱為第二控制器。然而，特定USB主控制器110及120所例示之順序可以取決於裝置何時被插入各USB埠160及何時相關USB驅動程式70及其他主機軟體認出該等USB裝置而定。再者，第一控制器110可以為UHCI控制器110或EHCI控制器120或另一類型之主控制器。同樣地，第二控制器120可以為一UHCI控制器110或EHCI控制器120或另一類型主控制器。
在一實施例中，在步驟210中，邏輯130認出第一控制器並在步驟220設定對應於該第一控制器之執行位元。邏輯130然後在步驟230執行第一控制器的記憶體存取。用於第一控制器的第一記憶體存取並不需要同步另一主控制器110或120，但也可以同步另一主控制器110或120、一通用框計數器、或另一同步信號。如果沒有其他主控制器110或120被啟始，則邏輯130可以持續在步驟230以第一控制器110的框速率執行記憶體存取(例如1ms或125μs)。或者，邏輯130可以在步驟230，以一共用框速率執行記憶體存取，該共用框速率係被標準化，以容許不同框速率，但與第一控制器的固有框速率不同。
邏輯130後續在步驟240決定是否第二控制器為USB驅動程式70所啟始，如果是，則在步驟250設定對應於第二控制器的執行位元。邏輯130然後在步驟260等待，直到一共用框轉移。只有當第一主控制器操作時，共用框轉移可以是第一控制器的任意隨後框轉移。或者，共用框轉移可以是一修改框轉移，其容許第一及第二控制器。或者，邏輯130可以等待以設定對應於第二控制器的執行位元，直到接近共用框轉移時間為止。
在步驟250，在對應於第二控制器之執行位元已經被設定後，在步驟260建立共用框轉移，邏輯130然後執行步驟230，用以執行第一與第二控制器的同步化記憶體存取。其他控制器110或120可以與第一及第二控制器110及120以類似方式加以同步。另外，當USB裝置由USB 埠160拔出時，作動控制器可以變成不動作，及對應主控制器110或120可以由作動中移除。剩餘主控制器110及120可以以同步方式繼續操作。或者，如果只有一剩餘主控制器110或120，則邏輯130可以持續執行步驟230之共用框速率之記憶體存取，或者，可以在步驟230執行剩餘主控制器110或120之固有框速率之記憶體存取。
在一實施例中，EHCI主控制器120可以與UHCI主控制器110同步，藉由執行用於UHCI主控制器110的每一框擷取以大約相同於用於EHCI主控制器120之每八分之一框擷取。此同步化主控制器110及120，使得用於UHCI主控制器110的每一記憶體存取發生EHCI主控制器120的記憶體存取之相同時間，而不是在EHCI主控制器120所進行之擷取之間。例如，邏輯130可以追蹤EHCI主控制器120的每八個擷取，因為每125μs發生擷取，使得八擷取分隔開一毫秒。在另一實施例中，EHCI主控制器120可以延遲擷取，使得記憶體存取只每一毫秒發生，而不是每毫秒發生八次。
雖然於此說明第一及第二主控制器110及120，但對第一及第二主控制器110及120的說明只是代表多主控制器。在說明書與申請專利範圍內之第一與第二主控制器110及120不應被限制為只有兩主控制器，並且，可以包含在所述及/或所主張之實施例內之一或多數另外主控制器。其他實施例也可以包含兩個以上之主控制器110及120、不同組合之UHCI主控制器110、EHCI主控制器120 、及其他類型之主控制器
第5圖顯示用以同步化主控制器110及120之操作的時序圖300。時序圖300顯示用於第一主控制器之第一記憶體存取，其開始於一共用框。雖然第二及第三主控制器被認出及其執行位元在第一框時被設定，但並未執行第二及第三主控制器之記憶體存取，直到於第一與第二框間之共用框轉移為止。在另一實施例中，邏輯130可以等待及在大約共用框轉移時，為第二及第三控制器設定執行位元，而不是在第二及第三控制器被認出之時進行。
另外，第三主控制器係為EHCI控制器120的代表，或者，其他類型之執行較舊有主控制器110為多之每框記憶體存取的控制器的代表。更明確地說，第三控制器係被顯示為在第二框間執行三擷取，而不是單一記憶體存取。雖然第三控制器執行較第一與第二控制器為多之記憶體存取，但第三控制器也可以被認為與第一及第二控制器同步，因為第三控制器之記憶體存取之一係與第一與第二控制器之記憶體存取同步。
顯示在時序圖300底部的複合系統記憶體存取信號顯示所有主控制器110及120的記憶體存取係與每一共用框開始處大約同步。這最小化I/O控制器集線器40防止處理器10或其他系統元件進入例如C3狀態的低功率狀態的時間量。雖然第5圖及第1圖之時序圖只是例示性，但在第5圖之時序圖300中之C3功率狀態的延長時間間之差可以由處理器10在C3狀態的累積及連續時間看出。應注 意的是，雖然第5之時序圖300的第二框的複合系統記憶體存取似乎類似於第1圖之時序圖之第二框的複合系統記憶體存取，但此明顯類似性並不表示效能。第1圖之時序圖顯示各種主控制器110的複合系統記憶體存取，每一存取系統記憶體50係以1毫秒之框速率。相反地，第5圖之時序圖300顯示除了主控制器110以1毫秒框速率存取系統記憶體50外，也以125微秒框速率之主控制器110存取系統記憶體50之複合系統記憶體存取。另外，第1圖之主控制器110之系統記憶體存取並未同步化，而第5圖之主控制器110被同步化，即使實施具有不同框速率之主控制器。
第6圖顯示用於狀態機器的狀態圖350，該狀態機係用以同步化主控制器110及120。在一實施例中，狀態機器可以實施於邏輯130中。為了方便解釋狀態機器的操作，狀態機器係被顯示操作於三個獨立USB控制器110及120上，被稱為第一控制器、第二控制器及第三控制器。然而，其他實施例也可以有更多或更少之USB主控制器110及120。另外，主控制器110及120也可以以任意順序加以例示。
開始時，所有三個USB主控制器110及120係在閒置狀態355。只要其執行位元設定，第一控制器被允許開始。如上所述，執行位元可以為儲存在暫存器80中之資料值，其表示該第一控制器已經開始，隨後將以一框速率開始擷取。第一控制器所執行之狀態係被稱為”一控制器” 狀態360。當第二及第三控制器被認出時，對應執行位元被設定，但第二與第三控制器被閘控，直到一共用框轉移為止，或由第一控制器被觀察，框標示開始。共用框轉移可以根據第一控制器之框計數器或者一與第一控制器之框計數器不同的通用框計數器。當執行位元被設定用於第二與第三控制器及共用框轉移建立時，狀態機器可以進入”兩控制器”狀態370及”三控制器”狀態380。
在一實施例中，邏輯130可以利用一連接至每一USB主控制器110及120的計時器，其用以表示何時共用框時間期時間到，藉以表示框標示的開始。邏輯130可以從USB主控制器110或120之一，認出”計時器時間到”或”計時器重設”指示，並利用此指示來指明邏輯130何時行對其他USB主控制器110及120之擷取。以此方式，新軟體並未被利用，因為邏輯130可以從每一USB主控制器110或120，觀察執行位元及計時器指示，以同步化多數USB主控制器110及120。或者，也可以使用軟體。在另一實施例中，一通用框計數器也可以實施於邏輯130中。
在另一例子中，USB框同步控制邏輯130也可以整合入例如I/O控制器集線器40的I/O裝置內，其包含多數USB主控制器110及120(例如EHCI、UHCI、及/或OHCI)。在一實施例中，邏輯130包含一輸出介面140，至幾個USB主控制器110及120，以防止多數USB主控制器110及120的框計數器作非同步增量。邏輯130也可 以包含一輸入介面150以接收來自每一USB主控制器110及120的信號，以指示何時每一USB主控制器110及120開始新框。輸入介面150也用以輸入信號，以表示每一USB主控制器110及120之執行位元之現行值。
在另一實施例中，USB框同步化可以被實施，使得重置所有USB主控制器110及120以外之控制器係被閒置，以其個別執行位元被清除，這防止USB主控制器110及120作動。當軟體後續設定USB主控制器110或120之一的執行位元時，其框計數器如正常地開始及USB主控制器110或120將存取系統記憶體50。當後續執行位元設定於不同USB主控制器110或120時，後續USB主控制器110或120之框計數器並不會立即開始。相反地，USB框同步化控制邏輯130拖延框計數器，直到USB主控制器110或120到達框邊界為止。類似操作可以被實施，以當相關執行位元被設定時，同步化後續USB主控制器110及120。此在USB主控制器110及120間之框同步化了對系統記憶體50之框名單記憶體讀取存取，否則將造成不同步。在一實施例中，如果框並沒有任何作動轉移描述符，則在框名單指標後，將有很少之擷取。另外，I/O控制器集線器40並未分配來自多數控制器110及120之要求，而是具有更嚴緊之時間期間控制，其中所有控制器110及120均同時分析其個別名單。在很少甚至沒有USB交通被排序的時間期間，計算平台10可以轉移至低功率狀態。否則，這些時間可能為不同步控制器110及 120之隨機記憶體活動所特徵化，這將防止計算平台10被轉移至較低功率狀態。
在一實施例中，上述框同步化可以減少USB主控制器110及120之記憶體存取足跡，以允許計算平台10的其他元件，以更經常進入低功率狀態，並持續延長時間之保留在低功率狀態。較低平台功率係在各種計算平台上有很高價值，包含行動平台。再者，當其他USB主控制器110及120被加入至計算平台10以針對新活動，則框同步化的作用可以進一步增加平台效能。再者，管理在獨立USB主控制器110及120間之互動以同步化其在軟體透通機構中之框計數器的能力可以提供更低功率給計算平台10。
第7圖顯示計算平台400的另一實施例，其係用以同步化多數主控制器110及120。在一實施例中，計算平台400可以為一行動裝置。行動裝置的例子包含一膝上型電腦、行動電話、個人數位助理、或其他具有機內處理電源的類似裝置及為直流電源(DC)所供電之無線通訊能力的裝置，該直流電源係例如燃料電池或供給直流電壓至行動裝置的電池並只在行動裝置內。另外，直流電源可以被週期地再充電。
在一實施例中，電腦系統400包含一通訊機制或匯流排411，用以交換資訊，及一積體電路元件，例如主處理單元412，連接至匯流411，用以處理資訊。在電腦系統400中之一或多數元件或裝置，例如主處理單元412或晶 片組436可以促成框同步化。主處理單元412可以包含一或多數處理核心一起工作為一單元。
電腦系統400更包含一隨機存取記憶體(DRAM)或其他動態儲存裝置404(稱為主記憶體)，連接至匯流排411，用以儲存予以為主處理單元412所執行之資訊及指令。在主處理單元412執行指令時，主記憶體404同時也用以儲存暫時變動或其他中間資訊。電腦系統400也包含唯讀記憶體(ROM)及/或其他靜態儲存裝置406，連接至匯流排411，用以儲存為主處理單元412所用之靜態資訊與指令。靜態儲存裝置406可以儲存作業系統(OS)級及應用程式級軟體。
韌體403可以為軟體及硬體的組合，例如電可程式唯讀記憶體(EPROM)，其具有記錄在EPROM中之常式操作。韌體403可以包含內藏基礎碼、基本輸入/輸出系統碼(BIOS)、或其他類似碼。韌體403也可能使電腦系統400自己開機。
另外，電腦系統400可以連接至整合顯示裝置421或具有一整合顯示裝置421，例如陰極射線管(CRT)或液晶顯示器(LCD)，連接至匯流排411，以顯示資訊給電腦使用者。在一實施例中，晶片組436可以與顯示裝置421作成介面。
包含文數字及其他鍵的文數字輸入裝置(鍵盤)422也可以連接至匯流排411，用以交換資訊與命令選擇至主處理單元412。再者，一例如滑鼠、軌跡球、觸控板、電子 筆、或游標方向鍵之游標控制裝置可以連接至匯流排411，用以交換方向資訊及命令選擇給主處理單元412，及用以控制游標在顯示裝置421上之運動。在一實施例中，晶片組436可以與輸入/輸出裝置作成介面。同樣地，能作出硬體拷貝一檔案之裝置424，例如印表機、掃描器、影印機等等也可以與輸入/輸出晶片組436及匯流排411相互動作。
例如電池及交流(AC)轉接電路之電源428可以連接至匯流排411。再者，例如喇叭及/或麥克風(未示出)之聲音記錄及播放裝置可以選用地連接至匯流排411，用以與電腦系統400作音訊互動。一無線通訊模組425也連接至匯流排411。無線通訊模組425也可以使用無線應用協定(WAP)，以建立無線通訊頻道。無線通訊模組425可以實施一無線網路標準，例如電機電子工程師協會(IEEE)802.11標準，IEEE標準802.11-1999，為IEEE所公開於1999年。在其他實施例中，其他類型之無線技術也可以實施在電腦系統400中。
在一實施例中，用以促成電腦系統400操作之軟體可以內藏在機器可讀媒體中。機器可讀取媒體包含任何機制，其以機器(例如電腦、網路裝置、個人數位助理、製造工具、或具有一或多數處理器的裝置等等)可存取之形式，提供(即儲存及/或發射)資訊。例如，一機器可讀取媒體可以包含可記錄/不可記錄媒體(例如包含韌體之唯讀記憶體(ROM)、隨機存取記憶體(RAM)、磁碟儲存媒體、光學 儲存媒體、快閃記憶體裝置等等)，及電學、光學、聲學或其他形式之傳遞信號(例如載波、紅外線信號、數位信號等等)等等。
本發明之實施例提供上述各種操作。這些操作可以為硬體元件、軟體、韌體、或其組合所執行。如此所用，耦接”可以表示直接連接或經由一或多數中介元件所間接連接。提供在此所述之各匯流排上之任一信號可以為與其他信號作時間多工並設在一或多數共用匯流排。另外，電路元件或方塊間之內連線可以被顯示為匯流排或單一信號線。各個匯流排也可以是一或多數單一信號線，及各個單一信號線也可以是匯流排。
雖然於此之方法操作係被以特定順序顯示與說明，但每一方法之操作順序可以改變，以使得某些操作可以以逆向順序執行，使得某些操作可以與其他操作至少部份同時執行。在另一實施例中，指令或個別操作的次操作也可以為間歇式及/或交替方式。
在前述說明書中，本發明已經參考特定實施例加以說明。然而可以了解的是各種修改與變化可以在不脫離隨附申請專利範圍所述之本發明精神與範圍下加以完成。因此，說明書與圖式係為例示性並不作為限制性。
10‧‧‧計算平台
20‧‧‧中央處理單元
30‧‧‧圖形及記憶體控制器集線器
35‧‧‧處理器匯流排
40‧‧‧I/O控制器集線器
45‧‧‧基幹匯流排
50‧‧‧記憶體
55‧‧‧記憶體匯流排
60‧‧‧PCI快速圖形晶片
65‧‧‧圖形匯流排
70‧‧‧驅動程式
80‧‧‧暫存器
110‧‧‧USB主控制器
120‧‧‧USB主控制器
130‧‧‧邏輯
140‧‧‧輸出介面
150‧‧‧輸入介面
160‧‧‧USB埠
400‧‧‧計算平台
403‧‧‧韌體
404‧‧‧主記憶體
406‧‧‧靜態儲存裝置
411‧‧‧匯流排
412‧‧‧主處理單元
421‧‧‧顯示裝置
422‧‧‧文數字輸入裝置
423‧‧‧游標控制裝置
424‧‧‧硬拷貝
425‧‧‧無線通訊模組
428‧‧‧電源
436‧‧‧晶片組
第1圖顯示傳統非同步主控制器之操作時序圖的實施例。
第2圖為計算平台的實施例；第3圖為具有非一致框速率之多主控制器的輸入/輸出(I/O)控制器集線器的實施例；第4圖為用以同步化具有不一致框速率之多主控制器的方法實施例；第5圖為被同步化之主控制器操作的時序圖之實施例；第6圖為同步化多主控制器之狀態機的狀態圖實施例；及第7圖為同步化多主控制器之計算平台的另一實施例。
40‧‧‧I/O控制集線器
110‧‧‧USB主控制器
120‧‧‧USB主控制器
130‧‧‧邏輯
160‧‧‧USB埠

Claims (29)

  1. 一種同步具有非一致框速率的多控制器之設備，包含：一第一通用串列匯流排(USB)主控制器，用以以第一框速率存取記憶體；一第二USB主控制器，以與該第一框速率不同的第二框速率存取該記憶體，其中該第一或第二USB主控制器之一係為啟始主控制器及該第一或第二USB主控制器之另一係為後續主控制器；及一邏輯，耦接至該第一與第二USB主控制器，以回應於該後續主控制器的認出，以共用框速率同步該第一與第二USB主控制器之該記憶體存取。
  2. 如申請專利範圍第1項所述之設備，其中該邏輯係可操作以在同步該啟始主控制器與該後續主控制器之前，要求該啟始主控制器以該共用框速率存取該記憶體，以容許不同框速率。
  3. 如申請專利範圍第2項所述之設備，其中該邏輯更可操作以在任一USB主控制器移除操作後，要求單一剩餘USB主控制器以繼續以該共用框速率執行存取。
  4. 如申請專利範圍第1項所述之設備，其中該邏輯係可操作以允許該啟始主控制器於當該啟始主控制器設定第一執行位元時的第一記憶體存取時間及在該第一記憶體存 取時間後的後續記憶體存取時間存取該記憶體。
  5. 如申請專利範圍第4項所述之設備，其中該邏輯更可操作以防止該後續主控制器存取該記憶體，直到用於該後續主控制器之第二執行位元被設定以及用於該後續主控制器之記憶體存取係與該啟始主控制器之該多數後續記憶體存取時間之一同步為止。
  6. 如申請專利範圍第5項所述之設備，更包含一暫存器，耦接至該邏輯，以儲存該第一與第二執行位元。
  7. 如申請專利範圍第6項所述之設備，其中該邏輯進一步可操作以該多數後續記憶體存取時間之一，儲存該第二執行位元。
  8. 如申請專利範圍第6項所述之設備，其中該邏輯進一步可操作以在該多數後續記憶體存取時間之兩記憶體存取時間之間的時間，儲存該第二執行位元。
  9. 如申請專利範圍第1項所述之設備，其中該邏輯包含一通用框計數器，以指示以該共用框速率之後續同步化框間之轉移。
  10. 如申請專利範圍第1項所述之設備，其中該共用框速率包含等於該第一與第二框速率之一的框速率。
  11. 如申請專利範圍第1項所述之設備，其中該共用框速率係慢於該第一與第二框速率。
  12. 如申請專利範圍第1項所述之設備，其中：該第一USB主控制器包含一通用主控制器介面(UHCI)控制器及該第一框速率係1毫秒；及 該第二USB主控制器包含一增強型主控制器介面(EHCI)控制器及該第二框速率係125微秒。
  13. 一種同步具有非一致框速率的多控制器之系統，包含：一輸入/輸出(I/O)控制器集線器，用以同步一第一USB主控制器與一第二USB主控制器於一共用框速率，其中該第一USB主控制器具有第一框速率及該第二USB主控制器具有第二框速率，該第一或第二USB主控制器之一係為啟始主控制器及該第一或第二USB主控制器之另一係為後續主控制器，該I/O控制器集線器回應於該後續主控制器之認出，而同步該第一及第二USB主控制器；及一耦接至該I/O控制器集線器之揮發記憶體裝置，用以儲存與該第一USB主控制器有關之第一暫存器位元及與該第二USB主控制器有關之第二暫存器位元。
  14. 如申請專利範圍第13項所述之系統，其中該I/O控制器集線器在同步該啟始主控制器與該後續主控制器之前，要求該啟始主控制器以該共用框速率存取該記憶體，以容許不同框速率。
  15. 如申請專利範圍第14項所述之系統，其中該I/O控制器集線器更可操作以在任一USB主控制器移除操作後，要求單一剩餘USB主控制器以繼續以該共用框速率執行記憶體存取。
  16. 如申請專利範圍第13項所述之系統，更包含一耦 接至該I/O控制器集線器之中央處理單元(CPU)，以執行來自用於一USB裝置之驅動程式之指令，其中該USB裝置係耦接至該第一與第二USB主控制器之一。
  17. 如申請專利範圍第16項所述之系統，其中該第一USB主控制器包含一通用主控制器介面(UHCI)控制器，該第二USB主控制器包含一增強型主控制器介面(EHCI)控制器，及該共用框速率係1毫秒。
  18. 一種同步具有非一致框速率的多控制器之方法，包含：促成一第一USB主控制器以第一框速率進行之多數記憶體存取；及將一第二USB主控制器之多數記憶體存取與該第一USB主控制器的多數記憶體存取同步，其中該第一框速率係與該第二USB主控制器之非同步框速率不同，其中同步包含：指認出該第一及第二USB主控制器之一為啟始主控制器，設定該啟始主控制器之執行位元，指認出該第一及第二USB主控制器之另一為後續主控制器，及設定該後續主控制器之執行位元；其中該同步係回應於該後續主控制器的認出而以一共用框速率發生。
  19. 如申請專利範圍第18項所述之方法，更包含在同 步該啟始主控制器與該後續主控制器之前，要求該啟始主控制器以該共用框速率存取該記憶體，以容許不同框速率。
  20. 如申請專利範圍第19項所述之方法，更包含在任一USB主控制器被移除操作之後，要求單一剩餘USB主控制器繼續以該共用框速率執行記憶體存取。
  21. 如申請專利範圍第18項所述之方法，更包含：在該啟始主控制器之第一與第二框轉移之間，設定該後續主控制器之該執行位元；及防止該後續主控制器執行該後續主控制器之多數記憶體存取之第一次記憶體存取，直到該啟始主控制器之該第二框轉移為止。
  22. 如申請專利範圍第18項所述之方法，其中該第一與第二USB主控制器之另一在該啟始主控制器之第一與第二框轉移間被指認出為該後續主控制器，更包含：在該啟始主控制器之該第一與第二框轉移之間，保持該後續主控制器之該執行位元為被清除；及在該啟始主控制器之第二框轉移時，設定該後續主控制器之該執行位元。
  23. 如申請專利範圍第18項所述之方法，更包含：在該第一與第二USB主控制器之同步的多數記憶體存取時，以正常功率狀態操作一計算平台；及在該第一與第二USB主控制器之同步的多數記憶體存取中之連續記憶體存取之間，以低功率狀態操作該計算 平台。
  24. 一種同步具有非一致框速率的多控制器之設備，包含：執行裝置，用以執行多數USB主控制器之多數記憶體存取，其中該等多數USB主控制器係可操作以在一非同步計算環境中，以兩或更多框速率存取記憶體；指認裝置，用以指認該多數USB主控制器之一為啟始主控制器及該多數USB主控制器之另一為後續主控制器；及同步裝置，用以回應於該後續主控制器的指認，以一共用框速率，同步該啟始及後續主控制器的該多數記憶體存取。
  25. 如申請專利範圍第24項所述之設備，更包含最大化裝置，用以最大化於該等多數記憶體存取之連續記憶體存取之間的時間量。
  26. 如申請專利範圍第25項所述之設備，其中該等多數USB主控制器係耦接於一同步計算平台內，該設備更包含置放裝置，用以在該等連續記憶體存取之間的時間期間，將該同步計算平台置放於低功率狀態。
  27. 一種儲存用以同步具有非一致框速率的控制器之指令之機器可讀取媒體，當指令為該機器所執行時，使得該機器執行以下操作，包含：實施多數USB主控制器之多數記憶體存取，其中該等多數USB主控制器係可操作以在一非同步計算環境內 ，以兩或更多框速率來存取記憶體；及以一共用框速率同步該等多數USB主控制器之該等多數記憶體存取，其中該同步包含：指認出該多數USB主控制器之一為啟始主控制器，設定該啟始主控制器之執行位元，指認出該多數USB主控制器之另一為後續主控制器，及設定該後續主控制器之執行位元；其中該同步係回應於該後續主控制器的認出而發生。
  28. 如申請專利範圍第27項所述之機器可讀取媒體，儲存有其他指令，以使得該機器執行其他操作，包含：在該等多數USB主控制器之同步的多數記憶體存取之期間，以正常功率狀態操作一計算平台；及在該等多數USB主控制器之同步的該等多數記憶體存取中之連續記憶體存取之間，以低功率狀態操作該計算平台。
  29. 如申請專利範圍第27項所述之機器可讀取媒體，儲存有其他指令，以使該機器執行其他操作，包含：防止該後續主控制器存取一記憶體，直到該啟始主控制器存取該記憶體為止。
TW096111384A 2006-03-30 2007-03-30 同步具有非一致框速率的多控制器之設備、系統與方法與其機器可讀取媒體 TWI393025B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/395,678 US8069294B2 (en) 2006-03-30 2006-03-30 Power-optimized frame synchronization for multiple USB controllers with non-uniform frame rates

Publications (2)

Publication Number Publication Date
TW200839570A TW200839570A (en) 2008-10-01
TWI393025B true TWI393025B (zh) 2013-04-11

Family

ID=38560776

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096111384A TWI393025B (zh) 2006-03-30 2007-03-30 同步具有非一致框速率的多控制器之設備、系統與方法與其機器可讀取媒體

Country Status (5)

Country Link
US (2) US8069294B2 (zh)
CN (1) CN101416137B (zh)
DE (1) DE112007000632B4 (zh)
TW (1) TWI393025B (zh)
WO (1) WO2007117901A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8806100B1 (en) * 2006-12-20 2014-08-12 Nvidia Corporation Synchronizing multiple USB controllers to reduce power
TWI466018B (zh) * 2007-08-24 2014-12-21 Via Tech Inc 降低電腦系統耗能的方法、電腦系統、及控制裝置
US7840733B2 (en) * 2008-07-03 2010-11-23 Intel Corporation Power optimized dynamic port association
TWI460572B (zh) 2009-12-04 2014-11-11 Via Tech Inc 時脈產生器以及通用串列匯流排模組
CN102812518B (zh) 2010-01-28 2015-10-21 惠普发展公司，有限责任合伙企业 存储器存取方法和装置
JP2011170709A (ja) * 2010-02-19 2011-09-01 Ricoh Co Ltd ネットワーク制御装置、画像形成装置、画像形成システム、省エネ制御方法、及び省エネ制御プログラム
CN102893235B (zh) * 2010-04-30 2016-03-23 富士通株式会社 信息处理装置以及消耗电力管理程序
US8855627B2 (en) 2010-06-14 2014-10-07 Future Dial, Inc. System and method for enhanced diagnostics on mobile communication devices
US8996916B2 (en) 2011-08-16 2015-03-31 Future Dial, Inc. System and method for identifying problems via a monitoring application that repetitively records multiple separate consecutive files listing launched or installed applications
US9146867B2 (en) 2011-10-31 2015-09-29 Hewlett-Packard Development Company, L.P. Methods and apparatus to access memory using runtime characteristics
CN103164362A (zh) * 2011-12-13 2013-06-19 联想(北京)有限公司 电子设备和存储器控制方法
US10198366B2 (en) 2012-08-16 2019-02-05 Future Dial, Inc. System for mobile computing device data synchronization
US10117092B2 (en) 2012-08-16 2018-10-30 Future Dial, Inc. Mobile device transfer station
US20140173170A1 (en) * 2012-12-14 2014-06-19 Hewlett-Packard Development Company, L.P. Multiple subarray memory access
US9830298B2 (en) * 2013-05-15 2017-11-28 Qualcomm Incorporated Media time based USB frame counter synchronization for Wi-Fi serial bus
US9915939B2 (en) * 2013-12-13 2018-03-13 General Electric Company Systems and methods for providing multiple frame rates on a common physical network
CN104834879A (zh) * 2015-03-11 2015-08-12 嘉兴市烟草公司平湖分公司 多系统同步采集扫描枪
GB2536925A (en) * 2015-03-31 2016-10-05 Cambrionix Ltd Data transfer apparatus
US10261569B2 (en) 2015-05-01 2019-04-16 Qualcomm Incorporated Universal serial bus (USB) host and client devices for supporting scheduled low-power operations
US10860522B2 (en) * 2017-05-19 2020-12-08 Intel Corporation Method and apparatus for controlling USB-C connectors on system with multiple host controllers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6131135A (en) * 1998-06-30 2000-10-10 Intel Corporation Arbitration method for a system with two USB host controllers
US6978412B1 (en) * 1999-08-16 2005-12-20 Advanced Micro Devices, Inc. Method and apparatus for adaptive frame tracking
US20060294274A1 (en) * 2005-06-23 2006-12-28 Bennett Joseph A Mechanism for synchronizing controllers for enhanced platform power management

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5253254A (en) * 1991-09-18 1993-10-12 Dsc Communications Corporation Telecommunications system with arbitrary alignment parallel framer
US5398325A (en) 1992-05-07 1995-03-14 Sun Microsystems, Inc. Methods and apparatus for improving cache consistency using a single copy of a cache tag memory in multiple processor computer systems
JPH06139191A (ja) 1992-10-27 1994-05-20 Nec Corp バスサイクルタイミング制御回路
US5598568A (en) 1993-05-06 1997-01-28 Mercury Computer Systems, Inc. Multicomputer memory access architecture
US5778218A (en) * 1996-12-19 1998-07-07 Advanced Micro Devices, Inc. Method and apparatus for clock synchronization across an isochronous bus by adjustment of frame clock rates
US7272703B2 (en) 1997-08-01 2007-09-18 Micron Technology, Inc. Program controlled embedded-DRAM-DSP architecture and methods
US5958027A (en) * 1997-08-05 1999-09-28 Advanced Micro Devices, Inc. Method and system for optimizing the flow of isochronous data and clock rate information
US5999199A (en) 1997-11-12 1999-12-07 Cirrus Logic, Inc. Non-sequential fetch and store of XY pixel data in a graphics processor
US5991844A (en) * 1998-04-17 1999-11-23 Adaptec, Inc. Redundant bus bridge systems and methods using selectively synchronized clock signals
US6202164B1 (en) * 1998-07-02 2001-03-13 Advanced Micro Devices, Inc. Data rate synchronization by frame rate adjustment
JP3539264B2 (ja) * 1998-07-08 2004-07-07 日本電気株式会社 画像処理装置
US6092210A (en) * 1998-10-14 2000-07-18 Cypress Semiconductor Corp. Device and method for synchronizing the clocks of interconnected universal serial buses
US6021129A (en) * 1999-03-08 2000-02-01 Efficient Networks, Inc. System and method for communicating information from a communications link to a host using a universal serial bus
US6600739B1 (en) * 1999-06-07 2003-07-29 Hughes Electronics Corporation Method and apparatus for switching among a plurality of universal serial bus host devices
US6801971B1 (en) * 1999-09-10 2004-10-05 Agere Systems Inc. Method and system for shared bus access
US6715007B1 (en) * 2000-07-13 2004-03-30 General Dynamics Decision Systems, Inc. Method of regulating a flow of data in a communication system and apparatus therefor
US6868461B1 (en) * 2000-07-19 2005-03-15 Mindspeed Technologies, Inc. Link layer controller that provides a memory status signal to a network layer system in a communication device
AUPQ896300A0 (en) * 2000-07-24 2000-08-17 Nec Australia Pty Ltd A clock synchronisation method for usb sink devices
US6564304B1 (en) 2000-09-01 2003-05-13 Ati Technologies Inc. Memory processing system and method for accessing memory including reordering memory requests to reduce mode switching
JP3417392B2 (ja) * 2000-09-08 2003-06-16 ヤマハ株式会社 同期制御装置
US6810484B2 (en) * 2001-03-01 2004-10-26 Synopsys, Inc. Device and method for clock synchronization through extraction of data at frequency distinct from data rate of USB interface
US6772266B2 (en) 2001-06-29 2004-08-03 Intel Corporation Detecting transfer of universal serial bus (USB) host controller information from operating system drivers to basic input output system (BIOS)
US7062568B1 (en) 2002-01-31 2006-06-13 Forcelo Networks, Inc. Point-to-point protocol flow control extension
ATE341140T1 (de) 2002-05-04 2006-10-15 Atheros Comm Inc Flexible architektur zur planung von warteschlangen in einem paketvermittelten netz
AU2003243837B2 (en) * 2002-07-17 2010-08-12 Chronologic Pty. Ltd. Synchronized multichannel universal serial bus
JP3909704B2 (ja) * 2003-04-04 2007-04-25 ソニー株式会社 編集システム
US7353284B2 (en) * 2003-06-13 2008-04-01 Apple Inc. Synchronized transmission of audio and video data from a computer to a client via an interface
US7457669B2 (en) 2004-06-17 2008-11-25 Cardiac Pacemakers, Inc. On-demand retransmission of data with an implantable medical device
US7340550B2 (en) 2004-12-02 2008-03-04 Intel Corporation USB schedule prefetcher for low power
US7383460B2 (en) * 2005-03-25 2008-06-03 Microsoft Corporation Method and system for configuring a timer
US8103813B2 (en) * 2005-07-08 2012-01-24 Broadcom Corporation Method and system for hardware based implementation of USB 1.1 over a high speed link

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6131135A (en) * 1998-06-30 2000-10-10 Intel Corporation Arbitration method for a system with two USB host controllers
US6978412B1 (en) * 1999-08-16 2005-12-20 Advanced Micro Devices, Inc. Method and apparatus for adaptive frame tracking
US20060294274A1 (en) * 2005-06-23 2006-12-28 Bennett Joseph A Mechanism for synchronizing controllers for enhanced platform power management

Also Published As

Publication number Publication date
US20070233909A1 (en) 2007-10-04
US8347015B2 (en) 2013-01-01
CN101416137A (zh) 2009-04-22
DE112007000632B4 (de) 2010-02-04
TW200839570A (en) 2008-10-01
CN101416137B (zh) 2011-05-25
WO2007117901A1 (en) 2007-10-18
US20120072636A1 (en) 2012-03-22
DE112007000632T5 (de) 2009-01-29
US8069294B2 (en) 2011-11-29

Similar Documents

Publication Publication Date Title
TWI393025B (zh) 同步具有非一致框速率的多控制器之設備、系統與方法與其機器可讀取媒體
TWI324295B (en) A method for providing seamless transition among different operating environments, and computer system
US10248183B2 (en) System and method for power management
TWI330779B (en) Apparatus and method for reducing computing system power through idle synchronization
CN1442772B (zh) 在执行实时应用的同时实现节电的方法
TWI377472B (en) Method and computer system of selecting a command to send to memory
US8626973B2 (en) Pseudo multi-master I2C operation in a blade server chassis
JP2010015318A (ja) Ｕｓｂホストコントローラ、情報処理装置及びプログラム
TWI606459B (zh) 記憶體裝置及其節能控制方法
KR20130087583A (ko) 컴퓨터 플랫폼의 시스템 전력 상태를 전환하는 방법, 장치 및 시스템
US8339869B2 (en) Semiconductor device and data processor
TWI308273B (zh)
US20070156936A1 (en) System and method for dynamically adding additional masters onto multi-mastered llC buses with tunable performance
JP2004280269A (ja) 情報処理装置、プログラム、記録媒体、及び制御回路
TW201305821A (zh) 控制快閃記憶體介質系統的方法、裝置及固態記憶體件
TW505860B (en) Portable computer system and control method thereof
TW201432494A (zh) 具有語音控制功能之電腦系統以及語音控制方法
JP2008257597A (ja) バス接続デバイス、バス接続方法およびバス接続用プログラム
EP1573491B1 (en) An apparatus and method for data bus power control
TWI333611B (en) Method, apparatus and system of managing power consumption
US10763829B2 (en) Counter circuitry and method
CN116391181A (zh) 用于同步多个双倍数据速率存储器列的装置和方法
JP2005092489A (ja) データ転送回路及び電子機器