CN103164362A - 电子设备和存储器控制方法 - Google Patents

电子设备和存储器控制方法 Download PDF

Info

Publication number
CN103164362A
CN103164362A CN2011104155629A CN201110415562A CN103164362A CN 103164362 A CN103164362 A CN 103164362A CN 2011104155629 A CN2011104155629 A CN 2011104155629A CN 201110415562 A CN201110415562 A CN 201110415562A CN 103164362 A CN103164362 A CN 103164362A
Authority
CN
China
Prior art keywords
memory
nonvolatile
nonvolatile memory
electronic equipment
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011104155629A
Other languages
English (en)
Inventor
李凡智
刘旭国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lenovo Beijing Ltd
Original Assignee
Lenovo Beijing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lenovo Beijing Ltd filed Critical Lenovo Beijing Ltd
Priority to CN2011104155629A priority Critical patent/CN103164362A/zh
Publication of CN103164362A publication Critical patent/CN103164362A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供一种电子设备和存储器控制方法，所述电子设备包括：混合型存储器，包括多个非易失性存储器，所述多个非易失性存储器中包括至少两种不同数据存取速率的非易失性存储器；存储器控制器，分别与所述多个非易失性存储器连接，用于单独控制每一所述非易失性存储器进行数据的存取。本发明中，采用一个存储器控制器控制多个非易失性存储器，减少了电子设备的元件，降低了电子设备的生产成本。

Description

电子设备和存储器控制方法
技术领域
本发明涉及电子设备技术领域，尤其涉及一种电子设备和存储器控制方法。
背景技术
存储器的存取需要由存储器控制器控制。通常情况下，一个存储器对应一个存储器控制器，当电子设备中配置多个存储器时，相应的也需要配置多个存储器控制器，这将导致电子设备的体积增加，不符合目前电子设备轻薄的发展趋势，且成本较高。
发明内容
有鉴于此，本发明提供一种电子设备和存储器控制方法，采用一个存储器控制器控制多个存储器，减少了电子设备的元件，降低了电子设备的生产成本。
为解决上述问题，本发明提供一种电子设备，包括：
混合型存储器，包括多个非易失性存储器，所述多个非易失性存储器中包括至少两种不同数据存取速率的非易失性存储器；
存储器控制器，分别与所述多个非易失性存储器连接，用于单独控制每一所述非易失性存储器进行数据的存取。
可选的，所述存储器控制器包括：
存储模块，用于存储每一所述非易失性存储器的标识信息；
接收模块，用于接收数据操作请求，所述数据操作请求中包含有待访问的非易失性存储器的标识信息；
确定模块，用于根据所述数据操作请求，从所述多个非易失性存储器中确定出与所述待访问的非易失性存储器的标识信息相同的第一非易失性存储器；
数据存取模块，用于根据所述数据操作请求，对所述第一非易失性存储器进行数据的存取。
可选的，所述存储器控制器包括：
第一配置模块，用于开放所述每一非易失性存储器的访问权限。
可选的，所述存储器控制器包括：
第二配置模块，用于将所述多个非易失性存储器中的至少一个非易失性存储器配置为其他非易失性存储器的缓存。
可选的，所述非易失性存储器为光媒介存储器、半导体存储器、磁媒介存储器或生物媒介存储器。
本发明还提供一种存储器控制方法，应用于一电子设备，所述电子设备包括一混合型存储器，所述混合型存储器包括多个非易失性存储器，所述多个非易失性存储器中包括至少两种不同数据存取速率的非易失性存储器；所述存储器控制方法包括：
分别与所述多个非易失性存储器连接；
单独控制每一所述非易失性存储器进行数据的存取。
可选的，所述单独控制每一所述非易失性存储器进行数据的存取的步骤包括：
存储每一所述非易失性存储器的标识信息；
接收数据操作请求，所述数据操作请求中包含有待访问的非易失性存储器的标识信息；
根据所述数据操作请求，从所述多个非易失性存储器中确定出与所述待访问的非易失性存储器的标识信息相同的第一非易失性存储器；
根据所述数据操作请求，对所述第一非易失性存储器进行数据的存取。
可选的，所述单独控制每一所述非易失性存储器进行数据的存取的步骤之前还包括：
开放所述每一非易失性存储器的访问权限。
可选的，所述存储器控制器的控制方法还包括：
将所述多个非易失性存储器中的至少一个非易失性存储器配置为其他非易失性存储器的缓存。
可选的，所述非易失性存储器为光媒介存储器、半导体存储器、磁媒介存储器或生物媒介存储器。
本发明具有以下有益效果：
存储器控制器分别与混合型存储器中的多个非易失性存储器连接，能够单独控制每一非易失性存储器进行数据的存取，从而无需为每一非易失性存储器均配置一存储器控制器，采用一个存储器控制器就控制多个非易失性存储器，减少了电子设备的元件，降低了电子设备的生产成本。
可以根据需要，将多个非易失性存储器中的至少一个非易失性存储器作为其他非易失性存储器的缓存，从而能够灵活地配置混合型存储器，以达到性能和功耗的最佳平衡。
附图说明
图1为本发明实施例的电子设备的一结构示意图；
图2为本发明实施例的电子设备的另一结构示意图；
图3为本发明实施例的存储器控制方法的一流程示意图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
如图1所示为本发明实施例的电子设备的一结构示意图，所述电子设备包括：混合型存储器101以及用于控制所述混合型存储器101的存储器控制器102。
所述混合型存储器101包括多个非易失性存储器1011，所述多个非易失性存储器1011中至少包括两种不同数据存取速率的非易失性存储器1011。图1中是以包括两个非易失性存储器1011的混合型存储器101为例进行说明，当然，本发明实施例的混合型存储器101还可以包括三个或更多个非易失性存储器1011。
所述非易失性存储器1011是静态随机存取存储器的一种形式，当电子设备关闭或失去外部电源时，其内容可以保存下来。本发明实施例中的非易失性存储器1011可以光媒介存储器、半导体存储器、磁媒介存储器或生物媒介存储器等。
所述存储器控制器102分别与所述多个非易失性存储器1011连接，用于单独对每一所述非易失性存储器1011进行数据的存取。
所述存储器控制器102配置于CPU与混合型存储器101之间，一端通过数据总线与CPU连接，接收CPU发送的数据操作请求(存储数据操作请求或读取数据操作请求)，所述数据操作请求中包含有待访问的非易失性存储器的标识信息，例如盘符信息等。
所述存储器控制器102的另一端分别与多个非易失性存储器1011连接，所述多个非易失性存储器1011并行设置，也就是说，所述存储器控制器102可以并行地访问每一非易失性存储器1011。
所述存储器控制器102中存储有每一非易失性存储器1011的标识信息，每一非易失性存储器1011均具有唯一的标识信息，存储器控制器102在接收到CPU发送的数据操作请求时，可以根据数据操作请求中包含的待访问的非易失性存储器的标识信息，从多个非易失性存储器1011中，确定出与所述待访问的非易失性存储器的标识信息相同的第一非易失性存储器。
此外，所述数据操作请求中还包括待写入的数据或者待读取的数据的地址等信息，所述存储器控制器102可以根据所述数据操作请求中的待写入的数据或者待读取的数据的地址，对所述第一非易失性存储器进行数据的存取。
基于上述描述，如图2所示，本发明实施例的存储器控制器102可以包括以下功能模块：
存储模块1021，用于存储每一所述非易失性存储器的标识信息；
接收模块1022，用于接收数据操作请求，所述数据操作请求中包含有待访问的非易失性存储器的标识信息；
确定模块1023，用于根据所述数据操作请求，从所述多个非易失性存储器1011中确定出与所述待访问的非易失性存储器的标识信息相同的第一非易失性存储器；
数据存取模块1024，用于根据所述数据操作请求，对所述第一非易失性存储器进行数据的存取。
为了使得每一非易失性存储器1011对用户及操作系统可见，本发明实施例中，所述存储器控制器102还可以包括：第一配置模块(图未示出)，用于开放所述每一非易失性存储器1011的访问权限。
上述实施例中的混合型存储器中的多个非易失性存储器是并行设置，并能够分别单独被存储器控制器控制，进行数据的存取。此外，本发明实施例中，还可以根据不同的使用场景，将其中部分非易失性存储器作为其他非易失性存储器的缓存，从而能够达到混合型存储器的灵活配置。
基于上述描述，本发明实施例中的存储器控制器还可以包括：第二配置模块，用于将所述多个非易失性存储器中的至少一个非易失性存储器配置为其他非易失性存储器的缓存。
通常情况下，是将数据存取速率较快的非易失性存储器作为数据存取速率较慢的非易失性存储器的缓存。
当CPU需要从一目标非易失性存储器(非作为缓存的非易失性存储器，通常为数据存取速率较慢的非易失性存储器，例如普通磁盘)中读取数据时，存储器控制器可以将所述目标非易失性存储器的数据读取至作为缓存的非易失性存储器(通常为数据存取速率较快的非易失性存储器，例如flash闪存)中，如果下次需要再次读取这些数据，存储器控制器则不需要从所述目标非易失性存储器中读取，而是可以直接从作为缓存的非易失性存储器中读取即可，从而能够提高数据的存取速率。
当CPU需要将数据写入目标非易失性存储器中时，存储器控制器可以不立即将数据写入目标非易失性存储器，而是将数据暂存在作为缓存的非易失性存储器中，并向CPU发送一个“数据已写入”的信号，此时CPU会认为数据已经写入，可以执行其他的操作，而存储器控制器可以在目标非易失性存储器空闲(不进行数据读取或写入)时，再将暂存在作为缓存的非易失性存储器中的数据写入目标非易失性存储器。
本发明实施例还提供一种存储器控制方法，所述控制方法应用于一电子设备，所述电子设备包括一混合型存储器，所述混合型存储器包括多个非易失性存储器，所述多个非易失性存储器中包括至少两种不同数据存取速率的非易失性存储器；
所述存储器控制方法包括以下步骤：
步骤一，分别与所述多个非易失性存储器连接；
步骤二，单独控制每一所述非易失性存储器进行数据的存取。
如图3所示为本发明实施例的存储器控制方法的一流程示意图，所述控制方法应用于一电子设备，所述电子设备包括一混合型存储器，所述混合型存储器包括多个非易失性存储器，所述多个非易失性存储器中包括至少两种不同数据存取速率的非易失性存储器；所述非易失性存储器是静态随机存取存储器的一种形式，当电子设备关闭或失去外部电源时，其内容可以保存下来。本发明实施例中的非易失性存储器可以光媒介存储器、半导体存储器、磁媒介存储器或生物媒介存储器等。
所述存储器控制方法包括以下步骤：
步骤301，存储每一所述非易失性存储器的标识信息；
步骤302，接收数据操作请求，所述数据操作请求中包含有待访问的非易失性存储器的标识信息；
步骤303，根据所述数据操作请求，从所述多个非易失性存储器中确定出与所述待访问的非易失性存储器的标识信息相同的第一非易失性存储器；
步骤304，根据所述数据操作请求，对所述第一非易失性存储器进行数据的存取。
为了使得每一非易失性存储器对用户及操作系统可见，上述单独控制每一所述非易失性存储器进行数据的存取的步骤之前还包括：开放所述每一非易失性存储器的访问权限。
本发明实施例中，还可以根据不同的使用场景，将其中部分非易失性存储器作为其他非易失性存储器的缓存，从而能够达到混合型存储器的灵活配置。此时，本发明实施例的存储器控制方法还可以包括将所述多个非易失性存储器中的至少一个非易失性存储器配置为其他非易失性存储器的缓存的步骤。
综上所述，本发明实施例具有以下优点：
存储器控制器分别与混合型存储器中的多个非易失性存储器连接，能够单独控制每一非易失性存储器进行数据的存取，从而无需为每一非易失性存储器均配置一存储器控制器，采用一个存储器控制器就控制多个非易失性存储器，减少了电子设备的元件，降低了电子设备的生产成本。
可以根据需要，将多个非易失性存储器中的至少一个非易失性存储器作为其他非易失性存储器的缓存，从而能够灵活地配置混合型存储器，以达到性能和功耗的最佳平衡。
此说明书中所描述的许多功能部件都被称为模块，以便更加特别地强调其实现方式的独立性。
本发明实施例中，模块可以用软件实现，以便由各种类型的处理器执行。举例来说，一个标识信息的可执行代码模块可以包括电子设备指令的一个或多个物理或者逻辑块，举例来说，其可以被构建为对象、过程或函数。尽管如此，所标识信息模块的可执行代码无需物理地位于一起，而是可以包括存储在不同位里上的不同的指令，当这些指令逻辑上结合在一起时，其构成模块并且实现该模块的规定目的。
实际上，可执行代码模块可以是单条指令或者是许多条指令，并且甚至可以分布在多个不同的代码段上，分布在不同程序当中，以及跨越多个存储器设备分布。同样地，操作数据可以在模块内被识别，并且可以依照任何适当的形式实现并且被组织在任何适当类型的数据结构内。所述操作数据可以作为单个数据集被收集，或者可以分布在不同位置上(包括在不同存储设备上)，并且至少部分地可以仅作为电子信号存在于系统或网络上。
在模块可以利用软件实现时，考虑到现有硬件工艺的水平，所以可以以软件实现的模块，在不考虑成本的情况下，本领域技术人员都可以搭建对应的硬件电路来实现对应的功能，所述硬件电路包括常规的超大规模集成(VLSI)电路或者门阵列以及诸如逻辑芯片、晶体管之类的现有半导体或者是其它分立的元件。模块还可以用可编程硬件设备，诸如现场可编程门阵列、可编程阵列逻辑、可编程逻辑设备等实现。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种电子设备，其特征在于，包括：
混合型存储器，包括多个非易失性存储器，所述多个非易失性存储器中包括至少两种不同数据存取速率的非易失性存储器；
存储器控制器，分别与所述多个非易失性存储器连接，用于单独控制每一所述非易失性存储器进行数据的存取。
2.如权利要求1所述的电子设备，其特征在于，所述存储器控制器包括：
存储模块，用于存储每一所述非易失性存储器的标识信息；
接收模块，用于接收数据操作请求，所述数据操作请求中包含有待访问的非易失性存储器的标识信息；
确定模块，用于根据所述数据操作请求，从所述多个非易失性存储器中确定出与所述待访问的非易失性存储器的标识信息相同的第一非易失性存储器；
数据存取模块，用于根据所述数据操作请求，对所述第一非易失性存储器进行数据的存取。
3.如权利要求1或2所述的电子设备，其特征在于，所述存储器控制器包括：
第一配置模块，用于开放所述每一非易失性存储器的访问权限。
4.如权利要求1所述的电子设备，其特征在于，所述存储器控制器包括：
第二配置模块，用于将所述多个非易失性存储器中的至少一个非易失性存储器配置为其他非易失性存储器的缓存。
5.如权利要求1所述的电子设备，其特征在于，所述非易失性存储器为光媒介存储器、半导体存储器、磁媒介存储器或生物媒介存储器。
6.一种存储器控制方法，应用于一电子设备，其特征在于，所述电子设备包括一混合型存储器，所述混合型存储器包括多个非易失性存储器，所述多个非易失性存储器中包括至少两种不同数据存取速率的非易失性存储器；所述存储器控制方法包括：
分别与所述多个非易失性存储器连接；
单独控制每一所述非易失性存储器进行数据的存取。
7.如权利要求6所述的存储器控制方法，其特征在于，所述单独控制每一所述非易失性存储器进行数据的存取的步骤包括：
存储每一所述非易失性存储器的标识信息；
接收数据操作请求，所述数据操作请求中包含有待访问的非易失性存储器的标识信息；
根据所述数据操作请求，从所述多个非易失性存储器中确定出与所述待访问的非易失性存储器的标识信息相同的第一非易失性存储器；
根据所述数据操作请求，对所述第一非易失性存储器进行数据的存取。
8.如权利要求6或7所述的存储器控制方法，其特征在于，所述单独控制每一所述非易失性存储器进行数据的存取的步骤之前还包括：
开放所述每一非易失性存储器的访问权限。
9.如权利要求6所述的存储器控制方法，其特征在于，还包括：
将所述多个非易失性存储器中的至少一个非易失性存储器配置为其他非易失性存储器的缓存。
10.如权利要求6所述的存储器控制方法，其特征在于，所述非易失性存储器为光媒介存储器、半导体存储器、磁媒介存储器或生物媒介存储器。
CN2011104155629A 2011-12-13 2011-12-13 电子设备和存储器控制方法 Pending CN103164362A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011104155629A CN103164362A (zh) 2011-12-13 2011-12-13 电子设备和存储器控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011104155629A CN103164362A (zh) 2011-12-13 2011-12-13 电子设备和存储器控制方法

Publications (1)

Publication Number Publication Date
CN103164362A true CN103164362A (zh) 2013-06-19

Family

ID=48587461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011104155629A Pending CN103164362A (zh) 2011-12-13 2011-12-13 电子设备和存储器控制方法

Country Status (1)

Country Link
CN (1) CN103164362A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015061965A1 (en) * 2013-10-29 2015-05-07 Hua Zhong University Of Science Technology Mixed cache management

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101169706A (zh) * 2006-10-26 2008-04-30 三星电子株式会社 存储器接口连接方法和装置
CN101416137A (zh) * 2006-03-30 2009-04-22 英特尔公司 具有不一致帧速的多个usb控制器的功率优化帧同步

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101416137A (zh) * 2006-03-30 2009-04-22 英特尔公司 具有不一致帧速的多个usb控制器的功率优化帧同步
CN101169706A (zh) * 2006-10-26 2008-04-30 三星电子株式会社 存储器接口连接方法和装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015061965A1 (en) * 2013-10-29 2015-05-07 Hua Zhong University Of Science Technology Mixed cache management
US9785558B2 (en) 2013-10-29 2017-10-10 Hua Zhong University Of Science Technology Mixed cache management

Similar Documents

Publication Publication Date Title
US11630609B2 (en) Scheduling access commands for data storage devices
CN107589905B (zh) 存储器系统及其操作方法
EP3361386B1 (en) Intelligent far memory bandwidth scaling
US8489907B2 (en) Method of selective power cycling of components in a memory device independently by reducing power to a memory array or memory controller
US11573742B2 (en) Dynamic data placement for collision avoidance among concurrent write streams
US10564869B2 (en) Memory controller and storage device including the same
US11709632B2 (en) Input/output size control between a host system and a memory sub-system
EP2849081A1 (en) Embedded system controller
CN103946816A (zh) 作为传统大容量存储设备的替代的非易失性随机存取存储器（nvram）
CN110083554A (zh) 用于配置混合存储器模块的存储器的i/o的设备及方法
CN110941395A (zh) 动态随机存取存储器、内存管理方法、系统及存储介质
US10032494B2 (en) Data processing systems and a plurality of memory modules
CN110299159A (zh) 存储器装置、存储器装置的操作方法及存储器系统
CN101241752A (zh) 存储卡和包含所述存储卡的存储系统
US20210294407A1 (en) Setting a power mode based on a workload level in a memory sub-system
KR102471151B1 (ko) 메모리 시스템 및 그것을 제어하는 방법
US20240036768A1 (en) Partial Execution of a Write Command from a Host System
US12001696B2 (en) Channel architecture for memory devices
CN104409099A (zh) 基于FPGA的高速eMMC阵列控制器
CN111913654A (zh) 控制器及具有其的存储器系统
US10762009B2 (en) Data processing system including memory systems coupled through internal channel
CN103164362A (zh) 电子设备和存储器控制方法
CN111177027A (zh) 动态随机存取存储器、内存管理方法、系统及存储介质
KR20200051174A (ko) 메모리 시스템
KR102254101B1 (ko) 데이터 처리 시스템 및 이의 동작 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20130619

RJ01 Rejection of invention patent application after publication