TWI392087B - 固態電解質記憶元件及其製造方法 - Google Patents

固態電解質記憶元件及其製造方法 Download PDF

Info

Publication number
TWI392087B
TWI392087B TW096127233A TW96127233A TWI392087B TW I392087 B TWI392087 B TW I392087B TW 096127233 A TW096127233 A TW 096127233A TW 96127233 A TW96127233 A TW 96127233A TW I392087 B TWI392087 B TW I392087B
Authority
TW
Taiwan
Prior art keywords
solid electrolyte
memory device
conductive layer
openings
electrolyte memory
Prior art date
Application number
TW096127233A
Other languages
English (en)
Other versions
TW200905864A (en
Inventor
Cha Hsin Lin
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW096127233A priority Critical patent/TWI392087B/zh
Priority to US11/942,730 priority patent/US7696509B2/en
Publication of TW200905864A publication Critical patent/TW200905864A/zh
Application granted granted Critical
Publication of TWI392087B publication Critical patent/TWI392087B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS

Description

固態電解質記憶元件及其製造方法
本發明是有關於一種記憶元件及其製造方法，且特別是有關於一種固態電解質記憶元件及其製造方法。
非揮發性記憶體的需求自1999年起就有突破性的成長，這是因為近幾年陸續出現相當廣泛的應用，如隨身碟、數位相機儲存卡、手機記憶體等，因而創造出一個其他技術無法涵蓋的全新市場。
目前的非揮發性記憶產品為快閃記憶體，但是現有的快閃記憶體元件架構在65nm技術世代以後將逐漸面臨物理極限的挑戰。另外，快閃記憶體也面臨諸多特性上的限制，例如操作速度太慢與操作週期不長等，因此在應用上受到很大的限制。基於此，許多的技術因此被廣泛的研究和討論，然而這些技術也有一些隱憂，例如尺寸繼續微縮的潛力，切換所消耗的功率過大等等。因此，需要進一步開發更新、更有潛力的記憶體技術以滿足未來更廣大的記憶需求。
阻抗式隨機存取記憶體(Resistance Random Access.Memory，RRAM)是目前廣為研究的一種記憶元件，其是使用過渡金屬氧化物來作為電阻轉換材料。然而，至今這些過渡金屬氧化物為何電阻會變化至今機制還不是很清楚，許多研究單位因此紛紛提出不同的解釋來說明過渡金屬氧化物內部發生的變化，例如絲狀電流路徑(filamentary current path)理論、氧空缺重新排列理論等等，然而因為機制尚不明朗，因此，RRAM元件有些特性如耐久性(endurance)問題無法很有效改善。例如，Spansion公司所製作的Cux O RRAM只能操作600循環左右。
另一方面，也有些人研究固態電解質記憶體。固態電解質記憶體具有較好的耐久性表現。美國亞利桑那大學的固態實驗室的含Ag之GeSe材料研究已測試至1010 循環，因此，此項新的技術相當值得深入研究。
本發明提供一種固態電解質記憶體，其可以有效控制固態電解質裡的金屬離子氧化還原反應在固態電解質產生導電路徑。
本發明提出一種固態電解質記憶元件的製造方法。此方法包括在基底上形成絕緣層。接著，在絕緣層上形成導電層。之後，在導電層中形成至少兩個開口，其部分重疊且連通，以使導電層形成至少一對自動對準的尖端電極。其後，在開口中填入固態電解質。
本發明提出一種固態電解質記憶元件，包括基底、絕緣層、導電層與固態電解質。絕緣層位於基底上。導電層位於絕緣層上，導電層中具有至少兩個開口，其部分重疊且連通，使導電層形成至少一對自動對準的尖端電極。固態電解質位於導電層的開口中。絕緣層、導電層以及固態電解質構成第一層記憶單元。
為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下。
圖1A至1C為依照本發明一實施例所繪示之一種固態電解質記憶元件之製造流程的剖面示意圖。圖2A至2C為圖1A至1C之一種固態電解質記憶元件之製造流程的上視圖。圖3A至3C為圖1A至1C之另一種固態電解質記憶元件之製造流程的上視圖。圖4A至4C為圖1A至1C之又一種固態電解質記憶元件之製造流程的上視圖。請參照圖1A與2A，在基底100上形成絕緣層102。基底100例如是半導體基底如矽基底、半導體化合物基底如矽鍺基底或是絕緣層上有矽基底(SOI)。絕緣層102之材質例如是氧化矽、摻雜氟之玻璃(FSG)、硼磷矽玻璃(BPSG)、磷矽玻璃(PSG)、氮化矽或氮氧化矽。絕緣層102的形成方法例如是化學氣相沈積法(CVD)。接著，在絕緣層102上形成導電層104。導電層104之材質包括金屬，例如是選自於銀、金、白金、銅、鎢、鎳、氮化鈦及其組合所組成之族群。導電層104的形成方法例如是濺鍍或是蒸鍍法。
其後，在導電層104上形成具有多個開口106圖案的光阻層108。在開口106中，兩兩相鄰之開口106部分相重疊而連通，使光阻層108具有多對尖端。各開口106之形狀可以相同，例如是圓形、橢圓形或是多邊形。然而，各開口的形狀也可以不相同。
在一實施例中，請參照圖2A，在單位面積內，具有四 個圓形開口106，其兩兩部分相重疊而連通，使留下之光阻層108具有四對尖端，如圖中A、B、C、D四處所示。
在另一實施例中，請參照圖3A，在單位面積內，具有四個橢圓形開口106，其兩兩部分相重疊而連通，使光阻層108具有四對尖端，如圖中A、B、C、D四處所示。
在又一實施例中，請參照圖4A，在單位面積內，具有四個多邊形開口106。多邊形開口106例如是五~十六邊形開口。在圖式中，僅以八邊形開口106來表示之，然其並非用以限定本發明。在開口106中，其兩兩部分相重疊而連通，使光阻層108具有四對尖端，如圖中A、B、C、D四處所示。
請參照圖1B、2B、3B、4B，以光阻層108為罩幕，蝕刻開口106所裸露的導電層104，使開口106的圖案轉移至導電層104，而在導電層104中形成多個開口110，裸露出絕緣層102。同樣地，導電層104中的多個開口110亦是兩兩部分相重疊且連通。而且，在開口110相連通之處的導電層104會分別形成自動對準的兩個尖端電極112a、112b。在一實施例中，在單位面積內的導電層104中，具有四個開口110，其兩兩部分相重疊而連通，而在單位面積的中心之處形成具有四個尖端電極112b的共用電極112，並且在開口110連通處形成與共用電極112的四個尖端電極112b自動對準的尖端電極112a。之後，將光阻層108移除。
之後，請參照圖1C、2C、3C與4C，在導電層104 的開口110中填入固態電解質(Solid state electrolytes)114。固態電解質114例如是摻雜銀、銅、鉻或鈮之硒化鍺(GeSe)、硫化鍺(GeS)、AgTeSe、AgTeS，或是AgSeS。填入固態電解質114的方法例如是濺鍍、噴墨印刷法或是蒸鍍法。在一實施例中，在單位面積內的導電層104中，具有四個開口110。導電層104中心處的共用電極112的四個尖端電極112b、自動對準的尖端電極112a及其之間的固態電解質114構成具有四個儲存點的記憶元件。也就是在A、B、C、D處可分別儲存一位元。
請參照圖5，完成上述形成絕緣層、形成圖案化導電層以及填入固態電解質之步驟可在基底100上形成第一層的記憶單元500。在實際應用時，可以重複以上形成絕緣層、形成圖案化導電層以及填入固態電解質之步驟，在第一層的記憶單元500上形成第二層記憶單元502或更多層記憶單元504。
通常，固態電解質需要很強的電場或電流來使電解質內部產生金屬團簇(metal cluster)排列。尖端電極可在固態電解質內很窄的局部區域形成很高電場，而使得電解質形成金屬團簇並使得金屬離子產生氧化還原反應，而在固態電解質產生導電路徑，進而使該記憶材料阻值產生一百萬倍的變化而達到資料儲存的目的。因此，本發明之固態電解質記憶元件切換所消耗的功率較低。
此外，由於固態電解質兩側的電極除了都是尖端電極外，也相互“自動對準”，如此便可進一步控制金屬團簇形 成的區域，故可以對元件的操作做更有效的控制。
本發明之固態電解質記憶元件可以在單一面積內儲存多位元，例如是4位元，因此可以滿足廣大的記憶需求。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧基底
102‧‧‧絕緣層
104‧‧‧導電層
106、110‧‧‧開口
108‧‧‧光阻層
112‧‧‧共用電極
112a、112b‧‧‧尖端電極
114‧‧‧固態電解質
500、502、504‧‧‧記憶單元
A、B、C、D‧‧‧區域
I-I‧‧‧剖面線
圖1A至1C為依照本發明一實施例所繪示之一種固態電解質記憶元件之製造流程的剖面示意圖。
圖2A至2C為圖1A至1C之一種固態電解質記憶元件之製造流程的上視圖。
圖3A至3C為圖1A至1C之另一種固態電解質記憶元件之製造流程的上視圖。
圖4A至4C為圖1A至1C之又一種固態電解質記憶元件之製造流程的上視圖。
圖5是依照本發明實施例所繪示之一種多層記憶單元之固態電解質記憶元件的示意圖。
104‧‧‧導電層
110‧‧‧開口
112a、112b‧‧‧尖端電極
114‧‧‧固態電解質
A、B、C、D‧‧‧區域
I-I‧‧‧剖面線

Claims (19)

  1. 一種固態電解質記憶元件的製造方法，包括：在一基底上形成一絕緣層；在該絕緣層上形成一導電層；在該導電層中形成至少兩個開口，其部分重疊且連通，以使該導電層形成至少一對尖端電極；以及在該些開口中填入一固態電解質。
  2. 如申請專利範圍第1項所述之固態電解質記憶元件的製造方法，其中該些開口之形狀相同。
  3. 如申請專利範圍第1項所述之固態電解質記憶元件的製造方法，其中該些開口之形狀是選自於圓形、橢圓形、多邊形及其組合所組成之族群。
  4. 如申請專利範圍第1項所述之固態電解質記憶元件的製造方法，其中在該導電層中係形成四個開口，其兩兩部分重疊且連通，以使該導電層形成一具有四個尖端之共用電極以及四個自動對準該共用電極之四個尖端的四個尖端電極，構成具有四個儲存點的記憶元件。
  5. 如申請專利範圍第1項所述之固態電解質記憶元件的製造方法，其中該絕緣層之材質包括氧化矽、摻雜氟之玻璃、硼磷矽玻璃、磷矽玻璃、氮化矽或氮氧化矽。
  6. 如申請專利範圍第1項所述之固態電解質記憶元件的製造方法，其中該固態電解質包括摻雜銀、銅、鉻或鈮之硒化鍺(GeSe)、硫化鍺(GeS)、AgTeSe、AgTeS，或是AgSeS。
  7. 如申請專利範圍第1項所述之固態電解質記憶元件的製造方法，其中該導電層之材質包括金屬。
  8. 如申請專利範圍第7項所述之固態電解質記憶元件的製造方法，其中該金屬之材質選自於銀、金、白金、銅、鎢、鎳、氮化鈦及其組合所組成之族群。
  9. 如申請專利範圍第1項所述之固態電解質記憶元件的製造方法，其中在該導電層中形成至少兩個開口的方法包括：在該導電層上形成一具有至少兩個部分重疊連通的開口圖案的光阻層；以該光阻層為罩幕，蝕刻該導電層，以在該導電層中形成該至少兩個開口，其部分重疊且連通；以及移除該光阻層。
  10. 如申請專利範圍第1項所述之固態電解質記憶元件的製造方法，其中該至少一對尖端電極係為一對自動對準的尖端電極。
  11. 一種固態電解質記憶元件，包括：一絕緣層位於一基底上；一導電層位於該絕緣層上，該導電層中具有至少兩個開口，其部分重疊且連通，使該導電層形成至少一對尖端電極；以及一固態電解質位於該導電層的該些開口中，其中該絕緣層、該導電層以及該固態電解質構成一第一層記憶單元。
  12. 如申請專利範圍第11項所述之固態電解質記憶元件，其中該些開口之形狀相同。
  13. 如申請專利範圍第11項所述之固態電解質記憶元件，其中該些開口之形狀是選自於圓形、橢圓形、多邊形及其組合所組成之族群。
  14. 如申請專利範圍第11項所述之固態電解質記憶元件，其中在該導電層中係具有四個開口，其兩兩部分重疊且連通，以使該導電層形成一具有四個尖端之共用電極以及四個自動對準該共用電極之四個尖端的四個尖端電極，構成具有四個儲存點的記憶元件。
  15. 如申請專利範圍第11項所述之固態電解質記憶元件，其中該固態電解質包括摻雜銀、銅、鉻或鈮之硒化鍺(GeSe)、硫化鍺(GeS)、AgTeSe、AgTeS，或是AgSeS。
  16. 如申請專利範圍第11項所述之固態電解質記憶元件，其中該導電層之材質包括金屬。
  17. 如申請專利範圍第16項所述之固態電解質記憶元件，其中該金屬之材質選自於銀、金、白金、銅、鎢、鎳、氮化鈦及其組合所組成之族群。
  18. 如申請專利範圍第11項所述之固態電解質記憶元件，更包括至少一第二層記憶單元位於該第一層記憶單元上。
  19. 如申請專利範圍第11項所述之固態電解質記憶元件，其中該至少一對尖端電極係為一對自動對準的尖端電極。
TW096127233A 2007-07-26 2007-07-26 固態電解質記憶元件及其製造方法 TWI392087B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW096127233A TWI392087B (zh) 2007-07-26 2007-07-26 固態電解質記憶元件及其製造方法
US11/942,730 US7696509B2 (en) 2007-07-26 2007-11-20 Solid state electrolyte memory device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW096127233A TWI392087B (zh) 2007-07-26 2007-07-26 固態電解質記憶元件及其製造方法

Publications (2)

Publication Number Publication Date
TW200905864A TW200905864A (en) 2009-02-01
TWI392087B true TWI392087B (zh) 2013-04-01

Family

ID=40294441

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096127233A TWI392087B (zh) 2007-07-26 2007-07-26 固態電解質記憶元件及其製造方法

Country Status (2)

Country Link
US (1) US7696509B2 (zh)
TW (1) TWI392087B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI393216B (zh) * 2007-11-01 2013-04-11 Ind Tech Res Inst 電阻式記憶體以及其製造方法
TWI394231B (zh) * 2009-02-03 2013-04-21 Nanya Technology Corp 非揮發性記憶體胞元及其製造方法
US8741739B2 (en) * 2012-01-03 2014-06-03 International Business Machines Corporation High resistivity silicon-on-insulator substrate and method of forming
US9444040B2 (en) 2013-03-13 2016-09-13 Microchip Technology Incorporated Sidewall type memory cell
US9362496B2 (en) 2013-03-13 2016-06-07 Microchip Technology Incorporated Resistive memory cell with trench-shaped bottom electrode
US9269606B2 (en) 2014-02-19 2016-02-23 Microchip Technology Incorporated Spacer enabled active isolation for an integrated circuit device
US9385313B2 (en) 2014-02-19 2016-07-05 Microchip Technology Incorporated Resistive memory cell having a reduced conductive path area
US10003021B2 (en) 2014-02-19 2018-06-19 Microchip Technology Incorporated Resistive memory cell with sloped bottom electrode
US9412942B2 (en) 2014-02-19 2016-08-09 Microchip Technology Incorporated Resistive memory cell with bottom electrode having a sloped side wall
US9318702B2 (en) * 2014-02-19 2016-04-19 Microchip Technology Incorporated Resistive memory cell having a reduced conductive path area
KR20170091589A (ko) 2014-11-26 2017-08-09 마이크로칩 테크놀로지 인코포레이티드 감소된 전도성 경로 영역 / 강화된 전계를 위한 스페이서 영역을 갖는 저항성 메모리 셀
JP6444956B2 (ja) * 2015-09-30 2018-12-26 富士フイルム株式会社 経皮吸収用組成物
US10497866B1 (en) 2018-06-19 2019-12-03 National Technology & Engineering Solutions Of Sandia, Llc Ionic floating-gate memory device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060049390A1 (en) * 2004-08-23 2006-03-09 Klaus Ufert Resistively switching nonvolatile memory cell based on alkali metal ion drift

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7012306B2 (en) * 2001-03-07 2006-03-14 Acreo Ab Electrochemical device
SE520339C2 (sv) * 2001-03-07 2003-06-24 Acreo Ab Elektrokemisk transistoranordning och dess tillverkningsförfarande
US7423282B2 (en) * 2006-07-06 2008-09-09 Infineon Technologies Ag Memory structure and method of manufacture

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060049390A1 (en) * 2004-08-23 2006-03-09 Klaus Ufert Resistively switching nonvolatile memory cell based on alkali metal ion drift

Also Published As

Publication number Publication date
US7696509B2 (en) 2010-04-13
TW200905864A (en) 2009-02-01
US20090026438A1 (en) 2009-01-29

Similar Documents

Publication Publication Date Title
TWI392087B (zh) 固態電解質記憶元件及其製造方法
US9034689B2 (en) Non-volatile storage with metal oxide switching element and methods for fabricating the same
TWI401796B (zh) 導通微通道記憶體元件及其製造方法
US8519371B2 (en) Nonvolatile memory device and method for manufacturing the same
KR100668846B1 (ko) 상변환 기억 소자의 제조방법
TW201005936A (en) Fully self-aligned pore-type memory cell having diode access device
EP2847790B1 (en) Resistive memory having confined filament formation
US20150162383A1 (en) Vertical resistive random access memory device, and method for manufacturing same
JP2013530525A (ja) 抵抗変化型メモリセル構造および方法
KR20090098189A (ko) 비휘발성 메모리 장치, 이의 제조 방법, 및 이를 포함하는프로세싱 시스템
WO2017052584A1 (en) High retention resistive random access memory
TW201411814A (zh) 電阻式記憶胞、電阻式記憶陣列及其形成方法
TWI508340B (zh) 電阻式記憶體及其製造方法
TWI297225B (en) Phase change memory device and fabrications thereof
WO2017052583A1 (en) Thermally insulated resistive random access memory
TWI504033B (zh) 電阻式記憶體及其製造方法
CN101369627B (zh) 固态电解质存储元件及其制造方法
CN100553004C (zh) 相变化存储器及其制造方法
US10861901B2 (en) Resistive random access memory and manufacturing method thereof
KR101375773B1 (ko) 선택 소자가 필요없는 수직형 저항 변화 메모리 소자 및 그 제조방법
KR100639999B1 (ko) 상변화층 스페이서를 갖는 상변화 메모리 소자 및 그제조방법
CN110752293A (zh) 一种双向阈值开关选择器件及其制备方法
TWI433364B (zh) 電阻式記憶元件及其製造方法
KR100680976B1 (ko) 상변환 기억 소자 및 그의 제조방법
CN115295725A (zh) 一种cbram器件的制备方法及其结构

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees