TWI388858B - 測試系統、電子元件以及測試裝置 - Google Patents

測試系統、電子元件以及測試裝置 Download PDF

Info

Publication number
TWI388858B
TWI388858B TW098118031A TW98118031A TWI388858B TW I388858 B TWI388858 B TW I388858B TW 098118031 A TW098118031 A TW 098118031A TW 98118031 A TW98118031 A TW 98118031A TW I388858 B TWI388858 B TW I388858B
Authority
TW
Taiwan
Prior art keywords
test
circuit
signal
control unit
side control
Prior art date
Application number
TW098118031A
Other languages
English (en)
Other versions
TW201000925A (en
Inventor
Daisuke Watanabe
Toshiyuki Okayasu
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of TW201000925A publication Critical patent/TW201000925A/zh
Application granted granted Critical
Publication of TWI388858B publication Critical patent/TWI388858B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3187—Built-in tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31724—Test controller, e.g. BIST state machine
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0401—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals in embedded memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

測試系統、電子元件以及測試裝置
本發明是有關於一種測試系統(system)、電子元件(device)以及測試裝置。
作為對半導體元件進行測試的方法，已知有使用了內建自測(Built-In-Self-Test，BIST)電路的測試。使用內置於半導體元件的BIST電路來對半導體元件進行測試，藉此，即便不使用高性能的測試裝置，亦可對被測試元件進行測試。例如，在設置於半導體元件的外部的測試裝置與BIST電路之間，將頻率比較低的信號輸入或輸出，藉此，可使BIST電路對半導體元件進行測試，而且可接收測試結果。
[先行技術文獻][專利文獻]
目前尚未掌握先前技術文獻，因此，省略與專利文獻相關的記載。
BIST電路的有效性可藉由對半導體元件內的邏輯(logic)電路進行測試的BIST電路、以及對記憶(memory)電路進行測試的BIST電路的實際成績來證明。今後可考慮，如類比(analog)電路的測試般的將BIST電路擴張至多種測試的可能性。
因此，在將記憶電路、邏輯電路、以及類比電路等單片(monolithic)化的系統單晶片(System on Chip，SoC)以及系統級封裝(System in Package，SiP)等中，有為了對該些電路進行測試而搭載多種BIST的可能性。特別是，若半導體製程(process)的小型化發展，使半導體元件中的BIST電路所占的區域變小，則可考慮將更多的BIST電路封裝於半導體元件。
然而，於將多種BIST電路封裝於半導體元件的情形時，外部測試裝置對各BIST電路的控制變得繁雜。又，必須將對BIST電路進行控制的測試用的測針(pin)設置於每個BIST電路。進而，當使BIST電路與外部的測試裝置中的測試電路聯合地對半導體元件進行測試時，多個BIST電路與來自測試電路的信號同步，從而難以進行控制。
為了解決上述問題，在本發明的第1形態中提供一種測試系統，對被測試元件進行測試，其包括：多個測試用內置電路，設置於被測試元件的內部，用於對被測試元件的動作電路進行測試；元件側控制部，經由共用匯流排(bus)而電性連接於多個測試用內置電路，將與所給予的外部信號相對應的元件內控制信號供給至共用匯流排，藉此來控制各個測試用內置電路；以及測試裝置，將外部信號供給至元件側控制部。
根據第2形態，提供一種電子元件，具備根據輸入信號而動作的動作電路，該電子元件包括：多個測試用內置電路，設置於電子元件的內部，對動作電路進行測試；以及元件側控制部，經由共用匯流排而電性連接於多個測試用內置電路，將與所給予的外部信號相對應的元件內控制信號供給至共用匯流排，藉此來控制各個測試用內置電路。
根據第3形態，提供一種測試裝置，對被測試元件進行測試，該被測試元件包括：多個測試用內置電路，設置於被測試元件的內部，用於對被測試元件的動作電路進行測試；以及元件側控制部，經由共用匯流排而電性連接於多個測試用內置電路，將與所給予的外部信號相對應的元件內控制信號供給至共用匯流排，藉此來控制各個測試用內置電路；測試裝置包括：將外部信號供給至元件側控制部的測試器(tester)側控制部；對動作電路進行測試的測試電路；以及使測試電路及測試用內置電路同步地動作的同步控制部。
另外，上述的發明概要並未列舉本發明的全部必要特徵。又，該些特徵群的次組合(subcombination)亦可成為發明。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下，透過發明的實施形態來說明本發明，但以下的實施形態並不限定申請專利範圍的發明。而且，實施形態中所說明的特徵的所有組合並非限於發明內容所必需。
圖1是表示一個實施形態的測試系統10的構成例的圖。測試系統10是對半導體電路等的被測試元件110進行測試的系統，包括設置於被測試元件110的內部的測試用內置電路與測試裝置200。本例的測試系統10並行地對形成於被測試晶圓(wafer)100的多個被測試元件110進行測試。
測試裝置200具有測試基板202及主機(main frame)210。測試基板202是與被測試晶圓100相對向地配置，可總括地與多個被測試元件110的各個電性連接。在測試基板202上，形成著與多個被測試元件110逐一對應的多個電路區塊(block)220。各個電路區塊220與相對應的被測試元件110電性連接，對該被測試元件110進行測試。
測試基板202可為由與被測試晶圓100相同的半導體材料所形成的晶圓。例如，測試基板202可為矽(silicon)基板。又，測試基板202亦可由具有與被測試晶圓100的基板大致相同的熱膨脹係數(Coefficient of thermal expansion)的半導體材料而形成。又，測試基板202亦可為印刷基板(print substrate)。
又，本例的測試基板202可具有與被測試晶圓100大致相同的形狀。作為一例，測試基板202可為具有與被測試晶圓100大致相同的直徑的圓盤形狀的基板。又，測試基板202亦可為載置著被測試元件110的適配器(socket board)等的基板。以下，使用如下的示例來進行說明，在該示例中，測試基板202具有與被測試晶圓100大致相同的形狀，且與被測試晶圓100相對向地配置。
各個電路區塊220可形成於與被測試晶圓100中形成著多個被測試元件110的區域相對應的測試基板202的區域中。例如，於將測試基板202以及被測試晶圓100重疊的情形時，將形成著電路區塊220的區域、與形成著被測試元件110的區域相重合的方式而形成各個電路區塊220。
另外，被測試元件110以及電路區塊220，可設置於被測試晶圓100以及測試基板202中相對向的對向面上。又，電路區塊220亦可設置於測試基板202的該對向面的背面。於該情形時，各個電路區塊220可經由形成於測試基板202的通孔(viahole)而與相對應的被測試元件110電性連接。
又，所謂電性連接，可指能夠在兩個構件之間傳輸電信號的狀態。例如，電路區塊220以及被測試元件110的輸入輸出焊墊(pad)可直接地接觸，或者經由其他導體而間接地接觸，藉此來電性連接。例如，測試系統10可在被測試晶圓100以及測試基板202之間，具備與該些晶圓為大致相同直徑的膜片(membrane sheet)等的探針(probe)構件。該膜片具有將電路區塊220以及被測試元件110的相對應的輸入輸出焊墊間電性連接的凸塊(bump)。又，測試系統10亦可在膜片以及測試基板202之間具備各向異性導電片(sheet)。
又，電路區塊220以及被測試元件110的輸入輸出焊墊亦可如電容耦合(亦稱作靜電耦合(electrostatic coupling))或感應耦合(亦稱作磁耦合(magnetic coupling))等般，以非接觸的狀態來電性連接。又，電路區塊220以及被測試元件110的輸入輸出焊墊間的傳輸線路的一部分亦可為光學性的傳輸線路。
本例的測試基板202是由與被測試晶圓100相同的半導體材料所形成，因此，即使在周圍溫度發生變動的情形時，亦可良好地維持測試基板202與被測試晶圓100之間的電性連接。因此，例如即使在對被測試晶圓100進行加熱而測試的情形時，亦可高精度地對被測試晶圓100進行測試。
又，在由半導體材料來形成測試基板202的情形時，可容易地測試基板202上形成高密度的電路區塊220。例如，可藉由使用了曝光等的半導體製程而容易地在測試基板202上形成高密度的電路區塊220。因此，可比較容易地將與多數個被測試元件110相對應的多數個電路區塊220形成於測試基板202。
又，於將電路區塊220設置於測試基板202的情形時，可減小主機210的規模。例如，主機210可具有如下的各功能：將測試開始等的時序(timing)通知電路區塊220的功能；將該電路區塊220的測試結果讀出的功能；以及供給電路區塊220及被測試元件110的驅動電力的功能。例如，主機210可使用個人電腦(personal computer)等來對各電路區塊220進行控制。
圖2是表示被測試元件110以及電路區塊220的構成例的圖。被測試元件110包括多個動作電路102、多個BIST電路120、元件側控制部122、介面(interface)124、介面126、實際動作測針140、實際動作測針142、以及測試用測針144。BIST電路120是設置於被測試元件110的內部，且用以對動作電路102進行測試的測試用內置電路的一例。
介面124設置於測試用測針144以及元件側控制部122之間，將信號輸入或輸出。例如，元件側控制部122可經由測試用測針144以及介面124而從電路區塊220接收外部信號。又，元件側控制部122可經由測試用測針144以及介面124，將BIST電路120的測試結果輸出至電路區塊220。
介面126設置於實際動作測針142以及動作電路102之間，將信號輸入或輸出。例如，實際動作測針142為數位(digital)I/O測針，介面126可在實際動作測針142與包含邏輯電路的動作電路102之間，將數位信號輸入或輸出。介面124以及介面126可為緩衝(buffer)電路。
又，實際動作測針140可為類比I/O測針、高速I/F測針、光I/O測針等。實際動作測針140在動作電路102與被測試元件110的外部之間進行信號輸入與輸出。於被測試元件110已被封裝於產品的情形時，實際動作測針140可為與該產品內的其他電路電性連接的測針。在對被測試元件110進行測試時，實際動作測針140在電路區塊220以及動作電路102之間進行類比信號、高頻信號、及光信號等的輸入與輸出。
又，測試用測針144在元件側控制部122與被測試元件110的外部之間將信號輸入或輸出。於被測試元件110已被封裝於產品的情形時，測試用測針144可為不被使用的測針。在對被測試元件110進行測試時，測試用測針144電性連接於測試裝置200。
各個動作電路102在被測試元件110被封裝時進行規定的動作。例如，動作電路102可為記憶所給予的資料(data)的記憶電路、輸出與所給予的數位信號相對應的數位信號的邏輯電路、將所給予的數位信號轉換為類比信號的A/D轉換電路、將所給予的類比信號轉換為數位信號的D/A轉換電路、輸出與所給予的類比信號相對應的類比信號的類比電路、以及與被測試元件110的外部之間進行類比信號的輸入與輸出的類比I/O電路等。
多個BIST電路120是對應於多個動作電路102而設置。各個BIST電路120測試相對應的動作電路102是否正常地動作。例如，當已將規定的測試信號供給至相對應的動作電路102時，BIST電路120可根據動作電路102是否輸出規定的信號來判定動作電路102是否已正常地動作。
元件側控制部122經由共用匯流排130而電性連接於多個BIST電路120。元件側控制部122將與所給予的外部信號相對應的元件內控制信號供給至共用匯流排130，藉此來對各個BIST電路120進行控制，以對各個動作電路102進行測試。
各個BIST電路120對相對應的動作電路102進行測試，產生對應於測試結果的數位測試結果信號。測試結果信號可為作為測試對象的動作電路102的良否的判定結果，亦可為測試過程所得的中間資料。
根據相對應的動作電路102中的信號處理的內容，決定各個BIST電路120的測試的項目以及內容。例如，與包含記憶電路或邏輯電路等的動作電路102相對應的BIST電路120，可具有先前的邊界掃描(boundary scan)測試電路。
另一方面，無法利用先前的邊界掃描測試電路，來對包含D/A轉換電路、A/D轉換電路、類比電路、或類比I/O電路等的動作電路102進行測試。因此，被測試元件110對應於多種動作電路102而具有多種BIST電路120。
在本例的被測試元件110中，經由共用匯流排130且使用共用的元件內控制信號來對該等BIST電路120進行控制，藉此來將該控制簡化。例如，元件內控制信號可具有指定任一個BIST電路120的指定位元(bit)、表示應供給至所指定的BIST電路120的輸入資料的輸入位元、表示從所指定的BIST電路120輸出的輸出資料的輸出位元、表示供給至BIST電路120的時脈(clock)的時脈位元、以及表示使所指定的BIST電路120的動作開始的時序的賦能(enable)位元。
預先規定元件內控制信號的位元排列，各個BIST電路120根據指定位元的值來判定該元件內控制信號是否指定自己。藉由指定位元而判定為自己已被指定的BIST電路120對應於該元件內控制信號而動作，對相對應的動作電路102進行測試。
在元件內控制信號中的輸入資料中，對BIST電路120的動作進行控制的位址(address)、圖案(pattern)資料等可包含於規定的位元位置。元件側控制部122可根據所給予的外部信號，而將規定的位元排列的元件內控制信號輸出，藉此來指定多個BIST電路120。於該情形時，亦可同時對與多個BIST電路120相對應的多個動作電路102進行測試。或者，亦可使多個動作電路102連結，從而對多個動作電路102進行測試。
其次，說明電路區塊220的構成。電路區塊220包括多個測試電路222、測試器側控制部226、週期產生部228、同步控制部230、測試器匯流排242、共用匯流排240、切換部224、輸入輸出測針250、輸入輸出測針252、以及輸入輸出測針254。
多個測試電路222經由切換部224以及輸入輸出測針250，而電性連接於被測試元件110的實際動作測針140。測試電路222可與動作電路102進行信號的輸入與輸出，藉此來對動作電路102進行測試。又，多個測試電路222可具有各不相同的測試功能。例如，各個測試電路222可具有對動作電路102進行功能(function)測試、類比測試、直流測試、高頻測試、或光輸入輸出測試中的任一項測試的功能。
各個測試電路222可具有與周知的測試裝置同樣的測試功能。又，各個測試電路222可根據測試程式(program)而動作，該測試程式是從主機210的程式儲存部212經由測試器匯流排242而被給予的程式。該測試程式中可包含表示測試電路222所產生的測試信號的位元圖案或波形圖案的簣料、表示測試信號的週期及相位的資料等。
切換部224選擇任一個測試電路222，來電性連接於被測試元件110的實際動作測針140。所選擇的測試電路222經由實際動作測針140，而將規定的信號輸入至動作電路102。又，該測試電路222經由實際動作測針140而接收動作電路102所輸出的信號，並根據該信號來判定動作電路102是否已正常地動作。再者，實際動作測針140可為類比測針、或高速數位測針等。
進行功能測試的測試電路222，將具有規定的圖案的數位信號輸入至被測試元件110。被測試元件110的動作電路102，將對該測試信號進行規定的信號處理所得的回應信號(response signal)輸出至測試電路222。測試電路222根據該回應信號來判定被測試元件110是否已正常地動作。
例如，進行功能測試的測試電路222，可經由實際動作測針142而對包含記憶電路或邏輯電路的動作電路102進行測試。於該情形時，測試電路222將具有規定的圖案的數位測試信號輸入至該動作電路102。該動作電路102對應於該測試信號而進行規定的動作，將與動作結果相對應的回應信號輸出。測試電路222根據該回應信號來判定該動作電路102是否已正常地動作。
進而，進行功能測試的測試電路222亦可對介面124進行功能測試。於該情形時，該測試電路222可經由測試器側控制部226而對測試用測針144進行存取(access)。
又，進行類比測試的測試電路222經由實際動作測針140而與動作電路102進行類比的信號的輸入與輸出，藉此來測試動作電路102是否已正常地動作。又，進行高頻測試的測試電路222經由實際動作測針140而與動作電路102進行較高頻率的信號的輸入與輸出，藉此來測試動作電路102是否已正常地動作。又，進行光I/O測試的測試電路222經由實際動作測針140而與動作電路102進行光信號的輸入與輸出，藉此來測試動作電路102是否已正常地動作。
又，類比測試用的測試電路222，可將功能測試用的測試電路222所輸出的數位信號轉換為類比信號，並將該類比信號供給至動作電路102。藉此，可產生具有規定的波形圖案的類比信號。又，類比測試用的測試電路222可將從動作電路102接收的信號轉換為數位信號，並將該數位信號供給至功能測試用的測試電路222。
又，進行直流測試的測試電路222，測定從實際動作測針140供給至被測試元件110的電壓或電流的直流位準(level)。該測試電路222根據該測定值是否處於規定的範圍內，來判定被測試元件110是否已正常地動作。於該情形時，例如，當已將規定的圖案的測試信號供給至包含邏輯電路等的動作電路102時，可藉由進行功能測試的測試電路222來對供給至被測試元件110的電壓或電流進行測定。進而，直流測試電路222亦可經由實際動作測針142或測試用測針144，對供給至被測試元件110的電壓或電流的直流位準進行測定。
測試器側控制部226根據由主機所給予的測試程式，將外部信號供給至元件側控制部122。例如，該測試程式可包含：藉由BIST電路120來對動作電路102進行測試的BIST測試指令、指定BIST電路120的BIST指定指令、表示應供給至BIST電路120的圖案的資料部分、指定測試週期(test cycle)的週期指定指令、以及表示使BIST電路120開始動作的時序的賦能指令等。
測試器側控制部226根據包含於測試程式的該些指令以及資料，而產生供給至元件側控制部122的外部信號。外部信號可為與上述的元件內控制信號相同內容的信號。例如，測試器側控制部226可產生串列資料(serial data)的元件內控制信號，並將該元件內控制信號作為外部信號而輸出。介面124或元件側控制部122可將該外部信號轉換為並行資料(parallel data)。
藉此，使多個BIST電路120對動作電路102進行測試。又，測試器側控制部226從元件側控制部122接收各個動作電路102的測試結果。本例的測試器側控制部226是經由共用匯流排240、輸入輸出測針254、測試用測針144、以及介面124而與元件側控制部122電性連接。
又，測試器側控制部226經由共用匯流排240而與各個測試電路222電性連接。當使BIST電路120與測試電路222協調地動作，對動作電路102進行測試時，測試器側控制部226可與元件側控制部122之間進行信號的輸入與輸出，同時，可經由共用匯流排240而控制各個測試電路222。
測試器側控制部226可根據由主機所給予的測試程式，產生對各個測試電路222進行控制的測試器內控制信號。例如，該測試程式可包含：藉由測試器側控制部226來對測試電路222進行控制的控制指令、指定測試電路222的指定指令、表示應供給至測試電路222的圖案的資料部分、指定測試週期的週期指定指令、以及表示使測試電路222開始動作的時序的賦能指令等。
測試器側控制部226根據包含於測試程式的該些指令以及資料，產生供給至測試電路222的測試器內控制信號。測試器內控制信號可為與上述的元件內控制信號相同內容的信號。然而，測試器內控制信號可根據指定位元來指定任一個測試電路222。
又，測試器內控制信號亦可根據指定位元來指定多個測試電路222。例如，測試器內控制信號可針對實際動作測針140、實際動作測針142、以及測試用測針144中的多個測針而分別指定測試電路222。
藉此，經由測試器側控制部226，可使測試電路222對動作電路102進行測試。亦即，測試器側控制部226對BIST電路120以及測試電路222此兩者進行控制，因此可容易地使BIST電路120以及測試電路222的動作同步。因此，BIST電路120以及測試電路222可協動地對動作電路102進行測試，從而可進行多種測試。
又，可利用相同的位元排列的信號來控制多種BIST電路120以及測試電路222。因此，可容易地對多種BIST電路120以及測試電路222進行控制。又，即使於使BIST電路以及測試電路222的個數增加的情形時，亦只要將滿足規定的規格的新的BIST電路或測試電路222連接於共用匯流排即可，因此，電路以及控制的設計變得容易。所謂規定的規格，可為保證能夠藉由上述元件內控制信號或測試器內控制信號的位元排列的信號而進行控制的規格。
週期產生部228根據測試程式而產生測試週期。例如，週期產生部228可產生基準時脈，該基準時脈具有與測試程式中所記述的值相對應的週期。週期產生部228可將所產生的基準時脈，供給至測試電路222以及同步控制部230。測試電路222根據測試週期而動作。例如，測試電路222可輸出與測試週期同步的測試信號。
為了使測試電路222以及BIST電路120同步地動作，同步控制部230對測試器側控制部226進行控制。例如，同步控制部230可使測試器側控制部226所輸出的信號的至少一部分與測試週期同步。例如，同步控制部230可對測試器側控制部226所輸出的信號的至少一部分用測試週期進行重定時(retiming)。藉由此種處理，測試器側控制部226產生與該測試週期同步的外部信號以及測試器內控制信號。
如上所述，本例的電路區塊220可使元件側控制部122所輸出的元件內控制信號與測試器內控制信號同步。因此，可使BIST電路120與測試電路222同步地動作。亦即，BIST電路120以及測試電路222可協動地對動作電路102進行測試，從而可進行多種測試。
例如，測試電路222將規定的測試信號供給至動作電路102，使動作電路102的邏輯狀態成為規定的狀態之後，BIST電路120可對動作電路102進行測試。又，在BIST電路120對動作電路102進行測試的期間，測試電路222亦可使動作電路102的狀態產生變化。
相反地，在BIST電路120使動作電路102成為規定的狀態之後，測試電路222可對動作電路102進行測試。又，在測試電路222對動作電路102進行測試的期間，BIST電路120可使動作電路102的狀態產生變化。
如上所述，測試器側控制部226為了使BIST電路120以及測試電路222同步地動作，而輸出外部信號以及測試器內控制信號。藉由此種控制，可利用多種方法來對測試電路222進行測試。
圖3是表示測試器內控制信號的位元構成例的圖。如上所述，測試器內控制信號包括輸入位元DATA-IN、輸出位元DATA-OUT、時脈位元CLOCK、指定位元BIST-SEL、以及賦能位元ENABLE。又，測試器內控制信號除了包括該些位元以外，更包括以選項(option)方式由用戶(user)來使用的選項位元Option。
又，外部信號以及測試器內控制信號，亦可具有與測試器內控制信號相同的位元構成。再者，如圖3所示，該些位元可被並行地傳輸，亦可被串列地傳輸。例如，測試器內控制信號以及元件內控制信號，可為該些位元被並行地傳輸的信號。相對於此，外部信號可為該些位元被串列地傳輸的信號。藉此，可減少測試用測針144的數目。
外部信號以及測試器內控制信號中的該些位元，可藉由同步控制部230而與測試週期同步。藉此，可使外部信號以及測試器內控制信號同步。
指定位元BIST-SEL可包括表示應指定的BIST電路120的位址的部分、以及表示動作模式(mode)的部分。指定位元BIST-SEL可藉由表示動作模式的部分，來表示例如使BIST電路120的動作開始，或使該BIST電路120的動作停止。又，於BIST電路120具有多個動作模式的情形時，指定位元BIST-SEL可藉由表示動作模式的部分，來指定BIST電路120的動作模式。例如，BIST電路120可具有動作頻率不同的多個動作模式等。
輸入位元DATA-IN可包含位址部分以及資料部分。位址部分可表示BIST電路120中的位址。又，資料部分可表示應供給至該位址的資料。
輸出位元DATA-OUT亦可同樣地包含位址部分以及資料部分。位址部分可表示BIST電路120中的位址。又，資料部分可表示從該位址中讀出的資料。
圖4是表示同步控制部230以及測試器側控制部226的動作例的時序圖(timing chart)。與圖3關聯地說明的測試裝置200，將固定的位元長度的輸入位元(DATA-IN)供給至被測試元件110，但本例的測試裝置200將位元長度會產生變化的輸入位元(DATA-IN-SYNC)供給至被測試元件110。
輸入位元的各位元的位元長度，可根據測試週期CYC-TEST而決定，該測試週期CYC-TEST是由測試程式來決定。週期產生部228可根據測試程式而產生測試週期CYC-TEST。
同步控制部230從測試器側控制部226接收輸入位元DATA-IN，並輸出同步輸入位元DATA-IN-SYNC，該同步輸入位元DATA-IN-SYNC是藉由測試週期CYC-TEST來對各位元的時序進行重定時所得的位元。亦即，同步控制部230使輸入位元DATA-IN中的各位元的位元長度，根據測試週期CYC-TEST中相對應的週期的長度而發生變化，並將各位元的位元長度輸出。同步控制部230可為先進先出緩衝器(First In First Out，FIFO)，根據基準時脈CLOCK而取得輸入位元DATA-IN的各位元的值，並根據測試週期CYC-TEST而將所取得的值輸出。
測試器側控制部226可將同步控制部230所輸出的同步輸入位元，變成與圖3關聯說明的輸入位元DATA-IN，並將該輸入位元DATA-IN輸出。藉此，可使BIST電路120以及測試電路222與測試週期同步地動作。
圖5是表示被測試元件110的其他構成例的圖。圖2中表示了各個BIST電路120經由共用匯流排130而並聯地連接於元件側控制部122的示例，但本例的BIST電路120經由共用匯流排130而串聯地連接於元件側控制部122。BIST電路120可藉由環形(ring)連接、樹形(tree)連接，星形(star)連接等的匯流排連接而連接於元件側控制部122。
圖6是表示動作電路102的構成例的圖。本例的動作電路102可例如具有超外差(superheterodyne)方式的接收電路。又，本例的動作電路102可為圖1至圖5說明的動作電路102的多種結合的電路。因此，可藉由多種BIST電路120來對本例的動作電路102進行測試。
動作電路102包括記憶電路118、信號處理部119、A/D轉換器116、低通濾波器(Low-Pass Filter，LPF)114、混頻器(mixer)111、局部振盪器(local oscillator)112、影像排斥濾波器(image rejection filter)108、低雜訊放大器(Low Noise Amplifier，LNA)106、以及帶通濾波器(Band-Pass Filter，BPF)104。又，動作電路102的各構成要素可經由開關(switch)117而連接具有對應於各構成要素的功能的BIST電路120。
將輸入信號RFin輸入至實際動作測針140-1。輸入信號RFin可由測試電路222給予。BPF104使輸入信號RFin中的規定的頻帶內的信號成分通過。該頻帶可將輸入信號RFin的載波頻率(carrier frequency)作為中心頻率。
LNA106將經BPF104過濾(filtering)的內部信號RF1放大，產生內部信號RF2。影像排斥濾波器108是以不會在後段的混頻器111中產生影像干擾(interference)的方式來使內部信號RF2中的影像成分衰減，並產生內部信號RF3。影像排斥濾波器108可為低通濾波器。
局部振盪器112是以規定的局部頻率進行振盪，產生局部信號。混頻器111將影像排斥濾波器108所輸出的內部信號RF3與局部信號混合，進行降頻(down conversion)。
於對輸入信號RFin進行正交調變的情形時，混頻器111將類比基頻(baseband)信號的同相成分BB_I與直交成分BB_Q輸出。類比基頻信號BB經LPF114過濾，並藉由A/D轉換器116而轉換為數位值。A/D轉換器116的輸出是輸入至信號處理部119，然後進行解調處理。
如上所述，動作電路102的各個構成要素，連接著具有相對應的功能的BIST電路120。例如，BPF104、影像排斥濾波器108、局部振盪器112可連接具有對信號的頻率成分進行測定的頻譜分析儀(spectrum analyzer)的功能的BIST電路120。該些BIST電路120可測試相對應的電路的頻率特性是否滿足預先確定的規格。
又，LNA106以及LPF114可連接具有數化器(digitizer)的功能的BIST電路120。該些BIST電路120可測試相對應的電路所輸出的信號波形是否滿足規定的規格。
又，A/D轉換器116可連接具有任意波形產生器的功能的BIST電路120。當已將規定的類比波形輸入至A/D轉換器116時，該BIST電路120可根據A/D轉換器116的輸出來判定A/D轉換器116的良否。於該情形時，A/D轉換器116所輸出的數位值，亦可經由信號處理部119以及實際動作測針140-2而由測試電路222測定。
又，連接於BPF104、影像排斥濾波器108、以及局部振盪器112的BIST電路120均具有頻譜分析儀的功能。如此，相對於相同功能的BIST電路120所應連接的構成要素，可使用相同的BIST電路120來對該BIST電路120以及該構成要素間的連接進行切換，藉此來進行該些構成要素的測試。
圖7是表示被測試元件110以及電路區塊220的其他構成例的圖。本例中的被測試元件110相對於與圖1至圖6說明的被測試元件110的構成，不同點在於包括內部節點(node)存取部128以及介面125。被測試元件110中的其他構成要素可與圖1至圖6而說明的被測試元件110的構成要素相同。
可代替圖1至圖6說明的BIST電路120中的對數位電路進行測試的BIST電路120，而設置內部節點存取部128以及介面125。內部節點存取部128與相對應的動作電路102的內部的規定的多個節點電性連接。
又，介面125經由測試用測針146而將內部節點存取部128與電路區塊220電性連接。又，內部節點存取部128可與多個測試用測針146電性連接。內部節點存取部128可對將各個測試用測針146連接於任一個動作電路102中的任一個內部節點進行切換。
又，內部節點存取部128可為測試用內置電路的一例。元件側控制部122可對內部節點存取部128進行控制，切換測試用測針146與內部節點的連接關係。
本例的電路區塊220除關包括與圖1至圖6說明的電路區塊220的構成以外，更包括多個BOST電路232。電路區塊220的其他構成要素可與圖1至圖6說明的電路區塊220的構成要素相同。
各個BOST電路232可具有與圖1至圖6說明的包含數位電路的BIST電路120相同的功能以及構成。又，BOST電路232與測試電路222同樣地連接於共用匯流排240。測試器側控制部226可使用測試器內控制信號來對各個BOST電路232進行控制。於該情形時，測試器側控制部226根據測試器內控制信號中的指定位元來指定任一個BOST電路232。
BOST電路232是經由輸入輸出測針256而連接於測試用測針146。BOST電路232是經由內部節點存取部128而對動作電路102進行測試。
如此，將具有與BIST電路120同樣功能的BOST電路232設置於電路區塊220，藉此，可將被測試元件110中BIST電路120所佔據的面積縮小。又，由於電路區塊220形成於配置在被測試晶圓100附近的測試基板202，因此，可將BOST電路232配置於電路區塊220的內部。因此，可容易地使BOST電路232以及測試電路222同步。又，由於BOST電路232與被測試元件110的距離近，因此，亦可不將驅動電路(driver circuit)等設置於BOST電路232以及被測試元件110之間。
圖8是表示被測試元件110的其他構成例的圖。本例的被測試元件110除了包括與圖1至圖7說明的被測試元件110的構成以外，更包括開關部103以及校正(calibration)用測針148。被測試元件110的其他構成要素可與圖1至圖7說明的被測試元件110的構成要素相同。
開關部103設置於規定的BIST電路120與多個動作電路102之間，對將該BIST電路120連接於哪個動作電路102進行切換。開關部103可為測試用內置電路的一例。元件側控制部122可藉由上述的元件內控制信號的指定位元中的表示動作模式的部分，來對開關部103選擇哪個動作電路102進行控制。
又，多個動作電路102可為能夠藉由相同的BIST電路120來測試的電路。例如，多個動作電路102可為圖6所示的BPF104、影像排斥濾波器108、以及局部振盪器112。於該情形時，連接於開關部103的BIST電路120可具有頻譜分析儀的功能。藉由此種構成，可減少BIST電路120的個數。
又，較佳為預先對各個BIST電路120進行校正，使得將信號輸出的時序、將要輸出的信號的振幅、或相對於輸入信號的測定值的關係等的特性成為規定的特性。
例如，當電路區塊220經由校正用測針148、配線134以及開關部103，而將規定的校正用信號供給至動作電路102時，可對BIST電路120的內部的輸入輸出增益(gain)等的電路特性進行調整，使得BIST電路120所測定的測定值成為規定的值。元件側控制部122可使用元件內控制信號的輸入位元，來指定BIST電路120的調整對象部分的位址，且可供給對該部分的特性進行調整的資料。
圖9是表示電路區塊220的構成例的圖。本例的電路區塊220除了包括與圖1至圖7說明的電路區塊220的構成以外，更包括校正部234。校正部234是經由輸入輸出測針258而電性連接於被測試元件110的校正用測針148。
校正部234可經由校正用測針148而將規定的校正用的信號供給至動作電路102。測試器側控制部226可接收，BIST電路120對動作電路102根據校正用的信號而輸出的信號進行測定所得的結果。測試器側控制部226可根據該測定結果，來產生對BIST電路120進行調整的外部信號。例如，測試器側控制部226可產生外部信號，以將該測定結果與預先確定的預期值的差分減小。
圖10是表示測試裝置200的其他構成例的圖。本例的測試裝置200包括多個測試基板202以及連接基板302。再者，在圖10中，表示具有兩個測試基板202的測試裝置200之一例。
測試基板202以及連接基板302的各個，可由與被測試晶圓100相同的半導體材料所形成。例如，該些基板可為矽晶圓。又，測試基板202以及連接基板302的各個，可具有與被測試晶圓100大致相同的直徑。本例的測試裝置200是將直徑與被測試晶圓100大致相同的半導體晶圓用作連接基板302，並總括地與多個被測試元件110電性連接。
在各個測試基板202以及連接基板302中，形成著與圖1至圖9說明的電路區塊220的一部分。例如，於各個測試基板202中，具有針對每個晶圓而預先確定的功能的多個測試電路222是與多個被測試元件110相對應地形成於每個基板。
再者，在不同的測試基板202上，可形成不同功能的測試電路222。作為一例，於第1測試基板202-1上，與各個被測試元件110逐一對應地形成進行被測試元件110的直流測試的測試電路222-1。又，於第2測試基板202-2上，與各個被測試元件110逐一對應地形成進行被測試元件110的類比測試的測試電路222-2。再者，在圖10中，表示了各個測試基板202中的與一個被測試元件110相對應的測試電路222，並未顯示其他測試電路222。
又，各個測試基板202是重疊地配置為多層。例如，第1測試基板202-1的背面與第2測試基板202-2的表面可經由各向異性導電片等而貼合。
連接基板302設置於最靠近被測試晶圓100側的測試基板202與被測試晶圓100之間。本例的連接基板302設置於第2測試基板202-2與被測試晶圓100之間，將設置於第2測試基板202-2的焊墊、與設置於被測試晶圓100的焊墊之間的信號傳輸路徑加以連接。
連接基板302對應於多個被測試元件110而具有多個連接部320。於各個連接部320中設置著與圖1至圖9說明的測試器側控制部226。又，各個連接部320具有選擇任一個測試電路222的切換部224。再者，在圖10中，表示了一個與被測試元件110相對應的連接部320，並未顯示其他連接部320。
圖11是表示設置於各個測試基板202的電路區塊220、以及連接部320的示例的圖。再者，在圖11中，各表示一個設置於各個測試基板202的電路區塊220以及連接部320。如上所述，於各個測試基板202上，設置著具有針對每個晶圓而預先確定的功能的電路區塊220。
例如，於第1測試基板202-1上，可設置進行被測試元件110的直流測試的電路區塊220-1。又，於第2測試基板202-2上，可設置進行被測試元件110的類比測試的電路區塊220-2。又，於第3測試基板202-3上，可設置進行被測試元件110的功能測試的電路區塊220-3。
另外，設置於各個測試基板202的電路區塊220並不限於上述測試電路。例如，可將對應於如被測試元件110的掃描測試、抖動(jitter)耐力測試般的各種測試的電路區塊220設置於測試基板202。
又，設置於越靠近被測試晶圓100側的測試基板202的電路區塊220，可產生更高頻率的信號來對被測試元件110進行測試。例如，進行直流測試的電路區塊220可比進行高頻的類比測試的電路區塊220，設置於更遠離被測試晶圓100側的測試基板202。亦即，將使用高頻的信號來對被測試元件110進行測試的電路區塊220配置於被測試元件110的附近，藉此，可縮短高頻信號的傳輸距離，從而可更高精度地對被測試元件110進行測試。
如上所述，連接部320將設置於任一個測試基板202的電路區塊220連接於相對應的被測試元件110。連接部320可包括切換部224、測試器側控制部226、以及同步控制部230。
切換部224根據由主機等所給予的控制信號，選擇設置於任一個測試基板202的測試電路222。例如，各個切換部224可將來自任一個測試電路222的信號傳輸路徑連接於各個被測試元件110。再者，切換部224可將所選擇的測試電路222，經由測試器側控制部226而連接於被測試元件110，亦可不經由測試器側控制部226而將該測試電路222連接於被測試元件110的實際動作測針。
如圖1至圖9所說明，測試器側控制部226產生外部信號以及測試器內控制信號。同步控制部230使測試器側控制部226所產生的外部信號以及測試器內控制信號與測試週期同步。
測試器側控制部226經由共用匯流排240，與各測試基板202中相對應的測試電路222電性連接。共用匯流排240可為將多個測試基板202貫通而形成的通孔。測試器側控制部226可將測試器內控制信號輸出至共用匯流排240。
又，測試器側控制部226將外部信號供給至被測試元件110的測試用測針。藉由此種構成，亦可使測試電路222以及BIST電路120同步地動作。再者，可於各個電路區塊220以及連接部320中設置週期產生部228，該週期產生部228產生由測試程式所指定的週期的測試週期。
另外，切換部224可與設置於各個測試基板202的測試電路222分別電性連接。於該情形時，在各個測試基板202中形成著通孔，該通孔將設置於遠離連接基板302側的測試基板202的測試電路222，繞過(bypass)靠近連接基板302側的測試基板202而連接切接部224。例如，設置於第1測試基板202-1的測試電路222經由設置於第2測試基板202-2的通孔而電性連接於切換部224。
切換部224可經由多個通孔而與相對應的多個測試電路222電性連接。而且，切換部224可經由任一個通孔，將相對應的被測試元件110電性連接於任一個測試電路222。
以上，已使用實施形態對本發明的(一)形態進行了說明，但本發明的技術範圍並不限定於上述實施形態中所揭示的範圍。可在上述實施形態中添加多種變更或改良。根據申請專利範圍的揭示，此種添加了變更或改良的形態顯然亦可包含於本發明的技術範圍。
應當注意：申請專利範圍、說明書、以及圖式中所示的裝置、系統、程式、及方法中的動作、程序、步驟、以及階段等的各處理的執行順序，只要未特別地明示為「更先」、「先」等，且不是在之後的處理中使用之前的處理的輸出，則可按照任意的順序來實現。關於申請專利範圍、說明書、以及圖式中的動作流程，即便為了方便起見而使用「首先」、「其次」等進行了說明，亦並不意味著必須以此順序來實施。
上述說明表明：根據本發明的(一)實施形態，可使多種BIST電路、測試電路、以及BOST電路同步地動作。又，可利用共用的信號來對各個電路進行控制。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10．．．測試系統
100．．．被測試晶圓
102．．．動作電路
103．．．開關部
104．．．BPF
106．．．LNA
108．．．影像排斥濾波器
110．．．被測試元件
111．．．混頻器
112．．．局部振盪器
114．．．LPF
116．．．A/D轉換器
117．．．開關
118．．．記憶電路
119．．．信號處理部
120．．．BIST電路
122．．．元件側控制部
124、125、126．．．介面
128．．．內部節點存取部
130．．．共用匯流排
134．．．配線
140、140-1、140-2、142．．．實際動作測針
144、146．．．測試用測針
148．．．校正用測針
200．．．測試裝置
202．．．測試基板
202-1．．．第1測試基板
202-2．．．第2測試基板
210．．．主機
212．．．程式儲存部
220、220-1、220-2．．．電路區塊
222．．．測試電路
224．．．切換部
226．．．測試器側控制部
228．．．週期產生部
230．．．同步控制部
232．．．BOST電路
234．．．校正部
240．．．共用匯流排
242‧‧‧測試器匯流排
250、252、254、256、258‧‧‧輸入輸出測針
302‧‧‧連接基板
320‧‧‧連接部
圖1是表示一個實施形態的測試系統10的構成例的圖。
圖2是表示被測試元件110以及電路區塊220的構成例的圖。
圖3是表示測試器內控制信號的位元構成例的圖。
圖4是表示同步控制部230以及測試器側控制部226的動作例的時序圖。
圖5是表示被測試元件110的其他構成例的圖。
圖6是表示動作電路102的構成例的圖。
圖7是表示被測試元件110以及電路區塊220的其他構成例的圖。
圖8是表示被測試元件110的其他構成例的圖。
圖9是表示電路區塊220的構成例的圖。
圖10是表示測試裝置200的其他構成例的圖。
圖11是表示設置於各個測試基板202的電路區塊220、以及連接部320的示例的圖。
10．．．測試系統
100．．．被測試晶圓
110．．．被測試元件
200．．．測試裝置
202．．．測試基板
210．．．主機
220．．．電路區塊

Claims (9)

  1. 一種測試系統，對被測試元件進行測試，且包括：多個測試用內置電路，設置於上述被測試元件的內部，用於對上述被測試元件的動作電路進行測試；元件側控制部，經由共用匯流排而電性連接於上述多個測試用內置電路，將與所給予的外部信號相對應的元件內控制信號供給至上述共用匯流排，藉此來控制各個測試用內置電路；以及測試裝置，將上述外部信號供給至上述元件側控制部，其中上述測試用內置電路中的至少一個電路包括將類比信號輸入或輸出的類比電路，上述被測試元件，更包括校正用測針，與包括上述類比電路的上述測試用內置電路相連接，上述測試裝置經由上述校正用測針，而將校正用信號供給至上述測試用內置電路。
  2. 如申請專利範圍第1項所述之測試系統，其中上述測試裝置包括：對上述動作電路進行測試的測試電路；以及使上述測試電路及上述測試用內置電路同步地動作的同步控制部。
  3. 如申請專利範圍第2項所述之測試系統，其中上述測試裝置，更包括將上述外部信號供給至上述元件側控制部的測試器側控制部， 上述測試電路，根據預先確定的測試週期而動作，上述同步控制部，使上述測試器側控制部所產生的上述外部信號與上述測試週期同步。
  4. 如申請專利範圍第3項所述之測試系統，其中上述測試器側控制部，產生具有與上述元件內控制信號大致相同的位元構成的測試器內控制信號，更對上述測試電路進行控制。
  5. 如申請專利範圍第4項所述之測試系統，其中在上述測試電路使上述動作電路成為規定的狀態之後，上述測試器側控制部產生上述外部信號使上述測試用內置電路對上述動作電路進行測試。
  6. 如申請專利範圍第5項所述之測試系統，其中上述被到試元件更包括：實際動作測針，在上述動作電路與上述被測試元件的外部之間將信號輸入或輸出；以及測試用測針，在上述元件側控制部與上述被測試元件的外部之間將信號輸入或輸出；上述測試器側控制部，經由上述測試用測針而與上述元件側控制部進行信號的輸入與輸出，上述測試電路，經由上述實際動作測針而與上述動作電路進行信號的輸入與輸出。
  7. 如申請專利範圍第2項所述之測試系統，該測試系統對形成於被測試晶圓的多個上述被測試元件進行測試， 上述測試裝置更包括測試基板與上述被測試晶圓相對向地配置，且形成著與多個上述被測試元件相對應的多個電路區塊，上述多個電路區塊的各個，包括上述測試電路及上述同步控制部，並對相對應的上述被測試元件進行測試。
  8. 如申請專利範圍第7項所述之測試系統，其中上述測試裝置更包括BOST電路，該BOST電路形成於上述測試基板，並經由設置於上述被測試元件的測試用測針而對上述動作電路進行測試。
  9. 一種測試裝置，對被測試元件進行測試，上述被測試元件包括：多個測試用內置電路，設置於上述被測試元件的內部，用於對上述被測試元件的動作電路進行測試；以及元件側控制部，經由共用匯流排而電性連接於上述多個測試用內置電路，將與所給予的外部信號相對應的元件內控制信號供給至上述共用匯流排，藉此來控制各個測試用內置電路；上述測試裝置包括：將上述外部信號供給至上述元件側控制部的測試器側控制部；對上述動作電路進行測試的測試電路；以及使上述測試電路及上述測試用內置電路同步地動作的同步控制部，其中上述測試用內置電路中的至少一個電路包括將 類比信號輸入或輸出的類比電路，上述被測試元件，更包括校正用測針，與包括上述類比電路的上述測試用內置電路相連接，上述測試裝置經由上述校正用測針，而將校正用信號供給至上述測試用內置電路。
TW098118031A 2008-06-01 2009-06-01 測試系統、電子元件以及測試裝置 TWI388858B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US5787108P 2008-06-01 2008-06-01
US12/257,396 US7847572B2 (en) 2008-06-01 2008-10-24 Test system, electronic device, and test apparatus

Publications (2)

Publication Number Publication Date
TW201000925A TW201000925A (en) 2010-01-01
TWI388858B true TWI388858B (zh) 2013-03-11

Family

ID=41379015

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098118031A TWI388858B (zh) 2008-06-01 2009-06-01 測試系統、電子元件以及測試裝置

Country Status (5)

Country Link
US (1) US7847572B2 (zh)
JP (1) JPWO2009147810A1 (zh)
KR (1) KR101137540B1 (zh)
TW (1) TWI388858B (zh)
WO (1) WO2009147810A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101147677B1 (ko) * 2008-06-02 2012-05-21 가부시키가이샤 어드밴티스트 시험 시스템 및 시험용 기판 유닛
US8373432B2 (en) * 2009-04-09 2013-02-12 Teradyne Inc. Automated test equipment employing test signal transmission channel with embedded series isolation resistors
US8627162B2 (en) * 2011-12-12 2014-01-07 International Business Machines Corporation Iimplementing enhanced aperture function calibration for logic built in self test (LBIST)
US9429625B1 (en) * 2012-05-18 2016-08-30 Altera Corporation Analog signal test circuits and methods
JP5690321B2 (ja) * 2012-11-29 2015-03-25 株式会社アドバンテスト プローブ装置および試験装置
JP7274999B2 (ja) * 2019-10-09 2023-05-17 日清紡マイクロデバイス株式会社 アナログｂｉｓｔ回路

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5920600A (en) * 1995-09-18 1999-07-06 Oki Electric Industry Co., Ltd. Bit phase synchronizing circuitry for controlling phase and frequency, and PLL circuit therefor
US6551844B1 (en) * 1997-01-15 2003-04-22 Formfactor, Inc. Test assembly including a test die for testing a semiconductor product die
JP2000011691A (ja) * 1998-06-16 2000-01-14 Mitsubishi Electric Corp 半導体試験装置
US6587979B1 (en) * 1999-10-18 2003-07-01 Credence Systems Corporation Partitionable embedded circuit test system for integrated circuit
JP2001305188A (ja) 2000-04-21 2001-10-31 Hitachi Electronics Eng Co Ltd 半導体試験装置
JP2002184948A (ja) 2000-12-12 2002-06-28 Hitachi Ltd 半導体集積回路装置の製造方法
JP3638260B2 (ja) 2001-08-02 2005-04-13 松下電器産業株式会社 メモリ内蔵半導体集積回路
KR20030048695A (ko) * 2001-12-12 2003-06-25 한국전기연구원 정지상태 전류값 검사를 위한 내장형 전류감지회로
JP3523238B2 (ja) * 2002-03-13 2004-04-26 沖電気工業株式会社 音声データ同期補正回路
US7159145B2 (en) * 2003-05-12 2007-01-02 Infineon Technologies Ag Built-in self test system and method
US7444564B2 (en) * 2003-11-19 2008-10-28 International Business Machines Corporation Automatic bit fail mapping for embedded memories with clock multipliers
US7734868B2 (en) 2003-12-02 2010-06-08 Nvidia Corporation Universal RAID class driver
US7246025B2 (en) * 2004-01-28 2007-07-17 Texas Instruments Incorporated Method and apparatus for synchronizing signals in a testing system
JP2006107590A (ja) 2004-10-04 2006-04-20 Nec Electronics Corp 半導体集積回路装置及びそのテスト方法
JP2006258703A (ja) 2005-03-18 2006-09-28 Toshiba Corp 半導体集積回路のテスト回路及びテスト方法
JP2007107930A (ja) 2005-10-11 2007-04-26 Sony Corp 検査回路および検査システム
JP2008102081A (ja) 2006-10-20 2008-05-01 Matsushita Electric Ind Co Ltd 半導体検査システム、検査装置、半導体集積回路
US7679391B2 (en) * 2008-07-11 2010-03-16 Advantest Corporation Test equipment and semiconductor device

Also Published As

Publication number Publication date
US7847572B2 (en) 2010-12-07
JPWO2009147810A1 (ja) 2011-10-20
WO2009147810A1 (ja) 2009-12-10
KR101137540B1 (ko) 2012-04-20
TW201000925A (en) 2010-01-01
KR20110005284A (ko) 2011-01-17
US20090295417A1 (en) 2009-12-03

Similar Documents

Publication Publication Date Title
TWI388858B (zh) 測試系統、電子元件以及測試裝置
JP5235232B2 (ja) 試験装置および半導体デバイス
TW512471B (en) Method for calibrating timing of an integrated circuit tester and an interconnect system
JP5269896B2 (ja) 試験用ウエハユニット、および、試験システム
US20080205170A1 (en) Ddr-sdram interface circuitry, and method and system for testing the interface circuitry
US20080204066A1 (en) Automatic test equipment capable of high speed test
WO2008007636A1 (fr) Testeur, procédé d'ajustement, et programme d'ajustement
US7567883B2 (en) Method and apparatus for synchronizing signals in a testing system
JP2725615B2 (ja) 集積回路試験装置
JPH10267999A (ja) Ｐｌｌジッタ測定方法及び集積回路
JP5074300B2 (ja) 半導体装置
TW583407B (en) Differential receiver architecture
JP2008305450A (ja) テストシステムとテスト方法
US7246286B2 (en) Testing methods and chips for preventing asnchronous sampling errors
Park et al. At-speed test of high-speed dut using built-off test interface
JP4688390B2 (ja) 高分解能スキュー検出装置及び方法
JP3847150B2 (ja) 半導体集積回路とそのジッタ測定方法
JP2005091108A (ja) ジッタ発生器及び試験装置
JPH1073642A (ja) ディレー評価回路付き集積回路
JP3071099U (ja) 半導体試験装置
US20030016041A1 (en) Method and apparatus for testing semiconductor integrated circuit, and semiconductor integrated circuit manufactured thereby
JP2003004809A (ja) 半導体集積回路及び高速テストシステム
JPH0989991A (ja) 集積回路試験装置
JP2003004821A (ja) 半導体試験方法及び半導体試験装置
JP2004138480A (ja) 半導体装置、及びａｃスペック検査方法