TWI387201B

TWI387201B - 動態電路閂鎖器

Info

Publication number: TWI387201B
Application number: TW095123301A
Authority: TW
Inventors: Robert Paul Masleid; Jose Sousa; Venkata Kottapalli
Original assignee: Intellectual Venture Funding Llc
Priority date: 2005-06-30
Filing date: 2006-06-28
Publication date: 2013-02-21
Also published as: WO2007005476A1; US7663408B2; TW200711305A; US20070008012A1

Description

動態電路閂鎖器

發明領域

本說明書所說明之實施例，一般係論及閂鎖器之領域，以及係更明確論及一些極適用於骨牌式電路之閂鎖器。此文件係討論眾多其他元件中之一種可掃描式動態電路閂鎖器。

發明背景

在高速積體電路(IC)應用例中，特別是微處理器和微控制器中，所使用係骨牌式電路，在適當之情況中，可提供超越靜態邏輯電路之速度的優點。此種應用例基於類似之理由，係罕見包含有可掃描式閂鎖器，舉例而言，納入一個可掃描式閂鎖器，將會在該電路內插進顯著之延遲。為要提供全範圍之掃描支援，一個電路係包含有一些每周期兩次之靜態閂鎖器，以及該等時鐘係每周期關閉兩次，藉以避免競局(conflicts)。雖然可掃描式閂鎖器係所希望，為要容許比起另外可能得到改善之邏輯電路測試，其蒙受之延遲係過於顯著。

發明概要

一種動態電路閂鎖器，其係具有一個骨牌式(Domino)電路和一個透明閂鎖器之功能性，而無與納入一個單獨之串列閂鎖元件相關聯的延遲。彼等實施例係包含有一個可快速掃描式有腳(footed)骨牌式動態閂鎖器。所說明亦有一種可快速掃描式延遲重置骨牌式動態閂鎖器。所說明亦有一種可快速掃描式複合骨牌式動態閂鎖器。

圖式簡單說明

此等合併進且形成本說明書之一部分的伴隨繪圖，係例示本發明之實施例，以及連同其說明內容，係用來解釋本發明之原理：第1圖係一個依據本發明之一個實施例的動態電路閂鎖器之方塊圖；第2圖係一個依據本發明之實施例而內含一個有腳骨牌式電路的動態電路閂鎖器之方塊圖；第3圖係一個依據本發明之實施例而內含一個延遲重置骨牌式電路的動態電路閂鎖器之方塊圖；第4圖係一個依據本發明之實施例而內含一個複合骨牌式電路的動態電路閂鎖器之方塊圖；第5圖係一個依據本發明之實施例而內含一個反相器串列的動態電路閂鎖器之方塊圖；而第6圖則係一個依據本發明之實施例而內含一個可全範圍掃描的閂鎖器之動態電路閂鎖器的方塊圖。

較佳實施例之詳細說明

所說明係一些可掃描式動態電路閂鎖器。茲將詳細論述本發明之某些實施例。雖然本發明在說明上係配合該(等)選擇性實施例，理應瞭解的是，彼等並非意欲限制本發明至此等實施例。反之，本發明係意使涵蓋彼等包括在本發明所附申請專利範圍所界定之精神和範圍內的變更形式、修飾體和等價體。

此外，在本發明以下之詳細說明中，係明列有許多特定之細節，藉以提供本發明之完全理解。然而，本技藝之專業人員理應認清的是，本發明在實行上，係可不需此等特定之細節，或者係運用彼等之等價體。在其他之實例中，一些習見之方法、程序、組件、和電路，並未詳細加以說明，俾不致不必要地使本發明之特徵混淆。

參照第1圖，所描繪係一個依據本發明之一個實施例的動態電路閂鎖器100之方塊圖。此種動態電路閂鎖器100，係具有一個骨牌式組件110，其可接收一個時鐘信號101和一個輸入信號103，以及可產生一個輸出信號111。在一個實施例中，該骨牌式組件110，係一個略加修飾之標準骨牌式電路。任何一個現有之骨牌式電路，係可透過本發明之實施例的應用而被改善；一些特定之實施例，係在下文參照第2、3、和4圖加以說明。上述之動態電路閂鎖器100，亦具有一個狀態組件150。此種狀態組件150，可提供上述動態電路閂鎖器100有關之鎖定功能性。在下文參照第5圖所說明之一個實施例中，該狀態組件150，係作用為一個透明閂鎖器。在下文參照第6圖所說明之一個實施例中，該狀態組件150，係作用為一個可提供全範圍之掃描支援的透明閂鎖器。

在運作時，在一個實施例中，該動態電路閂鎖器100，係作用為一個骨牌式電路和一個閂鎖器之組合體。此種骨牌式組件110和狀態組件150之組合體，可提供閂鎖器之阻斷功能性和保持功能性兩者，在前者中，可禁止進一步之輸入信號，影響到當前之輸出信號，在後者中，先前之狀態，可在時鐘信號降下之後，使保留在其輸出埠處。然而，該動態電路閂鎖器100，會強加一種與一個標準骨牌式電路極為類似之延遲。誠如下文詳細之說明，為具現本發明之實施例，針對該標準骨牌式電路所做之修飾，係加進極小量之延遲，而納入一種屬側載寄生元件的狀態組件150，就延遲而言，比起納入一個分開之串列閂鎖器級段，係屬更加有效率。其結果是一種具有一個骨牌式電路之功能性和一個單獨之閂鎖器兩者的單一電路，其係可擺脫上述閂鎖器通常會強加之延遲。

茲參照第2圖，所描繪係一種依據本發明之一個實施例的動態電路閂鎖器200之方塊圖。此種動態電路閂鎖器200，係包含有一個骨牌式組件210和一個狀態組件250。在此實施例中，該骨牌式組件210，係一個標準有腳骨牌式電路之修飾形式。此骨牌式組件210係包含有：一個顯示為p-通道金屬氧化物半導體場效電晶體(PFET)之預充電裝置211、一個用以具現一種組合函式f之邏輯電路區塊215、一個顯示為n-通道金屬氧化物半導體場效電晶體(NFET)而用來切斷輸入之腳裝置213、一個半鎖定保持器217、和一個具有PFET 225和NFET 223之輸出緩衝器219。理應瞭解的是，不同於大部份之有腳骨牌式電路，此種骨牌式組件 210，係包含有一個至其輸出緩衝器219之時鐘輸入端221，其重要性將在下文中加以討論。

在運作中，在一個實施例中，當該時鐘信號201屬高邏輯位準時，上述之動態電路閂鎖器200，係運作為一個一般性有腳骨牌式電路。該時鐘元件221係在其預充電路徑中，而非在其評估路徑中，以及因而不會造成功能上之延遲。有某些小延遲之負面因素，係因上述狀態組件250之寄生側載而導入。任何額外引發之延遲，實質上係小於納入一個單獨之閂鎖器元件所招致的。當該時鐘信號201屬低邏輯位準時，該腳裝置213便會切斷輸入，該預充電裝置211，便會向上提昇電壓，以及該骨牌式組件210，便會進入預充電。在該輸出緩衝器219上面，NFET 221係被關閉，以及該輸出緩衝器219，將無法使電壓降落。此外，其內部節點係使預充電，以致PFET 225係屬啟斷，以及該輸出緩衝器219，將不能向上提昇電壓。結果，該骨牌式組件210係在三態中，以及其輸出狀態可被上述之狀態組件250保持住。此種動態電路閂鎖器200，在功能上係等同於一個有腳骨牌式電路緊接一個透明閂鎖器，但不會有上述與一個單獨之串列閂鎖器元件的納入相關聯之延遲。

茲參照第3圖，所描繪係一種依據本發明之一個實施例的動態電路閂鎖器300之方塊圖。此種動態電路閂鎖器300，係包含有一個骨牌式組件310和一個狀態組件350。在此實施例中，該骨牌式組件310，係一個標準重置骨牌式電路之修飾形式。此骨牌式組件310係包含有：一個顯示為p- 通道金屬氧化物半導體場效電晶體(PFET)之預充電裝置311、一個用以具現一種組合函式f之邏輯電路區塊315、一個半鎖定保持器317、和一個具有PFET 325和NFET 323之輸出緩衝器319。理應瞭解的是，不同於大部份之延遲重置骨牌式電路，此種骨牌式組件310，係包含有一個至其輸出緩衝器319之時鐘輸入端321，其重要性將在下文中加以討論。

在運作中，在一個實施例中，上述之動態電路閂鎖器300，在運作上係極類似上文參照第2圖所說明之動態電路閂鎖器200。當該時鐘信號301屬高邏輯位準時，上述之動態電路閂鎖器300，便係運作為一個一般性延遲重置骨牌式電路。該時鐘元件321係在其預充電路徑中，而非在其評估路徑中，以及因而不會造成功能上之延遲。有某些小延遲之負面因素，係因上述狀態組件350之寄生側載而導入。再次地，任何額外引發之延遲，實質上係小於一個單獨之閂鎖器元件之納入所招致的。

不同於上文之骨牌式組件210，該骨牌式組件310，係缺少一個用以切斷輸入之腳裝置。為確保該動態電路閂鎖器300會進入三態中，一個延遲重置骨牌式電路之佈置有關的正常規則，勢必要強制遵守。舉例而言，一個延遲重置骨牌式電路，勢必總要緊跟一個有腳電路，藉以確保該延遲重置骨牌式電路能被預充電。然而，撇開該限制不談，該骨牌式組件310，在運作上係與上文之骨牌式組件210相類似。當該時鐘信號301屬低邏輯位準時，上述之預充電裝置311，便會向上提昇電壓，以及該骨牌式組件310，便會進入預充電。在該輸出緩衝器319上面，NFET 323係被關閉，以及該輸出緩衝器319，將無法使電壓降落。此外，其內部節點係使預充電，以致PFET 325係屬啟斷，以及該輸出緩衝器319，將無法向上提昇電壓。結果，該骨牌式組件310係在三態中，以及其輸出信號狀態可被上述之狀態組件350保持住。此種動態電路閂鎖器300，在功能上係等同於一個延遲重置骨牌式電路緊接一個透明閂鎖器，但不會有上述與一個單獨之串列閂鎖器元件的納入相關聯之延遲。

茲參照第4圖，所描繪係一種依據本發明之一個實施例的動態電路閂鎖器400之方塊圖。此種動態電路閂鎖器400，係包含有一個骨牌式組件410和一個狀態組件450。在此實施例中，該骨牌式組件410，係一個標準複合骨牌式電路之修飾形式。此骨牌式組件410係包含有：一些顯示為p-通道金屬氧化物半導體場效電晶體(PFET)之預充電裝置411a和411b、一些用以具現一些組合函式f和g之邏輯電路區塊415a和415b、一些半鎖定保持器417a和417b、和一個輸出緩衝器419。理應瞭解的是，不同於大部份之複合骨牌式電路，此種骨牌式組件410，係包含有一個至其輸出緩衝器419之時鐘輸入端421，其重要性將在下文中加以討論。

在運作中，在一個實施例中，上述之動態電路閂鎖器400，在運作上係極類似上文參照第3圖所說明之動態電路閂鎖器300。當該時鐘信號401屬高邏輯位準時，上述之動態電路閂鎖器400，便係運作為一個一般性延遲重置骨牌式電路。該時鐘元件421係在其預充電路徑中，而非在其評估路徑中，以及因而不會造成功能上之延遲。有某些小延遲之負面因素，係因上述狀態組件450之寄生側載而導入。再次地，任何額外引發之延遲，實質上係小於一個單獨之閂鎖器元件之納入所招致的。

該骨牌式組件410，有兩個重要之特徵，係不同於上述之骨牌式組件310。首先，該骨牌式組件410，係容許有多重之邏輯電路區塊415a和415b，依一個正常之複合骨牌式電路，此即意味著在該電路內，可執行數項邏輯運作，藉以產生輸出信號。第二，該輸出緩衝器419，大體上係不同於上述之輸出緩衝器319。該輸出緩衝器419，係一個標準之NAND(反及)邏輯閘，而加入了時鐘輸入421。否則，該骨牌式組件410之運作，係與上述之骨牌式組件310者相類似。在此實施例中，該骨牌式組件410，亦缺少一個腳裝置來切斷輸入。為確保該動態電路閂鎖器400能進入三態中，一個延遲重置骨牌式電路之佈置有關的正常規則，勢必要強制遵守。舉例而言，一個延遲重置複合骨牌式電路，勢必總要緊跟一個有腳電路，藉以確保該延遲重置複合骨牌式電路能被預充電。在另一個實施例中，該骨牌式組件410，係具現使包含有多個類似腳裝置213等之腳裝置。當該時鐘信號401屬低邏輯位準時，上述之預充電裝置411，便會向上提昇電壓，以及該骨牌式組件410，便會進入預充電。該骨牌式組件410係被帶進三態中，以及其輸出信號狀態可被上述之狀態組件450保持住。此種動態電路閂鎖器400，在功能上係等同於一個延遲重置複合骨牌式電路緊接一個透明閂鎖器，但不會有上述與一個單獨之串列閂鎖器元件的納入相關聯之延遲。

茲參照第5圖，所描繪係一種依據本發明之一個實施例的動態電路閂鎖器500之方塊圖。此種動態電路閂鎖器500，係包含有一個骨牌式組件510和一個狀態組件550。該骨牌式組件510，可接收時鐘信號501和資料信號503，而作為輸入。在某些實施例中，該骨牌式組件510，可被具現為骨牌式組件210、骨牌式組件310、或骨牌式組件410。當該骨牌式組件210，配合上述之動態電路500使用時，所說明係一個動態有腳骨牌式電路。當該骨牌式組件310，配合上述之動態電路500使用時，所說明係一個動態延遲重置骨牌式電路。當該骨牌式組件410，配合上述之動態電路500使用時，所說明係一個動態複合骨牌式電路。在此實施例中，狀態組件550係顯示為一對簡單之反相器。此具現體與骨牌式組件510相耦合，可提供一個骨牌式電路緊跟一個透明(非可掃描式)閂鎖器之功能性。

茲參照第6圖，所描繪係一種依據本發明之一個實施例的動態電路閂鎖器600之方塊圖。此種動態電路閂鎖器600，係包含有一個骨牌式組件610和一個狀態組件650。該骨牌式組件610，可接收時鐘信號601和資料信號603，而作為輸入。在某些實施例中，該骨牌式組件610，可被具現為骨牌式組件210、骨牌式組件310、或骨牌式組件410。當該骨牌式組件210，配合上述之動態電路600使用時，所說明係一個可掃描式動態有腳骨牌式電路。當該骨牌式組件310，配合上述之動態電路600使用時，所說明係一個可掃描式動態延遲重置骨牌式電路。當該骨牌式組件410，配合上述之動態電路600使用時，所說明係一個可掃描式動態複合骨牌式電路。在此實施例中，狀態組件650係包含有一對回授反相器，第一反相器655和第二反相器660，而被具現為兩個三態緩衝器。一個實施例亦包含有一個從動閂鎖器680，藉以容許上述輸出信號之狀態可隨時被讀取。

在運作中，狀態組件650，可提供該動態電路閂鎖器600之全範圍掃描和鎖定的功能性。掃描進(scan-in)埠和掃描出(scan-out)埠係分別顯示為sin和sout。第一反相器655，係受控於一個單獨之第一掃描時鐘信號，掃描相位1信號(sph1)651和掃描相位反相1信號(sph1_b)。第二反相器660係受到功能時鐘信號-時鐘信號601(1和Ob)-之時控，以致在時鐘信號601屬高邏輯位準時，第二反相器660將會進入三態中，其可容許極小化上述狀態組件650所造成之側載，而容許動態電路閂鎖器600，作用為一個給定類型之一般性骨牌式電路。當時鐘信號601屬低邏輯位準，以及掃描被禁止時，第一反相器655會被激勵，第二反相器660係呈導通，以及該輸出信號狀態會被保持住。當該掃描時鐘信號被致能時，上述被保持之狀態係可被凌駕，以及一個掃描進之值，可使強迫進入該閂鎖器內。

該從動閂鎖器680，隨時可被用來監控狀態組件650經由掃描出(scan-out)埠之狀態，而無論該動態電路閂鎖器600，係在功能模式中，或在掃描模式中。該從動閂鎖器680，係由第二組之掃描時鐘信號來激勵。

在動態電路閂鎖器600中納入狀態組件650，將可容許有透明閂鎖器功能性和全範圍掃描之能力，而不會引發上述在傳統骨牌式電路後面納入一個單獨之串列閂鎖器元件或將招致的延遲。

再一次，理應瞭解的是，上文之討論係意在例示本發明之某些實施例。其他之實施例係屬可能，以及將為本技藝之專業人員所明瞭。此外，結合以上之範例性實施例係有利的，以及雖未明確列舉在本說明書內，係預期為本發明之一部分。

上文所說明本發明之實施例，因而係論及一種可掃描式動態電路閂鎖器。雖然本發明業已特別說明了一些範例性實施例，但本發明不應被詮釋為受限於此等實施例，而應依據以下之申請專利範圍和彼等之等價體來加以詮釋。

100．．．動態電路閂鎖器

101．．．時鐘信號

103．．．輸入信號

110．．．骨牌式組件

111．．．輸出信號

150．．．狀態組件

200．．．動態電路閂鎖器

201．．．時鐘信號

210．．．骨牌式組件

211．．．預充電裝置

213．．．腳裝置

215．．．邏輯電路區塊

217．．．半鎖定保持器

219．．．輸出緩衝器

221．．．時鐘輸入端

223．．．NFET(n－通道金屬氧化物半導體場效電晶體)

225．．．PFET(p－通道金屬氧化物半導體場效電晶體)

250．．．狀態組件

300．．．動態電路閂鎖器

301．．．時鐘信號

310．．．骨牌式組件

311．．．預充電裝置

315．．．邏輯電路區塊

317．．．半鎖定保持器

319．．．輸出緩衝器

321．．．時鐘輸入端

323．．．NFET(n－通道金屬氧化物半導體場效電晶體)

325．．．PFET(p－通道金屬氧化物半導體場效電晶體)

350．．．狀態組件

400．．．動態電路閂鎖器

401．．．時鐘信號

410．．．骨牌式組件

411a,411b．．．預充電裝置

415a,415b．．．邏輯電路區塊

417a,417b．．．半鎖定保持器

419．．．輸出緩衝器

421．．．時鐘輸入端

450．．．狀態組件

500．．．動態電路閂鎖器

501．．．時鐘信號

503．．．資料信號

510．．．骨牌式組件

550．．．狀態組件

600．．．動態電路閂鎖器

601．．．時鐘信號

603．．．資料信號

610．．．骨牌式組件

650．．．狀態組件

655．．．第一反相器

660．．．第二反相器

680．．．從動閂鎖器

第1圖係一個依據本發明之一個實施例的動態電路閂鎖器之方塊圖；第2圖係一個依據本發明之實施例而內含一個有腳骨牌式電路的動態電路閂鎖器之方塊圖；第3圖係一個依據本發明之實施例而內含一個延遲重置骨牌式電路的動態電路閂鎖器之方塊圖；第4圖係一個依據本發明之實施例而內含一個複合骨牌式電路的動態電路閂鎖器之方塊圖；第5圖係一個依據本發明之實施例而內含一個反相器串列的動態電路閂鎖器之方塊圖；而第6圖則係一個依據本發明之實施例而內含一個可全範圍掃描的閂鎖器之動態電路閂鎖器的方塊圖。

101．．．時鐘信號

103．．．輸入信號

110．．．骨牌式組件

111．．．輸出信號

Claims

一種動態電路閂鎖器，包含有：用來接收一個時鐘信號和一個輸入信號以及產生一個輸出信號的一個骨牌式組件；和與該骨牌式組件相耦合並用來保留該輸出信號的一個狀態組件，該狀態組件的一個輸出埠耦合至該骨牌式組件的一個輸出埠，且該狀態組件包含有：一個第一三態緩衝器，其中該第一三態緩衝器耦合至一個第一掃描時鐘信號；以及耦合至該第一三態緩衝器的一個第二三態緩衝器，其中該第二三態緩衝器係耦合至該時鐘信號，且其中該骨牌式組件和該狀態組件係配置來在受到該時鐘信號激發時呈現一種三態，以在該狀態組件保持該輸出信號，並且其中當該輸出信號被如此保持住時，該輸入信號無法改變該輸出信號，並且其中該第一三態緩衝器與該第二三態緩衝器係配置來在該骨牌式組件處於該三態中時作用為一個外露的可掃描式閂鎖器，並且該第一掃描時鐘信號與該時鐘信號為分開的時鐘信號；及一個從動閂鎖器，係配置來准許監控該輸出信號，並耦合至一個第二掃描時鐘信號。
如申請專利範圍第1項之動態電路閂鎖器，其中並免除納入一個單獨之串列閂鎖器電路所強加之延遲。
如申請專利範圍第1項之動態電路閂鎖器，其中該從動閂鎖器耦合至該第二三態緩衝器。
如申請專利範圍第1項之動態電路閂鎖器，其中該骨牌式組件包含有：用來使該骨牌式組件預充電的一個預充電組件；與該預充電組件相耦合並用來以該輸入信號來執行一個功能並且產生該輸出信號的一個功能組件；與該預充電組件相耦合並用來保持來自該功能組件之該輸出信號的一個保持器組件；和與該預充電組件相耦合並用來保持該輸出信號的一個輸出組件。
如申請專利範圍第4項之動態電路閂鎖器，其中該骨牌式組件更包含有：與該預充電組件相耦合並用來在被該時鐘信號激發時切斷該輸入信號的一個腳組件。
如申請專利範圍第1項之動態電路閂鎖器，其中該骨牌式組件包含有：多個預充電組件；與該等多個預充電組件相耦合並用來執行多個功能以及產生多個輸出信號的多個功能組件；與該等多個預充電組件相耦合並用來保持該等多個輸出信號的多個保持器組件；和與該等多個預充電組件相耦合並用來保持該輸出信號的一個輸出組件。
一種可掃描式閂鎖器電路，包含有：一個骨牌式電路，該骨牌式電路包含有用來接收一個輸入資料信號的一個資料輸入埠和可接收一個時鐘信號的時鐘輸入埠，其中該骨牌式電路用來在一個輸出埠上產生一個輸出信號；和與該輸出埠相耦合的一個可掃描式狀態組件，該可掃描式狀態組件包含有：耦合至一個掃描進埠、該輸出埠、及一個第一掃描時鐘輸入的一個第一三態緩衝器電路；耦合至該第一三態緩衝器電路、該輸出埠、及該時鐘信號的一個第二三態緩衝器電路，其中該第一掃描時鐘信號與該時鐘信號係分開的時鐘信號；和耦合至該第二三態緩衝器電路、一個掃描出埠及一個第二掃描時鐘信號的一個掃描出讀取電路，其中該可掃描式狀態組件用以在一個第一時鐘模式中保持該輸出埠的一個信號狀態，更甚者，其中發生在該資料輸入埠之信號變遷並不會改變該信號狀態。
如申請專利範圍第7項之可掃描式閂鎖器電路，其中該可掃描式狀態組件包含一個掃描進埠和一個掃描出埠。
如申請專利範圍第7項之可掃描式閂鎖器電路，其中該骨牌式電路包含一個有腳骨牌式電路。
如申請專利範圍第7項之可掃描式閂鎖器電路，其中該骨牌式電路包含一個延遲重置骨牌式電路。
如申請專利範圍第7項之可掃描式閂鎖器電路，其中該骨牌式電路包含一個複合骨牌式電路。
如申請專利範圍第7項之可掃描式閂鎖器電路，其中該骨牌式電路更包含有：一個預充電次電路；耦合至該預充電次電路的一個保持器次電路；和耦合至該保持器次電路以及該預充電次電路並用來產生該輸出信號的一個輸出緩衝器次電路。
一種動態電路閂鎖器，包含有：一個骨牌式組件，該骨牌式組件耦合至具有可接收一個時鐘信號的一個時鐘埠以及可接收一個輸入信號的一個輸入埠，其中該骨牌式組件用以在一個第一時鐘狀態中在一個輸出埠產生一個輸出信號，並且其中該骨牌式組件用以在一個第二時鐘狀態中防止該輸入信號影響該輸出信號；和耦合至該輸出埠的一個狀態組件，該狀態組件包含有：耦合至該掃描進埠、一個掃描時鐘輸入埠、及一個第一掃描時鐘信號的一個第一三態緩衝器電路；以及耦合至該第一三態緩衝器、耦合至一個功能時鐘輸入埠以接收該時鐘信號、耦合至一個第二掃描時鐘信號，及耦合至該時鐘信號的一個第二三態緩衝器電路，其中該第一掃描時鐘信號與該時鐘信號係分開的時鐘信號，並且其中該狀態組件係用以在該第一時鐘狀態中禁止傳導經過該狀態組件，並且其中該狀態組件用以在一個第二時鐘狀態中保持住該輸出信號。
如申請專利範圍第13項之動態電路閂鎖器，其中該骨牌式組件包含一個有腳骨牌式電路。
如申請專利範圍第13項之動態電路閂鎖器，其中該骨牌式電路包含一個延遲重置骨牌式電路。
如申請專利範圍第13項之動態電路閂鎖器，其中該骨牌式電路包含一個複合骨牌式電路。
如申請專利範圍第16項之動態電路閂鎖器，其中該複合骨牌式電路包含一個有腳複合骨牌式電路。
如申請專利範圍第16項之動態電路閂鎖器，其中該複合骨牌式電路包含一個延遲重置複合骨牌式電路。
如申請專利範圍第13項之動態電路閂鎖器，其中該狀態元件包含有：耦合至一個掃描進埠以及該輸出埠的一個掃描進讀取電路；耦合至該掃描進讀取電路以及一個掃描出埠，並係用來輸出一個被保持之值的一個掃描出讀取電路。
如申請專利範圍第13項之動態電路閂鎖器，其中該狀態元件更包含有：耦合至該第二三態緩衝器電路以及該掃描出埠的一個掃描出讀取電路。
如申請專利範圍第13項之動態電路閂鎖器，其中該骨牌式組件更包含有：一個預充電次電路；耦合至該預充電次電路的一個保持器次電路；和耦合至該保持器次電路以及該預充電次電路，並係用來產生該輸出信號的一個輸出緩衝器次電路。
如申請專利範圍第21項之動態電路閂鎖器，其中該第一三態緩衝器電路耦合至該輸出埠；該第二三態緩衝電路耦合至該輸出埠，且更包含：耦合至該第二三態緩衝器電路以及一個掃描出埠的一個掃描出讀取電路。
如申請專利範圍第16項之動態電路閂鎖器，其中該複合骨牌式組件包含各耦合至多個半保持器電路的多個功能單元，其中各功能單元皆具有各別的一個輸入埠。
一種動態電路閂鎖器，包含有：用於產生一個輸出信號的骨牌式裝置，該骨牌式裝置係用來接收一個時鐘信號以及一個輸入信號；和用於保持該輸出信號的狀態裝置，其中該狀態裝置的一個輸出埠係耦合至該骨牌式裝置的一個輸出埠，並且其中該骨牌式裝置與該狀態裝置係配置來在被該時鐘信號激發時呈現一種三態，以在該狀態裝置保持該輸出信號，並且其中當該輸出信號被如此保持住時，該輸入信號無法改變該輸出信號，該狀態裝置包含有：第一三態緩衝器裝置，其中該第一三態緩衝器裝置耦合至一個第一掃描時鐘信號；以及耦合至該第一三態緩衝器裝置及一個第二掃描時鐘信號的第二三態緩衝器裝置，其中該第二三態緩衝器裝置係耦合至該第二掃描時鐘信號，並且其中該第一三態緩衝器裝置與該第二三態緩衝器裝置係配置來在該骨牌式裝置處於該三態中時作用為一個外露的可掃描式閂鎖器，並且其中該第一掃描時鐘信號與該時鐘信號為分開的時鐘信號。
如申請專利範圍第24項之動態電路閂鎖器，其中並免除納入一個單獨之串列閂鎖器電路所強加之延遲。
如申請專利範圍第24項之動態電路閂鎖器，更包含有：耦合至該第二三態緩衝器裝置並用來准許監控該輸出信號的一個從動閂鎖器裝置。
如申請專利範圍第24項之動態電路閂鎖器，其中該骨牌式裝置包含有：用來使該骨牌式裝置預充電的裝置；耦合至用來預充電的該裝置並用來以該輸入信號執行一個功能並且產生該輸出信號的一個裝置；耦合至用來預充電的該裝置並用來保持來自用來執行一功能之該裝置之該輸出信號的裝置；和耦合至用來預充電的該裝置並用來保持該輸出信號的裝置。
如申請專利範圍第27項之動態電路閂鎖器，其中該骨牌式裝置更包含有：耦合至用來預充電的該裝置並用來在被該時鐘信號激發時切斷該輸入信號的裝置。
如申請專利範圍第27項之動態電路閂鎖器，其中用來預充電之該裝置包含多個預充電組件，其中用來以該輸入信號執行一功能並且產生該輸出信號之該裝置包含多個功能組件，該等功能組件係耦合至該等多個預充電組件，並且係用來執行多個功能以及產生多個輸出信號，並且其中用於保持該輸出信號之該裝置包含多個保持器組件，該等保持器組件係耦合至該等多個預充電組件，並係用來保持該等多個輸出信號，其中用來保持該輸出信號的該裝置係耦合至該等多個預充電組件。