TWI385405B - 於平行測試系統中排序測試的方法與系統 - Google Patents

於平行測試系統中排序測試的方法與系統 Download PDF

Info

Publication number
TWI385405B
TWI385405B TW095105251A TW95105251A TWI385405B TW I385405 B TWI385405 B TW I385405B TW 095105251 A TW095105251 A TW 095105251A TW 95105251 A TW95105251 A TW 95105251A TW I385405 B TWI385405 B TW I385405B
Authority
TW
Taiwan
Prior art keywords
test
duts
dut
vertices
tests
Prior art date
Application number
TW095105251A
Other languages
English (en)
Other versions
TW200643449A (en
Inventor
Ankan Pramanick
Toshiaki Adachi
Mark Elston
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of TW200643449A publication Critical patent/TW200643449A/zh
Application granted granted Critical
Publication of TWI385405B publication Critical patent/TWI385405B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31912—Tester/user interface

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

於平行測試系統中排序測試的方法與系統
本發明與用於半導體測試之自動測試設備(ATE)的領域有關。特別是，本發明與在平行測試系統中排序測試的方法與系統有關。
平行測試是經由同時對多個待測元件(DUT)執行測試以提高產量而不對應增加成本的傳統ATE技術。曾有以低價位的ATE做為降低測試成本的方法。平行測試則是另一種方法，J.Rivoir在“Lowing Cost of Test：Paralle Testor Low－Cost ATE？”Proc.12t h ,Asian Test Symposium,Nov.2003,pp.361－368一文中顯示，平行測試比低價位ATE更能有效地降低測試成本。這是因為平行測試降低了所有對測試成本有貢獻的因子，並不只限於ATE的資金成本。測試基準評量(benchmarking)資料的分析見於“Comparison of Final Test Handling Strategies for Massively Parallel Test of Logic Devices,”by P.Cochran,etc.in Future Fab International,Vol.12,February 2002。該分析指出，平行最大化對測試成本有最大程度的影響。根據Cochran的分析，平行測試4個元件的測試成本，可比單個的連續測試降低50%。
無論是經由掃瞄式技術或傳統的ATE平行測試技術，對達成有效率的多DUT測試一直都有很大興趣。掃瞄式技術的例子例如P.Night在“Scan－based Testing：The Only Practical Solution for Testing ASIC/Consumer Products”in Proc.2002 IEEE International Test Conference.October 2002,pp.1198中的描述。傳統ATE平行測試技術的例子例如J.Weimer在“Pattern Based Test：Key to Parallel Test Efficiency in Multi－Site Analog and Mixed－Signal Device Testing,”以及J.Rivoir在“Parallel Test Reduces Cost of Test More Effectively than Just a Cheaper Tester”中的描述，該兩篇報告都是於7th European Manufacturing Test Conference,April 2005中發表。因此，很多ATE製造商目前都支援某種或它種型式的平行多DUT測試。
例如，Advantest Corporation的T2000系統經由它的多站控制器環境支援平行測試。如圖1所示，當系統控制器(SysC)102同時運作多個站控制器(SiteC)104時，每一個SiteC 104經由供應商硬體模組106負責控制一個DUT108。這類多SiteC環境更適合用於測試系統晶片(SOC)裝置，因為其需要密集且耗時的資料分析，諸如通常存在於SOC裝置上的快速傅利葉轉換(FFT)分析。
不過，有一較受限的市場區段，其能承擔製造具有較多接腳數量之高價裝置的額外成本。很多積體電路(IC)裝置價格低廉，且接腳數也不多。一般來說，愈小的裝置所需的硬體資源愈少，此暗示，可同時測試較小DUT的數量也多於較大的DUT。如果每一個較小的DUT都需要用整個SiteC測試，則ATE系統的成本及測試成本都會相應地增加。此成本對產出量的權衡折衷，使得非常需要單SiteC式的平行測試系統。因此，吾人需要以單SiteC執行平行測試，且在多個DUT耦合至單SiteC的平行測試系統中，需要有效率的排序測試。
揭示一種在平行測試系統中有效率且成本低的多DUT測試方法。在一實施例中，在具有至少2個待測裝置(DUT)經由一或多個供應商硬體模組耦合至測試控制器的平行測試系統中排序測試方法，該方法包括接收包含按預定測試流程配置之複數項測試的測試計畫，該預定的測試流程包含按有向圖(directed graph)配置的複數項測試，且每一項測試被配置成有向圖中之一頂點(vertex)，在執行時間(runtime)，依照測試計畫決定測試執行排序，其中該測試執行排序根據該至少2個DUT的目前狀態，識別要被執行的次一組測試，且該次一組測試包括要在不同DUT上執行的不同測試，並使用該測試執行排序測試該至少2個DUT。
在另一實施例中，一種平行測試系統包括一測試控制器，耦合至該測試控制器的一或多個供應商硬體模組，以及至少2個並聯耦合至每一個硬體模組的待測裝置(DUT)。該平行測試系統另包括接收機構，用以接收包含按預定測試流程配置之複數項測試的測試計畫，其中，該預定的測試流程包含按有向圖配置的複數項測試，且每一測試被配置成有向圖中之一頂點；決定機構，用以在執行時間依照測試計畫，決定測試執行排序，其中該測試執行排序根據該至少2個DUT的目前狀態，識別要被執行的次一組測試，且該次一組測試包括要在不同DUT上執行的不同測試，以及測試機構，使用該測試執行排序測試測試該至少2個DUT。
在配合附圖閱讀完對本發明之實施例的詳細描述後，將可更清楚瞭解本發明的前述特徵及優點，以及其它的特徵及優點。
提供於平行測試系統中排序測試的方法與系統。以下的描述可使任何熟悉此方面技術之人士能夠製造及使用本發明。所提供的特定實施例及對應用的描述只是舉例。熟悉此方面技術之人士很容易明瞭本文所描述之例的各樣修改及組合。因此，本發明並無意受限於所描述及顯示的例，而是與本文所揭示之原理及特徵相符之最廣義的範圍一致。
圖2a說明根據本發明之實施例，以單SiteC平行測試多個DUT的系統。該系統包括系統控制器202、站控制器SiteC 204、複數個供應商硬體模組206、以及對應的複數個DUT208。測試頭210可固定多個DUT。圖2b說明根據本發明之實施例，以一或多個SiteC平行測試多個DUT的另一個系統。該系統包括系統控制器222、複數個站控制器224、複數個供應商硬體模組226、以及對應的DUT群228，每一個DUT群包括一或多個各別的DUT229。測試頭230可固定多個DUT。
在一實施例中，系統控制器與站控制器可以由位在多個地理位置之多部電腦的分散式計算系統實施。在另一實施例中，系統控制器與站控制器可以由單部電腦(也稱為測試控制器)實施。以下描述測試控制器與複數個供應商硬體模組提供平行測試系統中用於排序測試的機構。用於排序測試的機構包括接收測試計畫的機構，該測試計畫包含：複數個按預定測試流程配置的複數個測試；在執行時間依照測試計畫決定測試執行程序的機構；以及使用該測試執行程序測試至少2個DUT的機構。
圖1的結構由於僅只有單個SiteC，因此需要有排序通過整個DUT站之測試活動(activity)的軟體。在以下的節中，描述為了整合入一有效率的平行測試系統，供應商硬體模組需要支援的特徵。
平行測試系統使用以下的硬體特徵，以減少使用單個SiteC同時控制數個DUT之測試相關的管理負擔。
．通過多個DUT的樣式資料之自動複製：此特徵允許使用者僅為單一個DUT產生及供應樣式，並允許測試器作業系統(TOS)只為單一個DUT傳輸(transfer)樣式資料。供應商硬體模組控制軟體將使用開放架構測試系統模組連接致能器(MCE)的廣播能力，同時將此資料傳送給在SiteC分區(partition)內服務DUT的所有資源。
．通過多個DUT的測試條件之自動複製：此特徵允許使用者為單一個DUT指定測試條件(即資源設定)，且TOS經由供應商硬體模組的功能性，為所有DUT站同時複製此條件。此特徵可減少與每次一個地為所有DUT順序載入測試條件相關的管理負擔。須注意，雖然此模式是用於非特定DUT(即相同的DUT)資源設定的載入，但如有需要，內部TOS也支援允許為不同的DUT載入不同的資源設定值。
．特定DUT測試結果的硬體累加：缺少此特徵，軟體必須為所有DUT之每一接腳擷取及分析每一接腳的結果，以便決定那些DUT通過測試，又有那些DUT失敗。重複執行數百或數千次樣式相加的程序，對系統而言是重大的管理負擔。因此，以硬體支援特定DUT逐腳測試結果的累加，並偵測與儲存被測試之每一DUT的通過/失敗狀態。
除了上述對供應商硬體模組之要求，減化以減輕在單SiteC上平行測試DUT的管理負擔之外，另還從供應商硬體模組控制軟體支援硬體狀態控制所需。考慮一種情況，在平行測試期間執行測試流程的過程中，任何被決定為故障且不需要再被測試(至少某些時間)的DUT，需要被“拒收”(或無論何種理由暫時地“被排除”，或從流程中“擱置”)。系統需要將這類DUT與測試器硬體電氣地隔離，以使電源電壓不再施加於這些DUT，且不再提供輸入刺激給這些DUT。此外，對已被排除(即擱置)需要再回到測試流程中的DUT而言，需要重建能使測試進行的電氣條件。因此，如有需要，供應商硬體模組控制軟體應提供能使TOS完成這些工作的適當方法。
接下來的節描述以單SiteC進行平行DUT測試的方法，在多DUT測試限制下的測試流程，以及當這些DUT前進通過測試流程所經歷的狀態轉換。這些與單DUT的情況根本地不同。
測試流程是使用者之測試計畫的關鍵元素，且使用者定義的測試經由該載具在開放架構測試系統中執行。2004年2月16日提出申請的美國專利申請案60/447,839“Method and Structure to Develop a Test Program for Semiconductor Integrated Circuits”及2004年5月22日提出申請的美國專利申請案60/573,577“Software Development in an Open Architecture Test System”中對開放架構測試系統有詳細的描述，該兩篇受讓予本發明的受讓人。
在開放架構測試系統中，使用者測試實施系統定義的介面ITest，其依次導源自系統定義的介面IFlowable。流程物件包封一有限狀態機。其包含數個執行IFlowable物件的流程項目，並接著轉換到另一流程項目。流程項目定義流程之有限狀態機內的狀態。其為測試流程圖中的項目，且一流程項目在測試器上是一項測試。執行IFlowable包括執行實施IFlowable介面的物件。實施IFlowable介面的典型物件是實施ITest的測試及Flows本身。綜言之，測試流程具有執行Tests及其它Flows的流程項目，並接著轉換到另一流程項目。該轉換是由使用者根據從IFlowable傳回的結果規劃。根據IFlowable執行的各樣回傳結果，該流程項目也提供呼叫使用者客製化常式的機會。
在每台SiteC對單個DUT的環境中，在測試流程執行期間的任何指定時間，僅單個流程項目能在DUT上執行測試(即IFlowable)。不過，在平行測試期間，可能發生由於不同DUT對某特定測試之執行產生不同結果，由於流程狀態轉換使然，某些DUT前進到與其它某些DUT不同的流程項目。此導致在某些時間瞬間，需要對某一組DUT執行與其它組不同測試的情況。在大多數情況中(及在典型的數位應用中)，同一個供應商硬體模組，無法在同一時間執行兩不同測試。此使得以下天生存在於單DUT環境中的限制，在多DUT環境中執行測試期間也同樣存在。亦即，在測試流程之執行期間的任何特定時間瞬間，僅單一個流程項目可以動作(即執行它的IFlowable)。以下的討論是基於在平行DUT測試環境中此標準被滿足為前提。
在一實施例中，流程物件的一個例子是其本身知道數個DUT被平行測試，且經由採用適當的測試執行排序法，滿足僅單一個流程項目可被作動的標準。有了適當設計的排序方法，此方法可確保能容納需要通過特定流程項目執行測試之DUT的最大數量。須注意，當硬體資源有限時，還是可能發生連續化執行DUT的測試。
在使用單測試流程的平行測試環境中，定義某特定DUT在任何指定時間可被分類的類別(category)，以及關於其通過執行測試流程可能前進到的狀態很有用處。以下是DUT可被置於的類別，特別是特定的站控制器，某些類別在流程執行期間被動態地更新：．已定義：此類別是由為該SiteC定義於接口檔(socket file)內的所有DUT組成。已定義DUT之類別內的成員，是在使用接口檔測試計畫被載入時決定，且在載入之測試計畫的生命期內保持不變。
．已裝載：此類別是由定義於接口檔內且為該SiteC致能(即非去能)的DUT組成。在任何指定時間，已裝載＝已定義－{被去能的DUT}。因此，例如，已裝載的類別對應於所有已裝載在裝載板上進行封裝測試的所有DUT(由處置器(handler)提供)，或與探針卡接觸的所有DUT(經由晶圓探針台的夾頭(chuck－up))。通常，已裝載的組等於已定義的組，除非已裝載的組已明確地被外部實體改變。在製造測試環境中，此改變例如是由使用者的自動化工具產生，可能是在測試計畫的每一執行之前。不過，測試計畫一旦開始執行，已裝載之DUT的組在測試計畫執行期間不會改變。
．可測量：此類別包括已裝載組中所有尚未被拒收(即被永久地移除，不再進行任何進一步的測試)的DUT。在流程執行期間，此類別被動態地更新，例如DUT在測試過程中被拒收。在任何特定時間，可測量的＝已裝載的－{已拒收的DUT}。
．擱置：此類別包括雖未被拒收，但已暫時停止(即置於擱置)測試的DUT。DUT之所以需要被擱置以對多DUT執行連續測試，是因為缺乏同時測試多DUT的硬體資源，或者由於流程執行排序的需要。在前者的情況中，是使用者測試類將DUT置於擱置，然而在後者的情況中，是流程排序方法將DUT置於擱置。因此，在流程執行的過程期間，此類別中的成員被動態地更新。須注意，被擱置的DUT仍是可測量類別中的成員。
．作動中(active)：作動中之DUT的類別是目前正經歷(或正要經歷)測試執行。在流程執行的過程中，此組自動地受被置於擱置或拒收之DUT之數量的影響。在任何指定時間，作動中的＝可測量的－擱置的。
．拒收：在已裝載組中，此類別的DUT不再進行任何進一步的測試。此類別中的成員，是由使用者之DUTFlowItem定義中的決定邏輯所決定。
上述6種類別中的3種類別(即作動中、擱置、及拒收)可實際上考慮成是某DUT當其前進通過測試流程時可能處的狀態。在以下的討論中，在平行測試環境中執行排序DUT時，這些狀態是測試流程廣泛使用的狀態。
如上所述，測試流程代表一有限狀態機。為討論的目的，另一便於想像測試流程的方法是有向圖，在圖中每一頂點代表一流程項目，其包封所要執行的測試，且每一有向緣，代表根據從源流程項目測試之執行結果所回傳的值，從源流程項目到目的流程項目之流程執行必須做的轉換。
須注意，就結構來說，測試流程圖是被弱連接，即，測試流程圖中沒有頂點被孤立，且無法從任何其它頂點到達。也須注意，由於在開放架構測試系統中的測試流程其本身也是IFlowables，因此，流程圖中的每一流程項目頂點也可包封另一測試流程。另需注意，所有測試流程圖具有一天生的源頂點(source vertex)，其為流程執行的進入點。頂層流程也具有一天生的陷頂點(sink vertex)，其為流程執行的離開點(被嵌入的流程正要“返回”呼叫者)。這兩個特殊的頂點不是流程項目，但其代表重要的奇點(singularity)，所有被該流程測試的DUT都必須通過該兩點。
圖3說明根據本發明實施例的測試流程圖。如圖3a所示，測試流程圖是有向圖，其包括進入節點(開始)、離開節點(結束)、以及6項測試A、B、C、D、E、及F，經由它們包封流程項目。邊緣上的標籤代表從測試回傳的結果(該有向緣的源頂點)，其致使流程執行轉換到下一個測試(該緣的目的頂點)。因此，例如，在測試A執行之後，如果返回的狀態是“1”、“2”、或“3”，則該DUT接下的測試分別以測試B、測試C或測試E進行測試。同樣地，測試B之“1”或“2”的執行結果，導致測試D被接著執行。執行測試C的結果“－1”，可能構成DUT的拒收，導致直達流程結束的轉換以拒收DUT。同樣地，執行測試F的結果“0”，也可能構成DUT的拒收，再次導致直達流程結束的轉換以拒收DUT，雖然執行F之結果“1”也導致到達結束的轉換，然而此並非指示拒收，僅單純是沒有測試需要再被執行。
單SiteC/單DUT之流程與平行測試之流程的基本差異，在於流程圖中任何測試頂點的執行，會使不同的DUT產生不同的結果，因此，導致接下來需要依循多個有向緣的情況，每組DUT中的每一個DUT回傳該特定結果。亦即，可能同時要對不同的DUT執行不同的測試。例如，在單個DUT的情況中，如果測試A回傳結果“2”，則接著自動執行測試C。不過，如果流程是對5個DUT執行測試A，且DUT1及5每一個都回傳結果“1”，則這2個DUT不需要接著前進到測試B。同時，如果DUT2及4每一個都回傳結果“1”，接下來需要繼續進行測試B。同時，如果DUT2及4回傳結果“3”，則這2個DUT需要繼續進行取代測試E，然而如果DUT3回傳結果“2”，則其接下來需繼續進行測試C。很明顯，此需要為被執行的DUT排序。
想像測試流程是一有弱連接的有向圖，呈現以下用以排序DUT供執行的方法：1.從測試流程圖的進入點開始，在每一個頂點v，決定多DUT測試結果所指示之接下來要通過的頂點組Vnext。
2.為對應於做為Vnext之子集之每一個頂點v的DUT執行下一項測試。須注意，雖然關於接下來要執行之頂點v的DUT被置於作動中的類別，但排序於頂點{Vnext－v}的所有DUT被暫時置於擱置類別。同樣地，當Vnext中的次一個頂點v’被排序以便執行時，剛完成執行之頂點v的DUT從作動中狀態轉換到擱置狀態，同時，v’的DUT從擱置狀態轉換到作動中狀態。
3.為所遇到(或“被造訪”)的每個頂點重複上述步驟1及2，直至所有DUT都到達測試流程的離開頂點。須注意，以上說明的處理，基本上是“造訪”流程圖中可從源頂點到達的每一個頂點(即位於有向路徑上)，有向路徑是由在每一個被造訪之頂點執行測試的回傳值決定。此直接導致的結果是，一(弱)連接之有向圖(例如深度優先遍歷或廣度優先遍歷)的任何完整遍歷機制，是從源頂點開始，且在每一個被造訪的頂點，受所選擇之出發邊緣的限制，為DUT執行排序有效率地實施上述的演算法。
圖3b說明根據本發明之實施例，用以經由圖3a之測試流程圖測試DUT的方法。一種方法是使用深度優先遍歷機制。表1顯示使用測試流程圖之深度優先遍歷的DUT執行排序。在此例中，DUT的狀態為作動中(a)、擱置(h)、及拒收(r)。當DUT首次進入測試流程時，所有可測量的DUT都考慮為作動中。當這些DUT完成流程執行時，考慮完成測試且未被拒收的DUT是在作動中狀態。須注意，此僅是頂層測試流程的考慮，且不僅需要為只希望見到作動中DUT(因為擱置狀態僅對流程的內部排序活動有意義)的外部使用者保存流程執行的整體觀，也因為任何使用者指定的“結束順序”(特別是降低電力的要求)僅能有效地應用於作動中的DUT。因此，表1中的最後一列顯示，流程如何在流程結束前，將擱置的DUT1及5恢復成作動中狀態。
在每一列中，已知的DUT狀態是在執行該列(“測試執行”行)之測試後，所發生之排序決定的結果。例如，在測試A執行之後，接下來的流程排序是測試B，由於在該點僅DUT1及5意欲由測試B測試，因此，只有該兩個DUT保持作動中，而DUT2、3及4置於擱置。來自測試C的結果“－1”意指該DUT被拒收，來自測試F的結果“0”亦同。由於在這些回傳結果為“0”的頂點下沒有DUT被執行，因此，自C與E離開之標記為“0”的邊緣根本不會被橫越。因此，在每一個被造訪的頂點，該流程的遍歷，是受可被有意義地選擇的出發邊緣所限制。
請注意，表1顯示測試F被執行兩次，一次是對DUT1，另一次是對DUT2及4。這是因為深度優先遍歷式排序的緣故，且無論在同一時間是否有對所有3個DUT施加F的可用硬體資源，執行兩次的情況都會發生。
一般言之，雖然對有(弱)連接之有向圖的完整測試流程圖遍歷機制能保證造訪所有頂點(即，在測試流程圖的情況中，沿著所有DUT單個地依循的有向路徑排序所有的DUT以便執行)，但一般有向流程圖之既非深度優先亦非廣度優先的搜尋，可確保同一個頂點只會被造訪一次(即，確保相同的測試只會執行一次)。不過，吾人希望提供此項保證，因其可減少平行DUT測試的冗餘工作超過單DUT測試。
在另一實施例中，DUT執行排序可根據拓撲的次序完成。換言之，如果是按拓撲的次序遍歷一連接的有向圖，即可真正的給予關於此的保證。如果一連接的有向圖G可以按一有序的序列S表列其所有的頂點，且如果具有一從v到w(w是G的子集)的邊緣，以使所有頂點v按序列表列S前進到w，即可說該有向圖為依從拓撲的排序。這類序列S被稱為有連接之有向圖G的拓撲次序。按拓撲次序從G的源頂點遍歷到G的陷頂點，可保證在所有頂點都造訪到的同時，所有的頂點都只被造訪一次。
例如，拓撲地分類圖3a所示測試流程圖之各頂點可得到按以下次序的序列：{開始、A、B、C、E、D、F、結束}。須注意，這類序列並不必然是唯一的，事實上，同一圖可有另一相等的拓撲次序：{開始、A、B、C、D、E、F、結束}。
當測試流程圖具有{開始、A、B、C、E、D、F、結束}的拓撲次序時，DUT執行的排序如表2所示。
一任意(弱)連接的有向圖並不必然具有拓撲的次序。事實上，顯示出若且唯若該圖為非循環性(即沒有有向循環)，則存在有用於連接的有向圖之拓撲次序。對於有連接的有向圖的至少一個頂點v，如果存在有一從v出發又回到v的有向路徑(包括至少另一個不等於v的頂點w)，則稱該有向圖具有有向的循環。因此，對測試流程圖的限制是其不能具有有向循環，以便拓撲次序式的DUT執行排序法能動作。
須注意，在測試系統中實施流程排序機制，首先嘗試拓撲地順序排列測試流程圖；如果成功(即無有向的循環)，則使用根據拓撲次序以進行DUT執行排序的專門方法；否則(即有一或多個有向的循環)，即使用用於DUT執行排序之一般方法。
為簡化流程執行期間與改變DUT之狀態相關的操作，或將其置於不同的類別，TOS使用IDUTManipulator介面(實施此介面的物件是SiteC中的單件(singleton))。以下是此介面所支援之方法的例子：．get*DUTs([out]array_of_DUT_IDs)：將目前在類別“＊ ”中之DUT的DUT ID陣列傳回，其中，“＊ ”是“已定義”、“已裝載”、“可測量”、“作動中”、“擱置”、或“已拒收”其中之一。
．is*DUT([in]array_of_DUT_IDs)：測試指定的DUT ID組是否在類別“＊ ”內，其中，“＊ ”是“已定義”、“已裝載”、“可測量”、“作動中”、“擱置”、或“已拒收”其中之一。如果有至少一個指定的DUT不在，則回傳錯誤。
．rejectDUTs([in]array_of_DUT_IDs,useEndSeq,isolateElectrically)：將指定的DUT自未來的測試中永久地剔除(僅對目前在可測量類別中的DUT有效)。最後兩個參數是允許使用者指定是否需要對應動作的旗標。
．putDUTsOnHold([in]array_of_DUT_IDs,useEndSeq,isolateElectrically)：將指定的DUT置於擱置狀態(僅對目前在作動中之類別中的DUT有效)。最後兩個參數是允許使用者指定是否需要對應動作的旗標。
．makeDUTsOnHold([in]array_of_DUT_IDs,useEndSeq,isolateElectrically)：將指定的DUT置於作動中的狀態(僅對目前在擱置類別中的DUT有效)。最後兩個參數是允許使用者指定是否需要對應動作的旗標。
如前所述，IDUTManipulator介面可用於確認DUT的狀態資訊，且在測試流程執行期間，有效地產生DUT的狀態轉換。前文討論了DUT執行排序的一般及專門方法，在流程執行期間，IDUTManipulator介面的使用還包括：．實施IDUTManipulator介面的物件是SiteC內的單件，並保持關於DUT狀態的整體資訊。因此，在流程執行期間發生的DUT狀態轉換，僅經由IDUTManipulator介面產生。
．DUT狀態的轉換通常涉及昂貴的模組操作，諸如中繼控制、電源定序(power sequencing)等。如果為DUT組中之每一個需要狀態轉換的DUT分開執行，則效率不彰。因此，IDUTManipulator介面具有用於這些操作的方法，其取多個DUT做為一參數，以便以單次操作處理所有指定的DUT。例如當流程在做排序決定時，為達最高效率，其先計算需要從作動中轉換到擱置狀態的整組DUT(反之亦然)做為決定的結果，並接著使用IDUTManipulator方法，執行將整組DUT的狀態一次轉換的操作。
．IDUTManipulators方法所回傳的DUT組不被劃分到任何特定流程分支的範圍內。例如，getOnHoldDUTs()所回傳之擱置的DUT組代表所有DUT目前整體地擱置。
使用者測試類(class)不能使用IDUTManipulator介面，這是因為可能有給予使用者測試類存取整體DUT狀態資訊的危險，諸如目前被擱置的DUT等。如果一測試類可自由存取IDUTManipulator法，使用者編碼錯誤，可能導致DUT執行排序機制所使用之整個流程之DUT狀態資訊的訛誤。當使用者測試類實例開始執行時，其僅需要知道作動中的DUT子集。
不過，當需要執行使用者測試類實例時，如果系統的硬體資源不夠同時測量SiteC內的所有DUT時，這些裝置被該測試類連續地測試(或以批的方式，每批的數量是一次所能測試的裝置數量)。須注意，某些DUT可能已被標註為拒收，且不需要再做任何進一步的測試。
為便於DUT的序向測試，TOS可用一疊代器物件，以疊代通過所有的DUT，其能夠跳過被拒收的DUT。也可取用此一般疊代器也可專門化，以自動地將除了疊代器指示置於作動中狀態之DUT以外的所有DUT(目前所考慮之組中的DUT)擱置。測試類可樣例化(instantiate)疊代器物件並使用這些物件。在測試類內使用疊代器的同時，要注意，該疊代器只疊代通過該測試類的作動中DUT，而非所有全部的作動中DUT。
為適應不能使用疊代器的情況，當一測試實例被執行時，其處理一用來實施IU serDUTManipulator介面之簡約DUT調處器物件的實例。系統按作動中DUT之子集的類別建構此物件，其意指在流程之DUT執行排序中該點的測試實例。測試類使用此物件詢問關於用來建構之DUT的作動中或擱置狀態，且如有需要，發出命令以將該組內的任何DUT從作動中置於擱置。須注意，此簡約的介面並不允許立刻拒收DUT。拒收仍必須經由測試計畫碼產生，一旦測試執行完成，該碼允許所考慮之DUT的測試執行結果支配動作的進程。如果測試實例需要中止測試並拒收一DUT，其所需要做的只是將DUT置於擱置，並提供適當的測試結果給流程。
須注意，用於支援連續測試的作動中與擱置狀態，其本質上與用於按照流程之DUT執行排序的對應狀態大不相同，且為測試實例所私用。該兩組相互間沒有關聯。就流程而言，進入測試供執行的所有DUT都在流程的作動中狀態，當測試剛執行完時，且在做出次一個排序決定之前，其仍在作動中狀態。
除了前文討論的流程之外，開放架構測試系統支援數個與執行DUT測試非直接有關的流程，諸如可架構樣式載入流程、批開始與批結束流程等，以及包括實際在SysC上執行的流程。本段將描述為在單SiteC上有效率地容納多DUT平行測試，流程及相關單元之開放架構測試系統的現有組織所要做的必要修改。接著描述為支援平行測試，測試系統所要做的加強。
對執行測試的流程而言，在DUT的平行測試期間，由於不同的DUT可回傳不同的結果，因此，在特定流程項目所執行的IFlowable(或ITest)需要支援特定DUT的getStatus()法。如圖1中所用之現有的IFlowable：：getStatus()法並未取任何參數，因此其不適合用於包括多個DUT的流程。
在一方法中，實施IFlowable介面經由增加具有DUT ID參數之getStatus()法擴充而來的新IDUTFlowable介面。在完成此修改後，也可實施包括有DUTFlowItem物件的DUTFlow。所得到的架構允許流程包括任何流程項目物件，但DUTFlow只包含DUTFlowItem物件。圖4說明根據本發明實施例之測試流程系統架構的實施。如圖4所示，流程系統架構包括IFlowable介面402、User Flowable類404、FlowItem類406、Flow類408、IDUTFlowable介面410、DUTFlow類412、SysCFlow類414、DUTFlowItem類416、ITest介面4l8、Bin類420、以及CounterSet類422。
IFlowable介面402是供要在流程執行上下文中執行的任何類使用。User Flowable類404是IFlowable的直接實施。在流程執行期間，當使用者希望執行它的任何碼時實施此，且該碼可實施IFlowable介面。用以測試DUT的主流程通過DUTFlow類412，且它的單元是導源自IDUTFlowable介面410。結果是，User Flowable類404不是主流程的一部分。FlowItem類406定義測試流程圖中一節點的轉換。其與IFlowable物件相關。FlowItem與IFlowable在測試流程圖中邏輯地實現一節點。
Flow類408與IFlowable物件有關，經由根據每一FlowItem中指定的轉換，執行IFlowable到IFlowable以實現一狀態機。此外，Flow類是FlowItem物件的容器。Flow類源自IFlowable物件。每一個FlowItem物件與一IFlowable物件相關。IDUTFlowable介面410源自於IFlowable介面402，是多DUT流程一新的基礎類。IDUTFlowable物件與IFlowable物件間的差異，是IDUTFlowable物件具有供系統接收特定DUT狀態的方法，以迫使所有被導出的類(諸如DUTFlow導出及ITest導出的類)回傳特定DUT的狀態。
多DUT流程項目以新的DUTFlowItem類416表示，其以支援平行測試特定狀態的轉換，來擴充原流程項目類。此外，DUTFlow類412以根據從IDUTFlowable導出之物件回傳特定DUT的狀態與定義於DUTFlowItem中之狀態轉換所實施的測試排序(決定被測試之DUT接下來所要執行的測試)，來擴充Flow類408。Flow可包含任何FlowItem物件，但DUTFlow僅限於包含DUTFlowItem物件。須注意，Flow維持指向流程項目之一組指標器的所有權，其可包括指向DUTFlowItem的指標器。DUTFlow類412經由將這些指標器通過基本Flow類中被保護的介面動態地向下轉型(down－casting)到DUTFlowItem，以確保它的指標器(即基本Flow類中的成員)全部都是DUTFlowItem。DUTFlow類412是IDUTFlowable導出的類。DUTFlow是測試DUT的主流程，且其僅存在於SiteC內。
ITest介面418是一IDUTFlowable導出的介面，以用於測試實例的方法特殊化，諸如處理來自GUI應用軟體指定之參數的方法。對DUT執行的所有測試都原設考慮為多DUT能力。由於測試單個及多個DUT是以相同的設備處理，因此，在兩環境(單DUT情況是多DUT情況的特例，在同一個SiteC中的DUT數量為一個)中都可使用，不需做改變。因此，ITest可導自FlowItem類406以取代來自IFlowable。Bin類420及CounterSet類422導自FlowItem類406。SysCFlow類414是一新的流程類，引進該流程類以處理SysC上的流程。
須瞭解，以上為清楚描述，已參考不同的功能單元及處理器描述了本發明的實施例。不過，很明顯，不同功能單元或處理器間，可使用任何適合的功能分布。例如，說明是由分離之處理器或控制器所執行的功能，也可由相同的處理器或控制器執行。因此，所謂參考特定的功能單元，僅是參考提供所描述之功能的適合機構，而非指出精確的邏輯或實體結構或組織。
本發明可在任何適合的形式中實施，包括硬體、軟體、韌體或以上這些的任意結合。本發明也可部分地以在一或多個資料處理器及/或數位信號處理器上執行的電腦軟體實施。本發明實施例的單元及組件，可以實體地、功能地及邏輯地以任何適合的方式實施。事實上，某功能可在單一的單元、複數個單元、或其它功能單元的一部分內實施。就本發明本身而論，可在單一的單元上實施，或實體地及功能地分布於不同單元及處理器間。
熟悉相關技術之人士可瞭解，所揭示之實施例可做諸多可能的修改及組合，只要仍使用相同的基本機制及方法。前文參考特定實施例的描述，其目的只是為解釋。不過，以上說明的討論並無意包羅本發明，或將本發明限制在與所揭示完全相同的型式。所選擇及描述的實施例解釋了本發明的原理及其實際的應用，並使熟悉其它方面技術之人士能對本發明做最佳的利用，且經過各種修改的各不同實施例適合特定的使用考慮。
102．．．系統控制器
104．．．站控制器
106．．．供應商硬體模組
108．．．待測裝置
202．．．系統控制器
204．．．站控制器
206．．．供應商硬體模組
208．．．待測裝置DUT
210．．．測試頭
222．．．系統控制器
224．．．站控制器
226．．．供應商硬體模組
228．．．待測裝置群
229．．．待測裝置
230．．．測試頭
402．．．IFlowable介面
404．．．User Flowable類
406．．．FlowItem類
408．．．Flow類
410．．．IDUTFlowable介面
412．．．DUTFlow類
414．．．SysCFlow類
416．．．DUTFlowItem類
418．．．ITest介面
420．．．Bin類
422．．．CounterSet類
圖1說明以單SiteC/DUT架構多DUT的平行測試系統。
圖2a說明根據本發明之實施例，以單SiteC平行測試多DUT的系統。
圖2b說明根據本發之明實施例，以一或多個SiteC平行測試多DUT的系統。
圖3a說明根據本發明實施例的測試流程圖。
圖3b說明根據本發明實施例，經由圖3a的測試流程圖測試DUT的方法。
圖4說明根據本發明實施例，測試流程系統架構的實施。

Claims (20)

  1. 一種於平行測試系統中排序測試的方法，該系統包含至少兩個經由一或多個供應商硬體模組耦合至測試控制器的待測裝置(DUT)，該方法包含：接收包含按預定測試流程配置之複數個測試的測試計畫，其中該預定的測試流程包含按有向圖配置的複數個測試，且其中每一項測試被配置在該有向圖中之一頂點；在執行時間，根據該測試計畫，決定一測試執行排序，其中該測試執行排序根據該至少兩個DUT的目前狀態，識別所要執行的次一組測試，且其中該次一組測試包括對不同DUT所要執行的不同測試；以及使用該測試執行排序，測試該至少兩個DUT。
  2. 如申請專利範圍第1項的方法，其中該有向圖包含：複數個頂點，按層級的方式連接複數個有向緣，該有向圖的每一個頂點代表一項測試，且每一個頂點包含零或多個子流程；以及該有向圖的每一有向緣代表根據源測試之結果，從源測試到目的測試的轉換。
  3. 如申請專利範圍第1項的方法，其中在執行時間決定測試執行排序包含： 決定該測試流程是否為無有向循環的測試流程；如果該測試流程具有有向循環，則決定為測試該至少兩個DUT所要遍歷的次一組頂點；以及按照所要遍歷的該次一組頂點，執行測試。
  4. 如申請專利範圍第3項的方法，其中決定所要遍歷的次一組頂點包含：應用選擇自深度優先遍歷及廣度優先遍歷所組成之群組中的遍歷機制。
  5. 如申請專利範圍第3項的方法，其中執行測試包含：根據測試該至少兩個DUT的結果，產生DUT的狀態，其中DUT的狀態包括作動中，擱置，及拒收狀態；根據該至少兩個DUT的目前狀態，對該至少兩個DUT執行不同的測試。
  6. 如申請專利範圍第5項的方法，其中產生DUT狀態包含根據該至少兩個DUT之測試的失敗，分類該DUT的狀態。
  7. 如申請專利範圍第3項的方法，其中執行測試包含：根據測試該至少兩個DUT的結果，產生DUT的類型，其中該DUT的類型包括已界定的，已裝載的，可測量的，擱置的，及作動中等類型；以及根據該至少兩個DUT的DUT類型，對該至少兩個DUT執行不同的測試。
  8. 如申請專利範圍第1項的方法，其中在執行時間 決定測試執行排序另包含：決定該測試流程是否為無有向循環的測試流程；如果該測試流程無有向循環，則決定為測試該至少兩個DUT所要遍歷的次一組頂點；以及按照所要遍歷的該次一組頂點執行測試。
  9. 如申請專利範圍第8項的方法，其中該次一組頂點是按拓撲的次序配置，且其中沒有一個頂點被遍歷超過一次。
  10. 如申請專利範圍第1項的方法，另包含：自動地複製該至少兩個DUT的樣式資料；以及自動地複製該至少兩個DUT的測試條件。
  11. 一種平行測試系統，包含：一測試控制器；一或多個硬體模組，耦合至該測試控制器；至少2個待測裝置(DUT)，並聯耦合至每一個硬體模組；接收機構，接收包含按預定測試流程配置之複數個測試的測試計畫，其中該預定的測試流程包含按有向圖配置的複數個測試，且其中每一項測試被配置成該有向圖中之一頂點；決定機構，在執行時間，根據該測試計畫，決定測試執行排序，其中該測試執行排序根據該至少兩個DUT的目前狀態，識別所要執行的次一組測試，且其中該次一組測試包括對不同DUT所要執行的不同測試；以及 測試機構，使用該測試執行排序，測試該至少兩個DUT。
  12. 如申請專利範圍第11項的系統，其中該有向圖包含：複數個頂點，按層級的方式連接複數個有向緣，該有向圖的每一個頂點代表一測試，且每一個頂點包含零或多個子流程；以及該有向圖的每一有向緣代表根據源測試之結果，從源測試到目的測試的轉換。
  13. 如申請專利範圍第11項的系統，其中在執行時間決定測試該執行排序的機構包含：決定機構，決定該測試流程是否為無有向循環的測試流程；決定機構，如果該測試流程具有有向循環，則決定為測試該至少兩個DUT所要遍歷的次一組頂點；以及執行機構，按照所要遍歷的該次一組頂點執行測試。
  14. 如申請專利範圍第13項的系統，其中該決定所要遍歷的次一組頂點的機構包含應用選擇自深度優先遍歷及廣度優先遍歷所組成之群組中之遍歷機制的機構。
  15. 如申請專利範圍第13項的系統，其中該執行測試的機構包含：產生機構，根據測試該至少兩個DUT的結果產生DUT的狀態，其中DUT的狀態包括作動中，擱置，及拒收狀態； 執行機構，根據該至少兩個DUT的目前狀態，對該至少兩個DUT執行不同的測試。
  16. 如申請專利範圍第15項的系統，其中該產生DUT狀態的機構包含根據該至少兩個DUT之測試的失敗，分類該DUT的狀態。
  17. 如申請專利範圍第13項的系統，其中該執行測試的機構包含：產生機構，根據測試該至少兩個DUT的結果產生DUT的類型，其中該DUT的類型包括已界定的，已裝載的，可測量的，擱置的，及作動中類型；以及執行機構，根據該至少兩個DUT的DUT類型，對該至少兩個DUT執行不同的測試。
  18. 如申請專利範圍第11項的系統，其中該在執行時間決定測試執行排序的機構另包含：決定機構，決定該測試流程是否為無有向循環的測試流程；決定機構，如果該測試流程為無有向循環的測試流程，則決定為測試該至少兩個DUT所要遍歷的次一組頂點；以及執行機構，按照所要遍歷的該次一組頂點執行測試。
  19. 如申請專利範圍第18項的系統，其中該次一組頂點是按拓撲的次序配置，且其中沒有一個頂點被遍歷超過一次。
  20. 如申請專利範圍第11項的系統，另包含： 複製機構，自動地複製該至少兩個DUT的樣式資料；以及複製機構，自動地複製該至少兩個DUT的測試條件。
TW095105251A 2005-02-17 2006-02-16 於平行測試系統中排序測試的方法與系統 TWI385405B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/062,244 US7543200B2 (en) 2005-02-17 2005-02-17 Method and system for scheduling tests in a parallel test system

Publications (2)

Publication Number Publication Date
TW200643449A TW200643449A (en) 2006-12-16
TWI385405B true TWI385405B (zh) 2013-02-11

Family

ID=36604219

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095105251A TWI385405B (zh) 2005-02-17 2006-02-16 於平行測試系統中排序測試的方法與系統

Country Status (8)

Country Link
US (1) US7543200B2 (zh)
EP (1) EP1849019B1 (zh)
JP (1) JP2008530515A (zh)
KR (1) KR20070112203A (zh)
CN (1) CN101120262B (zh)
DE (1) DE602006013282D1 (zh)
TW (1) TWI385405B (zh)
WO (1) WO2006088238A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI773140B (zh) * 2020-03-05 2022-08-01 日商愛德萬測試股份有限公司 用於流量捕獲及除錯工具之圖形使用者介面

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7543200B2 (en) 2005-02-17 2009-06-02 Advantest Corporation Method and system for scheduling tests in a parallel test system
JP4370274B2 (ja) * 2005-03-14 2009-11-25 富士通株式会社 検証支援装置、検証支援方法、および検証支援プログラム
US7650255B2 (en) * 2008-05-02 2010-01-19 Texas Instruments Incorporated Automatic selective retest for multi-site testers
US7853425B1 (en) * 2008-07-11 2010-12-14 Keithley Instruments, Inc. Parallel testing in a per-pin hardware architecture platform
TWI461712B (zh) * 2009-01-21 2014-11-21 King Yuan Electronics Co Ltd 平行測試轉換裝置、平行測試系統以及平行測試之方法
US20130006567A1 (en) * 2009-12-15 2013-01-03 Wolfgang Horn Method and apparatus for scheduling a use of test resources of a test arrangement for the execution of test groups
WO2011140233A2 (en) * 2010-05-05 2011-11-10 Teradyne, Inc. System for concurrent test of semiconductor devices
US20110288808A1 (en) 2010-05-20 2011-11-24 International Business Machines Corporation Optimal test flow scheduling within automated test equipment for minimized mean time to detect failure
US8175213B2 (en) 2010-07-28 2012-05-08 Freescale Semiconductor, Inc. System and method for setting counter threshold value
US20120102462A1 (en) * 2010-10-26 2012-04-26 Microsoft Corporation Parallel test execution
KR101734364B1 (ko) * 2010-12-13 2017-05-12 삼성전자 주식회사 반도체 장치 동시 연속 테스트 방법 및 테스트 장비
TWI412773B (zh) * 2011-06-27 2013-10-21 Powertech Technology Inc 多驅動器交叉連接之記憶體測試裝置及其使用方法
JP5841457B2 (ja) * 2012-03-01 2016-01-13 株式会社アドバンテスト 試験装置および試験モジュール
US8867372B2 (en) * 2012-05-02 2014-10-21 Litepoint Corporation Method for efficient parallel testing of time division duplex (TDD) communications systems
CN102722170B (zh) * 2012-05-10 2014-08-27 北京宇航系统工程研究所 一种用于运载火箭测试发射阶段的故障检测方法
CN102998613A (zh) * 2012-11-26 2013-03-27 李文海 可实现电路板并行测试的测试系统和方法
US9158642B2 (en) * 2012-12-20 2015-10-13 Litepoint Corporation Method of testing multiple data packet signal transceivers concurrently
US9207969B2 (en) * 2013-01-25 2015-12-08 Microsoft Technology Licensing, Llc Parallel tracing for performance and detail
US9021262B2 (en) 2013-01-25 2015-04-28 Concurix Corporation Obfuscating trace data
US8954546B2 (en) 2013-01-25 2015-02-10 Concurix Corporation Tracing with a workload distributor
US8997063B2 (en) 2013-02-12 2015-03-31 Concurix Corporation Periodicity optimization in an automated tracing system
US8924941B2 (en) 2013-02-12 2014-12-30 Concurix Corporation Optimization analysis using similar frequencies
US20130283281A1 (en) 2013-02-12 2013-10-24 Concurix Corporation Deploying Trace Objectives using Cost Analyses
US10162007B2 (en) * 2013-02-21 2018-12-25 Advantest Corporation Test architecture having multiple FPGA based hardware accelerator blocks for testing multiple DUTs independently
US10161993B2 (en) * 2013-02-21 2018-12-25 Advantest Corporation Tester with acceleration on memory and acceleration for automatic pattern generation within a FPGA block
US20140236527A1 (en) * 2013-02-21 2014-08-21 Advantest Corporation Cloud based infrastructure for supporting protocol reconfigurations in protocol independent device testing systems
US9274911B2 (en) * 2013-02-21 2016-03-01 Advantest Corporation Using shared pins in a concurrent test execution environment
US9400307B2 (en) 2013-03-13 2016-07-26 Keysight Technologies, Inc. Test system for improving throughout or maintenance properties of semiconductor testing
US20130227529A1 (en) 2013-03-15 2013-08-29 Concurix Corporation Runtime Memory Settings Derived from Trace Data
US9785542B2 (en) * 2013-04-16 2017-10-10 Advantest Corporation Implementing edit and update functionality within a development environment used to compile test plans for automated semiconductor device testing
US9575874B2 (en) 2013-04-20 2017-02-21 Microsoft Technology Licensing, Llc Error list and bug report analysis for configuring an application tracer
US9292415B2 (en) 2013-09-04 2016-03-22 Microsoft Technology Licensing, Llc Module specific tracing in a shared module environment
CN105765528B (zh) 2013-11-13 2019-09-24 微软技术许可有限责任公司 具有可配置原点定义的应用执行路径跟踪的方法、系统和介质
CN104931086A (zh) * 2014-03-18 2015-09-23 光宝电子(广州)有限公司 平行多工测试系统及测试方法
US9298590B2 (en) * 2014-06-26 2016-03-29 Google Inc. Methods and apparatuses for automated testing of streaming applications using mapreduce-like middleware
US9727447B1 (en) * 2015-01-16 2017-08-08 Amdocs Software Systems Limited System, method, and computer program for automated exploratory testing
CN104635092A (zh) * 2015-02-26 2015-05-20 北京精密机电控制设备研究所 机电伺服系统检测装置及检测方法
WO2016155830A1 (en) 2015-04-01 2016-10-06 Advantest Corporation Method for operating a test apparatus and a test apparatus
US9804911B2 (en) 2015-05-27 2017-10-31 Apple Inc. Concurrent validation of hardware units
CN105117348A (zh) * 2015-09-28 2015-12-02 佛山市朗达信息科技有限公司 一种监控软件测试执行进度的方法
US10748116B2 (en) * 2015-10-16 2020-08-18 Dell Products L.P. Test vector generation from documentation
US10725800B2 (en) 2015-10-16 2020-07-28 Dell Products L.P. User-specific customization for command interface
US10608879B2 (en) 2015-10-16 2020-03-31 Dell Products L.P. Validation using natural language processing
WO2017129242A1 (en) * 2016-01-27 2017-08-03 Advantest Corporation Deterministic concurrent test program executor for an automated test equipment
US10181224B2 (en) 2016-03-17 2019-01-15 Accenture Global Solutions Limited Assigning a test suite to test equipment using an execution graph
US10241146B2 (en) * 2017-05-01 2019-03-26 Advantest Corporation Test system and method
TWI653519B (zh) * 2017-05-03 2019-03-11 和碩聯合科技股份有限公司 配置單元、檢測系統及檢測方法
CN109375965B (zh) * 2018-11-06 2022-04-26 东软集团股份有限公司 状态机处理方法及装置、可读存储介质
US10976361B2 (en) 2018-12-20 2021-04-13 Advantest Corporation Automated test equipment (ATE) support framework for solid state device (SSD) odd sector sizes and protection modes
US11137910B2 (en) 2019-03-04 2021-10-05 Advantest Corporation Fast address to sector number/offset translation to support odd sector size testing
US11237202B2 (en) 2019-03-12 2022-02-01 Advantest Corporation Non-standard sector size system support for SSD testing
US10884847B1 (en) 2019-08-20 2021-01-05 Advantest Corporation Fast parallel CRC determination to support SSD testing
US11132403B2 (en) 2019-09-06 2021-09-28 Digital Asset Capital, Inc. Graph-manipulation based domain-specific execution environment
US10831452B1 (en) 2019-09-06 2020-11-10 Digital Asset Capital, Inc. Modification of in-execution smart contract programs
CN110716126A (zh) * 2019-10-14 2020-01-21 珠海亿智电子科技有限公司 芯片老化测试系统、方法及装置
CN111124642A (zh) * 2019-12-16 2020-05-08 中国电子科技网络信息安全有限公司 一种云管理平台可自定义的自动化流程方法及系统
CN111193561B (zh) * 2019-12-25 2022-07-05 深圳创维数字技术有限公司 一种双频wifi测试方法、系统、服务器和存储介质
CN116300836B (zh) * 2023-05-19 2023-07-28 西安诚安测控科技有限公司 发动机控制系统的测试方法和装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136705A (en) * 1988-06-14 1992-08-04 Tektronix, Inc. Method of generating instruction sequences for controlling data flow processes
US6476628B1 (en) * 1999-06-28 2002-11-05 Teradyne, Inc. Semiconductor parallel tester
TW200305027A (en) * 2001-07-05 2003-10-16 Intellitech Corp Method and apparatus for optimized parallel testing and access of electronic circuits
TWI227785B (en) * 2000-09-21 2005-02-11 Inapac Technology Inc Chip testing within a multi-chip semiconductor package

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4894829A (en) 1988-04-21 1990-01-16 Honeywell Inc. Comprehensive design and maintenance environment for test program sets
US5701480A (en) * 1991-10-17 1997-12-23 Digital Equipment Corporation Distributed multi-version commitment ordering protocols for guaranteeing serializability during transaction processing
US5297150A (en) * 1992-06-17 1994-03-22 International Business Machines Corporation Rule-based method for testing of programming segments
US5513118A (en) * 1993-08-25 1996-04-30 Nec Usa, Inc. High level synthesis for partial scan testing
JP3158395B2 (ja) 1995-08-22 2001-04-23 横河電機株式会社 テスト実行フロー作成装置
US6061507A (en) * 1996-12-13 2000-05-09 Texas Instruments Incorporated Scheduling diagnostic testing of automated equipment for testing integrated circuit devices
JP3357577B2 (ja) * 1997-07-24 2002-12-16 富士通株式会社 故障シミュレーション方法および装置並びに故障シミュレーションプログラムを格納した記憶媒体
US6499121B1 (en) * 1999-03-01 2002-12-24 Formfactor, Inc. Distributed interface for parallel testing of multiple devices using a single tester channel
US6415396B1 (en) * 1999-03-26 2002-07-02 Lucent Technologies Inc. Automatic generation and maintenance of regression test cases from requirements
JP4251707B2 (ja) * 1999-04-02 2009-04-08 株式会社アドバンテスト 半導体デバイス試験装置及び試験方法
US6691079B1 (en) * 1999-05-28 2004-02-10 Ming-Chih Lai Method and system for analyzing test coverage
US6557128B1 (en) * 1999-11-12 2003-04-29 Advantest Corp. Semiconductor test system supporting multiple virtual logic testers
AU2001296891A1 (en) * 2000-09-22 2002-04-02 Don Mccord Method and system for wafer and device-level testing of an integrated circuit
US6868513B1 (en) * 2000-10-26 2005-03-15 International Business Machines Corporation Automated multi-device test process and system
US20040015846A1 (en) * 2001-04-04 2004-01-22 Jupiter Controller, Inc. System, device and method for integrating functioning of autonomous processing modules, and testing apparatus using same
CN1293387C (zh) * 2001-05-11 2007-01-03 株式会社鼎新 支持多虚拟逻辑测试仪的半导体测试系统
US6779140B2 (en) * 2001-06-29 2004-08-17 Agilent Technologies, Inc. Algorithmically programmable memory tester with test sites operating in a slave mode
US7035755B2 (en) * 2001-08-17 2006-04-25 Credence Systems Corporation Circuit testing with ring-connected test instrument modules
TWI344595B (en) * 2003-02-14 2011-07-01 Advantest Corp Method and structure to develop a test program for semiconductor integrated circuits
US7437261B2 (en) 2003-02-14 2008-10-14 Advantest Corporation Method and apparatus for testing integrated circuits
JP4124345B2 (ja) * 2003-05-30 2008-07-23 シャープ株式会社 試験装置
KR100498509B1 (ko) * 2003-11-12 2005-07-01 삼성전자주식회사 검사시간을 단축하는 플래시 메모리 테스터 및 이를이용한 전기적 검사방법
JP2005300344A (ja) * 2004-04-12 2005-10-27 Matsushita Electric Ind Co Ltd 半導体集積回路のテストシステム
US7210087B2 (en) 2004-05-22 2007-04-24 Advantest America R&D Center, Inc. Method and system for simulating a modular test system
KR100548199B1 (ko) * 2004-07-15 2006-02-02 삼성전자주식회사 아날로그/디지털 혼합 신호 반도체 디바이스 테스트 장치
US7543200B2 (en) 2005-02-17 2009-06-02 Advantest Corporation Method and system for scheduling tests in a parallel test system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136705A (en) * 1988-06-14 1992-08-04 Tektronix, Inc. Method of generating instruction sequences for controlling data flow processes
US6476628B1 (en) * 1999-06-28 2002-11-05 Teradyne, Inc. Semiconductor parallel tester
TWI227785B (en) * 2000-09-21 2005-02-11 Inapac Technology Inc Chip testing within a multi-chip semiconductor package
TW200305027A (en) * 2001-07-05 2003-10-16 Intellitech Corp Method and apparatus for optimized parallel testing and access of electronic circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI773140B (zh) * 2020-03-05 2022-08-01 日商愛德萬測試股份有限公司 用於流量捕獲及除錯工具之圖形使用者介面

Also Published As

Publication number Publication date
US7543200B2 (en) 2009-06-02
TW200643449A (en) 2006-12-16
EP1849019B1 (en) 2010-03-31
US20060195747A1 (en) 2006-08-31
WO2006088238A1 (en) 2006-08-24
JP2008530515A (ja) 2008-08-07
EP1849019A1 (en) 2007-10-31
CN101120262B (zh) 2010-08-25
DE602006013282D1 (de) 2010-05-12
CN101120262A (zh) 2008-02-06
KR20070112203A (ko) 2007-11-22

Similar Documents

Publication Publication Date Title
TWI385405B (zh) 於平行測試系統中排序測試的方法與系統
US9910086B2 (en) Test IP-based A.T.E. instrument architecture
Vermeulen et al. Design for debug: Catching design errors in digital chips
Grochowski et al. Integrated circuit testing for quality assurance in manufacturing: history, current status, and future trends
Ghosh et al. Design for hierarchical testability of RTL circuits obtained by behavioral synthesis
Kiefer et al. Application of deterministic logic BIST on industrial circuits
KR100881843B1 (ko) 트리거 신호 생성 방법 및 전압 파형 표현 생성 방법
US20130227367A1 (en) Test IP-Based A.T.E. Instrument Architecture
US20020199142A1 (en) Semiconductor programming and testing method and apparatus
Jiang et al. Defect-oriented test scheduling
KR20070020300A (ko) 개방형 아키텍쳐의 테스트 시스템에 있어서 교정 및 진단지원 방법 및 시스템
US20030131294A1 (en) Stuck-at fault scan chain diagnostic method
US20040059972A1 (en) System and method for heterogeneous multi-site testing
US20050234674A1 (en) Apparatus, system and/or method for converting a serial test to a parallel test
JP4022297B2 (ja) 判定基準の動的変更可能な半導体測定装置
Vermeulen et al. Trends in testing integrated circuits
US6260166B1 (en) Observability register architecture for efficient production test and debug
JPH10209376A (ja) 半導体デバイス試験システムおよび方法
Bedsole et al. Very low cost testers: Opportunities and challenges
US20090024324A1 (en) Method and System for GRR Testing
US20090013218A1 (en) Datalog management in semiconductor testing
Adachi et al. Parallel, multi-DUT testing in an open architecture test system
Konemann et al. Built-in self-test: assuring system integrity
Bhawmik et al. DFT expert: Designing testable VLSI circuits
Koenemann Design-for-test

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees