TWI384912B - 可撓式電路板之貼合結構與其製作方法 - Google Patents

可撓式電路板之貼合結構與其製作方法 Download PDF

Info

Publication number
TWI384912B
TWI384912B TW99143447A TW99143447A TWI384912B TW I384912 B TWI384912 B TW I384912B TW 99143447 A TW99143447 A TW 99143447A TW 99143447 A TW99143447 A TW 99143447A TW I384912 B TWI384912 B TW I384912B
Authority
TW
Taiwan
Prior art keywords
pins
reference point
circuit board
flexible circuit
offset
Prior art date
Application number
TW99143447A
Other languages
English (en)
Other versions
TW201225755A (en
Inventor
Ching Lung Chen
Po Fu Huang
Yu Tseng
Chun Te Chang
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW99143447A priority Critical patent/TWI384912B/zh
Priority to CN2011100266548A priority patent/CN102076169B/zh
Publication of TW201225755A publication Critical patent/TW201225755A/zh
Application granted granted Critical
Publication of TWI384912B publication Critical patent/TWI384912B/zh

Links

Landscapes

  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Description

可撓式電路板之貼合結構與其製作方法
本發明係關於一種可撓式電路板之貼合結構與其製作的方法,尤指一種具有兩個基準點之偏移量測標誌之可撓式電路板之貼合結構與其製作方法。
請參考第1圖,第1圖繪示了習知可撓式電路板之貼合結構的部分放大示意圖。如第1圖所示,習知可撓式電路板之貼合結構10包含一可撓式電路板11與一基板12。可撓式電路板11具有複數個第一引腳111,基板12具有複數個第二引腳121與複數個偏移量測標誌122。由於可撓式電路板11、基板12、第一引腳111與第二引腳121之熱膨脹係數與材料特性之不同,在進行熱壓貼合時,容易產生第一引腳111與第二引腳121之間的貼合偏移的情形。習知可撓式電路板之貼合結構10在貼合後,需藉由檢查第一引腳111與偏移量測標誌122的相對位置來判斷是否貼合正常。舉例而言,若位於偏移量測標誌122之左側的第一引腳111向右偏移且超過偏移量測標誌122,則判定貼合不合格;同理,若位於偏移量測標誌122之右側的第一引腳111向左偏移且超過偏移量測標誌122,則判定貼合不合格。然而,隨著第一引腳111之間距的縮減,將無法藉由單一偏移量測標誌122來判斷第一引腳111是否貼合正常,因此如何能夠有效提升貼合結果檢查的準確性成為近來業界的發展重點。
本發明之主要目的在於提供一種具有兩個基準點之偏移量測標誌之可撓式電路板之貼合結構與其製作的方法,用以快速進行貼合結果判斷,以節省生產製造時間。
本發明之一較佳實施例提供一種可撓式電路板之貼合結構包含一可撓式電路板及一基板。可撓式電路板包含複數條第一引腳,各第一引腳具有一第一左側邊及一第一右側邊。基板包含複數條第二引腳與複數個偏移量測標誌,各第二引腳具有一第二左側邊及一第二右側邊,且相鄰之兩第二引腳在一水平方向上具有一間距,各偏移量測標誌分別設置於相鄰之第二引腳之間,並具有一左基準點及一右基準點,且各偏移量測標誌之左基準點與右基準點在水平方向上具有一距離。其中,第一引腳與對應之第二引腳至少部份重疊且電性連接。第一左側邊不超過相對應之左基準點之一垂直延伸線之左側,且第一右側邊不超過相對應之右基準點之一垂直延伸線之右側。
根據本發明之一較佳實施例,另提供一製作可撓式電路板之貼合結構之方法,包含下列步驟。首先,提供一可撓式電路板,其包含複數條第一引腳,各第一引腳具有一下表面與一上表面,各第一引腳之下表面大於上表面而使各第一引腳具有一梯形之剖面形狀。接著,提供一基板,具有複數條第二引腳,以及複數個偏移量測標誌分別位於相鄰之第二引腳之間。各第二引腳具有一第二左側邊及一第二右側邊,且相鄰之第二引腳在一水平方向上具有一間距,各偏移量測標誌具有一左基準點及一右基準點,且各偏移量測標誌之左基準點與右基準點在水平方向上具有一距離。隨後,將第一引腳之上表面貼合於對應之第二引腳上,第一引腳之上表面與對應之第二引腳至少部份重疊且電性連接。再接著,利用各偏移量測標誌之左基準點之一垂直延伸線與右基準點之一垂直延伸線,進行一偏移判斷。其中,當各第一引腳之第一左側邊位於相對應之第二引腳之相鄰左側之偏移量測標誌之左基準點之垂直延伸線之右側,則判定左偏移量符合規格。此外,當各第一引腳之第一右側邊位於相對應之第二引腳之相鄰右側之偏移量測標誌之右基準點之垂直延伸線之左側,則判定右偏移量符合規格。
本發明之可撓式電路板貼合結構係於基板上之相鄰之兩第二引腳之間設置一具有一左基準點與一右基準點之偏移量測標誌,即使在相鄰之第一引腳之間距縮小的情況下,例如小於35微米的狀況下,仍可發揮判斷可撓式電路板貼合結構是否合格的功能,故可大幅節省生產製造時的檢測時間並提升判斷之準確率。
為了使 貴審查委員能更進一步了解本發明之特徵及技術內容,請參閱以下有關本發明之詳細說明與附圖。然而所附圖示僅供參考與輔助說明用,並非用來對本發明加以限制者。
為使熟習本發明所屬技術領域之一般技藝者能更近一步了解本發明,下文特列舉本發明之較佳實施例,並配合所附圖示,詳細說明本發明的構成內容及所欲達成之功效。
請參考第2A圖與第2B圖,第2A圖繪示了本發明一較佳實施例之可撓式電路板貼合結構的部分放大示意圖,第2B圖為沿第2A圖之剖線Y-Y’繪示之可撓式電路板貼合結構的剖面示意圖。為明確說明本發明之較佳實施例之特性,部分元件在圖中被省略。如第2A圖與第2B所示,本實施例之可撓式電路板貼合結構20包含一可撓式電路板21(第2A圖未示)及一基板22(第2A圖未示)。可撓式電路板21具有複數條第一引腳211,各第一引腳211具有一第一左側邊211A及一第一右側邊211B。基板22具有複數條第二引腳221與複數個偏移量測標誌222。各第二引腳221具有一第二左側邊221A及一第二右側邊221B,且相鄰之兩第二引腳221在一水平方向上具有一間距C。各偏移量測標誌222分別設置於相鄰之兩第二引腳221之間,並具有一左基準點222A及一右基準點222B,且各偏移量測標誌222之左基準點222A與右基準點222B在水平方向上具有一距離J。其中,第一引腳211與對應之第二引腳221至少部份重疊且電性連接。第一左側邊211A不超過相對應之左基準點222A之一垂直延伸線L1之左側,且第一右側邊211B不超過相對應之右基準點222B之一垂直延伸線L2之右側。值得說明的是,各第一引腳211較佳係完全被各相對應之第二引腳221所覆蓋,但不以此為限。舉例而言,各第一引腳211與各相對應之第二引腳221之貼合會因各元件的尺寸公差或是製程中機台的對位誤差造成貼合偏移的情形。
請參考第3A圖與第3B圖,第3A圖繪示了本發明之一較佳實施例之可撓式電路板貼合結構於貼合偏移狀況下之局部放大之上視圖,第3B圖繪示了於第3A圖中沿剖線Y-Y’繪示之可撓式電路板貼合結構的剖面示意圖。在本實施例中,各第一引腳211具有一下表面211C與一上表面211D,且下表面211C大於上表面211D使各第一引腳211具有一為梯形之剖面形狀,如第3B圖所示。各第一引腳211之上表面211D係與各相對應之第二引腳221相貼合,而使各第一引腳211與各相對應之第二引腳221電性連接。各第一引腳211之上表面211D與各相對應之第二引腳221具有一最小重疊面積A,且各第二引腳221沿一垂直方向具有一長度W。因此,可利用下列公式1計算出各第一引腳211與各相對應之第二引腳221間之最小重疊距離G。在本實施例中,最小重疊面積A係指第一引腳211與相對應之第二引腳221可達到預定之電性連接標準所需之最小重疊面積,因此最小重疊距離G係指第一引腳211與相對應之第二引腳221可達到預定之電性連接標準所需之最小重疊距離。在本實施例中,最小重疊距離G係大於0微米(μm),且小於或等於8微米(μm),且較佳係介於4微米(μm)與5微米(μm)之間,但並不以此為限而可視第一引腳211與第二引腳221的線寬不同而變更。舉例而言,各第一引腳211之上表面211D與各相對應之第二引腳221具有一最小重疊面積A可為4000平方微米(μm2 ),各第二引腳221沿垂直方向之長度W可為1000微米(μm),則各第一引腳211與各相對應之第二引腳221間之最小重疊距離G係為4微米(μm),但不以上述數值為限。
此外,在本實施例中,各第一引腳211之上表面211D在水平方向上具有一距離E,且各第二引腳221之第二左側邊221A及第二右側邊221B在水平方向上有一距離B。各第一引腳211與各相對應之第二引腳221在一第一方向R1上,例如向右之方向,具有一可容許之最大偏移範圍H。換句話說,可撓式電路板貼合結構20的各第一引腳211與各相對應之第二引腳221因各元件的尺寸公差或是製程中機台的對位誤差造成之貼合偏移在此最大偏移範圍H內,皆可被接受。利用下列公式2搭配上述公式1即可計算出各第一引腳211與各相對應之第二引腳221在第一方向R1上之可容許之最大偏移範圍H。值得說明的是,在本實施例中以第一方向為例,但不以此為限。舉例而言,各第一引腳211與各相對應之第二引腳221在一第二方向R2,例如向左之方向,最大偏移範圍H亦可使用公式2搭配公式1進行計算。值得說明的是,在本實施例中,最大偏移範圍H係介於0微米(μm)與15微米(μm)之間,較佳係介於8微米(μm)與13微米(μm)之間,但並不以上述數值為限。
此外,各第一引腳211之下表面211C具有一線寬D。各第二引腳221之第二左側邊221A及第二右側邊221B在水平方向上有一線寬B,且各相鄰之第二引腳221間具有一間距C。各偏移量測標誌222係分別設置於各相鄰之第二引腳221之間。在本實施例中,各偏移量測標誌222係由一正置之三角形圖案與另一倒置之三角形圖案結合而成,且此兩個三角形圖案係於水平方向上以一錯位方式進行設置,但不以此為限。舉例而言,偏移量測標誌222亦可為至少一可提供兩基準點之幾何形狀。在本實施例中,藉由此種錯位設置之方式,使各偏移量測標誌222之左基準點222A與右基準點222B在水平方向上具有一距離J,用以提供判斷貼合偏移是否合格之功能。在本實施例中,係利用最大偏移範圍H、各第二引腳221在水平方向上之線寬B、各相鄰第二引腳221間之間距C以及各第一引腳211之下表面211C之線寬D之間的相對關係來定義各偏移量測標誌222之左基準點222A與右基準點222B在水平方向上之距離J。換句話說,各偏移量測標誌222之左基準點222A與右基準點222B在水平方向上之距離J可利用下列公式3進行計算。此外,在本實施例中,偏移量測標誌222之左基準點222A與右基準點222B係分別為倒置之三角形圖案之下頂點與正置之三角形圖案之上頂點,但不以此為限。
此外,在本實施例中,在第一方向R1上,各第一引腳211之下表面211C與各相對應之相鄰之第二引腳221間具有一距離I。距離I係利用第一引腳211之下表面之線寬D、第二引腳221之第二左側邊221A及第二右側邊221B在水平方向之距離B、相鄰兩第二引腳221間之間距C以及第一引腳211與相對應之第二引腳221間之最大偏移範圍H進行定義。換句話說,各第一引腳211之下表面211C與各相對應之相鄰之第二引腳221間具有一距離I可利用下列公式4進行計算。值得說明的是,在本實施例中以第一方向R1為例,但不以此為限。舉例而言,在第二方向上,距離I亦可使用下列公式4進行計算求得。
藉由上述公式,可計算出偏移量測標誌222之左基準點222A與右基準點222B的位置,而作為判定可撓式電路板之貼合結構是否符合規格之基準。本實施例之製作可撓式電路板之貼合結構與其判定方法包含下列步驟。首先,提供一可撓式電路板21,其包含複數條第一引腳211,各第一引腳211具有一下表面211C與一上表面211D,第一引腳211之下表面211C大於上表面211D而使各第一引腳211具有一梯形之剖面形狀。接著,提供一基板22,其包含複數條第二引腳221,以及複數個偏移量測標誌222分別位於相鄰之第二引腳221之間。各第二引腳221具有一第二左側邊221A及一第二右側邊221B,且相鄰之第二引腳221在一水平方向上具有一間距C,各偏移量測標誌具有一左基準點222A及一右基準點222B,且各偏移量測標誌222之左基準點222A與右基準點222B在水平方向上具有一距離J。隨後,將第一引腳211之上表面211D貼合於對應之第二引腳221上,第一引腳211之上表面211D與對應之第二引腳221至少部份重疊且電性連接,即形成可撓式電路板之貼合結構20。下文將針對本發明利用各偏移量測標誌222之左基準點222A之一垂直延伸線與右基準點222B之一垂直延伸線,進行一偏移偏移判斷之各種狀況進行說明。
請參考第4A圖、第4B圖與第4C圖。第4A圖與第4B圖繪示了可撓式電路板貼合結構於向左偏移時判定合格之示意圖,第4C圖繪示了可撓式電路板貼合結構於向左偏移時判定不合格之示意圖。如第4A圖與第4B圖所示,當各第一引腳211之第一左側邊211A位於相對應之第二引腳221之相鄰左側之偏移量測標誌222之左基準點222A之垂直延伸線L1之右側,或是當各第一引腳211之第一左側邊211A位於相對應之第二引腳221之相鄰左側之偏移量測標誌之左基準點222A之垂直延伸線L1之上時,則判定即左偏移量符合規格。另一方面,如第4C圖所示,當各第一引腳211之第一左側邊211A位於相對應之第二引腳221之相鄰左側之偏移量測標誌222之左基準點222A之垂直延伸線L1之左側時,則此一可撓式電路板之貼合結構20之左偏移量判定不合格。
請再參考第5A圖、第5B圖與第5C圖。第5A圖與第5B圖繪示了可撓式電路板之貼合結構於向右偏移時判定合格之示意圖,第5C圖繪示了可撓式電路板之貼合結構於向右偏移時判定不合格之示意圖。當各第一引腳211之第一右側邊211B位於相對應之第二引腳221之相鄰右側之偏移量測標誌222之右基準點222B之垂直延伸線L2之左側,如第5A圖;或是當各第一引腳211之第一右側邊211B位於相對應之第二引腳221之相鄰右側之偏移量測標誌222之右基準點222B之垂直延伸線L2之上時,如第5B圖所示,則判定此可撓式電路板之貼合結構20為合格,即右偏移量符合規格。另一方面,當各第一引腳211之第一右側邊211B位於相對應之第二引腳221之相鄰右側之偏移量測標誌222之右基準點222B之垂直延伸線L2之右側時,如第5C圖所示,則判定此可撓式電路板之貼合結構20為不合格,即右偏移量超出規格。
綜上所述,本發明之可撓式電路板貼合結構係於基板上之各相鄰第二引腳之間設置一具有一左基準點與一右基準點之偏移量測標誌,即可發揮判斷可撓式電路板貼合結構是否合格的功能,故可大幅節省生產製造時的檢測時間。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
10、20...可撓式電路板貼合結構
11、21...可撓式電路板
12、22...基板
111、211...第一引腳
121、221...第二引腳
122、222...偏移量測標誌
211A...第一左側邊
211B...第一右側邊
211C...下表面
211D...上表面
221A...第二左側邊
221B...第二右側邊
222A...左基準點
222B...右基準點
A...最小重疊面積
B...第二引腳之線寬
C...相鄰之第二引腳之間距
D...第一引腳之下表面線寬
E...第一引腳之上表面之上線寬
G...最小重疊距離
H...最大偏移範圍
I...第一引腳之下表面與相鄰之第二引腳間之距離
J...左基準點與右基準點間距離
L1、L2...垂直延伸線
R1...第一方向
R2...第二方向
第1圖為習知可撓式電路板之貼合結構的局部放大示意圖。
第2A圖為本發明之一較佳實施例之可撓式電路板貼合結構的局部放大示意圖。
第2B圖為沿第2A圖之剖線Y-Y’繪示之可撓式電路板貼合結構的剖面示意圖。
第3A圖為本發明之一較佳實施例之可撓式電路板貼合結構於貼合偏移狀況下之局部放大之上視圖。
第3B圖為沿第3A圖之剖線Y-Y’繪示之可撓式電路板貼合結構之剖面示意圖。
第4A圖為可撓式電路板貼合結構於向左偏移時判定合格之示意圖。
第4B圖為可撓式電路板貼合結構於向左偏移時判定合格之示意圖。
第4C圖為可撓式電路板貼合結構於向左偏移時判定不合格之示意圖。
第5A圖為可撓式電路板貼合結構於向右偏移時判定合格之示意圖。
第5B圖為可撓式電路板貼合結構於向右偏移時判定合格之示意圖。
第5C圖為可撓式電路板貼合結構於向右偏移時判定不合格之示意圖。
20...可撓式電路板貼合結構
211...第一引腳
221...第二引腳
222...偏移量測標誌
211A...第一左側邊
211B...第一右側邊
221A...第二左側邊
221B...第二右側邊
222A...左基準點
222B...右基準點
L1、L2...垂直延伸線
J...左基準點與右基準點間距離
C...相鄰第二引腳之間距

Claims (8)

  1. 一種可撓式電路板之貼合結構,包含:一可撓式電路板,包含複數條第一引腳,且各該第一引腳具有一第一左側邊及一第一右側邊;以及一基板,包含複數條第二引腳與複數個偏移量測標誌,各該第二引腳具有一第二左側邊及一第二右側邊,且相鄰之兩該等第二引腳在一水平方向上具有一間距,各該偏移量測標誌分別設置於相鄰之兩該等第二引腳之間,並具有一左基準點及一右基準點,且各該偏移量測標誌之該左基準點與該右基準點在該水平方向上具有一距離;其中,各該第一引腳與對應之該第二引腳至少部份重疊且電性連接,該第一左側邊不超過相對應之該左基準點之一垂直延伸線之左側,以及該第一右側邊不超過相對應之該右基準點之一垂直延伸線之右側。
  2. 如申請專利範圍第1項所述之可撓式電路板之貼合結構,其中各該偏移量測標誌包括一正置之三角形圖案與一倒置之三角形圖案,且該正置之三角形圖案與該倒置之三角形圖案於該水平方向上係呈錯位方式設置。
  3. 如申請專利範圍第2項所述之可撓式電路板之貼合結構,其中各該偏移量測標誌之該左基準點與該右基準點係分別為該倒置之三角形圖案之一下頂點與該正置之三角形圖案之一上頂點。
  4. 如申請專利範圍第1項所述之可撓式電路板之貼合結構,其中各該第一引腳具有一下表面與一上表面,該下表面大於該上表面而使各該第一引腳具有一梯形之剖面形狀,且各該第一引腳之該上表面係貼合於相對應之該第二引腳上。
  5. 如申請專利範圍第4項所述之可撓式電路板之貼合結構,其中各該第一引腳之該上表面與相對應之各該第二引腳之一重疊距離G符合公式1: 其中A係為各該第一引腳之該上表面與對應之各該第二引腳之一最小接觸面積,且W係為各該第二引腳沿一垂直方向之一長度。
  6. 如申請專利範圍第5項所述之可撓式電路板之貼合結構,其中各該第一引腳相對於各該相對應之第二引腳之一最大偏移範圍H符合公式2: 其中B係為各該第二引腳之該第二左側邊與該第二右側邊間之一距離,且E係為各該第一引腳之該上表面之一上線寬。
  7. 如申請專利範圍第6項所述之可撓式電路板之貼合結構,其中各該偏移量測標誌之該左基準點與該右基準點在該水平方向之該距離J符合公式3: 其中C係為相鄰之兩該等第二引腳在該水平方向上之該間距,且D係為各該第一引腳之該下表面之一下線寬。
  8. 一種製作可撓式電路板之貼合結構的方法,包含:提供一可撓式電路板,其包含複數條第一引腳,各該第一引腳具有一下表面與一上表面,該下表面大於該上表面而使各該第一引腳具有一梯形之剖面形狀;提供一基板,其包含複數條第二引腳,以及複數個偏移量測標誌分別位於兩相鄰之該等第二引腳之間,各該第二引腳具有一第二左側邊及一第二右側邊,且相鄰之該等第二引腳在一水平方向上具有一間距,各該偏移量測標誌具有一左基準點及一右基準點,且各該偏移量測標誌之該左基準點與該右基準點在該水平方向上具有一距離;將該等第一引腳之該上表面貼合於對應之該等第二引腳上,且各該第一引腳之該上表面與對應之該第二引腳至少部份重疊且電性連接;以及利用各該偏移量測標誌之該左基準點之一垂直延伸線與該右基準點之一垂直延伸線,進行一偏移偏移判斷;其中,當各該第一引腳之該第一左側邊位於相對應之該第二引腳之相鄰左側之該偏移量測標誌之該左基準點之該垂直延伸線之右側,則判定左偏移量符合規格;以及其中,當各該第一引腳之該第一右側邊位於相對應之該第二引腳之相鄰右側之該偏移量測標誌之該右基準點之該垂直延伸線之左側,則判定右偏移量符合規格。
TW99143447A 2010-12-13 2010-12-13 可撓式電路板之貼合結構與其製作方法 TWI384912B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW99143447A TWI384912B (zh) 2010-12-13 2010-12-13 可撓式電路板之貼合結構與其製作方法
CN2011100266548A CN102076169B (zh) 2010-12-13 2011-01-17 柔性电路板的贴合结构与其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW99143447A TWI384912B (zh) 2010-12-13 2010-12-13 可撓式電路板之貼合結構與其製作方法

Publications (2)

Publication Number Publication Date
TW201225755A TW201225755A (en) 2012-06-16
TWI384912B true TWI384912B (zh) 2013-02-01

Family

ID=44034456

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99143447A TWI384912B (zh) 2010-12-13 2010-12-13 可撓式電路板之貼合結構與其製作方法

Country Status (2)

Country Link
CN (1) CN102076169B (zh)
TW (1) TWI384912B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200718318A (en) * 2005-09-02 2007-05-01 Xaar Technology Ltd Method of printing

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3727645B2 (ja) * 2002-10-28 2005-12-14 松下電器産業株式会社 配線基板の接続構造と液晶表示パネルの接続構造
CN101060112B (zh) * 2007-06-11 2010-10-06 友达光电股份有限公司 基板对位系统及其对位方法
CN100556230C (zh) * 2007-10-29 2009-10-28 友达光电股份有限公司 电路焊垫结构

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200718318A (en) * 2005-09-02 2007-05-01 Xaar Technology Ltd Method of printing

Also Published As

Publication number Publication date
CN102076169A (zh) 2011-05-25
TW201225755A (en) 2012-06-16
CN102076169B (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
TWI464815B (zh) Inspection method of semiconductor device
US20200163213A1 (en) Printed wiring board, printed circuit board, and electronic device
TW388803B (en) A structure and method of measuring overlapping marks
TW201322077A (zh) 觸控感測裝置及其製造方法
US7449716B2 (en) Bond quality indication by bump structure on substrate
TWI500371B (zh) 檢查記號及具有其之印刷電路板
TWI384912B (zh) 可撓式電路板之貼合結構與其製作方法
TWI624911B (zh) 半導體裝置
TWI601251B (zh) 包含不同佈線圖案的覆晶薄膜、包含其之可撓性顯示裝置以及可撓性顯示裝置之製造方法
JP5412029B2 (ja) プローブユニット基板
JP4179234B2 (ja) 半導体装置
JP2007214217A (ja) 配線基板および配線基板を用いた半導体装置ならびに半導体装置の製造方法
JP2008098534A (ja) 半導体チップの電極パッド、およびその電極パッドを備えた半導体チップ
KR101004950B1 (ko) 전자부품 실장용 회로 기판
TWI763334B (zh) 捲收式電路基板
TWI771567B (zh) 電路基板及其製造方法
JP5257630B2 (ja) プリント基板
TWI741956B (zh) 捲收式電路基板
JP6230270B2 (ja) 実装方法および実装装置
TW202145480A (zh) 捲收式電路基板
TWI744197B (zh) 捲收式電路基板
TWM582745U (zh) Flexible circuit board with total span auxiliary measurement marks
JP2024008868A (ja) フリップチップボンディング構造及びその基板
TWM589950U (zh) 具有沖孔對位記號之印刷電路板
TWM597985U (zh) 捲收式電路基板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees