TWI384531B - 一種形成自對準絕緣結構的方法 - Google Patents
一種形成自對準絕緣結構的方法 Download PDFInfo
- Publication number
- TWI384531B TWI384531B TW97117717A TW97117717A TWI384531B TW I384531 B TWI384531 B TW I384531B TW 97117717 A TW97117717 A TW 97117717A TW 97117717 A TW97117717 A TW 97117717A TW I384531 B TWI384531 B TW I384531B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- oxide layer
- germanium
- deep trench
- substrate
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
- Element Separation (AREA)
Description
本發明係關於一種形成絕緣結構的方法。特定言之,本發明係關於一種形成用於過路閘極(passing gate)的自對準絕緣結構的方法。
在動態隨機存取記憶體(DRAM)製程的發展中,為了要增加晶片上的元件密度,會安排字元線(word line)從上方「路過」其他未受此字元線控制的深溝渠電容,以有效提高積集度(integration)。第1圖即例示字元線從上方路過其他未受此字元線控制的深溝渠電容。如第1圖所示,在佈局圖案上,各別字元線101從主動區域102、深溝渠電容103及淺溝槽隔離(STI)上方跨過,其中在尚未製作深溝渠電容103時,基板中只有淺溝槽隔離(STI)及主動區域102,因此非為淺溝槽隔離(STI)的區域即為主動區域102。由於字元線101與主動區域102重疊的部分才會形成閘極元件,因此從上方「路過」非主動區域、「路過」深溝渠電容的字元線部分即被稱為過路閘極104。
因為過路閘極要從其他的記憶胞(memory cell)之深溝渠電容的上方路過,同時過路閘極與深溝渠電容都是電性元件,因此要在過路閘極與深溝渠電容之間建構一層絕緣結構,以確保過路閘極與深溝渠電容間的電絕緣。如第
1圖所示,絕緣結構105即作為過路閘極104與深溝渠電容103絕緣之用。應注意,在第1圖中僅圖示出一絕緣結構105而省略了其他不完整的絕緣結構105,但此並不表示其他的深溝渠電容上方無絕緣結構。
當過路閘極要從淺溝槽隔離與深溝渠電容的上方路過,在順序上,通常是先製作淺溝渠隔離、然後形成深溝渠電容、再定義過路閘極之絕緣結構。第2-8圖即例示傳統上定義過路閘極之絕緣結構之步驟。首先,如第2圖所示,在基材201中製作完成淺溝渠隔離202後,再形成深溝渠電容203。形成深溝渠電容203的步驟可以是先蝕刻出電容溝渠的輪廓,然後擴大溝渠電容底部成為瓶狀以提昇內表面積,隨後建立其他部分,例如頸部氧化層,再回填導電材料,例如矽。形成深溝渠電容203後,開始進行各式所需之離子井佈植(圖未示)、清洗、高溫回火等之製程。其次,如第3圖所示,在基材201上全面地依序形成襯墊氧化層204與氮化矽層205,以便之後使用光阻來定義絕緣結構的位置。之後,如第4圖所示,形成抗反射層(BARC)206,並使用一圖案化之光阻207定義出過路閘極之絕緣結構的位置,此時光阻207應該要準確的覆蓋在淺溝渠隔離202與溝渠電容203上,以確保過路閘極的絕緣結構具有正確的位置。
跟著,如第5圖所示,利用蝕刻法移除部分的抗反射層206與氮化矽層205。然後,如第6圖所示,移除剩餘
的光阻207與抗反射層206而留下所需之氮化矽層205與襯墊氧化層204,此時氮化矽層205即作為硬遮罩之用。再來,如第7圖所示,利用氮化矽層205作為硬遮罩,經由蝕刻移除未被氮化矽層205所覆蓋的墊氧化層204。接著,如第8圖所示,形成一閘極氧化層(圖未示),並依據習知的方式在閘極氧化層上建立閘極210與在氮化矽層205上建立過路閘極220。此時,理論上來說,過路閘極220此時即應該位在深溝渠電容203上。換言之,第7圖中未被移除的氮化矽層205與墊氧化層204即作為過路閘極220的絕緣結構221。而閘極210則用來控制溝渠電容203並構成一記憶胞(memory cell)。於是絕緣結構221即確保過路閘極220與其下方無關之溝渠電容203有良好的絕緣,避免短路,以免影響動態隨機存取記憶體的正常操作。
然而,前述的製程不但需要使用一額外的光罩來定義絕緣結構221的位置,而且要將絕緣結構221,亦即氮化矽層205與墊氧化層204,幾無對準偏差(misalignment)地定義在深溝渠電容203的上方亦是一件非常困難的工作。另外,在絕緣結構221完成前並不能產生足夠的保護作用,使得暴露的淺溝槽隔離202與深溝渠電容203免於離子井佈植、清洗、高溫回火等製程可能造成的傷害。
於是急需要一種形成絕緣結構的新穎方法,不但可以免除使用額外的光罩來定義絕緣結構位置的步驟、不用解決在建立絕緣結構時必需與已經存在的深溝渠電容間精確
對準的問題,在絕緣結構完成前也能保護基材、淺溝槽隔離與深溝渠電容使之不會暴露出來,避免當其他區域的建立過程中可能受到的波及與傷害。
本發明於是提供一種形成用於過路閘極的絕緣結構的新穎方法,亦即,在移除定義深溝渠開口的硬遮罩前,就直接使用溝渠的開口作為建立第一氧化層與第一矽層的依據,而成為日後的絕緣結構。所以,一方面省卻了使用額外的光罩來定義絕緣結構位置的代價,另一方面,第一氧化層與第一矽層又能以自對準(self-alignment)的方式精確地形成在深溝渠之上,自動地解決了絕緣結構與溝渠電容間對準的問題,完美地達成了絕緣結構能準確覆蓋深溝渠電容的要求。還有,在絕緣結構完成前,襯墊氧化層、第一矽層與第一氧化層一起使得基材、淺溝槽隔離與深溝渠不會暴露出來。所以還能夠保護基材、淺溝槽隔離與深溝渠不受到其他區域的建立過程中可能的傷害,可以一次解決前述的三項問題。
本發明所提供形成自對準(self-align)絕緣結構的方法,首先,提供一基材。基材中包含填滿矽之深溝渠以及鄰接深溝渠之淺溝槽隔離。基材上依序包含襯墊氧化層與硬遮罩,其中襯墊氧化層與硬遮罩一起定義了深溝渠之開口。其次進行一氧化步驟,使得矽的表面形成第一氧化層,
其中第一氧化層即作為所需的絕緣結構。然後,於開口中形成第一矽層以覆蓋第一氧化層。再來,移除硬遮罩。之後,在絕緣結構上建立過路閘極。
本發明又提供一種半導體結構,其包含位於基材中,填滿矽之深溝渠、位於矽表面而作為絕緣結構的第一氧化層、位於第一氧化層上之第一矽層、位於第一矽層上之閘極、以及與深溝渠鄰接之淺溝槽隔離。
本發明在於提供一種形成用於過路閘極的自對準(self-align)絕緣結構的新穎方法,其中既免除使用額外的光罩來定義絕緣結構的位置、一併解決絕緣結構與深溝渠電容間對準的問題,同時在絕緣結構完成前淺溝槽隔離與深溝渠電容亦不會暴露出來,可有效保護暴露的淺溝槽隔離與深溝渠電容免於離子井佈植、清洗、高溫回火等製程的傷害,進而能大幅提升動態隨機存取記憶體(DRAM)等之製程的良率。
第9-17圖例示本發明形成絕緣結構方法之一較佳實施例。首先,如第9圖所示,提供一基材301。基材301中包含填滿矽311之深溝渠310作為電容之用,以及鄰接深溝渠310之淺溝槽隔離320。基材301上依序包含襯墊氧化層331與硬遮罩332。視情況需要,深溝渠310中的矽311與基材301之間可以進一步包含一複合材料層312,
例如由氧化物-氮化物-氧化物(ONO)所組成之複合材料層,用來當作電容介電層。此外,深溝渠310中還可以包含其他之結構,例如瓶形底部(bottle bottom)或是頸部氧化層。
一般而言,基材301可以為一半導體基材,例如矽。硬遮罩332可由氮化物、氮氧化物、碳化物或其複合層所組成,例如氮化矽、氮氧化矽、碳化矽等。襯墊氧化層331則包含矽氧化物。在本發明之較佳實施例中,淺溝槽隔離320係形成在深溝渠310之前。例如,先在基材301上依據傳統之溝槽隔離製程定義出淺溝槽隔離320。然後,利用光阻與蝕刻步驟定義出圖案化的硬遮罩332,並蝕穿部分的基材301、襯墊氧化層331與淺溝槽隔離320來形成深溝渠310,使得深溝渠310之間有淺溝槽隔離320位於其中。深溝渠310形成後、可以進一步擴大深溝渠電容底部成為瓶狀並建立其他部分,例如頸部氧化層,再回填導電材料,例如矽311,以完成深溝渠310的製作。至此,皆為熟習相關技藝者與通常知識者所熟知,在此不多加贅述。但值得注意的是,從蝕刻深溝渠310一直至完成深溝渠電容之時,都不要移除硬遮罩332。
由於位於基材301上的襯墊氧化層331與硬遮罩332,共同具有定義深溝渠310之開口314。因此本發明保留硬遮罩332的用意,係在省去另一步光罩以達到自對準的目的,亦即直接使用深溝渠310之開口314來定義用於
過路閘極之絕緣結構的位置。
其次,如第10圖所示,如果深溝渠310中已經形成有複合材料層312時,要先行移除暴露出之複合材料層312。例如,若是複合材料層312由氧化物-氮化物-氧化物所組成,可以使用熱磷酸的條件來移除複合材料層。
接下來,請參考第11圖,進行一氧化步驟,將深溝渠310中矽311的表面氧化形成第一氧化層315。此等第一氧化層315即將作為部分絕緣結構之用。其可以使用熱氧化法來形成第一氧化層315,例如使用乾式熱氧化法或濕式熱氧化法來形成第一氧化層315。較佳者,第一氧化層315與鄰近的襯墊氧化層331一起保護基材301、深溝渠310與淺溝槽隔離320。
然後,於開口314中形成矽層340以覆蓋第一氧化層315。矽層340可以是使用化學氣相沉積法所形成的非晶矽、多晶矽或是其組合。形成矽層340的方法可以是,如第12圖所示,例如使用化學氣相沉積法使得矽層340全面性的共形覆蓋在第一氧化層315與硬遮罩332上。然後,如第13圖所示,再使用化學機械研磨等之平坦化製程移除多餘的矽層340,使得第一矽層341覆蓋第一氧化層315與部分的硬遮罩332。在化學機械研磨之後,較佳者,第一矽層341會在第一氧化層315上,從側視角度來看,形成不對稱的U形結構。第一矽層341的厚度可以介於50埃(angstrom,)-400之間。
由於本發明方法是保留定義溝渠310的硬遮罩332,並直接使用溝渠310的開口314來建立第一氧化層315與第一矽層341,並作為日後所需用於過路閘極的絕緣結構,所以一方面省卻了再使用一額外光罩來定義絕緣結構位置的步驟,另一方面在矽311的誘導下,第一氧化層315又能以自對準的方式精確地形成在溝渠310之上,自動的解決了後續的絕緣結構與先前深溝渠電容間對準的問題,完美的達成了絕緣結構需能準確覆蓋溝渠電容的要求。
再來,如第14圖所示,移除硬遮罩332。如果硬遮罩332係由氮化物所組成,可以使用熱磷酸來移除硬遮罩332。於是留下襯墊氧化層331位在基材301上,第一矽層341與第一氧化層315位在深溝渠310上。
在移除硬遮罩332之後,可以視產品製程之需要,進行基材301上其他邏輯元件區域的修飾與程序,例如高溫製程、清潔、離子井佈植或退火等步驟。由於墊氧化層331還保留在基材301上,而且第一矽層341與第一氧化層315已位在深溝渠310上,因此不但可以分別使得基材301、深溝渠310與淺溝槽隔離320不會暴露出來,還可以有效保護基材301、深溝渠310與淺溝槽隔離320不會受到其他區域在修飾過程中可能的波及與傷害。但值得注意的是,第一矽層341在其他區域的修飾過程如井區退火或清洗製程後,可能會因為波及與傷害而有相當程度的犧牲而縮小並氧化。
跟著,如第15圖所示,移除基材301表面原先的襯墊氧化層331,而暴露基材301。移除襯墊氧化層331的方法可以使用含氟的蝕刻劑,例如氟化氫或是氧化物蝕刻緩衝液(BOE,Buffer oxidation etchant)等等,來移除襯墊氧化層331。在移除襯墊氧化層331同時亦會移除部分之已被氧化的第一矽層341及第一氧化層315,於是,第一矽層341及第一氧化層315縮小。
繼續,如第16圖所示,進行至少一高溫氧化製程,在暴露的基材301上形成另一層品質較佳之氧化物333,用以製備所需之閘極介電層,以及一併將第一矽層341轉化為第二氧化層316,而成為絕緣結構317的一部份。由於在基材301上的其他邏輯元件區域(圖未示)或靜電保護元件區(圖未示)也需要閘極介電層,例如,使用多次熱氧化步驟與多次局部移除步驟來於不同的區域中分別形成厚度不同的氧化物層,於是在基材301上的其他邏輯區域或靜電保護元件區在形成厚度不同的氧化物時,當作控制深溝渠電容之閘極的閘極介電層之氧化物333就伴隨此等熱氧化步驟或最後再形成在基材301上,而第一矽層341則一併轉化為第二氧化層316,並與先前的第一氧化層315完全合併而成為絕緣結構317的一部份。在考慮了所有會對第一矽層產生氧化作用、會移除已被氧化之矽層的製程步驟後,可事先預估第一矽層341的厚度,俾使第一矽層341在形成閘極之前可以完全轉化為第二氧化層316,或是
僅有部分的第一矽層341轉化為第二氧化層316,而留下了部分的第一矽層341。若第一矽層341太厚,則在形成閘極之前,會有大部分的第一矽層未被轉化成第二氧化層316而造成後續蝕刻的負擔;若第一矽層341太薄,則第一矽層會太早被完全轉化為第二氧化層316而無法保護下方的第一氧化層315。第16圖中即例示第一矽層完全轉化為第二氧化層的情況。
接著,要在基材301上建立閘極/字元線,並安排字元線從淺溝槽隔離320的上方路過相鄰的深溝渠310。可以使用習知的方法來建立閘極/字元線。如第17圖所示,各別字元線350A、350B、350C、350D就從基材301、深溝渠310上方通過。一方面,部分的字元線350A/350D即成為建立在閘極氧化物333上的閘極351/354,並分別控制相對應之深溝渠電容310(即過路閘極352、353下方的深溝渠電容310)。另一方面,從深溝渠310上方路過的字元線350B、350C,即成為建立在絕緣結構317上所謂的的過路閘極352、353。由於絕緣結構317夾在深溝渠310、過路閘極352、353之間,加上絕緣結構317至少由第一氧化層315與第二氧化層316所組成,於是成為深溝渠310與過路閘極352、353之間的優良絕緣結構。
於是本發明又提供一種半導體結構400。如第18圖所示,半導體結構400包含基材401、深溝渠410、第一氧化層420、第一矽層430、閘極440以及淺溝槽隔離450。
深溝渠410位於基材401中,並填滿矽411。位於矽411表面的第一氧化層420,即作為此絕緣之用。第一矽層430位於第一氧化層420之上。另外,閘極440位於第一矽層430之上。淺溝槽隔離450則鄰接深溝渠410。形成半導體結構400之方式可以如前所述,故不再重複。
由於本發明方法是故意保留定義深溝渠開口的硬遮罩,並在移除定義深溝渠的硬遮罩前,就直接使用深溝渠的開口作為建立第一氧化層與第一矽層的依據,而成為日後絕緣結構。所以,一方面省卻了使用額外的光罩來定義絕緣結構位置的代價,另一方面,第一氧化層與第一矽層又能以自對準的方式精確地形成在深溝渠之上,自動地解決了絕緣結構與深溝渠電容間、絕緣結構與主動區域間的對準問題,完美地達成了絕緣結構能準確覆蓋深溝渠電容的要求。還有,在絕緣結構完成前,硬遮罩、襯墊氧化層、第一矽層與第一氧化層共同使得基材、淺溝槽隔離與深溝渠不會暴露出來,所以還能夠保護基材、淺溝槽隔離與深溝渠不會受到其他區域的修飾過程中可能的傷害。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
301‧‧‧基材
310‧‧‧深溝渠
311‧‧‧矽
312‧‧‧複合材料層
314‧‧‧開口
315‧‧‧第一氧化層
316‧‧‧第二氧化層
317‧‧‧絕緣結構
320‧‧‧淺溝槽隔離
331‧‧‧襯墊氧化層
332‧‧‧硬遮罩
333‧‧‧閘極氧化物
340‧‧‧矽層
341‧‧‧第一矽層
350A、350B、350C、350D‧‧‧字元線
351/354‧‧‧閘極
352、353‧‧‧過路閘極
400‧‧‧半導體結構
第1圖例示字元線從淺溝槽隔離的上方路過未被其
控制的深溝渠電容。
第2-8圖即例示傳統上定義過路閘極之絕緣結構之步驟。
第9-17圖例示本發明形成絕緣結構方法之一較佳實施例。
第18圖例示本發明半導體結構之一較佳實施例。
301‧‧‧基材
310‧‧‧深溝渠
311‧‧‧矽
312‧‧‧複合材料層
314‧‧‧開口
315‧‧‧第一氧化層
316‧‧‧第二氧化層
317‧‧‧絕緣結構
320‧‧‧淺溝槽隔離
333‧‧‧閘極氧化物
350A、350B、350C、350D‧‧‧字元線
351/354‧‧‧閘極
352、353‧‧‧過路閘極
Claims (20)
- 一種絕緣結構的形成方法,包含:提供一基材,該基材中包含填滿矽之一深溝渠以及與該深溝渠鄰接之一淺溝槽隔離,該基材上依序包含一圖案化的襯墊氧化層與一圖案化的硬遮罩,其中該圖案化之襯墊氧化層與該圖案化的硬遮罩共同定義該深溝渠之一開口;進行一氧化步驟,使得填於該深溝渠中的該矽的表面形成一第一氧化層,其中該第一氧化層作為一絕緣結構;於該開口中形成一第一矽層,其覆蓋該第一氧化層;以及移除該硬遮罩。
- 如請求項1之方法,其中該硬遮罩包含一氮化物、一氮氧化物、一碳化物、或上述者之任意組合。
- 如請求項1之方法,其中該氧化步驟為一熱氧化步驟。
- 如請求項1之方法,其中於該開口中形成該第一矽層並覆蓋該第一氧化層包含:全面性形成該第一矽層;進行一化學機械研磨(CMP)以去除該硬遮罩上的該第一矽層,使得該第一矽層覆蓋該第一氧化層。
- 如請求項1之方法,其中該第一矽層包含非晶矽。
- 如請求項1之方法,其中該第一矽層包含多晶矽。
- 如請求項1之方法,其中該第一矽層之厚度為50-400。
- 如請求項1之方法,其中使用熱磷酸來移除該硬遮罩。
- 如請求項1之方法,在移除該硬遮罩前更包含:對該基材進行一高溫製程。
- 如請求項1之方法,更包含:移除該襯墊氧化層同時移除部分之該第一矽層,並暴露該基材。
- 如請求項10之方法,其中使用一含氟蝕刻劑來移除該襯墊氧化層。
- 如請求項10之方法,在移除該襯墊氧化層後更包含:形成一閘極氧化層,其位於該暴露之基材上。
- 如請求項12之方法,其中使用一熱氧化步驟來形成該閘極氧化層。
- 如請求項1之方法,更包含: 形成一閘極,其位於該第一氧化層上。
- 如請求項14之方法,其中該第一矽層完全轉變成與該第一氧化層合併之一第二氧化層。
- 如請求項1之方法,其中該淺溝槽隔離形成於該深溝渠之前。
- 如請求項1之方法,其中該基材與該深溝渠內之該矽之間更包含一複合材料層。
- 如請求項1之方法,其中該絕緣結構作為一過路閘極(passing gate)之絕緣結構。
- 一種半導體結構,包含:一基材;一填滿矽之深溝渠,位於該基材中;一第一氧化層,位於填滿該深溝渠中的該矽的表面,其中該第一氧化層作為一絕緣結構;一第一矽層,位於該第一氧化層上;一閘極,位於該第一矽層上;以及一淺溝槽隔離,與該深溝渠鄰接。
- 如請求項19之半導體結構,其中該絕緣結構係作為一過路閘極(passing gate)之絕緣結構。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW97117717A TWI384531B (zh) | 2008-05-14 | 2008-05-14 | 一種形成自對準絕緣結構的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW97117717A TWI384531B (zh) | 2008-05-14 | 2008-05-14 | 一種形成自對準絕緣結構的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200947514A TW200947514A (en) | 2009-11-16 |
TWI384531B true TWI384531B (zh) | 2013-02-01 |
Family
ID=44870360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW97117717A TWI384531B (zh) | 2008-05-14 | 2008-05-14 | 一種形成自對準絕緣結構的方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI384531B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6750499B2 (en) * | 2002-08-06 | 2004-06-15 | Intelligent Sources Development Corp. | Self-aligned trench-type dram structure and its contactless dram arrays |
US6833305B2 (en) * | 2001-10-30 | 2004-12-21 | International Business Machines Corporation | Vertical DRAM punchthrough stop self-aligned to storage trench |
US20060068547A1 (en) * | 2004-07-12 | 2006-03-30 | Sang-Hoon Lee | Methods of forming self-aligned floating gates using multi-etching |
US20070131983A1 (en) * | 2005-12-13 | 2007-06-14 | Intel Corporation | Tri-gate integration with embedded floating body memory cell using a high-K dual metal gate |
-
2008
- 2008-05-14 TW TW97117717A patent/TWI384531B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6833305B2 (en) * | 2001-10-30 | 2004-12-21 | International Business Machines Corporation | Vertical DRAM punchthrough stop self-aligned to storage trench |
US6750499B2 (en) * | 2002-08-06 | 2004-06-15 | Intelligent Sources Development Corp. | Self-aligned trench-type dram structure and its contactless dram arrays |
US20060068547A1 (en) * | 2004-07-12 | 2006-03-30 | Sang-Hoon Lee | Methods of forming self-aligned floating gates using multi-etching |
US20070131983A1 (en) * | 2005-12-13 | 2007-06-14 | Intel Corporation | Tri-gate integration with embedded floating body memory cell using a high-K dual metal gate |
Also Published As
Publication number | Publication date |
---|---|
TW200947514A (en) | 2009-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6333274B2 (en) | Method of manufacturing a semiconductor device including a seamless shallow trench isolation step | |
US6184108B1 (en) | Method of making trench isolation structures with oxidized silicon regions | |
US6033962A (en) | Method of fabricating sidewall spacers for a self-aligned contact hole | |
TWI447814B (zh) | 半導體裝置中凹入閘極之製造方法 | |
US20020127818A1 (en) | Recess-free trench isolation structure and method of forming the same | |
US6613690B1 (en) | Approach for forming a buried stack capacitor structure featuring reduced polysilicon stringers | |
KR100739656B1 (ko) | 반도체 장치의 제조 방법 | |
US7678676B2 (en) | Method for fabricating semiconductor device with recess gate | |
US7968423B2 (en) | Method for forming isolation layer and method for fabricating nonvolatile memory device using the same | |
KR100854971B1 (ko) | 자기정렬 금속막 션트 공정을 이용하는 반도체 장치의 제조방법 | |
US8207596B2 (en) | Self-alignment insulation structure | |
KR100435261B1 (ko) | 스플릿 게이트형 플래쉬 메모리소자의 제조방법 | |
US6306741B1 (en) | Method of patterning gate electrodes with high K gate dielectrics | |
US6391739B1 (en) | Process of eliminating a shallow trench isolation divot | |
US20110024871A1 (en) | Semiconductor structure | |
TWI384531B (zh) | 一種形成自對準絕緣結構的方法 | |
KR20140137222A (ko) | 반도체 장치 및 그 제조 방법 | |
US20060163669A1 (en) | Method of fabricating semiconductor device having silicide layer and semiconductor device fabricated thereby | |
KR20110126301A (ko) | 소자 분리막 형성 방법, 소자 분리막을 갖는 반도체 장치 및 그 제조 방법 | |
TWI469269B (zh) | 嵌入式快閃記憶體之字元線的製造方法 | |
CN101587862B (zh) | 一种绝缘结构的形成方法和半导体结构 | |
JP2002237518A (ja) | 半導体装置及びその製造方法 | |
TWI548039B (zh) | 半導體裝置的製作方法 | |
KR20010053647A (ko) | 반도체장치의 콘택 형성방법 | |
KR19990074726A (ko) | 반도체소자의 격리막 및 이의 형성방법 |