TWI381359B - 圖形控制器/顯示控制器及用以補償顯示器之低回應時間的方法 - Google Patents

圖形控制器/顯示控制器及用以補償顯示器之低回應時間的方法 Download PDF

Info

Publication number
TWI381359B
TWI381359B TW096136636A TW96136636A TWI381359B TW I381359 B TWI381359 B TW I381359B TW 096136636 A TW096136636 A TW 096136636A TW 96136636 A TW96136636 A TW 96136636A TW I381359 B TWI381359 B TW I381359B
Authority
TW
Taiwan
Prior art keywords
pixel
display
interlaced
frame
display controller
Prior art date
Application number
TW096136636A
Other languages
English (en)
Other versions
TW200828255A (en
Inventor
Pierre Selwan
Maximino Vasquez
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200828255A publication Critical patent/TW200828255A/zh
Application granted granted Critical
Publication of TWI381359B publication Critical patent/TWI381359B/zh

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0252Improving the response speed
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0271Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/16Determination of a pixel data signal depending on the signal applied in the previous frame

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

圖形控制器/顯示控制器及用以補償顯示器之低回應時間的方法
本發明有關於圖形顯示器及圖形處理。一些實施例有關於可攜式電腦。一些實施例有關於無線通訊裝置。
圖形顯示器,如液晶顯示器(LCD),常用於許多應用中,如電視、無線電話及筆記型與可攜式電腦。由於顯示元件的回應時間,當顯示具有高移動內容的影像時可能會發生如動作模糊的視覺假影(artifacts)。具有較快回應時間的顯示器比較不會有這種視覺假影,但通常較為昂貴。傳統上,補償應用至具有較慢回應時間元件之較不昂貴的顯示器以幫助減少這些視覺缺陷的發生,但這些技術需要記憶體,如訊框緩衝器,增加顯示面板的成本。
因此,需要圖形控制器、顯示面板及用以補償顯示元件的回應時間之方法。亦須要圖形控制器、顯示面板及用以補償顯示元件的回應時間之方法而不需要顯示面板上額外的記憶體。
下列說明及圖示足夠地描述本發明之特定實施例,使熟悉該項技藝者得加以實施。其他實施例可包括結構上、邏輯上、電性、程序上及其他的改變。一些實施例的部分及特徵可包含於其他實施例的那些中或以其他實施例的那些取代。在申請專利範圍中提出的本發明之實施例涵蓋那些申請專利範圍項目之等效者。僅為方便,在此個別或統稱本發明之實施例為「發明」,且非意圖將此申請書的範圍限制於任何單一發明或發明概念,若事實上揭露超過一個。
第1圖描述根據本發明之一些實施例的處理系統及顯示面板。處理系統102產生顯示面板122顯示用之影像資料及其他資料。影像資料可包含具有高移動(high motion)內容之視頻。處理系統102包含處理單元104、圖形控制器106及圖形記憶體110。如所示,處理系統102及顯示面板122可藉由顯示電纜120耦合。在一些實施例中,處理系統102及顯示面板122可為可攜式電腦、視頻顯示裝置(如數位視頻碟(DVD)播放器)、具有視頻能力之數位相機及/或無線通訊裝置的一部分。
在一些實施例中,圖形控制器106可為圖形晶片、圖形處理單元(GPU)、或圖形及記憶體控制器集線器(GMCH),雖本發明之範圍不限於此態樣。在一些實施例中,圖形控制器106可包含替圖形控制器106執行各種的處理操作之圖形處理電路116,以及透過介面112提供畫素訊框給顯示面板122的顯示引擎114。圖形控制器106亦可包含時脈產生電路(未分開顯示)以產生及/或提供時脈信號及/或其他時序信號供圖形控制器106內使用。在一些實施例中,顯示引擎114可以畫素流的方式提供畫素訊框給顯示面板122。
在一些實施例中,處理系統102可包含個人電腦的母板,如可攜式或膝上型電腦。在一些實施例中,處理單元104可包含供處理系統102使用之微處理器或中央處理單元(CPU),雖本發明之範圍不限於此態樣。
記憶體110可包含隨機存取記憶體(RAM),如動態隨機存取記憶體(DRAM),雖其他種類的記憶體亦適用,如磁性RAM(MRAM)。記憶體110可包含顯示記憶體108,容後詳述。
顯示面板122可包含顯示控制器124以控制顯示面板122的操作並且接收畫素訊框及來自處理系統102的控制信號。顯示面板122亦可包含顯示器134,其可為液晶顯示器(LCD)。顯示器134可具有驅動器,如列驅動器130及行驅動器132,提供信號以驅動/控制顯示器134的個別元件。
顯示控制器124可包含顯示控制器處理電路125,以替顯示控制器124執行各種處理操作,容後詳述。顯示控制器124亦可包含較低回應時間補償(LRTC)邏輯126以提供可補償顯示器134之元件的較慢回應時間之補償畫素值。顯示控制器124亦可包含查詢表(LUT)127,其可用來產生補償畫素值。將於後詳述這些實施例。在一些實施例中,顯示控制器124可包含時序控制晶片或時序控制器(TCON),其可協調顯示面板122上的操作。顯示控制器124亦可包含未分開顯示之其他功能元件及電路。
處理單元104,除了其他事情外,可指示圖形控制器106來呈現新影像之處理指令。圖形控制器106可以畫素或畫素值的形式產生影像,其可透過介面112供應至顯示控制器124。顯示控制器124可將圖形控制器106提供的畫素值轉換成適合行驅動器132的驅動器信號並且可指示列驅動器130何時定址顯示器134的列。在一些實施例中,列驅動器130可包含閘驅動器。在一些實施例中,應用,及在處理系統102上運作的其他程序(如滑鼠動作),會導致處理單元104產生新及/或更新的影像。
根據一些實施例,顯示控制器處理電路125從圖形控制器106接收交織的畫素流。交織畫素流可含有與一先前訊框的畫素交織之目前訊框的畫素。在這些實施例中,顯示控制器處理電路125根據目前訊框之畫素及先前訊框之對應的畫素的值來選擇目前訊框之各畫素的低回應時間(LRT)補償。LRTC邏輯126可將LRT補償施加至目前訊框的畫素以產生顯示器134之行驅動器132之補償畫素值131。因此,可藉由顯示面板122執行LRT補償,而無須使用顯示面板122上的訊框緩衝器。在一些實施例中,交織的畫素流可包含目前訊框的畫素接著先前訊框的對應畫素,雖本發明之範疇不限於此態樣,因其他種類的畫素交織亦適用。在一些實施例中,LUT 127可儲存LRTC邏輯126選擇之LRT補償值。選擇的LRT補償值可減少因顯示器134的元件之較慢的回應時間而導致之移動假影的發生。
在一些實施例中,補償的畫素值會令行驅動器132過度驅動(overdrive)或不足驅動(under-drive)顯示器134的元件。LRT補償可根據顯示元件的回應時間來達成希望的發光回應。
在一些實施例中,顯示控制器處理電路125可在LRTC邏輯126施加LRT補償之前對目前訊框之畫素施加gamma校正。在一些替代的實施例中,顯示控制器處理電路125可在LRTC邏輯126施加LRT補償之後對目前訊框之畫素施加gamma校正,雖本發明之範疇不限於此態樣。
在一些實施例中,顯示控制器處理電路125可對模式控制信號作回應,其由圖形控制器106所供應以表示將提供交織畫素流或非交織畫素流。在這些實施例中,非交織畫素流可包含目前訊框的畫素而無先前訊框之畫素。
在一些實施例中,模式控制信號可為頻帶外信號,例如在垂直空白間隔(VBI)期間提供。在其他一些實施例中,模式控制信號可為頻帶內信號,雖本發明之範疇不限於此態樣。
在一些實施例中,當模式控制信號表示將提供非交織畫素流時,顯示控制器處理電路125指示LRTC邏輯126抑制對目前訊框的畫素值施加LRT補償或跳過LRTC邏輯126。因此,當影像為靜態時,不需任何LRT補償並且圖形控制器106可僅發送目前訊框的畫素。在一些其他實施例中,圖形控制器106會發送交織畫素流,無論影像為靜態或移動的。
在一些實施例中,當模式控制信號表示將提供非交織畫素流時,顯示控制器124可以訊框更新畫素率從圖形控制器106接收訊框資料。當模式控制信號表示將提供交織畫素流時,顯示控制器124可以訊框更新畫素率的兩倍從圖形控制器106接收訊框資料,雖本發明之範疇不限於此態樣。在這些實施例中,訊框更新率維持相同,但各訊框內的畫素資料量變成兩倍,造成兩倍的資料率(亦即訊框更新畫素率的兩倍)。在一些實施例中,可壓縮資料以提供較慢資料率。
在一些實施例中,顯示器134的元件之回應時間的範圍從25至40毫秒(ms)。在這些實施例中,顯示器134更新的速率(亦即訊框更新畫素率)約為60赫茲,其為16.6 ms訊框間隔。若沒有LRT補償,訊框更新畫素率及顯示元件的回應時間之間的差異會在顯示器134上造成假影(如模糊)。
在一些實施例中,顯示控制器124抑制緩衝先前訊框的畫素,無論接收先前訊框的畫素作為.交織畫素流的一部分,或無論先前訊框的畫素為最後訊框的目前畫素。依照此方式,顯示面板122無須訊框緩衝器來儲存先前訊框的畫素以提供LRT補償。
在這些實施例中,可用暫存器來保存取決於交織的數個畫素。例如,當目前訊框的畫素係以一畫素一畫素的方式與先前訊框的畫素交織時,暫存器可保存單一畫素。在其他實施例中,目前訊框的超過一個的畫素係以一群一群的方式(如群交織)或一排一排的方式(如排交織)與其他畫素交織,則暫存器可保存先前訊框之一群或一排畫素。
在一些實施例中,顯示引擎114可提供非交織畫素流給處於當畫素值在目前訊框與預定數量的先前訊框之間並無改變時的閒置模式中之顯示控制器124。在這些實施例中,顯示引擎114可提供交織畫素流給處於當一或更多畫素值在目前訊框與先前訊框之間有改變時的非閒置模式中之顯示控制器124。在一些實施例中,圖形控制器106可指示顯示控制器124於視頻播放操作期間維持在非閒置模式中。
根據一些實施例,圖形處理電路116可產生交織畫素流並且顯示引擎114可提供交織畫素流給顯示控制器124。顯示控制器124可依據目前訊框之畫素與先前訊框之對應畫素來選擇目前訊框之各畫素的LRT補償,而不需使用到顯示面板122上的訊框緩衝器。
在一些實施例中,圖形處理電路116可產生模式控制信號給顯示控制器124,表示將提供非交織畫素流。在這些實施例中,圖形處理電路116可當畫素值在目前訊框及預定數量的一或更多先前訊框之間不無改變時產生模式控制信號。在提供模式控制信號給顯示控制器124之後,圖形處理電路116可為顯示控制器124產生非交織畫素流。回應於模式控制信號的接收,顯示控制器124可抑制對目前訊框的畫素選擇及施加LRT補償。
在一些實施例中,圖形處理電路116可產生模式控制信號給顯示控制器124,表示將提供交織畫素流。在這些實施例中,圖形處理電路116可當畫素值在目前訊框及一先前訊框之間有改變時產生模式控制信號。在提供模式控制信號給顯示控制器124之後,圖形處理電路116可產生包含目前訊框的畫素及一先前訊框之畫素的交織畫素流。回應於模式控制信號的接收,顯示控制器124可對目前訊框的畫素施加LRT補償。
在一些實施例中,顯示引擎114可提供一訊框更新畫素率給非交織畫素流,並且可提供訊框更新畫素率之兩倍給交織畫素流(亦即相同訊框更新率但兩倍資料率),雖本發明之範疇不限於此態樣。在一些實施例中,圖形處理電路116可將先前訊框的畫素儲存或緩衝於顯示記憶體108中。圖形處理電路116可從顯示記憶體108擷取所儲存之先前訊框的畫素以用來產生交織畫素流。在一些實施例中,圖形處理電路116可比較目前訊框的畫素與所緩衝之先前訊框的畫素以判斷是否提供模式控制信號。
雖將處理系統102及顯示面板122描述為具有多個分開的功能元件,可結合一或更多功能元件並可以軟體組態的元件之結合實施,如包含數位信號處理器(DSP)之處理元件,及/或其他硬體元件。例如,一些元件可包含一或更多微處理器、DSP、特定應用積體電路(ASIC)、及用於至少執行在此所述的功能之各種硬體及邏輯電路的結合。在一些實施例中,處理系統102及顯示面板122的功能元件可指在一或更多處理元件上操作之一或更多程序。
第2圖為根據本發明之一些實施例的顯示控制器處理程序的流程圖。顯示控制器處理程序200。顯示控制器處理程序200可由顯示控制器執行,如顯示控制器124(第1圖),雖可用其他的電路來執行程序200。
在操作202中,可從如圖形控制器106(第1圖)的圖形控制器106接收畫素流。畫素流可包含交織的畫素流或非交織的畫素流,如前述。在一些實施例中,在接收畫素流之前,可告知顯示控制器畫素流為交織的畫素流或非交織的畫素流。在一些其他實施例中,顯示控制器可先假設畫素流為交織的畫素流或非交織的畫素流之一,直到從圖形控制器接收到模式控制信號。
在操作204中,顯示控制器持續接收畫素流。當畫素流為交織的,執行操作206至210。當畫素流為非交織的,執行操作212至214。
在一些實施例中,作為操作204的一部分,可從圖形控制器接收模式控制信號,表示將提供交織的或非交織的畫素流。當模式控制信號表示將提供交織的畫素流時,執行操作206至210。當模式控制信號表示將提供非交織的畫素流時,執行操作212至214。
在操作206中,顯示控制器的處理電路可從LUT,如LUT 127,選擇LRT補償。
在操作208中,顯示控制器的處理電路可對目前訊框之畫素施加gamma校正。
在操作210中,顯示控制器的LRT補償邏輯可將在操作206中選擇的LRT補償施加至目前訊框的畫素。在這些實施例中,可在施加LRT補償之前施加操作208的gamma校正。在一些其他實施例中,可在LRT補償之後施加gamma校正,無論使用如何不同的LRT補償。
在操作212中,顯示控制器的處理電路可對接收為非交織畫素流之一部分的目前訊框之畫素施加gamma校正。
在操作214中,顯示控制器的處理電路可指示LRT補償邏輯抑制對目前訊框的畫素執行LRT補償。在一些實施例中,顯示控制器的處理電路可跳過LRT補償邏輯,雖本發明之範疇不限於此態樣。
在操作216中,將目前訊框的畫素值提供給顯示驅動器。畫素值可能經過如上述所施加之LRT補償及/或gamma校正。
在操作218中,針對從圖形控制器所接收到的下一訊框之畫素重覆操作202至操作216。雖程序200可允許顯示控制器以一訊框一訊框的方式切換模式,在一些實施例中,顯示控制器可針對預定數量的訊框或預定時期維持在LRT補償模式中
雖圖示且描述程序200的個別操作為分別之操作,可同時執行一或更多個別的操作,且無須以所示之順序來執行操作。
第3圖描述根據本發明之一些實施例的無線通訊裝置。無線通訊裝置300包含收發器302,用於使用天線304與其他無線通訊裝置溝通射頻(RF)信號。無線通訊裝置300亦包含處理系統306,以提供供傳輸之信號給收發器302,並處理收發器302所接收的信號。無線通訊裝置300亦包含顯示面板308,以根據來自處理系統306之影像資料及控制信號顯示影像,包括高移動視頻內容。在一些實施例中,可經由天線接收影像資料。在其他實施例中,無線通訊裝置300可包含數位相機,並且可由無線通訊裝置內的數位影像捕捉電路產生影像資料。在這些實施例中,可由顯示面板208顯示影像資料及/或用收發器302傳送,雖本發明之範疇不限於此態樣。在一些實施例中,處理系統306可對應至處理系統102(第1圖)以及顯示面板308可對應至顯示面板122(第1圖)。
無線通訊裝置300可為幾乎任何可攜式的無線通訊裝置,如個個人數位助理(PDA)、具無線通訊能力之膝上型或可攜式電腦、網路平板電腦、無線電話、無線耳機、呼叫器、即時發信裝置、數位相機、存取點、電視、醫療裝置(如心跳率監視器、血壓監視器等等)或可無線接收及/或傳送資訊的其他裝置。
在一些實施例中,收發器302可使用正交分頻多工(OFDM)通訊信號在多載波通訊通道上通訊。在一些實施例中,收發器302可使用正交分頻多重存取(OFDMA)通訊信號通訊。在一些實施例中,收發器302可使用展頻信號通訊,雖本發明之範疇不限於此態樣。
在一些實施例中,無線通訊裝置300可為通訊站的一部分,如無線區域網路(WLAN)通訊站,包含無線保真(WiFi)通訊站、存取點(AP)或行動站(MS)。在一些其他實施例中,無線通訊裝置300可為寬頻無線存取(BWA)網路通訊站的一部分,如全球微波存取互通(WiMax)通訊站,雖本發明之範疇不限於此態樣,因無線通訊裝置300可為幾乎任何無線通訊裝置的一部分。
在一些實施例中,由無線通訊裝置300傳送或接收之通訊信號的頻譜可包含介於2至11 GHz之間的頻率,雖本發明之範疇不限於此態樣。
天線304可包含一或更多方向性或全向性天線,包含,例如,偶極天線、單極天線、片狀天線、環狀天線、微條狀天線或適合傳送RF信號之其他類型的天線。
除非另有所指,諸如處理、運算、計算、判斷、顯示等等之詞可指依或更多處理或運算系統或類似裝置之動作及/或程序,其可將在處理系統的暫存器及記憶體內以實體(如電子)量表示之資料操縱及變換成在處理系統的暫存器或記憶體或其他此種資訊儲存、傳送或顯示裝置內以實體(如電子)量類似表示之其他資料。此外,如此所用,運算裝置包含一或更多處理元件,其與可為依電性或非依電性記憶體或其之結合的電腦可讀取記憶體耦合。
可在硬體、軔體及軟體之一或結合中實施本發明之一些實施例。亦可以儲存在機器可讀取媒體上之指令實施本發明之一些實施例,可由至少一處理器讀取並執行指令以執行在此所述之操作。機器可讀取媒體可包含用於以機器(如電腦)可讀取的形式儲存或傳送資訊之任何機制。例如,機器可讀取媒體可包含唯讀記憶體(ROM)、隨機存取記憶體(RAM)、磁碟儲存媒體、光儲存媒體、快閃記憶體裝置、電性、光性、音性或其他形式之傳播信號(如載波、紅外線信號、數位信號等等)及其他。
在一些實施例中,本發明提供一種方法,包含產生交織畫素流,其包含與一先前訊框交織之畫素目前訊框之畫素,以及提供交織畫素流至顯示控制器124(第1圖),其中顯示控制器124(第1圖)根據目前訊框的畫素及先前訊框之對應畫素選擇目前訊框之各畫素的低回應時間(LRT)補償,而無須使用顯示面板上的訊框緩衝器。此方法可進一步包含產生顯示控制器124(第1圖)用之第一模式控制信號,其表示將提供非交織畫素流。可當畫素值在目前訊框及預定數量之一或更多先前訊框之間並無改變時產生第一模式控制信號。在提供模式控制信號給顯示控制器124(第1圖)之後,此方法可進一步包含產生顯示控制器124(第1圖)用之非交織畫素流。在一些實施例中,此方法亦可包含產生顯示控制器124(第1圖)用之第二模式控制信號,其表示將提供交織畫素流。可當畫素值在目前訊框及一先前訊框之間有改變時產生第二模式控制信號。在提供模式控制信號給顯示控制器124(第1圖)之後,此方法可進一步包含產生包含目前訊框之畫素及一先前訊框之畫素的交織畫素流。回應於接收第二模式控制信號,顯示控制器124(第1圖)可施加LRT補償至目前訊框的畫素。
本發明之一些實施例有關於可攜式電腦系統,包含產生交織畫素流之圖形控制器106,以及顯示控制器124(第1圖),其接收交織畫素流並根據目前訊框的畫素及先前訊框的對應畫素來選擇目前訊框之各畫素的低回應時間(LRT)補償。
為了順應37美國聯邦法規章節1.72(b)中要求能讓讀者確定技術揭露之本質與要旨之摘要而提供發明摘要。此發明摘要不應用來限制或解釋申請專利範圍之範疇或涵義。
在上述詳細說明中,為使揭露流暢,偶爾將各種特徵集結在單一實施例中。此揭露方法不應解讀為反映主張專利權之標的之實施例需要比各申請專利範圍項式中所明確敘述之更多的特徵之意圖。更確切而言,如下列申請專利範圍所反映,本發明存在於比單一揭露之實施例的所有特徵之更少中。因此,將下列申請專利範圍在此包含在詳細說明中,其中各申請專利範圍項式獨立存在為分別的較佳實施例。
102...處理系統
104...處理單元
106...圖形控制器
108...顯示記憶體
110...圖形記憶體
112...介面
114...顯示引擎
116...圖形處理電路
120...顯示電纜
122...顯示面板
124...顯示控制器
125...顯示控制器處理電路
126...較低回應時間補償(LRTC)邏輯
127...查詢表(LUT)
130...列驅動器
131...補償畫素值
132...行驅動器
134...顯示器
200...顯示控制器處理程序
300...無線通訊裝置
302...收發器
304...天線
306...處理系統
308...顯示面板
第1圖描述根據本發明之一些實施例的處理系統及顯示面板;第2圖為根據本發明之一些實施例的顯示控制器處理程序的流程圖;以及第3圖描述根據本發明之一些實施例的無線通訊裝置。
102...處理系統
104...處理單元
106...圖形控制器
108...顯示記憶體
110...圖形記憶體
112...介面
114...顯示引擎
116...圖形處理電路
120...顯示電纜
122...顯示面板
124...顯示控制器
125...顯示控制器處理電路
126...較低回應時間補償(LRTC)邏輯
127...查詢表(LUT)
130...列驅動器
131...補償畫素值
132...行驅動器
134...顯示器

Claims (17)

  1. 一種顯示控制器,包含:處理電路,以從圖形控制器接收交織畫素流,該交織畫素流包含與先前訊框的畫素交織的目前訊框之畫素,該處理電路根據該目前訊框之畫素及該先前訊框之對應的畫素之值來選擇該目前訊框之各畫素的低回應時間(LRT)補償;以及LRT補償邏輯,以施加該LRT補償至該目前訊框的該些畫素以產生供顯示器用之補償的畫素值,其中該處理電路回應於由該圖形控制器所提供之模式控制信號,其表示將提供交織畫素流或非交織畫素流,該非交織畫素流包含目前訊框之畫素而無先前訊框之畫素。
  2. 如申請專利範圍第1項之顯示控制器,其中該些補償畫素值過度驅動或不足驅動該顯示器的元件,其中該LRT補償係根據該顯示器之元件的回應時間以達成希望的亮度回應。
  3. 如申請專利範圍第1項之顯示控制器,其中該處理電路在該LRT補償邏輯施加該LRT補償之前施加gamma校正至該目前訊框的畫素。
  4. 如申請專利範圍第1項之顯示控制器,其中該模式控制信號為在垂直空白間隔期間所提供之頻帶外信號。
  5. 如申請專利範圍第1項之顯示控制器,其中當該模 式控制信號表示將提供非交織畫素流時,該處理電路指示該LRT補償邏輯抑制對該目前訊框之該些畫素值施加該LRT補償或跳過該LRT補償邏輯。
  6. 如申請專利範圍第5項之顯示控制器,其中當該模式控制信號表示將提供非交織畫素流時,該顯示控制器從該圖形控制器以訊框更新畫素率接收畫素,以及其中當該模式控制信號表示將提供交織畫素流時,該顯示控制器從該圖形控制器以兩倍該訊框更新畫素率接收畫素。
  7. 如申請專利範圍第1項之顯示控制器,其中該顯示控制器抑制緩衝先前訊框的畫素。
  8. 如申請專利範圍第1項之顯示控制器,其中當該目前訊框及該預定數量的先前訊框之間的畫素值並未改變時,顯示引擎提供該非交織畫素流給該顯示控制器,以及其中當該目前訊框及該先前訊框之間的一或更多畫素值改變時,該顯示引擎提供該交織畫素流給該顯示控制器。
  9. 一種圖形控制器,包含:處理電路,以產生交織畫素流,該交織畫素流包含與先前訊框的畫素交織的目前訊框之畫素;以及顯示引擎,以提供該交織畫素流給顯示控制器,其中該顯示控制器根據該目前訊框之畫素及該先前訊框之對應的畫素來選擇該目前訊框之各畫素的低回應時間(LRT)補償, 其中該處理電路產生該顯示控制器用之第一模式控制信號,其表示將提供非交織畫素流,當該目前訊框及該預定數量之一或更多先前訊框之間的畫素值並無改變時產生該第一模式控制信號,其中在提供該第一模式控制信號給該顯示控制器之後,該處理電路產生該顯示控制器用之該非交織畫素流,該非交織畫素流包含目前訊框之畫素而無先前訊框之畫素,以及其中回應於接收該第一模式控制信號,該顯示控制器抑制對目前訊框的畫素施加LRT補償。
  10. 如申請專利範圍第9項之圖形控制器,其中該處理電路產生該顯示控制器用之第二模式控制信號,其表示將提供交織畫素流,當該目前訊框及先前訊框之間的畫素值改變時產生該第二模式控制信號,其中在提供該第二模式控制信號給該顯示控制器之後,該處理電路產生包含目前訊框之畫素與先前訊框之畫素的該交織畫素流,以及其中回應於接收該第二模式控制信號,該顯示控制器對目前訊框的畫素施加LRT補償。
  11. 如申請專利範圍第10項之圖形控制器,其中該模式控制信號為從該圖形控制器傳送至該顯示控制器的頻帶外信號。
  12. 如申請專利範圍第9項之圖形控制器,其中該顯示引擎以訊框更新畫素率提供該非交織畫素流以及以兩倍 的該訊框更新畫素率提供該交織畫素流。
  13. 如申請專利範圍第9項之圖形控制器,其中該處理電路將該先前訊框之畫素儲存在與該圖形控制器耦合之顯示記憶體中,以及其中該處理電路從該顯示記憶體擷取該些儲存的該先前訊框之畫素,以用來產生該交織畫素流。
  14. 一種用以補償顯示器之低回應時間的方法,包含:接收包含目前訊框之畫素與先前訊框之畫素交織的交織畫素流;根據該目前訊框之畫素及該先前訊框之對應的畫素之值來選擇該目前訊框之各畫素的低回應時間(LRT)補償;施加該LRT補償至該目前訊框之該些畫素以產生顯示器用之補償畫素值;回應於表示將提供交織畫素流或非交織畫素流之模式控制信號,該非交織畫素流包含目前訊框之畫素而無先前訊框之畫素;以及抑制在顯示面板中緩衝先前訊框的畫素。
  15. 如申請專利範圍第14項之用以補償顯示器之低回應時間的方法,其中該些補償畫素值過度驅動或不足驅動該顯示器的元件,其中該LRT補償係根據該顯示器之元件的回應時間以達成希望的亮度回應。
  16. 如申請專利範圍第15項之用以補償顯示器之低回應時間的方法,進一步包含在施加該LRT補償之前施加 gamma校正至該目前訊框的畫素。
  17. 如申請專利範圍第14項之用以補償顯示器之低回應時間的方法,其中當該模式控制信號表示將提供該非交織畫素流時,該方法進一步包含抑制對該目前訊框的該些畫素值施加LRT補償,其中當該模式控制信號表示將提供非交織畫素流時,該方法包含以訊框更新畫素率接收畫素,以及其中當該模式控制信號表示將提供交織畫素流時,該方法包含以兩倍的訊框更新畫素率接收畫素。
TW096136636A 2006-09-29 2007-09-29 圖形控制器/顯示控制器及用以補償顯示器之低回應時間的方法 TWI381359B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/536,904 US7876313B2 (en) 2006-09-29 2006-09-29 Graphics controller, display controller and method for compensating for low response time in displays

Publications (2)

Publication Number Publication Date
TW200828255A TW200828255A (en) 2008-07-01
TWI381359B true TWI381359B (zh) 2013-01-01

Family

ID=39260664

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096136636A TWI381359B (zh) 2006-09-29 2007-09-29 圖形控制器/顯示控制器及用以補償顯示器之低回應時間的方法

Country Status (3)

Country Link
US (1) US7876313B2 (zh)
CN (1) CN101174399B (zh)
TW (1) TWI381359B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106448609A (zh) * 2015-12-15 2017-02-22 友达光电股份有限公司 液晶显示器、驱动方法及其系统

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080079739A1 (en) * 2006-09-29 2008-04-03 Abhay Gupta Graphics processor and method for controlling a display panel in self-refresh and low-response-time modes
US8578192B2 (en) 2008-06-30 2013-11-05 Intel Corporation Power efficient high frequency display with motion blur mitigation
TWI400690B (zh) * 2008-12-30 2013-07-01 Princeton Technology Corp 具有增速處理功能的顯示器
CN102034411B (zh) * 2009-09-29 2013-01-16 群康科技(深圳)有限公司 伽马校正控制装置及其方法
US8839256B2 (en) 2010-06-09 2014-09-16 International Business Machines Corporation Utilization of special purpose accelerators using general purpose processors
PL2611797T3 (pl) 2010-08-31 2017-05-31 Hanmi Science Co., Ltd. Pochodne chinoliny lub chinazoliny o aktywności wywoływania apoptozy wobec komórek
CN102610208B (zh) * 2011-01-18 2014-08-13 晨星软件研发(深圳)有限公司 显示器系统及其相关控制方法
KR101910110B1 (ko) 2011-09-26 2018-12-31 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102035986B1 (ko) 2013-11-13 2019-10-24 삼성전자 주식회사 타이밍 컨트롤러와 상기 타이밍 컨트롤러를 포함하는 디스플레이 시스템
WO2016152683A1 (ja) 2015-03-20 2016-09-29 株式会社 東芝 無線通信用集積回路および無線通信方法
WO2016152686A1 (ja) 2015-03-20 2016-09-29 株式会社 東芝 無線通信用集積回路
CN105206217B (zh) * 2015-10-27 2018-02-06 京东方科技集团股份有限公司 显示处理方法、装置及显示器件
KR102486797B1 (ko) * 2016-03-09 2023-01-11 삼성전자 주식회사 전자 장치 및 전자 장치의 디스플레이 구동 방법
US10068554B2 (en) * 2016-08-02 2018-09-04 Qualcomm Incorporated Systems and methods for conserving power in refreshing a display panel
JP2018138142A (ja) * 2017-02-24 2018-09-06 ソニー・オリンパスメディカルソリューションズ株式会社 医療用信号処理装置、及び医療用観察システム
KR102519427B1 (ko) * 2018-10-05 2023-04-10 삼성디스플레이 주식회사 구동 제어부, 표시 장치 및 이를 이용한 표시 패널의 구동 방법
US11392385B2 (en) 2020-05-26 2022-07-19 Microchip Technology Inc. System and method for auto-recovery in lockstep processors
CN111951712B (zh) * 2020-08-24 2023-07-25 京东方科技集团股份有限公司 残影消除方法、残影消除装置及显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59729A (ja) * 1982-06-28 1984-01-05 Fujitsu Ltd 日本語デイスプレイ装置における表示制御方式
TW200508711A (en) * 2003-06-09 2005-03-01 Samsung Electronics Co Ltd Display device, apparatus and method for driving the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5418572A (en) * 1992-04-29 1995-05-23 Quantel Limited Method of and apparatus for displaying images at different rates
US5872588A (en) * 1995-12-06 1999-02-16 International Business Machines Corporation Method and apparatus for monitoring audio-visual materials presented to a subscriber
US7176870B2 (en) 2001-12-27 2007-02-13 Renesas Technology Corp. Display drive control circuit
JP4210040B2 (ja) 2001-03-26 2009-01-14 パナソニック株式会社 画像表示装置および方法
KR100853210B1 (ko) * 2002-03-21 2008-08-20 삼성전자주식회사 색 특성 보상 기능과 응답 속도 보상 기능을 갖는 액정표시 장치
US7081874B2 (en) 2002-12-20 2006-07-25 Motorola, Inc. Portable display device and method utilizing embedded still image buffer to facilitate full motion video playback
KR100569273B1 (ko) 2003-12-30 2006-04-10 비오이 하이디스 테크놀로지 주식회사 모바일 디스플레이 모듈
JP4807938B2 (ja) * 2004-05-14 2011-11-02 ルネサスエレクトロニクス株式会社 コントローラドライバ及び表示装置
JP4620974B2 (ja) * 2004-06-30 2011-01-26 富士通株式会社 表示パネル用制御装置及びそれを有する表示装置
US7586492B2 (en) * 2004-12-20 2009-09-08 Nvidia Corporation Real-time display post-processing using programmable hardware
KR100660852B1 (ko) * 2005-01-15 2006-12-26 삼성전자주식회사 소형 액정표시장치의 구동 장치 및 방법
TWI279736B (en) * 2005-03-11 2007-04-21 Himax Tech Ltd Integrated video control chipset
US20070063940A1 (en) * 2005-09-21 2007-03-22 Juenger Randall F System and method for managing information handling system display panel response time compensation
US8049741B2 (en) * 2006-01-11 2011-11-01 Dell Products L.P. Video optimized LCD response time compensation
US8212799B2 (en) * 2006-09-18 2012-07-03 National Semiconductor Corporation Apparatus and method for performing response time compensation of a display between gray level transitions
US20080079739A1 (en) 2006-09-29 2008-04-03 Abhay Gupta Graphics processor and method for controlling a display panel in self-refresh and low-response-time modes
US20080231579A1 (en) * 2007-03-22 2008-09-25 Max Vasquez Motion blur mitigation for liquid crystal displays

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59729A (ja) * 1982-06-28 1984-01-05 Fujitsu Ltd 日本語デイスプレイ装置における表示制御方式
TW200508711A (en) * 2003-06-09 2005-03-01 Samsung Electronics Co Ltd Display device, apparatus and method for driving the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106448609A (zh) * 2015-12-15 2017-02-22 友达光电股份有限公司 液晶显示器、驱动方法及其系统
TWI610288B (zh) * 2015-12-15 2018-01-01 友達光電股份有限公司 液晶顯示器、驅動方法及其系統
US10325543B2 (en) 2015-12-15 2019-06-18 a.u. Vista Inc. Multi-mode multi-domain vertical alignment liquid crystal display and method thereof

Also Published As

Publication number Publication date
CN101174399B (zh) 2010-12-15
US7876313B2 (en) 2011-01-25
TW200828255A (en) 2008-07-01
US20080079735A1 (en) 2008-04-03
CN101174399A (zh) 2008-05-07

Similar Documents

Publication Publication Date Title
TWI381359B (zh) 圖形控制器/顯示控制器及用以補償顯示器之低回應時間的方法
TWI345180B (en) A graphics controller and method for operating the same
US7567092B2 (en) Liquid crystal display driver including test pattern generating circuit
TWI408634B (zh) 液晶顯示面板基礎顯示中動態選定圖框速率轉換或圖素過度驅動
JP6054417B2 (ja) 制御装置、表示装置、および表示装置の制御方法
US8436863B2 (en) Switch for graphics processing units
JP6253894B2 (ja) 制御装置、表示装置および制御方法
JP2010276652A (ja) 表示駆動装置及び表示駆動システム
US11232745B2 (en) Multi-frame buffer for pixel drive compensation
KR20150134167A (ko) 디스플레이 장치, 전자 장치 및 전자 장치의 동작 방법
JPWO2006100906A1 (ja) 画像表示装置、画像表示モニター、およびテレビジョン受像機
WO2006100988A1 (ja) 画像表示装置、画像表示モニター、およびテレビジョン受像機
TW201331924A (zh) 在外部顯示介面上用以節電之背光調整技術
US20240296813A1 (en) Refresh rate switching method and electronic device
JP4588754B2 (ja) 表示装置およびテレビジョン受像機
CN114495791B (zh) 显示面板的显示控制方法、装置及显示装置
JP2004177575A (ja) 液晶表示装置
WO2015060312A1 (ja) 表示装置、電子機器、および表示装置の制御方法
US20030160748A1 (en) Display control circuit, semiconductor device, and portable device
US20050057565A1 (en) Information processing apparatus, semiconductor device for display control and video stream data display control method
JP3990624B2 (ja) 液晶表示装置
US11854476B1 (en) Timing controller having mechanism for frame synchronization, display panel thereof, and display system thereof
US11545097B1 (en) Liquid-crystal display and an overdrive system thereof
JP2005241817A (ja) 液晶駆動装置
US20240290295A1 (en) Adaptive synchronization for fluid display refresh rate changes

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees