TWI378507B - - Google Patents

Download PDF

Info

Publication number
TWI378507B
TWI378507B TW097133616A TW97133616A TWI378507B TW I378507 B TWI378507 B TW I378507B TW 097133616 A TW097133616 A TW 097133616A TW 97133616 A TW97133616 A TW 97133616A TW I378507 B TWI378507 B TW I378507B
Authority
TW
Taiwan
Prior art keywords
film
treated
substrate
processing
mask
Prior art date
Application number
TW097133616A
Other languages
English (en)
Other versions
TW200931528A (en
Inventor
Hidetami Yaegashi
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200931528A publication Critical patent/TW200931528A/zh
Application granted granted Critical
Publication of TWI378507B publication Critical patent/TWI378507B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Materials For Photolithography (AREA)

Description

六、發明說明： 【發明所屬之技術領域】 ^0001^本發明係關於在例如半導體晶圓等基板之待處理膜上 形成既賴案的基板之處理方法、程式、電腦記賴體及基板處 理条絲.。 【先前技術】 【_2】㈣半導體設備之製造生產的光郷製程中，依序進 行在例如半導體晶圓（以下稱晶圓)表面之待處理膜上塗佈抗蝕劑 液而形成抗蝕劑膜的抗蝕劑塗布處理、照射既定圖案之光到晶圓 表面之抗蝕劑膜以將抗蝕劑膜曝光的曝光處理、在所曝光之抗蝕 ，膜内進行顯㈣歸彡處鱗，祕晶面之抗侧膜形成既 ，·^几，劑圖案。其後，以抗侧圖案為遮罩而侧待處理膜， 再去除抗蝕劑圖案，而於待處理膜形成既定之圖案。 、 【=〇3】該光微影製程中，為了達到半導體設備的細微化，比 技術使上述圖案形成之曝光處理的光短波長化，係不斷笋 ^ 僅發展稱絲财長化之方法而欲形 層級之細微的半導體設備，技術上有其困難。 ' iL〇t4i目此，有人提出：藉由在例如晶圓表面之待處理膜上 _二:各，成圖案，以於待處理膜形成細微之圖案，達到半導 二上开而言’首先，藉由在例如晶圓表面之待處 2層感光㈣’且將各難光後顯影， 第二感光性賴案。然後，骑㈣— 膜圖案及 Ϊ =待處理膜形成圖案(專利文獻…
LiK)05】又，就另一方法而言，有人摇屮·昔止..^ 如晶圓表面之待處理膜上的氮化 成在例 氣相沉積法(CVD，Chemic^ τ! 案上，以例如化學 胳 Vapor Deposition)形成-氣J卜石々πη、 =將此⑽鄭崎，齡去除SiN膜之k 膜的細麵。然後，以細刪賴遮 1378507 •J =付處理膜形成圖案(專利文獻2)。 f利文獻1】日本專利第2757983號公報 【專利文獻2】美國專利第501368〇號 【發明内容】 細【S4而在ϊ用1記載之方法而於待處理軸 上要求高以⑼ =光:，於待處理體形成所希望； ^_造半導體設備時的成本變高。 變 :案:=r為遮罩而將待處理酿刻時 上^====案其-為:在基 解決誤韻，手^
成既定圖案法本種待處理膜 光，依據該已曝光部分而將該第二膜選擇=第j選擇性I ，該待處理膜；去除該第—膜之側壁部，^膜r單，
J之寬度；以至少包覆該第一膜及該待處 頂為I 第三膜，去除該第-膜及第二膜ml膜之頂面之方式形』 待處理膜。又’依據已曝光部分而將第:膜而蝕刻1 性去除已曝光之部分的第二膜或者選擇性。22:寺：¾ 二膜，係可_其巾任—紐去除。請未私之部分的彳 _】依本發明，首先’由於在第一膜及第二膜形成圖案 1378507 並以第二膜為遮罩而侧待處理膜，因此能_ 二膜相同線寬之圖案。而且，由 形成與第 之圖案内，進-步形成線寬與側壁部已去處理膜 Ϊ圖精度良好地於待處理膜形成既定·^的ΪΓ =定=:圖Ϊ精度良好且高效率地在基板上
在基板上之财频職精妓好且高效率地 發明之效I 之待處理 【實施方式】 1 V〇isTlf; ®3 1 ° % 統2，進行晶圓處理之光科旦·。4二:.塗布顯影處理系 磨虫刻；曝光“ ，侧裝置3，將晶圓上之既定 =將晶圓上之既定膜曝光。 【6J塗布顯影處理系統2由下列部分一麫遠 板匣盒站5，將例如25 s固Λ1,、」丨刀體連接所構成：基 顯影處理，、統2之+二 盒單位從外部與塗布 晶圓W;處^站6 或者與基板之間送入送出 定處理加既 衮罝4間進行晶圓W的傳遞。 。曝九 置台8中基板匿盒载置台8 ’且該基板匣盒載 意載置之方方蝴1中的上下方向)以任 土板匣益站5又设有—個可在輸送路線9 1378507 上朝X方向移動的晶圓輸送體10。晶圓輪送體1〇也可沿基板 盒C所收納之晶圓w的晶圓排列方向②方向；鉛直方向)形成可 x 内的晶 【0018】晶圓輸送體10可沿Ζ軸周圍之Θ方向旋轉，也能朝 於後述處理站6側之第3處理裝置群G3的調溫裝置6〇或 傳遞晶圓W的傳送裝置61而靠近。 【=19】接鄰於基板匣盒站5之處理站6，包含多段配置有 之處理裝置的例如5個處理裝置群G1〜G5 ^於處理站6之χ 向)侧，從基板£盒站5側依序配置有第1處 ίίΓ 處理裝置群G2。於處理站6之X方向正向(Ϊ π中i上方士向)側’從基板e盒#5侧依序配置有第3處理裝置群 m理裝置群G4、第5 ·里裝置群G5。第3處理裝ΐ君! Ϊ梦署二裝置群G4之間，設有第1輸送裝置A1;且第1 ^ 第部’設有用以支持晶圓w而輸送的第1輸送臂1】。 弟1輸迗# 11可朝第i處理裝置群G1、第3處理裝置群⑺ 第的各處理裝置選擇性地靠近，而輸送晶圓w r rΑ2之内部’設有用以支以圓； =第2輸运臂12。第2輸送臂12可朝第2處理裝置群⑺^ 〇5 〇5 " _膜以作為第二膜；底部塗布裝置22、23二=:二，成 理時之光之反射的第-膜;及以=置 有仆與Λη裝置、、，。構。又，第1處理裝置群G1的最下段設 于口口至〇,用以供應各種液體到各處理裂置群G1内之各裝 1378507 Ϊ反射膜為可溶於鹼性水溶液之膜，該抗反射膜對鹼性 声'谷解度係高於抗蝕劑膜對鹼性水溶液(顯影液）的溶解 即使將抗反射齡溶解濃度之驗性水溶液供應到 濃产仍不會溶解；反之，即使將抗_膜會溶解 犧液供應到抗反射膜，抗反射膜仍不會溶解。又， 顯生水溶液，其溶解度與抗姓劑膜以及抗反射膜對 2了ίίίϊίί不相同，且對於後述待處理膜的姓刻帶有財 i置%〜32第裝置群①由下而上依序5段重疊··顯影處理 理裳置33、如進行顯影處理；及液處 液到晶®〜以去除既定之;之液體，例如驗性水溶 【0022】如圖3所示，第3處理梦署链⑺ 疊·例如調溫裝置60;傳送褒置61'•高 #二序9段重 高精度之溫度管理下，對晶圓w作溫;〜64，於 高溫對晶圓〜進行加熱i理。’即理裝 精戶賞田梦)處理裝置群G4由下而上依序10段重疊.例士古 精度调裝置70 ;預烘烤裝置71〜74 : ·例如间 圓W進行加熱處理；及後烘 ^几蝕剑塗布處理後之晶 W進行加熱處理。 ^ 〜9 ’對顯影處理後之晶圓 【0024】第5處理展置群〇5由 W熱處理之複數個熱處理事 依序W段重疊著將晶圓 曝光後烘烤裝置84〜89裂置例如南精度調溫裝置如〜83，·及 【0025】如圖1所示，在第]舲、主壯$ 置有複數之處理裝置；且如圖3 ^八、A1之X方向正向側配 Γ1 字ί 處理的附著‘ ％ ίπ叠著 的加Μ置92 ' 93 ° _所示，在第2輸送裝 1378507 正向側配置有周邊曝光裝置 擇性地曝光。 丨王打％如日日回w之邊緣部選 【0026】如圖1所示，介 X方向延伸之輪送路線上；及緩π於朝 ==向置!動’且亦可沿θ方向旋轉，並能朝著== J=】i所如i述所_之基板處理系統1的晶圓處理之押制， 以控制上述之各種處理裝置作二ς =既=方_處理。又，練式ρ ===
Dit}' ^^(Μ0 ^ M^t〇-〇ptical 441 、D隐媒體，再安裝於為控制部11〇之電腦。 針柘=施形態之基板處理系統1如以上所構成;接著， 幸的‘丄处-、糸統1中’在晶圓w上之待處理膜形成既定之圖 ^00291 明。圖4顯示該晶® W處理之主要處理流程。 樓麻風b㈣&理之晶圓W如圖5⑻所示，事先在其表面形成有 ίϊ待處理❹，並收納於基板匿盒載置台8上的基板匿 ^置3處理妓群G3 _溫裝置⑼。將所輸送^ f财溫度後，再以第1輸送裝置U輸 i 底部塗布裝置22中，如圖5(a)所示地在晶 Γ〇〇Λ寺處理膜F上形成抗反射膜B(圖4之步驟S1)。 η】&形成有抗反射膜b之晶圓w，以第1輸送裝置u依序 二夂二，、裝£92、高溫度熱處理裝置65、高精度調溫裝置7〇， 劑香右施純定之處理後，輸送到抗鋪塗布裝置2G。抗姓 成抗餘所示地在晶圓W之抗反射膜6上形 預烘烤裝之晶圓w’以第1輸送臂11輸送到 到周邊曝光予力理。接著，以第2輸送臂12依序輸送 處理。ϊίϋ、^Γ精度調溫裝置83，而於各裝置施予既定之 晶圓W、上社二Ϊ 7之晶圓輸送體101輸送到曝光裝置4，將 之待1ΪΪ圖案的線寬CD1，大於形成在後起圓W上 曝光處理之晶圓w，以晶圓輸送體igi輸送到曝 ί對晶圓w施予加熱處理(曝光後烘烤)。 罟iff熱處理之晶圓w，以第2輸送臂12輸送到高精 ΐ膜t L /先對晶圓W供應蚊濃度的顯影液，將抗儀 f R所曝先之部分加以顯影。如此—來，將如_ 成線寬為CD1 ‘的圖案R1(圖4之步驟S4)。纽， W之顯影液的漠度，係能使錢劑膜r所曝光之部分 Λ解的濃度’例如約L0質量％之漢度。該顯影液之濃度係 i产制部110戶斤具有之顯示抗蝕劑膜R之種類及顯影液之 室价從化學品室4G供應既定濃度之顯影 又，將抗姓劑膜R顯影時，亦可使抗姓劑膜尺並未 擇性溶Γ此時，顯影液使用二曱苯財機溶^ 性、、^6二度係錢抗鋪_ R並未曝叙部分選擇 性/谷解的濃度，例如約1.0質量。/。之濃度。 i〇a〇34]接著，於同一顯影處理裝置30中，將晶圓貨清洗後， 曰圓W供應濃度高於該顯影液的處理液，使得因去除抗蝕劑膜 $而露出之部分(圖案R1以外之部分)的抗反射膜B溶解。如此^ 來，如圖5(b)所示，在抗反射膜B形成與該線寬CD1相同線寬之 if f Hi 4之步驟S5)。在此，供應至晶圓W之處理液與顯影液 =樣為鹼財麵；減_之濃度餘使抗反賴β溶解的漠 度，例如約2.38質量％之濃度。該處理液之濃度也與上述顯 1378507 iiiS 據控制部uo具有之顯示抗反射膜b之種類 b【i的曰】圓„膜^"及抗反射膜B各形成有既定之圖案幻、 處理輸送臂12輸送到後焕烤裝置75，施予加熱 w以i f淑裝置62，進行溫度爾。然後，晶圓 诚罢，為*丨/士士 J装置3中以抗蝕劑膜R之圖案R1為 CD1的圖itif F ’如圖5(C)所示’待處理膜F形成線寬為 的圖案F1(圖4之步驟S6)。 理已形成圖案FI之晶圓w，再度輸送到塗 系統第：=之晶圓w，以晶 之圖案ΐ! iLLt，將該處理液供應到晶® W，使抗反射膜B B來成、線1 Γί/溶解。如此一來，如圖5(Φ所示，在抗反射膜 1圖Ϊ 么4之_7)。在此’為使所形成 =壁部溶解的時間。該溶解時間 以 共綱76的加熱處理時間，而於控制部=J者後 } 】、、於彳几反射臈B已形成圖案B2之晶圓w，以第2於 送到後烘烤|£ 76，施予加熱處理後，輪送到高精度^溫 f t，進打溫度調節。然、後’晶圓W以第1輸送臂11 S fti 塗布處理裝置24中’在晶圓w塗布既ΐ之^ ^ j圖5(e)所不’抗侧膜R之圖案R1的頂面露出，且 ^反射膜B之_ B2及待處理膜F之_ n之方式 夕膝if ^步驟S8)。在此，當以塗布處理裝置24所塗布而步成 =膜G覆蓋到圖案R1的頂面時，將濃度不同 性水浴液塗布到犧牲膜G之表面，使圖案R1的頂面露^此日^ 1378507 田於塗布到犧牲膜G之驗性水溶液的濃度 案R1不會溶解，而能僅溶解犧牲膜G之表廣I礼同，因此圖 【0039】形成有犧牲膜〇之晶圓w，以 送到加熱裝置93、高溫度熱處理穿詈 輸廷是11依序輸 各農置施加既定之處理後，調溫裝置兀’於 Γ稀釋劑(如丙二醇㈣劑’ 示，使靖R之圖案 對晶圓W供應該處理液，如圖5(干、θ /驟切)。接著’ 案Β2溶解而去除之(圖4之步圖驟5;了，使反射抗姓劑膜Β之圖 【0040】已各別去除圖案Rl、 輸送到後輯裝置76 ’辭加如理;仏、、,’ ^第2輸送臂12 64 ’進行溫度調節。然後，晶圓二’i 高=溫裝置 "Ιοο'η 送到侧裝置3 Γ抛^置3圓:從塗布顯影處理系統2輸 處理膜F之圖案心如圖5(二犧干牲 之線寬CD2的圖案_ 4之步、。待處理膜F形成所希望 【W2】於待處理膜F形成 電聚灰化裝置(未圖示）。電漿灰么累5之:曰® W，被輸送到例如 去除晶圓W上之犧牲膜4 ^置尹，如圖5(11)所不，以電漿 連串之晶圓處理_哪4之步驟犯）。如上所述，結束- 膜4於首先在抗飯劑膜r及抗反射 刻待處理膜F /因此能於待劑膜R之圖案R1為遮罩而蝕 外，由於ϋ 一 ·η於寺處理膜F形成線寬CD1的圖案扪。另 不同於抗^劑膜R之^^^驗^且抗反射膜B之溶解度 抗反射膜B溶解，將抗此^使抗侧膜R溶解而僅使 劑膜R之圖案Ri的線寬D、之除，而能形成比抗餘 7踝覓CD1更細的線寬CD2之圖案B2。然後， ^78507 =a覆該圖案B2及待處理膜F之圖案F1 後，去除抗賴膜R之圖案R1及抗反射f膜G以 以晶圓W上之犧_ G為遮罩而進一步射B2，且由於 。，此能精度良好地於待處理膜F上形成所 圖案F2。X，依本實施形態’待處理膜 見CD2的 2曝光，無須如以往進行兩次曝光。因此，^ ^ tott \IA7^ZF ϊ - 於_處理裝置3。供應:定濃度之ί之際’ (圖4之步驟.扣狄和取$ 展以使抗反射臈B溶解 ib：;^ 而射li狀同一银刻褒置3以抗姓劑膜R之圖宰為遮罩 =待處理膜F，形成線寬CD1的_ F1後(jm罩2 為遮罩而钱刻待〜iΓ)抗蝴膜r之圖案ri 二=除抗反射膜B之圖案B1的幸側i部又因=:=【 他之牛^鮮之際’能防止堆積物附著到難B1。又，關於1 t i=。7 _ S1〜S5、S8〜S12) ’則進行與上述實施形態 實施形態+，以祕細k_R1.為遮罩而 如四氟ί石户I =望7之步驟S7)，亦可於触刻褒置3中，將例 =四鼠化％(cf4)就體等之沉積性氣體供應 則所去除的側壁部分，如圖9(d)所示，形成作為=== 12 L378507
D 沉積膜D為氟系之化合物。此時，如^ ^ 置3能以沉積助為遮罩錢—步侧待f飯=裝 之步驟叫)。如此一來，如圖9(h)所示，===圖7 定之線寬CD2的圖案F2。此時，如圖9(e)所示’，^_、：審幵f成f 同樣地形成犧牲膜G(圖7之步驟S8) 叙、^述實施形態 ㈣時，該犧牲膜G係能保護晶圓)WH=理膜F之圖 7 S WS6 ^ S9^S1〇 ^ S!2) 處理。又，該沉積膜D也可藉由例如在塗布處 液而形成。 1处I戒置24塗布塗布 【0047】以上之實施形態中，於塗布虚理挺罢〜
上之犧牲膜叫細_G的表職晶圓W 案R1的頂面露出（圖4之步驟S8);但^ =劑膜R之圖 先進行化學藥劑處理_水化處理。：將的頂面事 膜G的表層溶解，而能使圖案R1的頂面露出。；、吐述使犧牲 【0048】以上之實施形態中，於塗布處理梦 塗布液塗布而形成犧牲膜G(圖4之 1 ^在晶圓W將 化學氣相沉積裝置(未圖示），以c ^ 如電漿
形成犧牲膜G。另外，此犧牲膜G F(甚^儿積法)在晶圓W
的頂面時，藉由進行回蚀以去除^ G膜R之圖案R1 的頂面露出。 雜膜G的表層，能使圖案IU 【0049】以上之實施形態中， — =牲膜糊4之娜Sl2);㈣丨 態义明”圓w上之待處理膜F形 圖案時，也能使用本發明之處g法但在晶圓w本身形成細微的 【0051】以上，一邊參明附心国j 施形態；但本發二邊說明本m佳# 悉本技藝之士 ’在記載於中請專二田地’只要是熟 之變形例或修正例，該等變形=的二祀圍内可思及各種 肩或修正例，當然也屬於本發明之 1378507 技術性範圍。本發明也能適用於基板為晶圓以外之平 (FPD，FlatPandl^ay)、光罩用之初縮遮罩等其他基板的 【產業上利用性】 【觀】本發明作為在例如半導體晶圓等基板上之待 成既定之細翻案的基板之處理方法 '程式、電腦記憶媒$ 板處理系統，相當有效益。 、遐及基 【圖式簡單說明】 【0012】
圖1係顯雜本實施形態之基板處m概略結構的俯視 圖2係依本實施形態之基板處理系統的前視圖。 圖3係依本實施形態之基板處理系統的後視圖。 圖4係晶圓處理的流程圖。 、抗反射膜及 、抗反射膜及 圖5(a)〜5(h)係顯示各處理的晶圓上之抗蝕劑膜 待處理膜之狀態的說明圖。 y圖6(a)〜6(¾係顯示各處理的晶圓上之抗|虫劑膜 待處理膜之狀態的說明圖。 、 圖7係晶圓處理的流程圖。 圖8(a)〜8(h)係顯不各處理的晶圓上之抗姓劑膜、抗反射膜及 待處理膜之狀態的說明圖。 圖9⑻〜9(hM系顯不各處理的晶圓上之抗餘劑膜、抗反射膜及 得處理膜之狀態的說明圖。 【主要元件符號說明】 【0013] 1〜基板處理系統 2〜塗布顯影處理系統 3〜蝕刻裝置 14 1378507 4〜曝光裝置 5〜基板匣盒站 6〜處理站 7〜介面站 8〜基板匣盒載置台 9〜輸送路線 10〜晶圓輸送體 11〜第1輸送臂(第1輸送裝置) 12〜第2輸送臂(第2輸送裝置) 20、21〜抗蝕劑塗布裝置 22、23〜底部塗布裝置 24〜塗布處理裝置 30、3卜32〜顯影處理裝置 33、34〜液處理裝置 40、41〜化學品室 60〜調溫裝置 61〜傳送裝置 62、63、64〜高精度調溫裝置 65—68〜高溫度熱處理裝置 70〜高精度調溫裝置 71 — 74〜預烘烤裝置 75—79〜後烘烤裝置 80—83〜高精度調溫裝置 84—89〜曝光後烘烤裝置 90、91〜附著裝置 92、93〜加熱裝置 94〜周邊曝光裝置 100〜輸送路線 101〜晶圓輸送體 102〜缓衝匣盒 15 1378507 π 〇〜控制部 Α1〜第1輸送裝置 A2〜第2輸送裝置 B〜抗反射膜 B1〜抗反射膜所形成線寬為CD1的圖案 B2〜抗反射膜所形成線寬為CD2的圖案 C〜基板匣盒 CD1、CD2〜線寬 D〜沉積膜 F〜待處理膜 F1〜待處理膜所形成線寬為CD1的圖案 F2〜待處理膜所形成線寬為CD2的圖案 G〜犧牲膜
Gl—G5〜處理裝置群 P〜程式 R〜抗姓劑膜 R1〜抗蝕劑膜所形成線寬為CD1的圖案 W〜晶圓
16

Claims (1)

1378507 七、申請專利範圍： 一種基板之處理方法，在基板之待處 特徵為： 里胰形成既定之圖案，其 於待處理膜上形成第一膜， 在該第一膜上形成感光性之第二膜， 將該第二膜選擇性曝光，依據該已 擇性去除， 0曝先部分而將該第二膜選 分的該第-膜去除， 去除該第-膜之側壁部，以使該第 膜，以至少包覆該第一膜及該待處理膜之 去除該第一臈及第二膜， 並以該第三膜為遮罩而蝕刻該待處理膜。 ^徵一為種基板之處理方法，在基板之待處理膜形成既定之圖案，其 於待處理臈上形成第一膜， 在該第一膜上形成感光性之第二膜， 擇性第二膜選擇性曝光，依據該已曝光部分而將該第二膜選 擇性去除該第二膜而露出之部 並去除該第-膜之側壁部，以使 去除， 以該第二膜為遮罩而罐待ί理J ;膜成為既定之寬度， 膜，至y包覆该第-膜及該待處理膜之頂面之方式形成第三 去除該第一膜及第二膜， 並以°玄第二膜為遮罩而蚀刻該待處理膜。 3.如申請專利範㈣丨項之基板之處理方法，其中， 17 U78507 以該第三膜為遮罩而蝕刻該待處理膜時，以該第三膜 四膜為遮罩。 、 11. 如申請專利範圍第1項之基板之處理方法，其中， 以至少包覆該第-膜及該待處理膜之頂面之方式 時，以化學氣相沉積法形成該第三膜； —膜 且回姓該第三膜之表層，直到該第二膜之表面露出為止。 12. 如申5月專利範圍第1項之基板之處理方法，其中， 覆該第—膜及該待處频之頂面之方式而形成第-=’措由塗布塗布液，以形成對驗性水溶液具可溶性的 面露ίΞΓ水雜賊第頭之表層轉，直到該第 二膜之表 1 用3以’於_縣板處理錢之㈣部的電腦上動作， 行紐之麵方法；其舰為： 於待處理膜上形成第一膜， 在該第一膜上形成感光性之第二膜。 擇性=第二膜聰㈣光，依觸已料部分而㈣第二嘴選 該第之部分的該第-膜去除’ 側^使該第-膜成為既定之寬度， 以 膜 以至少包_第-膜及鱗處理膜之職之方式形成第 去除該第一臈及第二膜， 並以韻二膜為遮罩而似彳該待處理膜。 19 14. 之控制，雜著純繼紅處理系統 處理方法=徵j作式，用以使基板處理系統執行基板之 該基板之處理方法， 於，處理膜上形成第一膜， 在一膜上形成感光性之第二膜， 擇性=第二膜選擇性曝光，依據該已曝光部分而將該第二膜選 擇性絲該第二膜而露出之部分的該第—膜去除， 膜為遮罩而蝕刻該持處理膜，、’、 去除該第-膜之側壁部，以使該第」膜 獏，以至少包覆該第-膜及該待處理膜之頂面之方式形成^ 去除5亥第一膜及第二膜， 並以°玄第二膜為遮罩而钱刻該待處理膜。 特徵為：^^<理系統’在基板之待處理卿成既定之圖案，其 =寺處理膜上形成第—膜的塗布裝置； 上形成感紐之第二膜的塗布裝置； 、第—膜選擇性曝光的曝光裝置； 依據"亥已曝光部分而將該第二膜選摆 將因選擇性去除該第二膜而露== 々去除農置； 的去除裝置； 出之邛刀的该第一膜加以去除 膜;遮罩_亥待處理膜的姆置； 示4第—膜之側壁部的去除裝置； ^至^、包覆5亥第一膜及該待處理腹夕T百J·· / 的塗布裝置； 膜之頂面之方式形成第三膜 去除一膜及第二膜的去除裝置. 以該第三膜為遮罩而侧該待處理膜的侧裝置；及 20 1378507
去除該第一膜之側壁部時，控制該去除裝置以使該第一膜成 為既定寬度的控制部。 八、圖式· 21
TW097133616A 2007-09-07 2008-09-02 Substrate processing method, program, computer storage medium, and substrate processing system TW200931528A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007232263A JP2009065000A (ja) 2007-09-07 2007-09-07 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム

Publications (2)

Publication Number Publication Date
TW200931528A TW200931528A (en) 2009-07-16
TWI378507B true TWI378507B (zh) 2012-12-01

Family

ID=40428781

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097133616A TW200931528A (en) 2007-09-07 2008-09-02 Substrate processing method, program, computer storage medium, and substrate processing system

Country Status (5)

Country Link
US (1) US8263320B2 (zh)
JP (1) JP2009065000A (zh)
KR (1) KR101134490B1 (zh)
TW (1) TW200931528A (zh)
WO (1) WO2009031462A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015116532A1 (en) * 2014-01-28 2015-08-06 Tokyo Electron Limited Method for self-aligned double patterning without atomic layer deposition

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4572765A (en) * 1983-05-02 1986-02-25 Fairchild Camera & Instrument Corporation Method of fabricating integrated circuit structures using replica patterning
JPS63155621A (ja) * 1986-12-18 1988-06-28 Oki Electric Ind Co Ltd 半導体装置の製造方法
US5013680A (en) 1990-07-18 1991-05-07 Micron Technology, Inc. Process for fabricating a DRAM array having feature widths that transcend the resolution limit of available photolithography
KR0122315B1 (ko) * 1993-12-27 1997-11-26 김주용 고집적 반도체 소자의 미세패턴 형성방법
JP2624450B2 (ja) * 1994-02-10 1997-06-25 光技術研究開発株式会社 量子細線構造の製造方法
JPH07283216A (ja) * 1994-04-12 1995-10-27 Sony Corp Ａｌ系金属配線構造およびそのパターニング方法
JPH08306698A (ja) * 1995-05-10 1996-11-22 Casio Comput Co Ltd パターン形成方法
KR100434133B1 (ko) * 1995-07-14 2004-08-09 텍사스 인스트루먼츠 인코포레이티드 중간층리쏘그래피
KR100206597B1 (ko) 1995-12-29 1999-07-01 김영환 반도체 장치의 미세패턴 제조방법
DE10050076C2 (de) * 2000-10-10 2003-09-18 Infineon Technologies Ag Verfahren zur Herstellung einer ferromagnetischen Struktur und ferromagnetisches Bauelement
JP2006100722A (ja) * 2004-09-30 2006-04-13 Tokyo Electron Ltd 基板処理システム
US7482281B2 (en) * 2005-09-29 2009-01-27 Tokyo Electron Limited Substrate processing method
JP5019741B2 (ja) * 2005-11-30 2012-09-05 東京エレクトロン株式会社 半導体装置の製造方法および基板処理システム
KR20070063319A (ko) * 2005-12-14 2007-06-19 주식회사 하이닉스반도체 반도체소자의 미세 라인패턴의 형성 방법
KR100777927B1 (ko) * 2006-12-05 2007-11-21 동부일렉트로닉스 주식회사 반도체 소자의 미세패턴 형성방법
KR100871967B1 (ko) * 2007-06-05 2008-12-08 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법

Also Published As

Publication number Publication date
WO2009031462A1 (ja) 2009-03-12
KR101134490B1 (ko) 2012-04-13
TW200931528A (en) 2009-07-16
US8263320B2 (en) 2012-09-11
KR20100040961A (ko) 2010-04-21
JP2009065000A (ja) 2009-03-26
US20100159402A1 (en) 2010-06-24

Similar Documents

Publication Publication Date Title
TWI290339B (en) Liquid immersion exposure method, liquid immersion type exposure device, and manufacturing method of semiconductor
TWI249196B (en) Developing method, substrate treating method, and substrate treating apparatus
TWI377601B (en) Method for processing a substrate, program and computer memory medium, and system for processing a substrate
TWI279874B (en) Substrate processing apparatus and substrate processing method
TWI310886B (zh)
TW200919574A (en) Substrate processing apparatus and substrate processing method
KR20180050425A (ko) 극자외선 리소그래피를 사용하여 기판을 패터닝하기 위한 방법
TW201030844A (en) Spacer formation for array double patterning
TWI623966B (zh) Semiconductor device manufacturing method and semiconductor manufacturing device
JP2008066595A (ja) 液処理装置、液処理方法及び記憶媒体。
TWI378507B (zh)
CN108695209B (zh) 基板处理装置、基板处理方法以及存储介质
TW498427B (en) Method for fabricating organic thin film
TW201107887A (en) Resist coating method and resist pattern forming method
TW548515B (en) Aqueous alkaline developer and use and preparation of the same
TWI298117B (en) Method of stabilizing reticle film on reticle
TWI292511B (zh)
CN110596802B (zh) 一种斜齿图形光栅板的制作方法及光栅板
TW200809917A (en) Pattern formation method and pattern formation apparatus
JP2009004478A (ja) パターン形成方法及び半導体装置の製造方法
CN104407503B (zh) 曝光方法和半导体器件的制造方法
CN110658574A (zh) 一种斜齿图形光栅板的制作方法及光栅板
JPS5984244A (ja) ホトマスク
TWI445050B (zh) 半導體裝置之製造方法及製造裝置
US8163466B2 (en) Method for selectively adjusting local resist pattern dimension with chemical treatment

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees