TWI377793B - - Google Patents

Download PDF

Info

Publication number
TWI377793B
TWI377793B TW097145518A TW97145518A TWI377793B TW I377793 B TWI377793 B TW I377793B TW 097145518 A TW097145518 A TW 097145518A TW 97145518 A TW97145518 A TW 97145518A TW I377793 B TWI377793 B TW I377793B
Authority
TW
Taiwan
Prior art keywords
bit
code
bits
symbol
ldpc
Prior art date
Application number
TW097145518A
Other languages
English (en)
Other versions
TW200939639A (en
Inventor
Takashi Yokokawa
Makiko Yamamoto
Satoshi Okada
Ryoji Ikegaya
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW200939639A publication Critical patent/TW200939639A/zh
Application granted granted Critical
Publication of TWI377793B publication Critical patent/TWI377793B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/3405—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power
    • H04L27/3416—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power in which the information is carried by both the individual signal points and the subset to which the individual points belong, e.g. using coset coding, lattice coding, or related schemes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes
    • H03M13/036—Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/356—Unequal error protection [UEP]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6552—DVB-T2
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/3488—Multiresolution systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Error Detection And Correction (AREA)
  • Dc Digital Transmission (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

1377793 九、發明說明： 【發明所屬之技術領域】 本發明係關於資料處理裝置及資料處理方法、以及編碼 裝置及編碼方法，特別關於可使對於例如錯誤之容錯提升 之資料處理裝置及資料處理方法、以及編碼裝置及編碼方 法。 【先前技術】 LDPC(Low Density Parity Check :低密度同位檢查）碼具 有高度之失誤訂正能力，近年來開始廣泛採用於例如包含 9 歐洲所進行之DVB(Digital Video Broadcasting :數位視訊 廣播）-S.2等衛星數位播放在内之傳送方式（參考例如非專 利文獻1)。而且，LDPC碼亦檢討採用於下一代之地面數 位播放。 根據近年來之研究逐漸得知，LDPC碼係與滿輪碼等相 同，隨著碼長增長會獲得接近向農極限（Shannon limit)之 性能。而且，由於LDPC碼具有最小距離與碼長成比例之 性質，因此作為其特徵係區塊失誤確率特性佳，進一步作 ® 為優點亦可舉出幾乎不產生在渦輪碼等之解碼特性所觀測 到之所謂錯誤地板（error floor)現象。 以下，具體說明關於該類LDPC碼。此外，LDPC碼為線 性瑪，未必要為二元，但於此說明作為二元。 LDPC碼之最大特徵為定義該LDPC碼之檢查矩陣（parity check matrix :同位檢查矩陣）鬆散。於此，鬆散之矩陣係 指矩陣要素” 1"之個數非常少之矩陣（大部分之要素為0之矩 136253.doc 1377793 陣）。 圖1係表示LDPC碼之檢查矩陣Η之例。 於圖1之檢查矩陣Η，各行之權重（行權重）（"！，，之數目〕 (weight)為”3"，且各列之權重（列權重）為"6"。 於藉由LDPC碼所進行之編碼（LDPC編碼），例如根據檢 查矩陣Η來將生成矩陣G生成，將該生成矩陣g對於二元之 資訊位元乘算，藉此生成碼字（LDPC碼）。 具體而言，進行LDPC編碼之編碼裝置係首先於與檢查 矩陣Η之轉置矩陣Ητ間，算出式ght=〇會成立之生成矩陣 G。於此’生成矩陣g為K>N矩陣之情況下，編碼裝置係 對於生成矩陣G乘算由Κ位元所組成之資訊位元之位元串 列（向量u)，生成由Ν位元所組成之碼字c(=uG) ^藉由該編 碼裝置所生成之碼字（LDPC碼）係經由特定之通訊道而於接 收側被接收。 LDPC碼之解碼係界洛格（Gaiiager)稱作確率解碼 (Probabilistic Decoding:機率解碼）所提案之運算法，可 藉由利用在由可變節點（variable node(亦稱為訊息節點 (message node)))及校驗節點（check n〇de)所組成之所謂 Tanner 圖（Tanner graph)上之確率傳遞（beiief pr〇pagati〇n) 之訊息傳播運异法來進行。於此，以下亦適宜地將可變節 點及校驗節點僅稱為節點。 圖2係表示LDPC碼之解碼程序。 此外’以下適且地將以對數概度比（l〇g likelihood ratio) 所表現之接收側所接收到之LDPC碼（1碼字）之第i個碼位元 136253.doc 1377793 之值”0"概似度之實數值， 節點所輸出之訊息設為Uj， 稱為接收值而且，從.校驗 從可變節點所輸出之訊息設為 拉=先’於LDPC碼之解碼中，如圖2所示，於步驟SU， PC碼，訊息(校驗節點訊息)M刀始化為，，〇，,，並且 =定作為重複處理之計數器之整數之變數k初始化為"〇"， ^進至步㈣2。於步驟如，藉由根據接收LDPC碼而 獲付之接收值UGi，進行式⑴所示之運算（可變節點運算）， 以求出訊息(可變節點訊息)vi，並進一步藉由根據該訊息 I進行式⑺所示之運算(校驗節點運算）1求出訊息
Uj 〇 [數1] dv—1 …⑴
Vi=U0i+ Σ Uj j=1 [數2] .⑺ 於此式（1)及式（2)之dv及dc係分別表示檢查矩陣η之縱 向（行）及橫向（列）之"1”之個數之可任意選擇之參數，例如 於碼（3,6)之情況時，dv=3、de=6。 此外，於式（1)之可變節點運算及（2)之校驗節點運算， 由於刀別不將從欲輸出訊息之分枝（edge :邊線）（連結可變 節點與校驗節點之線）所輸入之訊息，作為運算之對象， 因此運算之範圍為1至dv-l、或1至dc-l。而且，式（2)之校 136253.doc 1377793 驗節，.-A運算H際上係藉由事先製作以對於2輸入之1輸 出所定義之式（3)所示之函數R(ViV2)之表，將其如式（4)所 示連續地（回歸地）利用而進行。 [數3] (3) x=2tanh-!{tanh(Vl/2)tanh(v2/2)卜R(Vl，V2) [數4]
Uj-R(vi, R(v2, R(v3, •RCv^, vdc_t)))) (4) 於步驟S12 ’進一步將變數k僅遞增”1”，並前進至步驟 ⑴。於㈣SU’判定變數以否大於特定重複解碼次數 C。於步驟S13,變數k不大於c之情況時，返回步驟 S12 ’以下重複同樣處理。 而且，於步驟^3，判定變數1^大於C之情況時，前進至 步驟SM，藉由進行式（5)心之運算，求出並輸出作為最 終輸出之解碼結果之訊息Vi，LDpc碼之解碼處理 [數 5] '
Vi=U0i+ Σ Uj (5) 於此，式⑺之運算係與式⑴之可變節點運算不同 用來自連接於可變節點之所有分枝之訊息…來進行。 圖3係表示（3,6)LDPC碼（編碼率1/2、竭長12) H之例》 —沌陴 於圖3之檢查矩陣η，與圖丨相同，分別 _ 丄、 J S 仃之權舌 為3，列之權重為6。 權室 136253.doc *9. 1377793 圖4係表示圖3之檢查矩陣11之1^1111打圖。 "於此，圖4中，校驗節點係以"+ "表示，可變節點係以 -表不。校驗節點及可變節點分別對應於檢查矩陣1^之列 及行。校驗節點與可變節點間之結線為分枝（edge :邊 線）’相當於檢查矩陣之要素"1”。 亦即，檢查矩陣之第j列第i行之要素為丨之情況時於圖 錯由刀技連接從上第i個可變節點（,，=,,之節點）與從上第 j個校驗節點（+”之節點）β分枝係表示對應於可變節點之 碼位元具有對應於校驗節點之限制條件。 於LDPC碼之解碼方法之和積運算法（Sum pr〇duct Algonthm)，重複進行可變節點運算及校驗節點運算。 圖5係表示於可變節點進行之可變節點運算。 於可變即點，對應於所欲計算之分枝之訊息、係藉由來 自相連於可變節點之剩餘分枝之訊4uih2、及利用接收 值之式（1)之可變節點運算來求出。對應於其他分枝之 訊息亦同樣地求出。 圖6係表示於校驗節點進行之校驗節點運算。 ； 式（2)之校驗節點運真係可利用式axb=exp{ln(|a|)+ ln(|b|)}xsign(a)Xsign(b)之關係來改寫為式⑹。其中， sign(x)係於〇時為1，於χ<〇時為·】。 [數6] 136253.doc -10· 11377793
Vi
Uj =2tanh_1 Π tanh :2tanh· ：2tanh' exp exp V In tanhl
Vi dc-1 / /Vix TT sign tanh :Σ -Initanh(丨 -(6) dc-1X TI sign(Vj) 進一步而言’於xg〇, 右將函數φ(Χ)定義為式φ(χ) =
响帅⑺），則式fl(x) = 2tanh-Vx)成立，因此式⑹可 變形為式（7)。 [數7] (dc_1 \ dc-iUj = 0~1 Σ 0(|Vj|) X pf
SI gn (Vj) (7) 行 於校驗節點，式（2)之护& — V J之枚驗郎點運算係按照式（7)來進
亦即，於校驗節點，如固A ^ 如圖6’對應於所欲計算之分枝之 訊息Uj係藉由利用來自相造於4 ， 曰相運於杈驗郎點之剩餘分枝之訊息V1，V2，V3，V4，V5之式⑺之校驗節點運算來求出。對應於其他 分枝之訊息亦同樣地求出。 此外，式（7)之函數φ(χ)亦可表示為φ(χ)=1η((εΧ+ι)/(βΜ))， 於x>〇則為Κχ^φ'χρ將函數φ(χ)及φ-1(χ)實裝於硬體 時，雖有利用LUT(Look Up Table:查找表）安裝之情況， 但兩者均成為同一 LUT。[非專利文獻 1] DVB-S.2 : ETSI EN 302 307 V1.1.2 (2006- 136253.doc • 11 - 06) 06)1377793 【發明内容】 發明所欲解決之問題 / LDPC碼係於衛星數位播放之規格之DVB-S.2或下一代之 地面數位播放之規格DVB-T.2中採用。而且，LDPC碼預定 於下一代之CATV(Cable Television :有線電視）數位播放之 規格之DVB-C.2中採用。 於依據DVB-S.2等DVB之規格之數位播放，LDPC碼被作 為 QPSK(Quadrature Phase Shift Keying :正交相位鍵移）等 籲 正交調變（數位調變）之符元（符元化），該符元映射成信號 點並發送。 於LDPC碼之符元化，LDPC碼之碼位元之替換係以2位 元以上之碼位元單位進行，該替換後之碼位元被作為符元 之位元。 以各種方式提案有LDPC碼之符元化用之碼位元之替換 方式，但要求提案對於錯誤之容錯較既已提案之方式提升 之方式。 ^ 而且，關於LDPC碼本身，亦要求提案使對於錯誤之容 錯較DVB-S.2等DVB之規格所規定之LDPC碼提升之LDPC 碼。 本發明係有鑑於該類狀況所完成者，可使對於錯誤之容 錯提升。 解決問題之技術手段 本發明之第1態樣之資料處理裝置或資料處理方法包含 136253.doc •12· 1377793
替換機構或替換步驟，其係於橫列方向及縱行方向記憶碼 長為 N位元之 LDPC(Low Density Parity Check:低密度同 位檢查）碼之碼位元之記憶機構之於前述縱行方向所寫入 而於前述橫列方向所讀出之前述LDPC碼之碼位元之m位元 被作為1個符元，特定正整數設為b，前述記憶機構於前述 橫列方向記憶mb位元，並且於前述縱行方向記憶N/(mb)位 元，前述LDPC碼之碼位元於前述記憶機構之前述縱行方 向寫入，其後於前述橫列方向讀出，且，於前述記憶機構 之前述橫列方向所讀出之mb位元之碼位元被作為b個前述 符元之情況下；替換前述mb位元之碼位元，將替換後之碼 位元作為表示前述符元之符元位元；前述LDPC碼係DVB-S.2或DVB-T.2之規格所規定之碼長N為64800位元、編碼率 為2/3之LDPC碼；前述m位元為8位元，且前述整數b為2, 前述碼位元之8位元作為1個前述符元而映射成256QAM所 決定之256個信號點中之任一個；前述記憶機構含有於橫 列方向記憶8x2位元之16個縱行，於縱行方向記憶 64800/(8x2)位元；將於前述記憶機構之橫列方向所讀出之 8χ2位元之碼位元從最高有效位元算起第i+Ι位元設為位元 bi，並且將連續2個前述符元之8x2位元之符元位元從最高 有效位元算起第i+Ι位元設為位元yi，進行下述替換：將位 元bG分配給位元y! 5，將位元b】分配給位元y7，將位元b2分 配給位元y!，將位元b3分配給位元y5，將位元b4分配給位 元y6，將位元b5分配給位元y! 3，將位元b6分配給位元yn， 將位元b7分配給位元ys»，將位元bs分配給位元ys，將位元 136253.doc -13- 1377793 b9分配給位元yi4，將位元bi〇分配給位元y!2，將位元b! 1分 配給位元y3，將位元bi2分配給位元yc，將位元b 13分配給位 元y 1 〇，將位元b! 4分配給位元y 4，將位元b! 5分配給位元 y2 0 於如以上之第1侧面，於前述LDPC碼是DVB-S.2或DVB-T.2之規格所規定之碼長N為64800位元、編碼率為2/3之 LDPC碼，前述m位元為8位元，且前述整數b為2，前述碼 位元之8位元作為1個前述符元而映射成256QAM所決定之 256個信號點中之任一個，前述記憶機構含有於橫列方向 記憶8x2位元之16個縱行，於縱行方向記憶64800/(8x2)位 元之情況下，將於前述記憶機構之橫列方向所讀出之8x2 位元之碼位元從最高有效位元算起第i+1位元設為位元\， 並且將連續2個前述符元之8x2位元之符元位元從最高有效 位元算起第i+Ι位元設為位元yi，進行下述替換：將位元b〇 分配給位元y 15，將位元b 1分配給位元y7，將位元分配給 位元yi，將位元b3分配給位元ys，將位元分配給位元 y6，將位元b5分配給位元y! 3，將位元b6分配給位元y 11，將 位元b7分配給位元ys>，將位元b8分配給位元y8，將位元b9 分配給位元y 14，將位元b! 〇分配給位元y! 2，將位元b〗1分配 給位元y 3，將位元b! 2分配給位元y g，將位元b! 3分配給位元 y 1 〇，將位元b ! 4分配給位元y4，將位元b 1 5分配給位元y2。 本發明之第2側面之編碼裝置或編碼方法包含編碼機構 或步驟，其係進行藉由碼長為64800位元、編碼率為2/3之 LDPC碼之編碼；前述LDPC碼之檢查矩陣係將由把該檢查 136253.doc -14- 1377793 矩陣之與前述碼長及資訊長所對應之資訊矩陣之1要素位 置以每360行表示之檢查矩陣初始值表所決定之前述資訊 矩陣之1要素，於行方向以每360行之週期配置而構成，其 中前述資訊長係相應於前述編碼率者；前述檢查矩陣初始 值表包括： 317 2255 2324 2723 3538 3576 6194 6700 9101 12739 17407 21039
1958 2007 3294 4394 12762 14505 14593 14692 17737 19245 21272 21379 127 860 5001 5633 8644 9282 12690 14644 17553 19681 20954 21002 2514 2822 5781 6297 8063 9469 9551 11407 11837 15710 20236 20393 1565 3106 4659 4926 6495 6872 7343 8720 15785 16727 19884 21325
10057 16522 19511 12985 16434 19475 18029 11819 14755 11326 706 3220 8568 10896 12486 13663 16398 16599 19781 20625 20961 21335 4257 10449 12406 14561 16049 16522 17214 18033 18802 19062 19526 20748 412 433 558 2614 2978 4157 6584 9320 11683 13024 14486 16860 777 5906 7403 8550 8717 8770 11436 12846 13629 15688 16392 16419 4093 5045 6037 7248 8633 9771 10260 10809 136253.doc 15 1377793 12072 17516 19344 19938 2120 2648 3155 3852 6888 12258 14821 15359 16378 16437 17791 20614 21025 1085 2434 5816 7151 8050 9422 10884 12728 15353 17733 18140 18729 20920 856 1690 12787 6532 7357 9151 4210 16615 18152 11494 14036 17470 2474 10291 10323 1778 6973 10739 4347 9570 18748 2189 11942 20666 3868 7526 17706 8780 14796 18268 160 16232 17399 1285 2003 18922 4658 17331 20361 2765 4862 5875 4565 5521 8759 3484 7305 15829 5024 17730 17879 7031 12346 15024 179 6365 1 1352 136253.doc 16 1377793
2490 3143 5098 2643 3101 21259 4315 4724 13130 594 17365 18322 5983 8597 9627 10837 15102 20876 10448 20418 21478 3848 12029 15228 708 5652 13146 5998 7534 161 17 2098 13201 18317 9186 14548 17776 5246 10398 18597 3083 4944 21021 13726 18495 19921 6736 10811 17545 10084 1241 1 14432 1064 13555 17033 679 9878 13547 3422 9910 20194 3640 3701 10046 5862 10134 11498 5923 9580 15060 1073 3012 16427 136253.doc 17 1377793
5527 201 13 20883 7058 12924 15151 9764 12230 17375 772 7711 12723 555 13816 15376 10574 11268 17932 15442 17266 20482 390 3371 8781 10512 12216 17180 4309 14068 15783 3971 11673 20009 9259 14270 17199 2947 5852 20101 3965 9722 15363 1429 5689 16771 6101 6849 12781 3676 9347 18761 350 11659 18342 5961 14803 16123 2113 9163 13443 2155 9808 12885 2861 7988 1 1031 7309 9220 20745 6834 8742 11977 136253.doc -18- 1377793
2133 12908 14704 10170 13809 18153 13464 14787 14975 799 1 107 3789 3571 8176 10165 5433 13446 15481 3351 6767 12840 8950 8974 11650 1430 4250 21332 6283 10628 15050 8632 14404 16916 6509 10702 16278 15900 16395 17995 803 1 18420 19733 3747 4634 17087 4453 6297 16262 2792 3513 17031 14846 20893 21563 17220 20436 21337 275 4107 10497 3536 7520 10027 14089 14943 19455 1965 3931 21104 2439 1 1565 17932 -19- 136253.doc 1377793 154 15279 21414 10017 11269 16546 7169 10161 16928 10284 16791 20655 36 3175 8475 2605 16269 19290 8947 9178 15420 5687 9156 12408 8096 9738 14711 4935 8093 19266 2667 10062 15972 6389 11318 14417 8800 18137 18434 5824 5927 15314 6056 13 168 15179 3284 13138 18919 131 15 17259 17332。 於如以上之第2側面，進行藉由碼長為6 4 8 0 0位元、編碼 率為2/3之LDPC碼之编碼。前述LDPC碼之檢查矩陣係將由 把該檢查矩陣之與前述碼長及資訊長所對應之資訊矩陣之 1要素位置以每360行表示之檢查矩陣初始值表所決定之前 述資訊矩陣之1要素，於行方向以每360行之週期配置而構 成，其中前述資訊長係相應於前述編碼率者；前述檢查矩 陣初始值表包括： 136253.doc -20- 1377793 317 2255 2324 2723 3538 3576 6194 6700 9101 10057 12739 17407 21039 1958 2007 3294 4394 12762 14505 14593 14692 16522 17737 19245 21272 21379 127 860 5001 5633 8644 9282 12690 14644 17553 19511 19681 20954 21002 2514 2822 5781 6297 8063 9469 9551 11407 11837 12985 15710 20236 20393
1565 3106 4659 4926 6495 6872 7343 8720 15785 16434 16727 19884 21325 706 3220 8568 10896 12486 13663 16398 16599 19475 19781 20625 20961 21335 4257 10449 12406 14561 16049 16522 17214 18029 18033 18802 19062 19526 20748 412 433 558 2614 2978 4157 6584 9320 11683 11819 13024 14486 16860
777 5906 7403 8550 8717 8770 11436 12846 13629 14755 15688 16392 16419 4093 5045 6037 7248 8633 9771 10260 10809 11326 12072 17516 19344 19938 2120 2648 3155 3852 6888 12258 14821 15359 16378 16437 17791 20614 21025 1085 2434 5816 7151 8050 9422 10884 12728 15353 17733 18140 18729 20920 136253.doc -21- 1377793
856 1690 12787 6532 7357 915 1 4210 16615 18152 11494 14036 17470 2474 10291 10323 1778 6973 10739 4347 9570 18748 2189 11942 20666 3868 7526 17706 8780 14796 18268 160 16232 17399 1285 2003 18922 4658 17331 20361 2765 4862 5875 4565 5521 8759 3484 7305 15829 5024 17730 17879 7031 12346 15024 179 6365 1 1352 2490 3143 5098 2643 3101 21259 4315 4724 13130 594 17365 18322 5983 8597 9627 136253.doc -22- 1377793
10837 15102 20876 10448 20418 21478 3848 12029 15228 708 5652 13 146 5998 7534 16117 2098 13201 18317 9186 14548 17776 5246 10398 18597 3083 4944 21021 13726 18495 19921 6736 10811 17545 10084 1241 1 14432 1064 13555 17033 679 9878 13547 3422 9910 20194 3640 3701 10046 5862 10134 11498 5923 9580 15060 1073 3012 16427 5527 201 13 20883 7058 12924 15151 9764 12230 17375 772 771 1 12723 555 13816 15376 136253.doc -23- 1377793
10574 11268 17932 15442 17266 20482 390 3371 8781 10512 12216 17180 4309 14068 15783 3971 11673 20009 9259 14270 17199 2947 5852 20101 3965 9722 15363 1429 5689 16771 6101 6849 12781 3676 9347 18761 350 11659 18342 5961 14803 16123 2113 9163 13443 2155 9808 12885 2861 7988 11031 7309 9220 20745 6834 8742 11977 2133 12908 14704 10170 13809 18153 13464 14787 14975 799 1107 3789 3571 8176 10165 136253.doc -24- 1377793
5433 13446 15481 3351 6767 12840 8950 8974 11650 1430 4250 21332 6283 10628 15050 8632 14404 16916 6509 10702 16278 15900 16395 17995 8031 18420 19733 3747 4634 17087 4453 6297 16262 2792 3513 17031 14846 20893 21563 17220 20436 21337 275 4107 10497 3536 7520 10027 14089 14943 19455 1965 3931 21104 2439 11565 17932 154 15279 21414 10017 11269 16546 7169 10161 16928 10284 16791 20655 36 3175 8475 136253.doc -25- 1377793 2605 16269 19290 8947 9178 15420 5687 9156 12408 8096 9738 14711 4935 8093 19266 2667 10062 15972 6389 11318 14417 8800 18137 18434 5824 5927 15314 6056 13168 15179 3284 13 138 18919 13115 17259 17332 〇 亦可為構成1個 此外，資料處理裝置可為獨立之裝置 裝置之内部區塊。 【實施方式】 發明之效果 若根據本發明，可使對於錯誤之容錯提升。 圖7係表示適用本發明之傳送系統（系統係指稱複數裝置 邏輯地集合之物，不問各結構之裝置是否處於同一框體 中）之一實施型態之結構例。 於圖7’傳送系統係由發送裝置丨丨及接收裝置12所構 成。 發送裝置11係進行例如電視播放節目之發送（播放）（傳 送）。亦即’發送裝置11係例如將作為電視播放節目之圖 I36253.doc • 26 - 1377793 像資料或聲音資料等作為發送對象之對象資料，編碼化為 LDPC碼，經由例如衛星線路或地波、CATV網、網際網路 等網路等通訊道13而發送。 接收裝置12為例如接收電視播放節目之調階器或電視受 像機、STB(Set Top Box :機上盒）、接收IPTV(Internet Protocol Television :網際網路協定電視）之 pc(pers〇nai Computer :個人電腦）等，接收從發送裝置丨丨經由通訊道 13發送而來之LDPC碼，解碼為對象資料並輸出。 於此，圖7之傳送系統所使用之LDpc碼據知於AWGN (Additive White Gaussian Noise :加成性白色高斯雜訊）通 訊道發揮極高之能力。 然而，於地波等之通訊道13 ,可能發生叢發（burst)失誤 或抹除（erasure)。例如於 〇FDM(〇rth〇g〇nal Frequent Division Multiplexing :正交分頻多工）系統中在腦 (Desired to Undesired Ratio :需要/不需要率）為〇犯（不需 要=回聲之功率與需要=主路徑之功率相等）之多路徑環境 下，有因應回聲（ech0)(主路徑以外之路徑）之延遲 (delay)，特定符元之功率成為〇(抹除）之情況。 而且’即使為顫振（flutter)(延遲為〇且加算有花費都卜 勒（d〇PPer)頻率之回聲之通訊道），於D/u為〇犯之情況 下’依都卜勒頻率而產生特定時刻之〇fdm之符元全體之 功率成為0(抹除）之情況。 進-步而言’由於接收裝置12側從接收來自發送裝置" 之b 之天線等接收部f去jgj —、 收司（未圖不）至接收裝置12之布線狀 136253.doc -27· 1377793 况或接收裝置12之電源之不安定性，亦可能發生叢發失 誤。 另方面MLDPC碼之解碼中，於檢查矩陣H之行，甚 而於對應於LDPC^之碼位元之可變節點，由於如前述圖5 所示，進行伴隨有LDPC碼之碼位元（之接收值叫）之加算 之式⑴之可變節點運算，因此若於該可變節點運算所用之 碼位兀產生錯誤’則所求出之訊息之精度降低。 然後，於LDPC妈之解碼中，於校驗節點，由於利用以 相連於該校驗節點之可變節點所求出之訊息，進行式⑺之
點運异’因此若相連之複數可變節點（對應之LDPC I之碼位兀)同時成為錯誤(包含抹除)之校驗節點數變多， 則解碼之性能會劣化。 亦P例如校驗節點若相連於該校驗節點之可變節點2 個以上同時變成抹除，則對所有可變節點送回值〇之確率 ^之之率騎確率之訊息。該情況下，送回等確率之訊 :及：郎點係無助於1次解碼處理(1集合之可變節點運 點運算）’其結果’需要甚多解碼處理之重複 1 ’解健能劣化，進―步而言，進行LDPC碼 之接收裝置12之消耗電力增大。 於圖7之傳送系統，欲維持在AWGN通訊道之性 月匕同盼提升對叢發失誤或抹除之容錯。 圖8係表示圖7之發送裝置11之結構例。 於圖8’發送裝置㈣由LDPC編碍部21、位元交 22映射部26及正交調變部27所構成。 曰。 136253.doc -28· 1377793 對LDPC編碼部21供給有對象資料。 LDPC編碼部21係針對供給至該處之對象資料，按照對 應於LDPC碼之同位位元之部分、即同位矩陣成為階梯構 造之檢查矩陣進行LDPC編碼，輸出將對象資料作為資訊 位元之LDPC碼。 亦即，LDPC編碼部21係進行將對象資料編碼為例如 DVB-S.2或DVB-T.2之規格所規定之LDPC瑪之LDPC編 瑪’輸出其結果所獲得之LDPC碼。 於此，DVB-T.2之規格係預定採用DVB-S.2之規格所規 定之LDPC碼。DVB-S.2之規格所規定之LDPC碼為IRA (Irregular Repeat Accumulate :非正規重複累加）碼，該 LDPC碼之檢查矩陣之同位矩陣成為階梯構造。關於同位 矩陣及階梯構造會於後面敘述。而且，關於IRA碼係記載 於例如"Irregular Repeat-Accumulate Codes(非正規重複累 加碼），"H. Jin, A. Khandekar，and R. J. McEliece, in
Proceedings of 2nd International Symposium on Turbo codes and Related Topics, pp. 1-8, Sept. 2000 ° LDPC編碼部21所輸出之LDPC碼係供給至位元交錯器 22 ° 位元交錯器22係將資料予以交錯之資料處理裝置，由同 位交錯器（parity interleaver)23、縱行扭轉交錯器（column twist interleaver)24及解多工器（DEMUX)25所構成。 同位交錯器23係進行同位交錯，將來自LDPC編碼部21 之LDPC碼之同位位元，交錯至其他同位位元之位置，並 136253.doc -29- 1377793 將該同位交錯後之LDPC碼供給至縱行扭轉交錯器24。 縱行扭轉交錯器24係針對來自同位交錯器23之LDPC碼 進行縱行扭轉交錯，將該縱行扭轉交錯後之LDPC碼供給 至解多工器25。 亦即，LDPC碼係於後述之映射部26，將該LDPC碼之2 位元以上之碼位元映射成表示正交調變之1個符元之信號 點並發送。 於縱行扭轉交錯器24，為了使對應於位在LDPC編碼部 21所用之檢查矩陣之任意1列之1之LDPC碼之複數碼位· 元，不含於1個符元，作為重排來自同位交錯器23之LDPC 碼之碼位元之重排處理而進行例如後述之縱行扭轉交錯。 解多工器25係針對來自縱行扭轉交錯器24之LDPC碼， 進行替換成為符元之LDPC碼之2以上之碼位元之位置之替 換處理，藉此獲得已強化對於AWGN之容錯之LDPC碼。 然後，解多工器25係將藉由替換處理所獲得之LDPC碼之2 以上之碼位元，作為符元供給至映射部26。 映射部26係將來自解多工器25之符元，映射成以正交調 ® 變部27所進行之正交調變（多值調變）之調變方式所決定之 各信號點。 亦即，映射部26係將來自解多工器25之LDPC碼予以映 射成，由表示與載波同相之I成分之I軸及表示與載波呈正 交之Q成分之Q軸所規定之IQ平面（IQ星座）上以調變方式決 定之信號點。 於此，作為正交調變部27所進行之正交調變之調變方 136253.doc -30- 1377793 式，有例如包含規定於DVB-Τ之規格之調變方式之調變方 式，亦即例如QPSK(Quadrature Phase Shift Keying:正交 相位鍵移）或 16QAM(Quadrature Amplitude Modulation :正 交振幅調變）、64QAM、256QAM、1024QAM、4096QAM 等。於正交調變部27,按照例如發送裝置11之操作者之操 作，預先設定藉由某一調變方式進行正交調變。此外，於 正交調變部27，可進行其他例如4PAM(Pulse Amplitude Modulation :脈衝振幅調變）和其他正交調變。
於映射部26映射成信號點之符元係供給至正交調變部 27 ° 正交調變部27係按照來自映射部26之信號點（映射成該 信號點之符元），進行載波之正交調變，將其結果所獲得 之調變信號經由通訊道13(圖7)發送。 接著，圖9係表示於圖8之LDPC編碼部21用於LDPC編碼 之檢查矩陣Η。 檢查矩陣Η為LDGM(L〇w-Density Generation Matrix :低 密度生成矩陣）構造，可藉由LDPC碼之碼位元中對應於資 訊位元之部分之資訊矩陣HA、及對應於同位位元之同位矩 陣Ητ，來表示為式H=[HA|HT](資訊矩陣Ha之要素設為左側 要素，同位矩陣Ητ之要素設為右側要素之矩陣）。 於此，1個LDPC碼（1碼字）之碼位元中之資訊位元之位元 數及同位位元之位元數，分別稱為資訊長K及同位長Μ， 並且1個LDPC碼之碼位元之位元數稱為碼長ν(=Κ+Μ)。 關於某碼長Ν之LDPC碼之資訊長Κ及同位長Μ係由編碼 136253.doc •31 - 1377793 率決定。而且，檢查矩陣Η係列χ行為ΜχΝ之矩陣。然 後，資訊矩陣ΗΑ為ΜχΚ之矩陣，同位矩陣Ητ為ΜχΜ之矩 陣。
圖10係表示DVB-S.2(及DVB-T.2)之規格所規定之LDPC 碼之檢查矩陣Η之同位矩陣Ητ。 DVB-S.2之規格所規定之LDPC碼之檢查矩陣Η之同位矩 陣Ητ係如圖1 〇所示，成為1之要素排成所謂階梯狀之階梯 構造。同位矩陣Ητ之列權重就第1列而言為1，就剩餘全部 行而言為2。而且，行權重就最後一行而言為1，剩餘全部 行為2。 如以上’同位矩陣Ητ為階梯構造之檢查矩陣Η之LDPC 碼可利用該檢查矩陣Η容易地生成。 亦即’以列向量c表示LDPC碼（1碼字），並且將轉置該列 向量所獲得之列向量表示作CT。而且，以列向量A表示 LDPC碼之列向量c中之資訊位元之部分，並且以列向量τ 表示同位位元之部分。 於此’該情況下’列向量c可藉由作為資訊位元之列向 置A、及作為同位位元之列向量τ，以式c = [A|T](列向量a 之要素设為左側要素’列向量T之要素設為右側要素之列 向量）來表示。 檢查矩陣Η及作為ldpc碼之列向量C=[A|T]必須符合式 HC 一〇 ’作為構成符合該式HcT=〇之列向量C=[A|T]之同位 位70之列向量τ可藉由於檢查矩陣h=[ha|ht]之同位矩陣Ητ 成為圖10所示之階梯構造之情況下，從式HcT=〇之行向量 136253.doc -32· 1377793
HcT之第1列之要素，依序使各列之要素成為0而可逐次地 求出。
圖11係表示DVB-S.2(及DVB-T.2)之規格所規定之LDPC 碼之檢查矩陣Η及行權重。 亦即，圖11Α係表示DVB-S.2之規格所規定之LDPC碼之 檢查矩陣Η。
分別而言，關於檢查矩陣Η從第1行之ΚΧ行，行權重為 X，關於其後之Κ3行，行權重為3，關於其後之Μ-1行，行 權重為2，關於最後1行，行權重為1。 於此，ΚΧ+Κ3 + Μ-1 + 1等於碼長Ν。 於DVB-S.2之規格，行數ΚΧ、Κ3及Μ(同位長）、以及行 權重X係規定如圖11Β所示。 亦即，圖11Β係表示DVB-S.2之規格所規定之LDPC碼之 各編碼率之行數ΚΧ、Κ3及Μ，以及行權重X。 於DVB-S.2之規格，規定有64800位元及16200位元之碼 長Ν之LDPC碼。
然後，如圖11B所示，關於碼長N為64800位元之LDPC 碼，規定有11個編碼率（nominal rate :標稱速率）1/4、 1/3、2/5、1/2、3/5、2/3.、3/4、4/5、5/6、879及 9/10，關 於碼長N為16200位元之LDPC碼，規定有10個編碼率1/4、 1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6及 8/9。 關於LDPC碼，據知對應於檢查矩陣Η之行權重越大之行 之碼位元，其錯誤率越低。 於圖11所示之DVB-S.2之規格所規定之檢查矩陣Η，越 136253.doc -33· 1377793 疋開頭側（左側）之行，其行權重傾向越大，因此關於對應 於該檢查矩陣Η之LDPC碼，越是開頭侧之碼位元，對錯誤 越強勢（對於錯誤有容錯），越是末尾之碼位元’對錯誤傾 向越弱勢。 接著，圖12係表不以圖8之正交調變部27進行16qAM2 情況下之16個符元（對應之信號點）之…平面上之配置。 亦即，圖12A係表示16QAM之符元。 於16QAM，1符元表示4位元，存在有16(=24)個符元。 然後，16個符元係以IQ平面之原點為中心，以！方向xQ* 向成為4x4之正方形狀之方式配置。 現在，若將1符元所表示之位元_列從最高有效位元算 起第1 + 1位兀之位元表示作位元％，則16qAM2丨符元所表 示之4位元從最高有效位元依序可表示作位元y〇，y^2，y3。 於調變方式為16QAM之情況下，LDPC碼之碼位元之4位元 被作為（符元化為）4位元yQ至y3之符元（符元值）。 圖12B係表示分別關M16QAM之符元所表示之4位元（以 下亦稱為符元位元）y()至y3之位元界線。 於此’關於位元”（於圖12為i = 〇，l，2,3)之位元界線係意 味該位元yi成為〇之符元及成為1之符元之界線。 如圖12B所示，關於16QAM之符元所表示之4符元位元y〇 至y3中之最rfj位付元位元y〇，僅有IQ平面之q轴之1處成為 位元界線，關於第2個（從最高有效位元算起第2個）之符元 位元yi，僅有IQ平面之I軸之1處成為位元界線。 而且’關於第3個符元位元y2，4x4個符元中之左起第i 136253.doc •34· 1377793 行與第2行間、及第3行與第4行間之2處成為位元界線。 進一步而言，關於第4個位元y3，4x4個符元中之從上算 起第1列與第2列間、及第3列與第4列間之2處成為位元界 線。 符元所表示之符元位元yi係從位元界線遠離之符元越 多，越不易失誤（錯誤確率低），接近位元界線之符元越 多，越容易失誤（錯誤確率高）。
若將不易失誤（對錯誤強勢）之位元稱為「強勢位元」， 並且將容易失誤（對錯誤弱勢）之位元稱為「弱勢位元」，則 關於16QAM之符元之4符元位元y〇至y3，最高位之符元位 元y〇及第2個符元位元yi成為強勢位元，第3個符元位元y2 及第4個符元位元y3成為弱勢位元。 圖13至圖15係表示以圖8之正交調變部27進行64QAM之 情況下之64個符元（對應之信號點）之IQ平面上之配置。
於64QAM，1符元表示6位元，存在有64(=26)個符元。 然後，64個符元係以IQ平面之原點為中心，以I方向xQ方 向成為8x8之正方形狀之方式配置。 64QAM之1符元之符元位元係從最高有效位元，可依序 表示作位元yc^y]，y2，y3,y4，y5。於調變方式為64QAM之情況 下，LDPC碼之碼位元之6位元被作為6位元之符元位元y〇 至ys之符元。 於此，圖13係表示分別關於64QAM之符元之符元位元y〇 至y5中之最高位之符元位元y〇及第2個符元位元y,之位元界 線；圖14係表示分別關於第3個符元位元y2及第4個符元位 136253.doc -35 - 1377793 元y3之位元界線；圖15係表示分別關於第5個符元位元y4及 第6個符元位元y5之位元界線。 如圖13所示，分別關於最高位之符元位元y〇及第2個符 元位元yi之位元界線為1處。而且，如圖14所示，分別關 於第3個符元位元y2及第4個符元位元y3之位元界線為2處； 如圖1 5所示，分別關於第5個符元位元y4及第6個符元位元 y 5之位元界線為4處。 因此，關於64QAM之符元之符元位元y〇至y5，最高位符 元位元y〇及第2個符元位元y,成為強勢位元，第3個符元位 · 元y2及第4個符元位元y3成為其次強勢之位元。然後，第5 個符元位元y4及第6個符元位元y5成為弱勢位元。 從圖12，進一步從圖13至圖15可知，關於正交調變之符 元之符元位元，有高位位元成為強勢位元，低位位元成為 弱勢位元之傾向。 於此，如圖11所說明，關於LDPC編碼部21 (圖8)所輸出 之LDPC碼，有對錯誤強勢之碼位元及對錯誤弱勢之碼位
而且，如圖12至圖15所說明，關於正交調變部27所進行 之正交調變之符元之符元位元，有強勢位元及弱勢位元。 因此，若將LDPC碼之對錯誤弱勢之碼位元分配給正交 調變之符元之弱勢符元位元，則作為全體對於錯誤之容錯 會降低。 因此，提案一種交錯器，其係以將LDPC碼之對錯誤弱 勢之碼位元分配給正交調變之符元之強勢位元（符元位元） 136253.doc -36- 之傾向，來交錯LDPC碼之碼位元。 圖8之解多工器25可進行該交錯器之處理。 圖16係說明圖8之解多工器25之處理之圖。 亦即，圖16A係表示解多工器25之功能性結構例。 解多工器25係由記憶體31及替換部32所構成。 對記憶體31，供給有來自LDPC編碼部21之LDPC碼。 記憶體3 1係含有於橫列（row)(橫）方向記憶mb位元，並 且於縱行（column)(縱）方向記憶N/(mb)位元之記憶容量， 將供給至該處之LDPC碼之碼位元於縱行方向寫入，於橫 列方向讀出，並供給至替換部32。 於此，N(=資訊長K+同位長M)係如上述表示LDPC碼之 碼長。 而且，m係表示成為1符元之LDPC碼之碼位元之位元 數；b為特定之正整數，其係用於將m予以整數倍之倍數。 解多工器25係如上述，將LDPC碼之碼位元作為符元（符元 化），倍數b係表示解多工器25藉由所謂1次符元化所獲得 之符元個數。 圖16A係表示調變方式為64QAM之情況下之解多工器25 之結構例，因此，成為1符元之LDPC碼之碼位元之位元數 m為6位元。 而且，於圖16A，倍數b為1，因此記憶體31係具有縱行 方向X橫列方向為Ν/(6χ 1)χ(6χ 1)位元之記憶容量。 於此，將記憶體3 1之橫列方向為1位元之延伸於縱行方 向之記憶區域，以下適宜地稱為縱行。於圖16 A，記憶體 136253.doc -37- 1377793 31係由6(=6xl)個縱行所構成β …於解夕工g§25 ’ LDPC叙碼位元在構成記憶H縱 行從上往下方向（縱行方向）之寫入係從左朝向右方向之縱 行進行》 然後’若碼位元之“至最右縱行之最下面終了，則從 構成記憶體之所有縱行之第】列，往橫列方向則位元 (mb位tl)單位讀出碼位元，並供給至替換部U。 替換部32係進行替換來自記憶體31之6位元之碼位元之 位置之替換處理，將其結果所獲得之6位元作為表示 64QAM之1符元之6符元位元 亦即，從記憶體3!，於橫列方向讀出灿位元（於此為錄 兀）之碼位兀，右該從記憶體3丨所讀出之mb位元之碼位元 從最高有效位元算㈣1位灿％，· ·.，秦⑽示作位 則從記憶體31，於橫列方向所讀出〇位元之碼位元 係從最高有效位元，可依序表示作位元bG，bi，b2，b3b4b5。 以圖11所說明之行權重之關係，位於位元b。之方向之碼 位凡係成為對錯誤強勢之碼位元，位於位元b5之方向之碼 位凡誤弱勢之碼位元。 於^_5^為了使來自記憶體31之6位元之碼位元b〇 至b5中對錯誤弱勢之碼位元，分配給符元之符 元位元y〇至h中之強勢位元，可進行替換來自記憶體31之6 4元之碼位元至b5之位置之替換處理。 於此，作為如何替換來自記憶體31之6位元之碼位元％ 至h並分配給表示64QAMi丨符元之6符元位元y❶至”之 136253.doc •38· 1377793 各個之替換方式，從各企業提案有各種方式。 分別而言’圖16B係表示第1替捶 ^ . 矛瞀換方式，圖16C係表示第 2替換方式’圖16D係表示第3替換方式。 於圖16B至圖16D(於後述之圖17亦相 y_j之線丨又係思味將碼位元b;分配给符元 至符元位元yj之位置）。 作為第1替換方式提案採用圖168之3
同）’連結位元b j與 之符元位元yj (替換 種類之替換方式中 圖16C之2種類之替 之任一種，作為第2替換方式提案採用 換方式中之任一種。 圖16D之6種類之 作為第3替換方式提案順序地選擇利用 替換方式。 圖17係表示調變方式為64_(因此，映射成工符元之 LDPC碼之碼位元之位元數m與圖16同樣為6位元）且倍數b 為2之情況下之解多工器25之結構例、及第4替換方式。 倍數b為2之情況下，記憶體31係具有縱行方向χ橫列方 向為N/(6x2)x(6x2)位元之記憶容量，由ΐ2(=6χ2)個縱行所 構成。 圖17 Α係表示對記憶體31之L D P C碼之寫入順序。 於解多工器25，如圖16所說明，[則碼之碼位元在構 成記憶體31之縱行從上往下方向（縱行方向）之寫人係從左 朝向右方向之縱行進行。 然後，若碼位元之寫入至最右縱行之最下面終了，則從 構成記憶體31之所有縱行之第1列，往橫列方向以12位元 (mb位το )單位讀出碼位元，並供給至替換部32。 136253.doc •39- 1377793 替換部32係進行將來自記憶體31之12位元之碼位元之位 置’以第4替換方式替換之替換處理，並將其結果所獲得 之12位元，作為表示64QAM之2符元（b個符元）之〗2位元’ 亦即作為表示64QA^ i符元之6符元位元y〇，yi，y2，y3，y4，y5 及表示接著之1符元之6符元位元y〇，yi，y2，y3，y4，y5而輸出。 於此，圖17B係表示藉由圖17A之替換部32所進行之替 換處理之第4替換方式。 此外’倍數b為2之情況下（3以上之情況亦同理），於替 換處理，mb位元之碼位元分配給連續b個符元imb位元之 符元位元。包含圖17在内，以下為了便於說明，從連續b 個符元之mb位元之符元位元之最高有效位元算起之第i+i 位元表示作位元（符元位元）yi。 而且，何種替換方式適當，亦即如何更提升在AWGN通 訊道之錯誤率，係依LDPC碼之編碼率或碼長、調變方式 等而不同。 接著’參考圖18至圖20來說明關於藉由圖8之同位交錯 器23所進行之同位交錯。 圖18係表示LDPC碼之檢查矩陣之Tanner圖（一部分）。 校驗節點係若如圖18所示，相連於該校驗節點之可變節 點（對應之碼位元）之2個等複數個同時成為抹除等錯誤，則 對相連於該校驗節點之所有可變節點，送回值〇之確率與1 之確率為等確率之訊息。因此，若相連於同一校驗節點之 複數可變節點同時成為抹除等，則解碼性能會劣化。 然而，圖8之LDPC編碼部21所輸出之DVB_S2之規格所 136253.doc -40- 1377793 規疋之LDPC媽為IRA碼，檢查矩陣H之同位矩陣Ητ係如圖 1〇所示成為階梯構造。 圖19係表不成為階梯構造之同位矩陣Ητ及對應於該同位 矩陣Ητ之Tanner圖。 亦即，圖19A係表*成為階梯構造之同位矩陣Ητ;圖 19Β係表不對應於圖19Α之同位矩陣η了之了讓以圖。 同位矩陣Ητ>^為階梯構造之情況下，於該同位矩陣Ητ之 Tanner圖中，利用LDpc碼之對應於同位矩陣Ητ之值為工之 要素之行之鄰接碼位元(同位位元)來求出訊息之可變節 點，係相連於同一校驗節點。 因此’ ^由於叢發失誤或抹料，上㈣接之同位位元 同時變成錯誤’則相連在分別對應於該變成錯誤之複數同 位位元之複數可變節點（利用同位位元求出訊息之可變節 點）之校驗節點會將值〇之硿率與丨之確率為等確率之訊 息，达回相連於該校驗節點之可變節點，因此解碼性能會 劣化然後，於叢發長（由於叢發而變成錯誤之位元數）甚 大之情況時，解碼性能進一步劣化。 口此同位父錯器23(圖8)係為了防止上述解碼性能之 劣化，進行將來自LDPC編碼部21之；lDPC碼之同位位元， 予以交錯至其他同位位元之位置之同位交錯。 圖20係表示對應於圖8之同位交錯器23進行同位交錯後 之LDPC碼之檢查矩陣η之同位矩陣Ητ。 於此，LDPC編碼部21所輸出之對應於DVB_S2之規格所 規定之LDPC碼之檢查矩陣η之資訊矩陣Ha係成為巡迴構 136253.doc 1377793 造。 巡迴構造係指稱某行與其他行經循環移位（輪替）後一致 之構造，亦包含例如於每P行，該P行之各列之1之位置為 將該P行之最初行，僅以與除算同位長Μ所得之值q成比例 之值，往行方向循環移位後之位置之構造。以下，適宜地 將巡迴構造之P行稱為巡迴構造之單位之行數。 作為LDPC編碼部21所輸出之DVB-S.2之規格所規定之 LDPC碼係如圖11所說明，有碼長N為64800位元及16200位 元之2種類之LDPC碼。 · 現在，若著眼於碼長N為64800位元及16200位元之2種類 之LDPC碼中之碼長N為64800位元之LDPC碼，則該碼長N 為64800位元之LDPC碼之編碼率係如圖11所說明有11個。 關於該11個編碼率分別之碼長N為64800位元之LDPC 碼，就任一個而言，於DVB-S.2之規格均規定巡迴構造之 單位之行數P為同位長Μ之約數中之1及Μ除外之約數之一 之 360。
而且，關於11個编碼率分別之碼長Ν為64800位元之 L D P C碼’同位長Μ係利用依編石馬率而不同之值q ’成為以 式1^=9><?=9乂360所表示之質數以外之值。因此，值9亦與 巡迴構造之單位之行數P同樣為同位長Μ之約數中之1及Μ 除外之約數之其他之1，藉由以巡迴構造之單位之行數Ρ除 算同位長Μ來獲得（同位長Μ之約數之Ρ及q之積為同位長 M)。 同位交錯器23係如上述，若將資訊長設為K，而且將0以 136253.doc -42- 上、小於P之整數設為X，並且將0以上、小於q之整數設為 y，則作為同位交錯，將來自LDPC編碼部21之LDPC碼之 第K+1至K+M(=N)個碼位元之同位位元中之第Κ+qx+y+l個 碼位元，交錯至第Κ+Py+x+l個碼位元之位置。 若根據該類同位交錯，則由於相連於同一校驗節點之可 變節點（對應之同位位元）僅相隔巡迴構造之單位之行數 P，亦即於此僅相隔360位元，因此於叢發長小於360位元 之情況時，可避免相連於同一校驗節點之可變節點之複數 個同時變成錯誤之事態，其結果可改善對於叢發失誤之容 錯。 此外，將第Κ+qx+y+l個碼位元交錯至第Κ+Py+x+l個碼 位元之位置之同位交錯後之LDPC碼，係與原本之檢查矩 陣Η進行將第Κ+qx+y+l行置換為第Κ+Py+x+l行之行置換 所獲得之檢查矩陣（以下亦稱轉換檢查矩陣）之LDPC碼一 致。 而且，於轉換檢查矩陣之同位矩陣，如圖20所示出現以 P行（於圖20為360行）作為單位之擬似巡迴構造。 於此，擬似巡迴構造係意味一部分除外之部分成為巡迴 構造之構造。對於DVB-S.2之規格所規定之LDPC碼之檢查 矩陣，施以相當於同位交錯之行置換所獲得之轉換檢查矩 陣係於其右角落部分之360列χ360行之部分（後述之移位矩 陣），僅缺少1個1之要素（成為0之要素），因此非（完全）巡 迴構造而成為擬似巡迴構造。 此外，圖20之轉換檢查矩陣係成為對於原本之檢查矩陣 V36253.doc -43- 1377793 H’除相當於同位交錯之行置換以外，亦施以用以使轉換 檢查矩陣以後述之構成矩陣構成之列之置換(列置換)後之 矩陣。 —接著’參考圖21至圖24,來制關於作為藉由圖8之縱 订扭轉父錯器24所進行之重排處理之縱行扭轉交錯。 於圖8之發送裝置n，為了提升頻率之利用效率，如上 述將LDPC碼之碼位元之2位元以上作為i個符元發送。亦 即’例如將碼位元之2位元作&個符元之情㈣，作為調 變方式係利用例如QPSK ’將碼位元之4位元作為】個符元 之情況時，作為調變方.式係利用例如16QAM。 如此，將碼位元之2位元以上作為〗個符元發送之情況 下，若於某符元發生抹除等，則該符元（分配給符元位元） 之碼位元全部成為錯誤（抹除）。 因此，為了使解碼性能提升，降低相連於同一校驗節點 之可邊節點（對應之碼位元）之複數個同時變成抹除之確 率，必須避免對應於1個符元之碼位元之可變節點相連於 同一校驗節點。 另一方面，如上述，LDPC編碼部21所輸出之DVB_S 2之 規格所規定之LDPC碼之檢查矩陣η，資訊矩陣Ha含有巡 迴構造’同位矩陣Ητ含有階梯構造。然後，如圖2〇所說 明，於同位交錯後之LDPC碼之檢查矩陣即轉換檢查矩 陣，於同位矩陣亦出現巡迴構造（正確而言，如上述為擬 似巡迴構造）。 圖21係表示轉換檢查矩陣。 136253.doc -44· 1377793 亦即，圖21A係表示碼長1^為648〇〇位元、編碼率⑺為 3/4之LDPC碼之檢查矩陣η之轉換檢查矩陣。 ~ 於圖21Α，於轉換檢查矩陣，值為丨之要素之位置係以 (·)表示。 "" 圖218係以圖21八之轉換檢查矩陣之1^1>(：碼，亦即以同 位交錯後之LDPC碼作為對象，表示解多工器乃（圖8)所進 行之處理。 於圖21B’將調變方式設為16qAM，於構成解多工器Μ 之記憶體31之4縱行，同位交錯後之LDpc碼之碼位元係寫 入於縱行方向。 … 於構成記憶體3 1之4縱行，寫入於縱行方向之碼位元係 於橫列方向，以4位元單位讀出而成為〗符元。 ’、 該情況下Hi符元之4位纟之碼位元〜儿屯屯可能 成為對應於位於圖21A之轉換後檢查矩陣之任意丨列之
碼位元，該情況下，分別對應於該碼位心儿屯屯之可 變節點係相連於同一校驗節點。 因此，於1符元之4位元之碼位元B〇,Bi，B2，B3成為對應於 位於轉換後檢查矩陣之任意i列之i之碼位元之情況下若 於該符元發生抹除，則於分別對應於碼位元 可變節點所相連之同一校驗節點，無法求出適當之訊息， 其結果’解碼性能會劣化。 16QAM之1個符元 關於編碼率為3/4以外之編碼率同樣地對應於相連於 同-校驗節點之複數可變節點之複數碼位元亦可能作為 136253.doc •45· 1377793 因此，縱行扭轉交錯器24係進行將來自同位交錯器23之 同位交錯後之LDPC碼之碼位元，予以交錯之縱行扭轉交 錯，以便對應於位於轉換檢查矩陣之任意1列之1之複數碼 位元不含於1個符元。 圖22係說明縱行扭轉交錯器之圖。 亦即，圖22係表示解多工器25之記憶體3 1 (圖16、圖 17)。 記憶體3 1係如圖1 6所說明，具有於縱行（縱）方向記憶mb 位元，並且於橫列（橫）方向記憶N/(mb)位元之記憶容量， 由mb個縱行所構成。然後，縱行扭轉交錯器24係對於記憶 體3 1，控制將LDPC碼之碼位元寫入於縱行方向、於橫列 方向讀出時之開始寫位置，藉此進行縱行扭轉交錯。 亦即，於縱行扭轉交錯器24，分別針對複數縱行，適宜 地變更開始碼位元之寫入之開始寫位置，以使於橫列方向 讀出之作為1符元之複數碼位元，不會成為對應於位於轉 換檢查矩陣之任意1列之1之碼位元（重排LDPC碼之碼位 元，以使對應於位於檢查矩陣之任意1列之1之複數碼位元 不含於同一符元）。 於此，圖22係表示調變方式為16QAM且圖16所說明之倍 數b為1之情況下之記憶體31之結構例。因此，被作為1符 元之LDPC碼之碼位元之位元數m為4位元，而且記憶體3 1 係以4(=mb)個縱行所構成。 縱行扭轉交錯器24(取代圖16之解多工器25)係從左朝向 右方向之縱行，進行將LDPC碼之碼位元從構成記憶體3 1 136253.doc -46- 之4個縱行從上往下方向（縱行方向）之寫入。 然後，右碼位元之寫入至最亡& 7 主敢右縱仃終了，則縱行杻韓 錯器24係從構成記憶體Ή 释又 慝體31之所有縱行之第1列，於橫列方 向以4位元（mb位元）單位讀 位喂出碼位兀，並作為縱行扭 錯後之LDPC碼輸出至解多 鮮夕工益25之替換部32(圖16、圖 17)。 其中，於縱行扭轉交錯器24，若將各縱行之開頭（最上 面）之位置之位址設為0’以升序之整數表示縱行方向之各 位置之位址，則關於最左縱行’將開始寫位置設作位址為 〇之位置，關於(左起)第2縱行，將開始寫位置設作位址為2 之位置’關於第3縱行，將開始寫位置設作位址為4之位 置’關於第4縱行，將開始寫位置設作位址為7之位置。 此外’關於開始寫位置是位址為〇之位置以外之位置之 縱行’將碼位元寫入至最下面之位置後，返回開頭(位址 為〇之位置），進行即將至開始寫位置前之位置為止之寫 入。然後，其後進行對下一（右）縱行之寫入。 藉由進行如以上之縱行扭轉交錯，關於dvb_s 〇之規格 所規定之碼長N為64800之所有編碼率<LDpc碼，可避免 對應於相連於同一校驗節點之複數可變節點之複數碼位元 被作為WQAMii個符元（含於同一符元）其結果，可使有 抹除之通訊道之解碼性能提升。 圖23係針對DVB_S2之規格所規定之碼長N為648〇〇之i i 個編碼率分別之LDPC^，依各㈣方式表示縱行扭轉交 錯所必要之記憶體31之縱行數及開始寫位置之位址。 136253.doc -47- 由於倍數b為l，且作為調變方式採用例如QpSK，因此i 苻兀之位兀數„1為2位元之情況下，若根據圖23，記憶體31 3有於;^列方向記憶2 χ 1 ( = mb)位元之2個縱行，於縱行 方向記憶64800/(2x1)位元。 '後，δ己憶體3 1之2個縱行中，分別第丨縱行之開始寫位 置叹作位址為〇之位置，第2縱行之開始寫位置設作位址為 2之位置。 … 此外，於作為例如解多工器25(圖8)之替換處理之替換 方式採用圖16之第1至第3替換方式中之任一方式之情況等 時’倍數b成為1 » 由於倍數b為2，且作為調變方式採用例如QpSK，因此】 符元之位元數瓜為2位元之情況下，若根據圖23，記憶體^ 係含有於橫列方向記憶2x2位元之4個縱行，於縱行方向記 憶 64800/(2x2)位元。° 然後’記憶體31之4個縱行中，分別第^縱行之開始寫位 置設作位址為0之位置’第2縱行之開始寫位置設作位址為 2之位置，第3縱行之開始寫位置設作位址為*之位置，第* 縱行之開始寫位置設作位址為7之位置。 此外，於作為例如解多工器25(圖8)之替換處理之替換 方式採用圖17之第4替換方式之情況等時，倍數b成為2。、 由於倍數b為卜且作為調變方式採用例*16qam，因此 1符元之位元數„1為4位元之情況下，若根據圖h，記憶體 31係含有於橫列方向記憶4xl位元之4個縱行，於縱行方向 記憶64800/(4x1)位元。 I36253.doc -48· 然後，記憶體3 1之4個地分Λ 、 固縱订中’分別第1縱行之開始寫位 置設作位址為〇之位置，第 弟2縱仃之開始寫位置設作位址為 2之位置，第3縱行之開 始罵位置設作位址為4之位置，第4 縱行之開始寫位置設作位址為7之位置。 上於倍數b為2 ’且作為調變方式採用例如叫倾，因此 位二數11^4位元之情況下，若根據圖23，記憶體 3 1係a有於橫列方向記情* x 9从-0 己隐4x2位兀之8個縱行，於縱行方 記憶64800/(4x2)位元。 然後，記憶體3 1之8個絍广士 、 個縱仃中，分別第1縱行之開始寫位 置設作位址為〇之位置，第 弟2縱订之開始寫位置設作位址為 〇之位置，第3縱行之開弘京 _ Ί始冩位置s又作位址為2之位置，第4
縱行之開始寫位置設作杨A J '址為4之位置，第5縱行之開始寫 位置没作位址為4之位置，坌 < 糾> 置第6縱仃之開始寫位置設作位址 為5之位置’第7縱行之開始寫位置設作位址為7之位置， 第8縱行之開始寫位置設作位址為7之位置。 々由於倍數b為1 ’且作為調變方式採用例如64轉，因此 1符π之位兀數爪為6位元之情況下，若根據圖Μ，記憶體 ⑴糸含有於橫列方向記憶㈣位元之6個縱行，於縱行方向 記憶64800/(6 xi)位元。 然後，記憶體31之6個縱行中，分別第道行之開始寫位 置又作位址為〇之位置，第2縱行之開始寫位置設作位址為 2之位置’第3縱行之開始寫位置設作位址為$之位置，第* 縱行之開始寫位置設作位 址為9之位置，第5縱行之開始京 位置設作位址為1 〇之輪番 址為10之位置，第6縱行之開始寫位置設作位 136253.doc -49- 1377793 址為13之位置。 由於倍數b為2，且作為調變方式採用例如64QAM，因此 1符元之位元數瓜為6位元之情況下，若根據圖23，記憶體 31係含有於橫列方向記憶6x2位元之12個縱行於縱行方 向記憶64800/(6x2)位元。 然後，記憶體31之丨2個縱行中’分別第j縱行之開始寫 位置設作位址為〇之位置，第2縱行之開始寫位置設作位址 為〇之位置，第3縱行之開始寫位置設作位址為2之位置， 第4縱行之開始寫位置設作位址為2之位置，第5縱行之開_ 始寫位置設作位址為3之位置，第6縱行之開始寫位置設作 位址為4之位置’第7縱行之開始寫位置設作位址為4之位 置，第8縱行之開始寫位置設作位址為5之位置，第9縱行 之開始寫位置設作位址為5之位置’第1〇縱行之開始寫位 置《又作位址為7之位置’第j i縱行之開始寫位置設作位址 為8之位置’第12縱行之開始寫位置設作位址為$之位置。 ^於倍數…，且作為調變方式採用例如2叫趟，因 此1付7G之位元數爪為8位元之情況下，若根據圖Μ，記憶籲 體31係含有於橫列方向記憶…位元之_縱行於縱行方 向記憶64800/(8 XI)位元。 然後，記憶體31之8個縱行中，分別第！縱行之開始寫位 作"^為第2縱行之開始寫位置設作位址為 〇之位置’第3縱行之間始寫位置設作位址為2之位置，第4 縱行之開始寫位置設作位址為 為4之位置，第5縱行之開始寫 位置ό又作位址為4之位置，分 刀別第6縱行之開始寫位置設作 136253.doc •50· 1377793 位址為5之位置，第7縱行之開始寫位置設作位址為7之位 置，第8縱行之開始寫位置設作位址為了之位置。 由於倍數b為2,且作為調變方式採用例如256qam，因 此1符元之位元數„1為8位元之情況下，若根據圖23，記憶 體31係含有於律列方向記憶8χ2位元之⑽縱行於縱行 方向記憶64800/(8x2)位元。 然後，記憶體31之16個縱行中，分別^縱行之開始寫 鲁位置設作位址為〇之位置，第2縱行之開始寫位置設作位址 為2之位置，第3縱行之開始寫位置設作位址為2之位置， 第4縱行之開始寫位置設作位址為2之位置，第^縱行之開 始寫位置設作位址為2之位置，第6縱行之開始寫位置設作 位址為3之位置，第7縱行之開始寫位置設作位址為7之位 置第8縱行之開始寫位置設作位址為1 5之位置，第9縱行 之開始寫位置設作位址為16之位置，第1〇縱行之開始寫位 置設作位址為20之位置，第n縱行之開始寫位置設作位址 φ 為22之位置，第12縱行之開始寫位置設作位址為22之位 置，第13縱行之開始寫位置設作位址為27之位置，第μ縱 行之開始寫位置設作位址為27之位置，第15縱行之開始寫 位置設作位址為28之位置，第丨6縱行之開始寫位置設作位 址為3 2之位置。 由於倍數b為1 ’且作為調變方式採用例如1〇24qam，因 此1符元之位元數丨0位元之情況下，若根據圖23，記憶 體31係含有於橫列方向記憶1〇xl位元之1〇個縱行，於縱行 方向記憶64800/(l〇xi)位元。 136253.doc •51 - //793 然後’記憶體31之〗〇個縱行中，八 杨h ^ 啖仃中分別第1縱行之開始寫 置汉作位址為0之位置，第2縱行之開始寫位置設作位址 ί之位置，第3縱行之開始寫位置設作位址為6之位置， 第4縱行之開始寫位置設作 Μ址马8之位置，第5縱行之開 :寫位置設作㈣為以位置’第6縱行之開始寫位置設 作位址為U之位置，第7縱行之開始寫位置設作位址㈣ 之位置’第8縱订之開始冑位置設作位址為口之位置，第9 縱行之開始寫位置設作位址為18之位置，第1〇縱行之開始 寫位置設作位址為20之位置。 由於倍數b為2,且作為調變方式採用例如趣qam，因 此1符元之位元數_ !〇位元之情況下，絲據_，記憶 體31係含有於橫列方向記憶1〇χ2位元之2〇個縱行，於縱行 方向記憶64800/(l〇x2)位元。 然後，記憶體31之20個縱行中，分別第〗縱行之開始寫 位置設作位址為〇之位置，第2縱行之開始寫位置設作位址 為1之位置，第3縱行之開始寫位置設作位址為3之位置， 第4縱行之開始寫位置設作位址為4之位置，第$縱行之開 始寫位置設作位址為5之位置，第6縱行之開始寫位置設作 位址為6之位置，第7縱行之開始寫位置設作位址為6之位 置，第8縱行之開始寫位置設作位址為9之位置，第9縱行 之開始寫位置設作位址為丨3之位置，第1〇縱行之開始寫位 置6又作位址為14之位置，第11縱行之開始寫位置設作位址 為14之位置，第丨2縱行之開始寫位置設作位址為16之位 置’第13縱行之開始寫位置設作位址為21之位置，第14縱 136253.doc •52- 行之開始寫位置設作位址為21之位置，第15縱行之開始寫 位置設作位址為23之位置，第16縱行之開始寫位置設作位 址為25之位置’第17縱行之開始寫位置設作位址為乃之位 置，第18縱行之開始寫位置設作位址為26之位置，第丨今縱 行之開始寫位置設作位址為28之位置，第2〇縱行之開始寫 位置設作位址為3〇之位置。 由於倍數b為1，且作為調變方式採用例如4〇96qam，因 此1符疋之位元數爪為12位元之情況下，若根據圖23，記憶 體31係含有於橫列方向記憶12><1位元之12個縱行於縱行 方向記憶64800/(12x1)位元。 然後，圮憶體3 1之12個縱行中，分別第丨縱行之開始寫 位置设作位址為〇之位置，第2縱行之開始寫位置設作位址 為〇之位置’第3縱行之開始寫位置設作位址為2之位置， 第4縱行之開始寫位置設作位址為2之位置，第5縱行之開 始寫位置设作位址為3之位置，第6縱行之開始寫位置設作 位址為4之位置，第7縱行之開始寫位置設作位址為*之位 置，第8縱行之開始寫位置設作位址為5之位置，第9縱行 之開始寫位置設作位址為5之位置，第1〇縱行之開始寫位 置設作位址為7之位置’第u縱行之開始寫位置設作位址 為8之位置，第12縱行之開始寫位置設作位址為9之位置。 由於倍數b為2’幻乍為調變方式採用例如侧qam，因 此！符元之位元數_12位元之情況下，絲據圖23，記憶 ㈣係含有於橫列方向記憶12x2位元之24個縱行，於縱 方向記憶64800/( 12x2)位元。 136253.doc -53· 3 然後’記憶體3 1之24個縱行中，分別第丨縱行之開始寫 位置設作位址為〇之位置，第2縱行之開始寫位置設作位址 為5之位置，第3縱行之開始寫位置設作位址為8之位置， 第4縱行之開始寫位置設作位址為8之位置第5縱行之開 始寫位置設作位址為8之位置，第6縱行之開始寫位置設作 位址為8之位置，第7縱行之開始寫位置設作位址為⑺之位 置，第8縱行之開始寫位置設作位址為1〇之位置，第9縱行 之開始寫位置設作位址為1〇之位置，第1〇縱行之開始寫位 置設作位址為12之位置，第n縱行之開始寫位置設作位址 為13之位置，第12縱行之開始寫位置設作位址為16之位 置，第13縱行之開始寫位置設作位址為17之位置，第^縱 '亍之開始寫位置设作位址為19之位置，第丨5縱行之開始寫 位置設作位址為21之位置，第16縱行之開始寫位置設作位 址為22之位置，第17縱行之開始寫位置設作位址為^之位 置第18縱行之開始寫位置設作位址為2 6之位置，第19縱 行之開始寫位置設作位址為37之位置，第2〇縱行之開始寫 位置設作位址為39之位置，第21縱行之開始寫位置設作位 址為40之位置，第22縱行之開始寫位置設作位址為“之位 置，第23縱行之開始寫位置設作位址為41之位置，第縱 行之開始寫位置設作位址為41之位置。 圖24係針對DVB-S.2之規格所規定之碼長1^為162〇〇之ι 〇 個編碼率分別之1^1)1>(：碼，依各調變方式表示縱行扭轉交 錯所必要之記憶體31之縱行數及開始寫位置之位址。 由於倍數b為1，且作為調變方式採用例如QpsK，因此丄 136253.doc •54· 1377793 符元之位元數爪為2位元之情況下，若根據圖24，記憶㈣ 係含有於橫列方向記憶2xl位元之2個縱行，於縱行方向記 憶 16200/(2x1)位元。 ° 然後，記憶體31之2個縱行中，分別第丨縱行之開始寫位 置設作位址為0之位置，第2縱行之開始寫位置設作位 0之位置。 一 由於倍數b為2，且作為調變方式採用例如qpsk，因此1 符元之位it數m為2位元之情況下，若根據圖24，記憶料 係含有於橫列方向記憶2x2位元之4個縱行，於縱行方向記 憶 1 6200/(2x2)位元。 然後，記憶體31之4個縱行中，分別第丨縱行之開始寫位 置設作位址為0之位置，第2縱行之開始寫位置設作位址為 之位置第3縱行之開始寫位置設作位址為3之位置，第4 縱行之開始寫位置設作位址為3之位置。 由於倍數b為1，且作為調變方式採用例如16qam，因此 1符元之位元數m為4位元之情況τ，若根據圖24，記憶體 31係含有於橫列方向記憶4χ1位元之4個縱行，於縱行方向 記憶16200/(4 XI)位元。 然後，記憶體31之4個縱行中，分別第丨縱行之開始寫位 置叹作位址為0之位置’第2縱行之開始寫位置設作位址為 2之位置，第3縱行之開始寫位置設作位址為3之位置，第4 縱行之開始寫位置設作位址為3之位置。 由於倍數b為2 ,且作為調變方式採用例如16QAM，因此 1符元之位元數m為4位元之情況下，若根據圖24，記憶體 136253.doc •55· 1377793 31係含有於橫列方向記憶4x2位元之8個縱行，於縱行方向 記憶16200/(4x2)位元。 然後’記憶體31之8個縱行中，分別第1縱行之開始寫位 置設作位址為〇之位置，第2縱行之開始寫位置設作位址為 0之位置’第3縱行之開始寫位置設作位址為〇之位置，第4 縱行之開始寫位置設作位址為丨之位置，第5縱行之開始寫 位置設作位址為7之位置，第6縱行之開始寫位置設作位址 為20之位置，第7縱行之開始寫位置設作位址為2〇之位 置，第8縱行之開始寫位置設作位址為2丨之位置。 由於倍數b為1 ’且作為調變方式採用例如64QAM，因此 1符元之位元數爪為6位元之情況下，若根據圖24 ’記憶體 31係含有於橫列方向記憶6xl位元之6個縱行，於縱行方向 記憶16200/(6 XI)位元。 然後，記憶體31之6個縱行中，分別第遣行之開始寫位 置設作位址為0之位置，第2縱行之開始寫位置設作位址為 〇之位置，第3縱行之開始寫位置設作位址為2之位置’第4 縱行之開始寫位置設作位 位置設作位址為7之位置 為7之位置。 址為3之位置’第5縱行之開始寫 第6縱行之開始寫位置設作位址 由於倍數b為2，且作為調變方式 _ 々八抹用例如64QAM，因此 1符元之位元數m為6位元之悟τ 〆 /凡下’若根據圖24，記憶體 31係含有於橫列方向記憶6χ2 凡之12個縱行，於縱行方 向記憶16200/(6x2)位元。 然後’ s己憶體3 1之12個縱行♦ 丁中’分別第1縱行之開始寫 136253.doc •56· 1377793 位置設作位址為0之位置’第2縱行之開始寫位置設作位址 為0之位置，第3縱行之開始寫位置設作位址為〇之位置， 第4縱打之開始寫位置設作位址為2之位置，第$縱行之開 始寫位置„又作位址為2之位置，第6縱行之開始寫位置設作 位址為2之位置，第7縱行之開始寫位置設作位址為3之位 置，第8縱行之開始寫位置設作位址為3之位置第$縱行 之開始m設作位址為3之位置’第職行之開始寫位 置設作位址為6之位置，第u縱行之開始寫位置設作位址 為7之位置，第12縱行之開始寫位置設作位址為7之位置。 由於倍數b為1，且作為調變方式採用例如256qam，因 此1符兀之位元數〇!為8位元之情況下，若根據圖％，記憶 體31係含有於橫列方向記憶⑴位元之8個縱行，於縱行方 向記憶16200/(8x1)位元。 然後’記憶體31之8個縱行中，分別第遣行之開始寫位 置設作位址為G之位置，第2縱行之開始寫位置設作位址為 〇之位置’第3縱行之開始寫位置設作位址為〇之位置，第4 縱仃之開始寫位置設作位址y之位置，第5縱行之開始寫 位置設作㈣為7之位置’第6縱行之開始寫位置設作位址 為2〇之位置，帛7縱行之開始寫位置設作位址為20之位 置，第8縱行之開始寫位置設作位址為以之位置。 由於倍數b為1，且作為調變方式採用例如iq24qam，因 此1符疋之位元數爪為1G位元之情況了，若根據圖24，記憶 體31係含有於橫列方向記憶丨㈣位元之難縱行於縱行 方向記憶16200/(l〇xi)位元。 136253.doc -57- 1377793 然後，記憶體3 1之10個縱行中，分別第丨縱行之開始寫 位置設作位址為0之位置，第2縱行之開始寫位置設作位址 為1之位置，第3縱行之開始寫位置設作位址為2之位置， 第4縱行之開始寫位置設作位址為2之位置，第5縱行之開 始寫位置設作位址為3之位置，第6縱行之開始寫位置設作 位址為3之位置，第7縱行之開始寫位置設作位址為#之位 置，第8縱行之開始寫位置設作位址為4之位置，第9縱行 之開始寫位置設作位址為5之位置’第1〇縱行之開始寫位 置設作位址為7之位置。 由於倍數b為2,且作為調變方式採用例如1〇24qam，因 此1付兀之位元數爪為1〇位元之情況下，若根據圖Μ，記憶 體31係含有於橫列方向記位元之2()個縱行，於縱^ 方向記憶16200/( 1〇χ2)位元。 然後，記憶體31之20個縱行中，分別第丨縱行之開始寫 位置設作位址為0之位置’第2縱行之開始寫位置設作位址 為〇之位置，第3縱行之開始寫位置設作位址為〇之位置， 第4縱仃之開始寫位置設作位址為2之位置，第$縱行之開 始寫位置設作位址為2之位置，第6縱行之開始寫位置設作 位址為2之位置’第7縱行之開始寫位置設作位址為2之位 置第8縱行之開始寫位置設作位址為2之位置，第9縱行 之開始寫位置设作位址為5之位置，第1〇縱行之開始寫位 置設作位址為5之位置，第u縱行之開始寫位置設作位址 為5之位置’第12縱行之開始寫位置設作位址為5之位置， 第13縱仃之開始寫位置設作位址為$之位置，第縱行之 136253.doc -58- 1377793 開始寫位置設作位址為7之位置，第15縱行之開始寫位置 設作位址為7之位置，第16縱行之開始寫位置設作位址為7 之位置’第17縱行之開始寫位置設作位址為7之位置，第 18縱行之開始寫位置設作位址為8之位置，第19縱行之開 始寫位置設作位址為8之位置，第2〇縱行之開始寫位置設 作位址為1 〇之位置。 由於倍數b為1，且作為調變方式採用例如4〇96QAM，因 此1符元之位元數爪為12位元之情況下，若根據圖24，記憶 體31係含有於橫列方向記憶12x1位元之12個縱行，於縱行 方向記憶16200/(12x1)位元。 然後，s己憶體3 1之丨2個縱行中，分別第丨縱行之開始寫 位置設作位址為〇之位置’第2縱行之開始寫位置設作位址 為0之位置’第3縱行之開始寫位置設作位址為〇之位置， 第4縱行之開始寫位置設作位址w之位置，第線行之開 始寫位置設作位址為2之位置，第6縱行之開始寫位置設作 位址為2之位置’第7縱行之開始寫位置設作位址為3之位 置’第8縱行之開始寫位置設作位址為3之位置，第9縱行 之開始寫位置設作位址為3之位置，第1〇縱行之開始寫位 ^設作位址為6之位置’第11縱行之開始寫位置設作位址 -7之位置，第12縱行之開始寫位置設作位址為7之位置。 由於倍數b為2’且作為調變方式採用例如彻，因 ^符元之位元數_12位元之情況下，若 =係含有於橫列方向記憶-一個縱行，於縱： 万向記憶16200/(12x2)位元。 J36253.doc -59· j///yj 然後’記憶體31之24個縱行中，分別^縱行之開始寫 位置設作位址為〇之位置，第2縱行之開始寫位置設作位址 為0之，置’第3縱行之開始寫位置設作位址為0之位置， 第4縱仃之開始寫位置設作位址為〇之位置，第綴行之開 始寫位置設作位址為〇之位置，第6縱行之開始寫位置設作 位址為〇之位置’第7縱行之開始寫位置設作位址為〇之位 置第8縱仃之開始寫位置設作位址為】之位置，第9縱行 汗1始寫位置设作位址為i之位置，第⑺縱行之開始寫位 置設作位址為1之位置，第11縱行之開始寫位置設作位址 為之位f第12縱行之開始寫位置設作位址為2之位置， 第13縱行之開始寫位置設作位址為2之位置，第14縱行之 開始寫位置設作位址為3之位置，第15縱行之開始寫位置 設作位址為7之位置，第16縱行之開始寫位置設作位址為9 之位置’第17縱行之開始寫位置設作位址為今之位置，第 18縱行之開始寫位置設作位址為9之位置，第以縱行之開 始寫位置設作位址為10之位置，第2〇縱行之開始寫位置設 作位址為10之位置，第21縱行之開始寫位置設作位址為w 之位置’第22縱行之開始寫位置設作位址為1〇之位置，第 23縱行之開始寫位置設作位址為1〇之位置，第以縱行之開 始寫位置設作位址為11之位置。 接著，參考圖25之流程圖來說明關於圖8之發送裝置“ 所進行之發送處理。 LDPC編碼部21係於該處等待對象資料供給，於步驟 S101，將對象資料編碼為LDPC碼，將該LDPC碼供給至位 136253.doc -60· 元交錯器22，處理係前進至步驟S102。 位元交錯器22係於步驟S102，將來自LDPC編碼部21之 LDPC碼作為對象，進行位元交錯，將該位元交錯後之 LDPC碼經符元化之符元供給至映射部26，處理係前進至 步驟S103。 亦即，於步驟S102，於位元交錯器22，同位交錯器23係 將來自LDPC編碼部21之LDPC碼作為對象，進行同位交 錯，將該同位交錯後之LDPC碼供給至縱行扭轉交錯器 24 ° 縱行扭轉交錯器24係將來自同位交錯器23之LDPC碼作 為對象，進行縱行扭轉交錯，並供給至解多工器25。 解多工器25係替換藉由縱行扭轉交錯器24予以縱行扭轉 交錯後之LDPC碼之碼位元，進行使替換後之碼位元成為 符元之符元位元（表示符元之位元）之替換處理。 於此，藉由解多工器25所進行之替換處理除可按照圖1 6 及圖17所示之第1至第4替換方式來進行以外，亦可按照分 配規則來進行。分配規則係用以將LDPC碼之碼位元分配 給表示符元之符元位元之規則，關於其詳細會於後面敘 述。 藉由解多工器25之替換處理所獲得之符元係從解多工器 25供給至映射部26。 映射部26係於步驟S103，將來自解多工器25之符元映射 成正交調變部27所進行之正交調變之調變方式所決定之信 號點，並供給至正交調變部27，處理係前進至步驟S 104。 136253.doc -61 - 1377793 正交調變部27係於步驟SI 04，按照來自映射部26之信號 點，進行載波之正交調變，處理係前進至步驟S105，發送 正交調變之結果所獲得之調變信號，並終了處理。 此外，圖25之發送處理係重複於管線進行。 如以上，藉由進行同位交錯或縱行扭轉交錯，可提升將 LDPC碼之複數碼位元作為1個符元發送之情況下之對於抹 除或叢發失誤之容錯。 於此，圖8中係為了便於說明，個別地構成進行同位交 錯之區塊即同位交錯器23、與進行縱行扭轉交錯之區塊即 ® 縱行扭轉交錯器24，但同位交錯器23與縱行扭轉交錯器24 亦可一體地構成。 亦即，同位交錯與縱行扭轉交錯之任一均可藉由碼位元 對於記憶體之寫入及讀出來進行，可藉由將進行碼位元之 寫入之位址（寫入位址）轉換為進行碼位元之讀出之位址（讀 出位址）之矩陣來表示。 因此，若預先求出乘算表示同位交錯之矩陣與表示縱行 扭轉交錯之矩陣所獲得之矩陣，則藉由利用該矩陣轉換碼 ® 位元，可獲得進行同位交錯，並進一步將該同位交錯後之 LDPC碼予以縱行扭轉交錯後之結果。 而且，除同位交錯器23及縱行扭轉交錯器24以外，解多 工器25亦可一體地構成。 亦即，以解多工器25所進行之替換處理亦可藉由將記憶 LDPC碼之記憶體3 1之寫入位址，轉換為讀出位址之矩陣 來表示。 136253.doc •62· 1377793 因此；6*預先求出乘算表示同位交錯之矩陣、表示縱行 扭轉交錯之矩陣及表示替換處理之矩陣所獲得之矩陣，則 可錯由該矩陣總括進行同位交錯、縱行扭轉交錯及替換處 理。 此外，關於同位交錯及縱行扭轉交錯，僅進行其中任一 方或雙方均不進行亦可。
接著，參考圖26至圖28，說明關於針對圖8之發送裝置 11所進行之計測錯誤率（bit error rate:位元錯誤率）之模 擬。 模擬係採用D/U為〇 dB之有顫振（flutter)之通訊道來進 行。 圖26係表示模擬所採用之通訊道之模型。 亦即’圖26A係表示模擬所採用之顫振之模型。 而且，圖26B係表示有圖26 A之模型所表示之顫振之通 訊道之模型。 此外，於圖26B，Η表示圖26A之顫振之模型。而且，於 圖 26Β，Ν 表示 ICI(Inter Carrier Interference :載波間干 擾），於模擬中’以AWGN逼近其功率之期待值E[N2]。 圖27及圖28係表示在模擬所獲得之錯誤率與顫振之都卜 勒頻率fd之關係之圖。 此外’圖27係表示調變方式為16QAM、編碼率（r)為 3/4’替換方式為第1替換方式之情況下之錯誤率與都卜勒 頻率fd之關係。而且’圖28係表示調變方式為64QAM、編 碼率（r)為5/6，替換方式為第1替換方式之情況下之錯誤率 136253.doc -63· 1377793 與都卜勒頻率fd之關係。 進一步而言，於圖27及圖28，粗線係表示進行同位交 錯、縱行扭轉交錯及替換處理全部之情況下之錯誤率與都 卜勒頻率fd之關係，細線係表示僅進行同位交錯、縱行扭 轉交錯及替換處理中之替換處理之情況下之錯誤率與都卜 勒頻率fd之關係。 於圖27及圖28之任一圖，可知進行同位交錯、縱行扭轉 交錯及替換處理全部之情況係較僅進行替換處理之情況， 其錯誤率提升（變小）。 · 接著，進一步說明關於圖8之LDPC編碼部21。 如圖11所說明，於DVB-S.2之規格，規定有64800位元及 16200位元之2種碼長N之LDPC碼。 然後，關於碼長N為64800位元之LDPC碼，規定有11個 編碼率 1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6、8/9 及9/10，關於碼長N為16200位元之LDPC碼，規定有10個
編碼率 1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6 及 8/9(圖 11B)。 LDPC編碼部21係按照依每碼長N及每編碼率所準備之檢 查矩陣Η，藉由該類碼長N為64800位元或16200位元之各 編碼率之LDPC碼進行編碼（失誤訂正編碼）。 圖29係表示圖8之LDPC編碼部21之結構例。 LDPC編碼部21係由編碼處理部60 1及記憶部602所構 成。 碼處理部601係由編碼率設定部611、初始值表讀出部 136253.doc 1377793 612、檢查矩陣生成部613、資訊位元讀出部614、編碼同 位運异部615、及控制部616所構成，其進行供給至LDpc 編碼部21之對象資料之LDPC編碼，將其結果所獲得之 LDPC碼供給至位元交錯器22(圖8)。 亦即，編碼率設定部611係因應例如操作者之操作等， 來設定LDPC碼之碼長N及編碼率。 初始值表讀出部612係從記憶部602，讀出對應於編碼率
。又疋部611所設定之碼長n及編碼率之後述之檢查矩陣初始 值表。 檢查矩陣生成部613係根據初始值表讀出部612所讀出之 檢查矩陣初始值表，於行方向以每36〇行（巡迴構造之單位 之行數p)之週期，配置對應於因應編碼率設定部611所設 疋之碼長N及編碼率之資訊長κ(=碼長N-同位長μ)之資訊 矩陣ηα之1之要素，產生檢查矩並儲存於記憶部6〇2。
貧訊位元讀出部614係從供給至LDPC編碼部21之對象資 料’讀出（擷取）資訊長K份之資訊位元。 編碼同位運算部61 5係從記憶部602讀出檢查矩陣生成部 613所生成之檢查矩陣H，根據特定式算出對於資訊位元讀 出6 14所5貝出之資訊位元之同位位元來生成碼字 碼）。 控制部616係控制構成編碼處理部6〇丨之各區塊。 於記憶部602，儲存有分別關於64800位元及162〇〇位元 之2種碼長N之分別對應於圖丨丨所示之複數編碼率之複數檢 查矩陣初始值表等。而且，記憶部6〇2係暫時記憶編碼處 136253.doc •65- 1377793 理部601之處理上所必要之資料。 圖30係說明圖29之LDPC編碼部21之處理之流程圖。 於步驟S201，編碼率設定部611係決定（設定）進行ldpc 編碼之碼長N及編碼率r。 於步驟S202，初始值表讀出部612係從記憶部602，讀出 對應於藉由編碼率設定部611所決定之碼長n及編碼率 預先決定之檢查矩陣初始值表。 於步驟S203 ’檢查矩陣生成部613係利用初始值表讀出 部612從記憶部602所讀出之檢查矩陣初始值表，求出（生· 成）藉由編碼率設定部61丨所決定之碼長Ν及編碼率r之 LDPC碼之檢查矩陣H，供給至記憶部6〇2並儲存。 於步驟S204，資訊位元讀出部614係從供給至[1)1>(：編碼 部21之對象資料’讀出對應於藉由編碼率設定部61丨所決 疋之媽長N及編碼率r之資訊長K(=Nxr)之資訊位元，並且 從記憶部602讀出檢查矩陣生成部613所求出之檢查矩陣 Η ’並供給至編碼同位運算部6〗5。 於步驟S205，編碼同位運算部615係依次運算符合式修 之碼字c之同位位元。
HcT=〇 … …（8) 於式（8) ’ c表示作為碼字（LDPC碼）之列向量，c表示列 向量<^之轉置。 於此，如上述，作為LDPCU%(1碼字）之列向量c中以列 向里A表不貧訊位疋之部分，並且以列向量τ表示同位位 元之部分之情況下，列向量0可藉由作為資訊位元之列向 I36253.doc -66- 1377793 量A及作為同位位元之列向量Τ，並以式c=[A|T]來表示。 檢查矩陣Η及作為LDPC碼之列向量c=[A|T]必須符合式 HcT=0，作為構成符合該式HcT=0之列向量c=[A|T]之同位 位元之列向量T可藉由於檢查矩陣H=[HA|HT]之同位矩陣Ητ 成為圖10所示之階梯構造之情況下，從式HcT=0之行向量 HcT之第1列之要素，依序使各列之要素成為0而可逐次地 求出。
編碼同位運算部615若對於資訊位元A求出同位位元T， 則將藉由該資訊位元A及同位位元T所表示之碼字c=[A|T] 作為貢訊位元A之L D P C編碼結果而輸出。 此外，碼字c為64800位元或16200位元。 其後，於步驟S206，控制部616係判定是否終了 LDPC編 碼。於步驟S206，判定不終了 LDPC編碼之情況下，亦即 例如尚有應予以LDPC編碼之對象資料之情況下，處理係 返回步驟S201，以下重複步驟S201至S206之處理。
而且，於步驟S206，判定終了 LDPC編碼之情況下，亦 即例如無應予以LDPC編碼之對象資料之情況下，LDPC編 碼部2 1係終了處理。 如以上，準備有對應於各碼長N及各編碼率r之檢查矩陣 初始值表，LDPC編碼部21係將特定碼長N之特定編碼率r 之LDPC編碼，利用從對應於該特定碼長N及特定編碼率r 之檢查矩陣初始值表所產生之檢查矩陣Η來進行。 檢查矩陣初始值表係將檢查矩陣Η之對應於因應LDPC碼 (藉由檢查矩陣Η所定義之LDPC碼）之碼長N及編碼率r之資 136253.doc •67· 1377793 訊長K之資訊矩陣HA(圖9)之1之要素之位置，以每360行 (巡迴構造之單位之行數P)表示之表，依各碼長N及各編碼 率r之檢查矩陣逐一事先編製。 圖31至圖58係表示DVB-S.2之規格所規定之數個檢查矩 陣初始值表。 亦即，圖31係表示DVB-S.2之規格所規定之對於碼長N 為16200位元之編碼率r為2/3之檢查矩陣Η之檢查矩陣初始 值表。 圖32至圖34係表示DVB-S.2之規格所規定之對於碼長Ν · 為64800位元之編碼率r為2/3之檢查矩陣Η之檢查矩陣初始 值表。 此外，圖33係接續於圖32之圖，圖34係接續於圖33之 圖 圖35係表示DVB-S.2之規格所規定之對於碼長Ν為16200 位元之編碼率r為3/4之檢查矩陣Η之檢查矩陣初始值表。 圖36至圖39係表示DVB-S.2之規格所規定之對於碼長Ν
為64800位元之編碼率r為3/4之檢查矩陣Η之檢查矩陣初始 值表。 此外，圖37係接續於圖36之圖，圖38係接續於圖37之 圖。而且，圖39係接續於圖38之圖。 圖40係表示DVB-S.2之規格所規定之對於碼長Ν為16200 位元之編碼率r為4/5之檢查矩陣Η之檢查矩陣初始值表。 圖41至圖44係表示DVB-S.2之規格所規定之對於碼長Ν 為64800位元之編碼率r為4/5之檢查矩陣Η之檢查矩陣初始 136253.doc -68- 1377793 值表。 此外，圖42係接續於圖41之圖，圖43係接續於圖42之 圖。而且，圖44係接續於圖43之圖。 圖45係表示DVB-S.2之規格所規定之對於碼長N為16200 位元之編碼率Γ為5/6之檢查矩陣Η之檢查矩陣初始值表。 圖46至圖49係表示DVB-S.2之規格所規定之對於碼長Ν 為64800位元之編碼率r為5/6之檢查矩陣Η之檢查矩陣初始 值表。 此外’圖47係接續於圖46之圖，圖48係接續於圖47之 圖。而且’圖49係接續於圖48之圖。 圖50係表示DVB-S.2之規格所規定之對於碼長Ν為16200 位元之編碼率r為8/9之檢查矩陣Η之檢查矩陣初始值表。 圖51至圖54係表示DVB-S.2之規格所規定之對於碼長Ν 為64800位元之編碼率Γ為8/9之檢查矩陣Η之檢查矩陣初始 值表。 此外，圖52係接續於圖51之圖，圖53係接續於圖52之 圖。而且，圖54係接續於圖53之圖。 圖55至圖58係表示DVB-S.2之規格所規定之對於碼長Ν 為64800位元之編碼率r為9/10之檢查矩陣η之檢查矩陣初 始值表。 此外’圖56係接續於圖55之圖，圖57係接續於圖56之 圖。而且，圖58係接續於圖57之圖。 檢查矩陣生成部613(圖29)係利用檢查矩陣初始值表， 如以下求出檢查矩陣Η。 136253.doc -69· 1377793 亦即，圖59係表示從檢查矩陣初始值表求出檢查矩陣η 之方法。 此外，圖59之檢查矩陣初始值表係表示對於圖31所示之 DVB-S.2之規格所規定之碼長Ν為16200位元之對於編碼率 r為2/3之檢查矩陣Η之檢查矩陣初始值表。 檢查矩陣初始值表係如上述’將對應於因應LDPC碼之 碼長Ν及編碼率r之資訊長Κ之資訊矩陣ηα(圖9)之1之要素 之位置’以每360行（巡迴構造之單位之行數ρ)表示之表， 於其第i列’檢查矩陣Η之第l+36〇x(i-l)行之1之要素之列 號碼（檢查矩陣Η之第1列之列號碼設作〇之列號碼）僅排列 有該第l+36〇x(i-l)行之行所具有之行權重之數目。 於此，由於檢查矩陣Η之對應於同位長M之同位矩陣 Ητ(圖9)係如圖19所示決定，因此若根據檢查矩陣初始值 表，可求出檢查矩陣Η之對應於資訊長尺之資訊矩陣11以圖 9)。 檢查矩陣初始值表之列數k+丨係依資訊長κ而不同。 於資訊長Κ與檢查矩陣初始值表之列數k+1間式之 關係成立。 K=(k+l)x360 …⑼ 於此，式（9)之3 60係圖20所說明之巡迴構造之單位之行 數P。 仃 於圖59之檢查矩陣初始值表，從第丨列至第3列排列有ο 個數值從第4列至第k+i列（於圖59為第3〇列）排列有3個 136253.doc •70· 因此，從圖59之檢查矩陣初始值表所求出之檢查矩陣Η 之行權重係從第1行至第1+36〇χ(3-1)·ΐ行為13，從第 1+36〇χ(3-1)行至第Κ行為3。 圖59之檢查矩陣初始值表之第1列為〇、2084、1613、 1548、1286、1460、3196、4297、2481、3369、3451、 4620、2622，此係表示於檢查矩陣Η之第1行，號碼為〇、 2084、1613、1548、1286、1460、3196、4297、2481、 3369、3451、4620、2622之列之要素為ι(且其他要素為 0)。 而且，圖59之檢查矩陣初始值表之第2列為1、122、 1516、3448、2880、1407、1847、3799、3529、373、 971、43 58 ' 3108，此係表示於檢查矩陣η之第 361(=1+36〇χ(2-1))行，列號碼為 1、122、1516、3448、 2880 、 1407 、 1847 、 3799 、 3529 、 373 、 971 、 4358 、 3108 之列之要素為1。 如以上’檢查矩陣初始值表係將檢查矩陣Η之資訊矩陣 ΗΑ之1之要素之位置以每360行表示。 檢查矩陣Η之第l+36〇x(i-l)行以外之行，亦即將第 2+36〇x(i-i)行至第36〇xi行之各行係將藉由檢查矩陣初始 值表所決定之第1 + 36〇x(i-l)行之1之要素，按照同位長M 往下方向（行之下方向）週期性地予以循環移位而配置。 亦即，例如第2+36〇x(i-l)行係將第丨+“……丨）行往下方 向僅循環移位M/36〇(=q) ’接著之第3 + 36〇χ(Μ)行係將第 卜360%·1)行往下方向僅循環移位2xM/360(=2xq)(將第 136253.doc •71 · 1377793 2 + ：B6〇x(i-l)行往下方向僅循環移位M/3 60(=q)。 現在’若將檢查矩陣初始值表之第i列（從上算起第丨個） 之第j行（左起第j個）之數值表示作比』，並且將檢查矩陣η 之第w行之第j個之1之要素之列號碼表示作Hwj，則檢查矩 陣Η之第l + 36〇x(i-l)行以外之行之第w行之！之要素之列號 碼11叫可由式（1〇)求出。
Hw.j=mod{hij+mod((w-l),P)xq,M) ··· (10) 於此，mod(x，y)係意味以y除以x後之餘數。 而且，P為上述巡迴構造之單位之行數，例如於Dvb_ S.2之規格係如上述為360。進一步而言，q係藉由以巡迴 構造之單位之行數P( = 360)除算同位長Μ所獲得之值 Μ/360。 檢查矩陣生成部613(圖29)係藉由檢查矩陣初始值表， 來特定出檢查矩陣Η之第1+360x(i-l)行之1之要素之列號 碼。 進一步而言，檢查矩陣生成部613(圖29)係按照式（1〇)， 求出檢查矩陣Η之第l+36〇x(i-l)行以外之行之第w行之1之 要素之列號碼Hw_j，並生成將藉由以上所獲得之列號碼之 要素作為1之檢查矩陣Η。 然而，DVB-S.2之規格所規定之編碼率2/3之LDPC碼據 知錯誤地板比較起其他編碼率之LDPC碼差（高）。 於此，隨著S/N(Es/N〇)變高，失誤率（BER)之降低鈍化， 產生失誤率不降低之現象（錯誤地板現象），該不降低時之 失誤率為錯誤地板。 136253.doc • Π· 若錯誤地板高，一般而言，通訊道13(圖7)之對於錯誤 之容錯降低，因此宜施以用以提升對於錯誤之容錯之對 策。 作為用以提升對於錯誤之容錯之對策，例如有解多工器 25(圖8)所進行之替換處理。 於替換處理，作為替換LDPC碼之碼位元之替換方式有 例如上述第1至第4替換方式，但要求提案對於錯誤之容錯 較包含該等第1至第4替換方式之既已提案之方式更提升之 方式。 因此，於解多工器25(圖8)，如圖25所說明，可按照分 配規則來進行替換處理。 以下，說明關於按照分配規則之替換處理，在其之前先 說明關於藉由既已提案之替換方式（以下亦稱為現行方式） 所進行之替換處理。 參考圖60及圖61，說明關於在解多工器25假設以現行方 式進行替換處理之情況下之該替換處理。 圖60係表示LDPC碼是碼長N為64800位元、編碼率為3/5 之LDPC碼之情況下之現行方式之替換處理之一例。 亦即，圖60A係表示LDPC碼是碼長N為64800位元 '編 碼率為3/5之LDPC碼，進一步調變方式為16QAM，倍數b 為2之情況下之現行方式之替換處理之一例。 調變方式為16QAM之情況下，碼位元之4(=m)位元係作 為1個符元而映射成16QAM所決定之16個信號點中之任一 個0 136253.doc •73- 1377793 進一步而言.，碼長N為64800位元，倍數b為2之情況下， 解多工器25之記憶體31(圖16、圖17)係含有於橫列方向記 憶4x2(=mb)位元之8個縱行，於縱行方向記憶64800/(4x2) 位元。 於解多工器25，LDPC碼之碼位元寫入於記憶體3 1之縱 行方向，若64800位元之碼位元（1碼字）之寫入終了，則寫 入於記憶體3 1之碼位元係於橫列方向，以4 X2(=mb)位元單 位讀出，並供給至替換部32(圖16、圖17)。
替換部32係以將讀出自記憶體31之4x2(=mb)位元之碼位 元1?〇，1)1，1)2,1)3,54,1)5,1?6,137，例如圖60八所示分配給連續2(=1?) 個符元之4x2(=mb)位元之符元位元之 方式，替換4><2(=mb)位元之碼位元b〇至b7。 亦即，替換部32係分別 將碼位元b〇分配給符元位元y7， 將碼位元b!分配給符元位元y!， 將碼位元b2分配給符元位元y4，
將碼位元b3分配給符元位元y2， 將碼位元b4分配給符元位元y5， 將碼位元b5分配給符元位元y3， 將碼位元b6分配給符元位元y6， 將碼位元b7分配給符元位元y〇， 而進行替換。 圖60B係表示LDPC碼是碼長N為64800位元、編碼率為 3/5之LDPC碼，進一步調變方式為64QAM，倍數b為2之情 136253.doc -74- 況下之現行方式之替換處理之一例。 調變方式為64QAM之情況下，碼位元之6(=111)位元係作 為1個符元而映射成64QAM所決定之64個信號點中之任一 個。 進—步而言，碼長N為64800位元，倍數1)為2之情況下， 解多工器25之記憶體31(圖16、圖17)係含有於橫列方向記 憶6x2(=mb)位元之12個縱行，於縱行方向記憶648〇〇/(6χ2) 位元。 於解多工器25，LDPC碼之碼位元寫入於記憶體31之縱 仃方向，若64800位元之碼位元（1碼字）之寫入終了，則寫 入於記憶體31之碼位元係於橫列方向，以6x2(=mb)位元單 位讀出，並供給至替換部32(圖16、圖1乃。 替換部32係以將讀出自記憶體31之6x2(:=mb)位元之碼位 元 ％，1)1，132’133九，1)5，136札，138，139，131(),1311，例如圖6叩所示分配 給連續2(=b)個符元之6><2(=mb)位元之符元位_ 丫〇，丫1，丫2，丫3，丫4，丫5，丫6，丫7，丫8，丫9，丫10，丫11之方式，替換6><2(=邮) 位元之碼位元bG至bn。 亦即，替換部32係分別 將碼位元b 〇分配給符元位元y丨丨， 將碼位元b 1分配給符元位元y7， 將碼位元b2分配給符元位元y3， 將碼位元b3分配給符元位元y, 〇， 將碼位元分配給符元位元y6， 將碼位元b5分配給符元位元y2， 136253.doc -75- 將碼位元b6分配給符元位元y9， 將碼位元b7分配給符元位元ys， 將碼位元b8分配給符元位元y 1， 將碼位元b9分配給符元位元y8， 將碼位元b丨〇分配給符元位元y4， 將碼位元b丨！分配給符元位元y〇， 而進行替換。 圖60C表示LDPC碼是碼長N為64800位元、編碼率為3/5 之LDPC碼，進一步調變方式為256QAM，倍數b為2之情況 下之現行方式之替換處理之一例。 調變方式為256QAM之情況下，碼位元之8(=m)位元係作 為1個符元而映射成256QAM所決定之256個信號點中之任 一個。 進一步而言，碼長N為64800位元，倍數b為2之情況下， 解多工器25之記憶體31 (圖16、圖1 7)係含有於橫列方向記 憶8x2(=mb)位元之16個縱行，於縱行方向記憶64800/(8x2) 位元。 於解多工器25，LDPC碼之碼位元寫入於記憶體3 1之縱 行方向，若64800位元之碼位元（1碼字）之寫入終了，則寫 入於記憶體3 1之碼位元係於橫列方向，以8 X2(=mb)位元單 位讀出，並供給至替換部32(圖16、圖17)。 替換部32係以將讀出自記憶體31之8x2(=mb)位元之碼位 元 b〇,b丨，bhbLbLbsbhbhbhbhbwbihbabihbM,!^，例如 圖60C所示分配給連續2(=b)個符元之8x2(=mb)位元之符元 136253.doc •76· 1377793 位元 y〇，yi，y2，y3，y4，y5，y6，y7，y8，y9，yi〇，yii，yi2，yi3，yi4，y15 之方 式，替換8x2(=mb)位元之碼位元b。至b7。 亦即，替換部32係分別 將碼位元b〇分配給符元位元乂15， 將碼位元b!分配給符元位元y i， 將碼位元b2分配給符元位元y 13 ’ 將碼位元b〗分配給符元位元y3， 將碼位元b4分配給符元位元y8，
將碼位元b 5分配給符元位元y】丨， 將碼位元bg分配給符元位元y9， 將碼位元b 7分配給符元位元y 5， 將碼位元b 8分配給符元位元y丨〇， 將碼位元bg分配給符元位元y6， 將碼位元b ! Q分配給符元位元y4， 將碼位元b!〗分配給符元位元y7，
將碼位元b丨2分配給符元位元y丨2， 將碼位元b 1 3分配給符元位元y2， 將碼位元b 14分配給符元位元y丨4， 將碼位元b 1 5分配給符元位元y〇， 而進行替換。 圖61係表示LDPC碼是碼長N為16200位元、編碼率為3/5 之LDPC碼之情況下之現行方式之替換處理之一例。 亦即，圖61A係表示LDPC碼是碼長N為16200位元、編 碼率為3/5之LDPC碼，進一步調變方式為16QAM，倍數b 136253.doc -77- 1377793 為2之情況下之現行方式之替換處理之一例。 調變方式為16QAM之情況下，碼位元之4(=m)位元係作 為1個符元而映射成16QAM所決定之16個信號點中之任一 個。 進一步而言，碼長N為16200位元，倍數b為2之情況下， 解多工器25之記憶體31(圖16、圖17)係含有於橫列方向記 憶4x2(=mb)位元之8個縱行，於縱行方向記憶16200/(4x2) 位元。 於解多工器25，LDPC碼之碼位元寫入於記憶體3 1之縱 行方向，若16200位元之碼位元（1碼字）之寫入終了，則寫 入於記憶體3 1之碼位元係於橫列方向，以4 X 2(=mb)位元單 位讀出，並供給至替換部32(圖16、圖17)。 替換部32係以將讀出自記憶體31之4x2(=mb)位元之碼位 元 1)0,1^42,133,134,1)5,1)6,137，例如圖 61A所示分配給連續 2( = b) 個符元之4x2(=mb)位元之符元位元yG，y丨，y2，y3,y4,y5,y6，y7i 方式，_替換4x2(=mb)位元之碼位元bQ至b7。 亦即，替換部32係與上述圖60A之情況相同，進行將碼 位元b〇至b7分配給符元位元y〇至y7之替換。 圖61B係表不LDPC碼是碼長N為16200位元、編碼率為 3/5之LDPC碼，進一步調變方式為64QAM，倍數b為2之情 況下之現行方式之替換處理之一例。 調變方式為64QAM之情況下，瑪位元之6(=m)位元係作 為1個符元而映射成64QAM所決定之64個信號點中之任一 個0 136253.doc -78- 1377793 分配規則係用以將LDPC碼之碼位元分配給 '符元位元之 規則。於分配規則規定有：碼位元之碼位元群組、與分配 該碼位元群組之碼位元之符元位元之符元位元群組之組合 即群組集合；及該群組集合之碼位元群組、及符元位元群 組分別之碼位元及符元位元之位元數（以下亦稱為群組位 元數）。 於此，碼位元係如上述，於錯誤確率有差別，符元位元 亦於錯誤確率有差別。碼位元群組係因應錯誤確率來群組 區分碼位元之群組，符元位元群組係因應錯誤確率來群組 區分符元位元之群組。 圖62係表示LDPC碼是碼長N為64800位元、編碼率為2/3 之LDPC碼，進一步調變方式為256QAM，倍數b為2之情況 下之碼位元群組及符元位元群組。 該情況下，從記憶體3 1所讀出之8 x2(=mb)位元之碼位元 b〇至y15係因應錯誤確率之差別，如圖62A所示可群組區分 為5個碼位元群組Gb!,Gb2,Gb3，Gb4,Gb5。
於此，碼位元群組Gbi係其下標i越小，屬於該碼位元群 組Gbi之碼位元之錯誤確率越良好（越小）之群組。 於圖62A，分別而言，碼位元群組GthS碼位元bQ所屬， 碼位元群組Gb2係碼位元b 1所屬，碼位元群組Gb3係碼位元 b2至b9所屬，碼位元群組Gb4係碼位元b! 〇所屬，碼位元群 組Gb5係碼位元1>11至1>15所屬。 調變方式為256QAM，倍數b為2之情況下，8x2(=mb)位 元之符元位元y〇至y15係因應錯誤確率之差別，如圖62B所 136253.doc -81- 1377793 示可群組區分為4個符元位元群組Gyi，Gy2，Gy3，Gy^ 於此’符元位元群組Gyi係與碼位元群組相同，其下桿】 越小，屬於該符元位元群組Gyi之符元位元之錯誤確率越 良好之群組。 於圖62B，分別而言，符元位
-/ i qv m 7G 丫0，丫^8，丫9所屬，符元位元群組（;}72係符元位元乃，^，丫1。，^丨 所屬’符元位元群組(^3係符元位元^^，^，^所屬符 70位7G群組Gy4係符元位元y6，y7,yM 所屬。 圖63係表示LDPC碼是碼長N為 64800位元、編碼率為2/3 之LDPC碼，進一步調變方式為256QAM，倍數^^為]之情況 下之分配規則。 於圖63之分配規則，碼位元群組Gbi與符元位元群組ο” 之組合係作為1個群組集合，於圖中左起第1個規定。然 後，該群組集合之群組位元數規定為1位元。 於此，以下將群組集合及其群組位元數一併稱為群組集 合貧訊。然後，例如將碼位元群組仍丨與符元位元群組… 之群組集合、及該群組集合之群組位元數即〗位元記载 為群組集合資訊（GbhGyd)。 於圖63之分配規則，除群組集合資訊dGyj)以外， 亦規疋有群組集合資訊（Gb2 Gy4〗）,(％外〗3)，(叫办2力, (Gb3>Gy3)2)5(Gb3)Gy4,2),(Gb4Gy3)l),(Gb5,Gy1>l),(Gb5 Gy2)3), (Gb5,Gy3,1) 〇 例如群组集合資訊（Gb 1 Gh丨）係意味將屬於碼位元群組 GN之碼位元之丨位元，分配給屬於符元位元群組ο”之符 136253.doc -82· 1377793 元位元之1位元。 因此，於圖63之分配規則，規定如下： 根據群組集合資訊（Gb^Gy4，〗），將錯誤確率第i良好之 碼位元群組Gb!之碼位元之1位元’分配給錯誤確率第*良 好之符元位元群組Gy4之符元位元之1位元； 根據群組集合資訊（〇1)2，〇74，1)，將錯誤確率第2良好之 碼位元群組Gbs之碼位元之1位元，分配給錯誤確率第4良 好之符元位元群組Gy4之符元位元之1位元； 鲁 根據群組集合資訊（Gb^Gyd)，將錯誤確率第3良好之 碼位元群組Gb3之碼位元之3位元，分配給錯誤確率第i良 好之符元位元群組Gy!之符元位元之1位元； 根據群組集合資訊（GhGy2」），將錯誤確率第3良好之 碼位元群組Gh之碼位元之1位元，分配給錯誤確率第2良 好之符元位元群組Gy2之符元位元之丨位元； 根據群組集合資訊（Gb3，Gy3,2)，將錯誤確率第3良好之 φ 碼位70群組Gb3之碼位元之2位元，分配給錯誤確率第3良 好之符元位元群組之符元位元之2位元； 根據群組集合資訊（Gb3，Gy4,2)，將錯誤確率第3良好之 碼位το群組Gh之碼位元之2位元，分配給錯誤確率第4良 好之符元位元群組Gy4之符元位元之2位元； 根據群組集合資訊（Gb4，Gy3，l)，將錯誤確率第4良好之 碼位元群組Gb4之碼位元之1位元，分配給錯誤確率第3良 好之符元位元群組Gys之符元位元之丨位元； 根據群組集合資訊（GbsGy〗」），將錯誤確率第5良好之 136253.doc -83- 1377793 碼位元群組Gb5之碼位元之1位元，分配給錯誤確率第1良 好之符元位元群組Gy 1之符元位元之1位元； 根據群組集合資訊（Gb5，Gy2,3)，將錯誤確率第5良好之 碼位元群組Gb5之碼位元之3位元，分配給錯誤確率第2良 好之符元位元群組Gy2之符元位元之3位元； 及根據群組集合資訊（Gb5，Gy3,l)，將錯誤確率第5良好 之碼位元群組Gb5之碼位元之1位元，分配給錯誤確率第3 良好之符元位元群組Gy3之符元位元之1位元。 如上述，碼位元群組係因應錯誤確率來群組區分碼位元 之群組，符元位元群組係因應錯誤確率來群組區分符元位 元之群組。因此，分配規則亦可謂規定碼位元之錯誤確 率、與分配該碼位元之符元位元之錯誤確率之組合。 如此，規定碼位元之錯誤確率、與分配該碼位元之符元 位元之錯誤確率之組合之分配規則係藉由例如計測BER之 模擬等，決定為改善對於錯誤之容錯（對於雜訊之容錯）。 此外，即使於同一符元位元群組之位元中變更某碼位元 群組之碼位元之分配去處，（幾乎）不會影響對於錯誤之容 錯。 因此，為了提升對於錯誤之容錯，規定最縮小包含錯誤 地板之BER(Bit Error Rate :位元錯誤率）之群組集合資 訊，亦即規定碼位元之碼位元群組與分配該碼位元群組之 碼位元之符元位元之符元位元群組之組合（群組集合）、該 群組集合之碼位元群組及符元位元群組分別之位元數、及 符元位元之位元數（群組位元數），作為分配規則，按照該 136253.doc -84- 1377793 分配規則，將碼位元分配給符元位元以進行碼位元之替換 即可。 其中，按照分配規則，將何個碼位元分配給何個符元之 具體分配方式，必須於發送裝置11及接收裝置12(圖7)間事 先決定。
圖64係表示按照圖63之分配規則之碼位元之替換例。 亦即，圖64A係表示LDPC碼是碼長N為64800位元、編 碼率為2/3之LDPC碼，進一步調變方式為256QAM，倍數b 為2之情況下之按照圖63之分配規則之碼位元之替換之第1 例。 LDPC碼是碼長N為64800位元、編碼率為2/3之LDPC 碼，進一步調變方式為256QAM、倍數b為2之情況下，於 解多工器25，於縱行方向X橫列方向為（64800/(8χ2))χ(8χ2) 位元之記憶體31寫入之碼位元係於橫列方向，以8 x2(=mb) 位元單位讀出，並供給至替換部32(圖16、圖17)。
替換部32係按照圖63之分配規則，將讀出自記憶體31之 8><2(=1111))位元之碼位元50至1315，例如圖64八所示分配給連 續2(=b)個符元之8x2(=mb)位元之符元位元7〇至y15，以替 換8x2(=mb)位元之瑪位元bG至bi5。 亦即，替換部32係分別 將碼位元bG分配給符元位元y! 5， 將碼位元b i分配給符元位元y 7， 將碼位元b2分配給符元位元y 1， 將碼位元b3分配給符元位元y5， 136253.doc -85- 1377793 將碼位元b4分配給符元位元八， 將碼位元b5分配給符元位元y丨3， 將碼位元b6分配給符元位元y π， 將碼位元b7分配給符元位元y9， 將碼位元b8分配給符元位元y8， 將碼位元b9分配給符元位元y14， 將碼位元b1G分配給符元位元y12， 將碼位元bi i分配給符元位元y3， 將碼位元b12分配給符元位元y〇 ’ 將碼位元b13分配給符元位元71〇， 將碼位元!)!4分配給符元位元y4， 將碼位元b ! 5分配給符元位元y2， 而進行替換。 亦即，圖64B係表示LDPC碼是碼|Ng 648〇〇位元編 碼率為2/3之LDPC碼，進一步調變方式為256QAM，倍數b 為2之情況下之按照圖63之分配規則之碼位元之替換之第2 例0 若根據圖64B ’替換部32係按照圖63之分配規則，針對 從記憶體31所讀出之8x2(=mb)位元之碼位元^至…5，分别 進行下述替換： 將碼位元b〇分配給符元位元yi5， 將碼位元th分配给符元位元， 將碼位元h分配给符元位元y8， 將碼位元b3分配給符元位元y5， 136253.doc -86 - 1377793 將碼位元b4分配給符元位元y6， 將碼位元b5分配給符元位元y4， 將碼位元b6分配給符元位元y2， 將碼位元b7分配給符元位元y!， 將碼位元b 8分配給符元位元y 9， 將碼位元b9分配給符元位元y7， 將碼位元b! 〇分配給符元位元y i 2， 將碼位元b η分配給符元位元y3，
將碼位元b 12分配給符元位元y i 3， 將碼位元b 13分配給符元位元y! 〇， 將碼位元b! 4分配給符元位元y 〇， 將碼位元b! 5分配給符元位元y i。 於此，圖64A及圖64B所示之碼位元bj對符元位元yi之分 配方式均按照圖63之分配規則（遵守分配規則）。
圖65係表示已進行圖62至圖64所說明之新替換方式之替 換處理之情況、及已進行現行方式中之圖60C所說明之替 換處理之情況之BER(Bit Error Rate:位元錯誤率）之模擬 結果。 亦即，圖65係表示將碼長N為64800 '編碼率為2/3之 DVB-S.2之規格所規定之LDPC碼作為對象，作為調變方式 採用25 6QAM，並且作為倍數b採用2之情況下之BER。。 此外，於圖65，橫轴表示Es/N〇，縱軸表示BER。而且， 圓圈標記表示已進行新替換方式之替換處理之情況下之 BER，星標（星形標記）表示已進行現行方式之替換處理之 136253.doc •87- 1377793 情況下之BER。 從圖65可知，於新替換方式之替換處理，比較起現行方 式之替換處理，其錯誤地板飛躍性地降低，對於錯誤之容 錯提升。 此外，於本實施型態，為了便於說明，於解多工器25, 替換部32係將讀出自記憶體31之碼位元作為對象而進行替 換處理’但替換處理可藉由控制對於記憶體31之碼位元之 寫入或讀出來進行。 亦即，替換處理可藉由例如控制讀出碼位元之位址（讀 出位址）以替換後之碼位元之順序進行從記憶體3】之碼 位元之讀出來進行。 接著，作為用以提升對於錯誤之容錯之對策，除採用降 低錯誤地板之替換方式之替換處理以外，還有採用降低錯 誤地板之LDPC碼之方法。 因此，於LDPC編碼部21(圖8)，關於碼長N為64800位元 之編碼率r為2/3之LDPC碼，採用與DVB-S.2之規格所規定 之檢查矩陣初始值表不同之求出適當之檢查矩陣H之檢查 矩陣初始值表，利用從該檢查矩陣初始值表所求出之檢查 矩陣Η ’可進行編碼而成為性能良好之ldpc碼。 於此，適當之檢查矩陣Η係以低es/N〇(每1符元之信號電 力對雜訊電力比）或Eb/N〇(每1位元之信號電力對雜訊電力 比），發送獲自檢查矩陣Η之LDPC碼之調變信號時，使 BER(Bit Error Rate :位元錯誤率）更小之符合特定條件之 檢查矩陣。而且’性能良好之LDPC碼係獲自適當之檢查 136253.doc -88 - 1377793 矩陣Η之LDPC碼。 適當之檢查矩陣Η可藉由例如進行計測以低Es/N〇發送獲 自符合特定條件之各種檢查矩陣之調變信號時之BER之模 擬來求出。 作為適當之檢查矩陣Η所應符合之特定條件，有例如以 稱為密度演化（Density Evolution)之碼性能之解析法所獲 得之解析結果良好、於檢查矩陣Η不存在稱為循環4之1之 要素之迴圈（loop)、不存在循環6等。
於此，關於密度演化及其實裝係記載於例如"On the Design of Low-Density Parity-Check Codes within 0.0045 dB of the Shannon Limit", S.Y. Chung, G.D. Forney, T.J. Richardson, R. Urbanke，IEEE Communications Leggers, VOL.5, N0.2, Feb 2001。 例如於AWGN頻道上，若雜訊之離散值從0不斷變大， 則LDPC碼之錯誤確率之期待值最初雖為0，但若雜訊之離 散值成為某臨限值（threshold)以上，則不再為0。
若根據密度演化，藉由比較其錯誤確率之期待值不再為 0之雜訊之離散值之臨限值（以下亦稱為性能臨限值），可決 定LDPC碼之性能（檢查矩陣之適當性）之良莠。於此，作為 性能臨限值係採用BER開始降低（變小）時之Eb/N〇。 若將以密度演化解析DVB-S.2之規格所規定之碼長N為 64800、編碼率r為2/3之LDPC碼（以下亦稱為規格碼）所獲 得之關於規格碼之性能臨限值，表示作V，則於模擬中， 選擇性能臨限值成為在V加上特定邊限△後之V+△以下之值 136253.doc -89- 1377793 之碼長N為64800、編碼率r為2/3之LDPC碼（檢查矩陣），來 作為性能良好之LDPC碼。 圖66至圖68係表示作為性能臨限值之Eb/N〇為V+△以下之 LDPC碼（碼長N為64800、編碼率r為2/3之LDPC碼）中之1個 檢查矩陣初始值表。 此外，圖67係接續於圖66之圖，圖68係接續於圖67之 圖。 在從圖66至圖68之檢查矩陣初始值表所求出之檢查矩陣 Η，不存在循環4及循環6。 圖69係表示關於從圖66至圖68之檢查矩陣初始值表所求 出之檢查矩陣Η之LDPC碼（以下亦稱為提案碼）之BER之模 擬結果。 亦即，圖69係表示調變方式為256QAM之情況下之對於 規格碼2Es/N〇之BER(圖中以圓圈標記表示）、及對於提案 碼之Es/N0之BER(圖中以矩形表示）。 從圖69可知提案碼係較規格碼性能良好，亦即錯誤地板 大幅改善。 此外，適當之檢查矩陣Η應符合之特定條件可從LDPC碼 之解碼性能提升、或LDPC碼之解碼處理之容易化（單純化） 等觀點來適宜地決定。 接著，圖70係表示圖7之接收裝置12之結構例之區塊 圖。 於圖70，接收裝置12係接收來自發送裝置11 (圖7)之調變 信號之資料處理裝置，由正交解調部51、解映射部52、反 136253.doc -90· 1377793 交錯器53及LDPC解碼部56所構成。 正交解調部51係接收來自發送裝置11之調變信號，進行 正交解調，將其結果所獲得之信號點（I及Q軸方向分別之 值）供給至解映射部52。 解映射部52係進行使來自正交解調部5 1之信號點，成為 LDPC碼之碼位元經符元化之符元之解映射，並供給至反 交錯器53。 反交錯器53係由多工器（MUX)54及縱行扭轉反交錯器55 所構成，進行來自解映射部52之符元之符元位元之反交 錯。 亦即，多工器54係將來自解映射部52之符元之符元位元 作為對象，進行對應於從圖8之解多工器25所進行之替換 處理之反替換處理（替換處理之逆向處理），亦即進行使藉 由替換處理所替換之LDPC碼之碼位元（符元位元）之位置回 到原本位置之反替換處理，將其結果所獲得之LDPC碼供 給至縱行扭轉反交錯器55。 縱行扭轉反交錯器55係將來自多工器54之LDPC碼作為 對象，進行對應於圖8之縱行扭轉交錯器24所進行之作為 重排處理之縱行扭轉交錯之縱行扭轉反交錯（縱行扭轉交 錯之逆向處理），亦即進行作為使藉由作為重排處理之縱 行扭轉交錯而變更排列之LDPC碼之碼位元，回到原本排 列之反重排處理之例如縱行扭轉反交錯。 具體而言，縱行扭轉反交錯器55係藉由對於與圖22等所 示之記憶體3 1同樣地構成之反交錯用之記憶體，寫入 136253.doc •91 1377793 LDPC碼之碼位元並進一步讀出，以進行縱行扭轉反交 錯。 其中，於縱行扭轉反交錯器55,碼位元之寫入係將來自 記憶體3 1之碼位元之讀出時之讀出位址，作為寫入位址利 用，於反交錯用之記憶體之橫列方向進行。而且，碼位元 之讀出係將來自記憶體3 1之碼位元之寫入時之寫入位址， 作為讀出位址利用，於反交錯用之記憶體之縱行方向進 行。 縱行扭轉反交錯之結果所獲得之LDPC碼係從縱行扭轉 反交錯器55供給至LDPC解碼部56。 於此，於從解映射部52供給至反交錯器53之LDPC碼， 同位交錯、縱行扭轉交錯及替換處理係以該順序施以，但 於反交錯器53,僅進行對應於替換處理之反替換處理及對 應於縱行扭轉交錯之縱行扭轉反交錯，因此未進行對應於 同位交錯之同位反交錯（同位交錯之逆向處理），亦即未進 行使藉由同位交錯而變更排列之LDPC碼之碼位元回到原 本排列之同位反交錯。 因此，從反交錯器53(之縱行扭轉反交錯器55)，對LDPC 解碼部56供給有已進行反替換處理及縱行扭轉反交錯，且 未進行同位反交錯之LDPC碼。 LDPC解碼部56係利用對於圖8之LDPC編碼部2 1用於 LDPC編碼之檢查矩陣Η，至少進行相當於同位交錯之行置 換所獲得之轉換檢查矩陣，來進行來自反交錯器53之 LDPC碼之LDPC解碼，並將其結果所獲得之資料，作為對 136253.doc -92- 1377793 象資料之解碼結果輪出。 圖71係說明圖7〇之接收裝置12所進行之接收處理之流程 圖〇 正交解調部51係於步驟S111，接收來自發送裝置u之調 變信號，處理係前進至步驟S112，進行該調變信號之正交 解調。正交解調部51係將正交解調之結果所獲得之信號點 供給至解映射部52,處理係從步驟sm前進至步驟su3。 ▲於步驟sm，解映射部52係進行使來自正交解調部51之 信號點成為符元之解映射，並供給至反交錯器53，處理係 前進至步驟S114。 於步驟S114，反交錯器53係進行來自解映射部52之符元 之符兀位元之反交錯’處理係前進至SU5。 亦即’於步驟S114,於反交錯器53,多工器漏將來自 解映射部52之符元之符元位元作為對象，進行反替換處 理，並將其結果所獲得之LDPC碼之碼位元供給至縱行扭 轉反交錯器55。 縱行扭轉反交錯器55係將來自多工s54iLDpc碼作為 對象，進行縱行扭轉反交錯，並將其結果所獲得之LDPC 碼供給至LDPC解碼部56。 於步驟S115，LDPC解碼部56係利用對於圖8iLDpc編 碼部21用於LDPC編碼之檢查矩陣η，至少進行相當於同位 交錯之行置換所獲得之轉換檢查矩陣，來進行來自縱行扭 轉反交錯器55之LDPC碼之LDPC解碼，並將其結果所獲得 之資料’作為對象資料之解碼結果輸出，處理終了。 136253.doc •93- 1377793 此外，圖71之接收處理係重複進行。 而且，圖70亦與圖8之情況相同，為了便於說明，個別 地構成進行反替換處理之多工器54及進行縱行扭轉反交錯 之縱行扭轉反交錯器55,但多工器54與縱行扭轉反交錯器 55亦可一體地構成。 進一步而言，於圖8之發送裝置11不進行縱行扭轉交錯 之情況下，於圖70之接收裝置12無須設置縱行扭轉反交錯 器55。 接著，進一步說明關於圖70之LDPC解碼部56所進行之 LDPC解碼。 於圖70之LDPC解碼部56，如上述，利用對於圖8之 LDPC編碼部21用於LDPC編碼之檢查矩陣Η，至少進行相 當於同位交錯之行置換所獲得之轉換檢查矩陣，來進行來 自縱行扭轉反交錯器5 5之進行反替換處理及縱行扭轉反交 錯、且未進行同位反交錯之LDPC碼之LDPC解碼。 於此，一種LDPC解碼先已提案，其藉由利用轉換檢查 矩陣來進行LDPC解碼，可抑制電路規模，同時將動作頻 率壓低在充分可實現之範圍（參考例如曰本特開2004-343170號公報）。 因此，首先參考圖72至圖75，來說明關於先被提案之利 用轉換檢查矩陣之LDPC解碼。 圖72係表示碼長N為90、編碼率為2/3之LDPC碼之檢查 矩陣Η之例。 此外，於圖72(於後述之圖73及圖74亦相同）以句點（·）來 136253.doc • 94- 表現0。 於圖72之檢查矩陣Η’同位矩陣成為階梯構造。 圖73係表示於圖72之檢查矩陣Η，施以式（11)之列置換 及式（12)之行置換所獲得之檢查矩陣η·。 列置換：6s+t+第1列—5t+s+第1列 …（11) 行置換：6x+y+第61行一>5y+x+第61行 …（12) 其 t ’ 於式（11)及（12)，s、t、X、y分別為 〇$ s<5、 〇St<6、0$χ<5、〇$t<6之範圍之整數。 若根據式（11)之列置換，以下述情形進行置換：除以6餘 數為1之第1、7、13、19' 25列分別置換為第！、2、3、 4、5列’除以6餘數為2之第2 ' 8、14 ' 20、26列分別置換 為弟6、7、8、9、10列。 而且，若根據式（12)之行置換，對於第61行以後（同位矩 陣），以下述情形進行置換：除以6餘數為i之第61、67、 乃、79、85行分別置換為第61 ' 62、63、64、65行，除以 6餘數為2之第62、68、74、80、86行分別置換為第66、 67、68、69、70行。 如此，對於圖72之檢查矩陣η進行列與行之置換所獲得 之矩陣（matrix)為圖73之檢查矩陣η'。 於此，即使進行檢查矩陣Η之列置換，仍不會影響LDpc 碼之碼位元之排列。 而且，式（12)之行置換係相當於將上述第K+qx+y+i個碼 位元交錯至第K+Py+X+1個碼位元之位置之同位交錯之分 別設資訊長〖為60、巡迴構造之單位之行數？為5及同位長 136253.doc -95· 1377793 M(於此為30)之約數q(=M/P)為6時之同位交錯。 若對於圖73之檢查矩陣（以下適宜地稱為置換檢查矩 陣）H’，乘以於圖72之檢查矩陣（以下適宜地稱為原本之檢 查矩陣）H之LDPC碼進行與式（12)同一置換後之矩陣，則輸 出0向量。亦即’若於作為原本之檢查矩陣Η之LDPC碼（1 碼字）之列向量c ’施以式（12)之行置換所獲得之列向量表 示作c’，則從檢查矩陣之性質來看，HcT成為〇向量，因此 H'dT亦當然成為〇向量。 根據以上，圖73之轉換檢查矩陣H，係於原本之檢查矩陣 Η之LDPC碼c，進行式（12)之行置換所獲得之LDPC碼c，之 檢查矩陣。 因此’於原本之檢查矩陣Η之LDPC碼c，進行式（12)之 行置換，利用圖73之轉換檢查矩陣H'，將該行置換後之 LDPC碼c’解碼（LDPC解碼），於該解碼結果施以式（丨2)之行 置換之反置換，藉此可獲得將原本之檢查矩陣Η之ldpc碼 利用該檢查矩陣Η予以解碼之情況同樣之解碼結果。 圖74係表示以5χ5之矩陣為單位隔著間隔之圖73之轉換 檢查矩陣Η’。 於圖74，轉換檢查矩陣Ηι係以下述矩陣之組合來表示： 5x5之單位矩陣；該單位矩陣之1之中有1個以上為〇之矩陣 (以下適宜地稱為準單位矩陣）；單位矩陣或準單位矩陣經 循％移位（cyclic shift)之矩陣（以下適宜地稱為移位矩陣）； 單位矩陣、準單位矩陣或移位矩陣中之2以上之和（以下適 且地稱為和矩陣）；及5x5之〇矩陣。 136253.doc -96· 1377793 圖74之轉換檢查矩陣h，可由5x5之單位矩陣、準單位矩 陣、移位矩陣、和矩陣及〇矩陣來構成。因此，構成轉換 檢查矩陣H，之該等5x5之矩陣以下適宜地稱為構成矩陣。 於由ρχρ之構成矩陣所表示之檢查矩陣所表^LDpc碼 之解碼’可利用P個同時進行校驗節點運算及可變節點運 算之架構（architecture)。 圖75係表示進行該類解碼之解碼裝置之結構例之區塊 圖。 亦即，圖75係表示利用對於圖72之原本之檢查矩陣h， 至少進行式（12)之行置換所獲得之圖74之轉換檢查矩陣 H' ’來進行LDPC碼之解碼之解碼裝置之結構例。 圖75之解碼裝置包含：由6個1?11?〇3〇〇1至3〇〇6所組成之 分枝資料儲存用記憶體3〇〇、選擇1?11?〇3〇〇1至3〇〇6之選擇 器3〇1、校驗節點計算部302、2個循環移位電路3〇3及 308、由18個卩吓〇3041至3041S所組成之分枝資料儲存用記 憶體304、選擇？1?〇3041至30418之選擇器305、儲存接收資 訊之接收資料用記憶體3〇6、可變節點計算部3〇7、解碼字 計算部309、接收資料重排部3 1〇及解碼資料重排部3丨1。 首先’說明關於對分枝資料儲存用記憶體300及304之資 料儲存方法。 分枝資料儲存用記憶體300係由將圖74之轉換檢查矩陣 之列數30 ’以構成矩陣之列數5除算後之數即6個 FIF〇3〇()l 至 3006 所構成。FIF〇3〇Oy(y=l，2..·，6)係由複數段 數之記憶區域所組成，各段數之記憶區域可同時讀出或寫 136253.doc -97· 入對應於構成矩陣之列數及行數之5個分枝之訊息。而 且’ FIFO300yi記憶區域之段數為圖74之轉換檢查矩陣之 列方向之1之數目（漢明權重）之最大數即9。 於FIF0300,，對應於圖74之轉換檢查矩陣H，之第i列至 第5列之1之位置之資料（來自可變節點之訊息Vi)係儲存為 各列均往橫向填塞之形式（以忽視〇之形式）。亦即，若將第 j列第i行表示作（j，i)，則於FIFOSOih之第1段記憶區域，儲 存有對應於轉換檢查矩陣H，從（1，1)至（5,5)之5x5之單位矩 陣之1之位置之資料。於第2段記憶區域’儲存有對應於轉 換檢查矩陣H，從（1，21)至（5,25)之移位矩陣（將5x5之單位矩 陣往右方僅循環移位3個後之移位矩陣）之1之位置之資 料。從第3至第8段記憶區域亦同樣與轉換檢查矩陣η·賦予 對應而儲存有資料。然後’第9段記憶區域，儲存有對應 於轉換檢查矩陣H，從（1，86)至（5,90)之移位矩陣（將5x5之單 位矩陣中之第丨列之丨置換為〇，並往左僅循環移位1個後之 移位矩陣）之1之位置之資料。 於FIF〇30〇2 ’儲存有對應於圖74之轉換檢查矩陣11，之第 6列至第1〇列之1之位置之資料。亦即，於fif〇3〇〇2之第i 段記憶區域’儲存有對應於構成轉換檢查矩陣H，從至 (1〇,5)之和矩陣（將5x5之單位矩陣往右僅循環移位1個之第 1移位矩陣、與往右僅循環移位2個之第2移位矩陣之和之 和矩陣）之第1移位矩陣之1之位置之資料。而且，第2段記 憶區域’儲存有對應於構成轉換檢查矩陣H,從（651)至 (10,5)之和矩陣之第2移位矩陣之1之位置之資料。 I36253.doc •98· 1377793 亦即，關於權重為2以上之構成矩陣，以權重為iipxp 之單位矩陣、其要素之1之中有1個以上為0之準單位矩 陣、或將單位矩陣或準單位矩陣予以循環移位後之移位矩 陣中複數個之和之形式表現該構成矩陣時，對應於該權重 為1之單位矩陣、準單位矩陣或移位矩陣之1之位置之資料 (對應於屬於單位矩陣、準單位矩陣或移位矩陣之分枝之 訊息）係儲存於同一位址0^0300^ 3006中之同一 fif〇)。 以下’關於從第3至第9段記憶區域，亦與轉換檢查矩陣 Η賦予對應而儲存有資料。 FIFO 30 〇3至3〇〇6亦同樣與轉換檢查矩陣η’賦予對應而健 存資料。 刀枝寊料健存用記憶體3〇4係由以構成矩陣之行數即5， 除以轉換檢查矩陣H1之行數90後之18個？吓03041至30418所 構成。FIFO304x(x=l，2，...18)係由複數段數之記憶區域所 組成’於各段之記憶區域可同時讀出或寫入對應於轉換檢 查矩陣H’之列數及行數之5個分枝之訊息。 於FIFC^tMi，對應於圖74之轉換檢查矩陣H'之第1行至 第5行之1之位置之資料（來自校驗節點之訊息Uj)係儲存為 各行均往縱向填塞之形式（以忽視〇之形式）。亦即，於 FIFO304,之第1段記憶區域，儲存有對應於轉換檢查矩陣 H’從（1，1)至（5,5)之5x5之單位矩陣之1之位置之資料。於第 2段記憶區域，儲存有對應於構成轉換檢查矩陣H，從（6J) 至（1〇,5)之和矩陣（將5x5之單位矩陣往右僅循環移位1個之 第1移位矩陣、與將單位矩陣往右僅循環移位2個之第2移 136253.doc -99· 1377793 位矩陣之和之和矩陣）之第1移位矩陣之1之位置之資料。 而且，第3段記憶區域，儲存有對應於構成轉換檢查矩陣 H’從（6,1)至（10,5)之和矩陣之第2移位矩陣之1之位置之資 料。 亦即，關於權重為2以上之構成矩陣，以權重為1之pxp 之單位矩陣、其要素之1之中有1個以上為〇之準單位矩 陣、或將單位矩陣或準單位矩陣予以循環移位後之移位矩 陣中複數個之和之形式表現該構成矩陣時，對應於該權重 為1之單位矩陣、準單位矩陣或移位矩陣之1之位置之資料 (對應於屬於單位矩陣、準單位矩陣或移位矩陣之分枝之 訊息）係儲存於同一位址（FIFC^Ot至30418中之同一 FIFO) 〇 乂下關於從第4及第5段§己憶區域，亦與轉換檢查矩陣 H’賦予對應而儲存有資料。該FIFO304i之記憶區域之段數 係轉換檢查矩陣H，從第1行至第5行之列方向之丨之數目（漢 明權重）之最大數即5。 FIFO304：j及3043亦同樣與轉換檢查矩陣11，賦予對應而儲 存資料，分別之長度（段數）為5。FIF〇3〇44至3〇412亦同樣 與轉換檢查矩陣H，賦予對應而儲存資料，分別之長度為 3。FIFO304,3至304,8亦同樣與轉換檢查矩陣H，賦予對應而 儲存資料，分別之長度為2。 接著，說明關於圖75之解碼裝置之動作。 分枝資料儲存用記憶體300係由6個fif〇3〇〇i至3〇〇6所組 成’按照從前段之循環移位電路3〇8所供給之5個訊息D川 136253.doc -100· 1377793 屬於轉換檢查矩陣Η'之何列之資訊（Matrix資料）D3 12，從 FIF0300丨至3006中選擇儲存資料之FIFO，將5個訊息D311 一併順序地儲存於選擇之FIFO。而且，分枝資料儲存用記 憶體300係於讀出資料時，從FIF0300,順序地讀出5個訊息 D300,，並供給至次段之選擇器301。分枝資料儲存用記憶 體300係於來自FIF0300丨之訊息之讀出終了後，從 FIF03002至3006亦順序地讀出訊息，並供給至選擇器 301 ° 選擇器301係按照選擇信號D301，選擇來自？卩03001至 3006中現在被讀出資料之FIFO之5個訊息，並作為訊息 D302供給至校驗節點計算部302。 校驗節點計算部302係由5個校驗節點計算器302!至3025 所組成，利用透過選擇器301所供給之訊息0302(03021至 D3 025)(式（7)之訊息，按照式（7)進行校驗節點運算，並 將該校驗節點運算之結果所獲得之5個訊息0303(03031至 D3035)(式（7)之訊息七）供給至循環移位電路303。 循環移位電路303係將校驗節點計算器302所求出之5個 訊息03031至03035，以對應之分枝在轉換檢查矩陣H'循環 移位幾個原本之單位矩陣之資訊（Matrix資料）D305為基礎 予以循環移位，將其結果作為訊息D304而供給至分枝資料 儲存用記憶體304。 分枝資料儲存用記憶體304係由18個？1尸〇3041至30418所 組成，按照從前段之循環移位電路303所供給之5個訊息 D304屬於轉換檢查矩陣H'之何列之資訊D305，從 136253.doc -101 - 1377793 FIFO3041至30418中選擇儲存資料之FIFO，將5個訊息D304 一併順序地儲存於選擇之FIFO。而且，分枝資料儲存用記 憶體304係於讀出資料時，從FIFO304!順序地讀出5個訊息 D306,，並供給至次段之選擇器305。分枝資料儲存用記憶 體304係於來自FIFC^O^之資料之讀出終了後，從 FIFO3042至30418亦順序地讀出訊息，並供給至選擇器 305。 選擇器305係按照選擇信號D307，選擇來自卩吓〇3041至 30418中現在被讀出資料之FIFO之5個訊息，並作為訊息 D308供給至可變節點計算部307及解碼字計算部309。 另一方面，接收資料重排部310係將透過通訊道所接收 之LDPC碼D313，藉由進行式（12)之行置換來重排，並作 為接收資料D3 14而供給至接收資料用記憶體306。接收資 料用記憶體306係從供給自接收資料重排部3 10之接收資料 D3 14，計算並記憶接收LLR(對數概度比），將該接收LLR 每5個一併作為接收值D309而供給至可變節點計算部307及 解碼字計算部309。 可變節點計算部307係由5個可變節點計算器307,至3075 所組成，利用透過選擇器305所供給之訊息0308(0308!至 D3085)(式（1)之訊息Uj)及從接收資料用記憶體306所供給之 5個接收值D309(式（1)之接收值uGi)，按照式（1)進行可變節 點運算，將其運算之結果所獲得之訊息0310(0310,至 D3105)(式（1)之訊息V;)供給至循環移位電路308。 循環移位電路308係將可變節點計算部307所計算之訊息 136253.doc -102- 1377793 〇3101至〇31〇5 ’以對應之分枝在轉換檢查矩陣比循環移位 幾個原本之單位矩陣之資訊為基礎予以循環移位，將其結 果作為訊息D3 11而供給至分枝資料儲存用記憶體3〇〇。 藉由將以上動作巡迴1次，可進行Ldpc碼之1次解碼。 圖75之解碼裝置係僅以特定次數將ldpc碼解碼後，於解 碼字計算部309及解碼資料重排部3u，求出最終之解碼結 果並輸出。
亦即，解碼字計算部309係由5個解碼字計算器3〇91至 3095所組成，利用選擇器3〇5所輸出之5個訊息 至D3085)(式（5)之訊息Uj)及從接收資料用記憶體3〇6所供給 之5個接收值D309(式（5)之接收值UGi)，作為複數次解碼之 最終段，根據式（5)計算解碼結果（解碼字），將其結果所獲 得之解碼資料D3 15供給至解碼資料重排部3丨j。
解碼資料重排部311係藉由將供給自解碼字計算部3〇9之 解碼資料D315作為對象，進行式⑽之行置換之反置換， 以重排其順序，並作為最終之解碼結果D316而輸出。 如以上，藉由對於檢查矩陣（原本之檢查矩陣）施以列置 換及行置财之-方或雙方，轉換為能以ρχρ之單位矩 陣、其要素之1之中有"固以上為。之準單位矩陣、將單位 矩陣或準單位矩陣予以循環移位後之移位矩陣、單位矩 陣、準單位矩陣或移位矩陣之複數個之和之和矩陣、ρχρ 之〇矩陣之組合’ φ即能以構成矩陣之組合來表示之檢查 矩帽換檢查矩陣），可將LDPC碼之解碼採用同時進行？ 個校驗節點運算及可變節點運算之架構（arehitecture)，藉 136253.doc -103- 1377793 此，同時進行p個節點運算，可將動作頻率壓低在可實現 之範圍，進行許多重複解碼。 構成圖70之接收裝置12之LDPC解碼部56係與圖75之解 碼裝置相同，藉由同時進行P個校驗節點運算及可變節點 運算，以進行LDPC解碼。 亦即，現在若為了簡化說明，將構成圖8之發送裝置11 之LDPC編碼部21所輸出之LDPC碼之檢查矩陣設作例如圖 72所示之同位矩陣成為階梯構造之檢查矩陣Η，則於發送 裝置11之同位交錯器23，將第Κ+qx+y+l個碼位元交錯至 第Κ+Py+x+l個碼位元之位置之同位交錯係分別將資訊長K 設作60、巡迴構造之單位之行數P設作5、同位長Μ之約數 q(=M/P)設作6而進行。 由於該同位交錯係如上述相當於式（12)之行置換，因此 於LDPC解碼部56無須進行式（12)之行置換。 因此，於圖70之接收裝置12，如上述從縱行扭轉交錯器 55對於LDPC解碼部56，供給有未進行同位交錯之LDPC 碼，亦即供給有已進行式（12)之行置換之狀態下之LDPC 碼，於LDPC解碼部56，除未進行式（12)之行置換以外，與 圖75之解碼裝置均進行同樣之處理。 亦即，圖76係表示圖70之LDPC解碼部56之結構例。 於圖76，LDPC解碼部56係除未設有圖75之接收資料重 排部310以外，與圖75之解碼裝置均同樣地構成，除未進 行式（12)之行置換以外，與圖75之解碼裝置均進行同樣之 處理，因此省略其說明。 136253.doc 如以上，由於LDPC解碼部56不設置接收資料重排部310 即可構成，因此可較圖75之解碼裝置刪減規模。 此外，於圖72至圖76，為了簡化說明，分別將LDPC碼 之碼長N設作90、資訊長K設作60、巡迴構造之單位之行 數（構成矩陣之列數及行數）P設作5、同位長Μ之約數 q(=M/P)設作6，但碼長Ν、資訊長Κ、巡迴構造之單位之 行數P及約數q(=M/P)之各個不限定於上述值。 亦即，於圖8之發送裝置11，LDPC編碼部21係輸出例如 分別而言碼長N設作64800或16200、資訊長K設作N-?口(=]^-：\1)、巡迴構造之單位之行數？言史作360及約數口言史作 Μ/P之LDPC碼，但於圖76之LDPC解碼部56將該類LDPC碼 作為對象，同時進行P個校驗節點運算及可變節點運算， 藉此進行LDPC解碼之情況下亦可適用。 接著，上述一連串處理係藉由硬體進行，或藉由軟體進 行均可。藉由軟體進行一連串處理之情況時，構成該軟體 之程式安裝於泛用電腦等。 因此，圖77係表示安裝有執行上述一連串處理之程式之 電腦之一實施型態之結構例。 程式可事先記錄於内建在電腦之作為記錄媒體之硬碟 705 或 ROM703。 或者，程式可預先暫時或永久地儲存（記錄）於軟碟、 CD-ROM(Compact Disc Read Only Memory :微型碟片唯讀 記憶體）、MO(Magneto Optical :磁光）碟片、DVD(Digital Versatile Disc :數位多功能碟片）、磁性碟片、半導體記憶 136253.doc -105- 1377793 體等可移式記錄媒體7Π。該類可移式記錄媒體7 11可作為 所謂套裝軟體來提供。 此外，程式係除了從如上述之可移式記錄媒體711安裝 至電腦以外，可從下載頁面，經由數位衛星播放用之人工 衛星，以無線傳輸至電腦，經由LAN(Local Area Network :區域網路）、網際網路之網路，以有線傳輸至電 腦，於電腦，以通訊部708接收如此傳輸而來之程式，並 安裝於内建之硬碟705。 電腦係内建有CPU(Central Processing Unit :中央處理單 鲁 元）702。於CPU702，經由匯流排701連接有輸出入介面 710，若經由輸出入介面710，並由使用者將鍵盤或滑鼠、 微音器等所構成之輸入部707予以操作等，以輸入指令， 則CPU702係按照其而執行儲存於ROM(Read Only Memory:唯讀記憶體）703之程式。或者，CPU702係將儲 存於硬碟705之程式、從衛星或網路傳輸並以通訊部708接 收而安裝於硬碟705之程式、或從裝載於磁碟機709之可移 式記錄媒體711讀出並安裝於硬碟705之程式，載入 ® RAM(Random Access Memory:隨機存取記憶體）704而執 行。藉此，CPU702係進行按照上述流程圖之處理、或進 行藉由上述區塊圖之結構所進行之處理。然後，CPU702 係因應必要，將其處理結果經由例如輸出入介面710，從 LCD(Liquid Crystal Display :液晶顯示器）或揚聲器等所構 成之輸出部706輸出，或者從通訊部708發送，並進一步使 其記錄於硬碟705等。 136253.doc -106- 1377793 於此，本說明書中記述用以使電腦進行各種處理之程式 之處理步驟，未必要按照作為流程圖所記載之順序而循時 間序列予以處理，其亦包含並列或個別地執行之處理（例 如並列處理或依物件之處理）。 而且，程式係藉由1台電腦處理或藉由複數台電腦予以 分散處理均可。進一步而言，程式亦可傳輸至遠方之電腦 而執行。 接著，進一步說明關於藉由發送裝置11之LDPC編碼部 21所進行之LDPC編碼之處理。 例如於DVB-S.2之規格，規定有64800位元及16200位元 之2種碼長N之LDPC碼。 然後，關於碼長N為64800位元之LDPC碼，規定有11個 編碼率 1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6、8/9 及9/10，關於碼長N為16200位元之LDPC碼，規定有10個 編碼率 1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6 及 8/9。
LDPC編碼部21係按照依各碼長N及各編碼率所準備之檢 查矩陣Η，藉由該類碼長N為64800位元或16200位元之各 編碼率之L D P C瑪進行編碼（失誤訂正編碼）。 亦即，LDPC編碼部21係依每碼長Ν及每編碼率，記憶用 以生成檢查矩陣Η之後述之檢查矩陣初始值表。 於此，於DVB-S.2之規格，如上述規定有64800位元及 16200位元之2種碼長Ν之LDPC碼，分別關於碼長Ν為 64800位元之LDPC碼規定有11個編碼率，關於碼長N為 136253.doc -107- 1377793 16200位元之LDPC碼規定有10個編碼率。 因此，發送裝置11依據DVB-S.2之規格進行處理之情況 時，於LDPC編碼部21記憶有關於碼長N為64800位元之 LDPC碼之分另丨J對應於11個編碼率之檢查矩陣初始值表、 及關於碼長N為16200位元之LDPC碼之分別對應於10個編 碼率之檢查矩陣初始值表。 LDPC編碼部21係因應例如操作者之操作等，來設定 LDPC碼之碼長N及編碼率r。於此，以下適宜地將LDPC編 碼部21所設定之碼長N及編碼率r，分別亦稱為設定碼長N 及設定編碼率r。 LDPC編碼部21係根據對應於設定碼長N及設定編碼率r 之檢查矩陣初始值表，將因應設定碼長N及設定編碼率r之 資訊長K(=Nr=碼長N-同位長M)之資訊矩陣HA之1之要素， 以每360行（巡迴構造之單位之行數P)之週期配置於行方 向，生成檢查矩陣Η。
然後，LDPC編碼部21係從供給至發送裝置11之圖像資 料或聲音資料等作為發送對象之對象資料，擷取資訊長K 份之資訊位元。進一步而言，LDPC編碼部2 1係根據檢查 矩陣Η，算出對於資訊位元之同位位元，生成1碼長份之碼 字（LDPC碼）。 亦即，LDPC編碼部21係依次運算符合下式之碼字c之同 位位元。
HcT=0
於此，上式中，c表示作為碼字（LDPC碼）之列向量，cT 136253.doc -108· 1377793 表示列向量C之轉置。 作為LDPC碼（1碼字）之列向量c中，以列向量A表示資訊 位7L之部为，並且以列向量τ表示同位位元之部分之情況 下’列肖里c可藉由作$冑訊位元之列向量Α及作為同位位 兀之列向量T，並以式C=[A|T]來表示。 而且，檢查矩陣Η可藉由LDPC碼之碼位元中對應於資訊 位元之部分之資訊矩陣^ '及對應於同位位元之同位矩陣 Ητ ’來表示為式Η=[Ηα丨Ητ](資訊矩陣〜之要素設為左側要 素，同位矩陣Ητ之要素設為右側要素之矩陣）。 進一步而言，例如於DVB_S.2之規格，檢查矩陣 H=[HA|HT]之同位矩陣Ητ成為階梯構造。 檢查矩陣Η及作為LDPC碼之列向量C=[A|T]必須符合式 HcT=〇，作為構成符合該式Hct=〇之列向量c=[a|t]之同位 位元之列向量τ可藉由於檢查矩陣h=[Ha|Ht]之同位矩陣^ 成為階梯構造之情況下，從式Hct=〇2行向量HcT之第1列 之要素，依序使各列之要素成為〇而可逐次地求出。 LDPC編碼部21若對於資訊位元八求出同位位元τ，則將 藉由該資訊位元Α及同位位元τ所表示之碼字c=[A丨τ]作為 >訊位元A之LDPC編碼結果而輸出。 如以上，LDPC編碼部21係記憶有各碼長N及對應於各編 碼率r之檢查矩陣初始值表，該設定碼長N之設定編碼率^ 之LDPC編碼利用從該設定碼及對應於設定編碼率『之 檢查矩陣初始值表所生成之檢查矩陣Η來進行。 檢查矩陣初始值表係將檢查矩陣Η之對應MLDpc碼（藉 136253.doc -109- 1377793 由檢查矩陣Η所定義之LDPC碼）之碼長N及編碼率r之資訊 長Κ之資訊矩陣ΗΑ之1之要素之位置，以每360行（巡迴構造 之單位之行數Ρ)表示之表，依各碼長Ν及各編碼率r之檢查 矩陣Η逐一事先編製。 圖78至圖123係表示包含DVB-S.2之規格所規定之檢查矩 陣初始值表之用以生成各種檢查矩陣Η之檢查矩陣初始值 表。 亦即，圖78係表示DVB-S.2之規格所規定之對於碼長Ν 為16200位元之編碼率r為2/3之檢查矩陣Η之檢查矩陣初始 · 值表。 圖79至圖81係表示DVB-S.2之規格所規定之對於碼長Ν 為64800位元之編碼率r為2/3之檢查矩陣Η之檢查矩陣初始 值表。 此外，圖80係接續於圖79之圖，圖81係接續於圖80之 圖。
圖82係表示DVB-S.2之規格所規定之對於碼長Ν為16200 位元之編碼率r為3/4之檢查矩陣Η之檢查矩陣初始值表。 圖83至圖86係表示DVB-S.2之規格所規定之對於碼長Ν 為64800位元之編碼率r為3/4之檢查矩陣Η之檢查矩陣初始 值表。 此外，圖84係接續於圖83之圖，圖85係接續於圖84之 圖。而且，圖86係接續於圖85之圖。 圖87係表示DVB-S.2之規格所規定之對於碼長Ν為16200 位元之編碼率r為4/5之檢查矩陣Η之檢查矩陣初始值表。 136253.doc -110- 1377793
圖88至圖91係表示DVB_S 2之規格所規定之對於碼長N 為64800位元之編碼率r為4/5之檢查矩陣Η之檢查矩陣初始 值表。 此外，圖89係接續於圖88之圖，圖9〇係接續於圖89之 圖。而且’圖91係接續於圖90之圖。 圖92係表示DVB_S 2之規格所規定之對於碼長ν為ι62〇〇 位元之編碼率！"為5/6之檢查矩陣η之檢查矩陣初始值表。 圖93至圖96係表示DVB_S.2之規格所規定之對於碼長Ν 為64800位元之編碼率r為5/6之檢查矩陣Η之檢查矩陣初始 值表。 此外’圖94係接續於圖93之圖，圖95係接續於圖94之 圖。而且’圖96係接續於圖95之圖。 圖97係表示DVB-S.2之規格所規定之對於碼長Ν為16200 位元之編碼率r為8/9之檢查矩陣Η之檢查矩陣初始值表。 圖98至圖101係表示DVB-S.2之規格所規定之對於碼長Ν 為64800位元之編碼率Γ為8/9之檢查矩陣Η之檢查矩陣初始 值表。 此外，圖99係接續於圖98之圖，圖1〇〇係接續於圖99之 圖。而且，圖101係接續於圖100之圖。 圖102至圖105係表示DVB-S.2之規格所規定之對於碼長 Ν為64800位元之編碼率r為9/10之檢查矩陣Η之檢查矩陣初 始值表。 此外，圖103係接續於圖102之圖，圖104係接續於圖1〇3 之圖。而且，圖105係接續於圖104之圖。 136253.doc 111 圖106至圖107係表示DVB-S.2之規格所規定之對於碼長 N為64800位元之編碼率r為1/4之檢查矩陣Η之檢查矩陣初 始值表。 此外，圖107係接續於圖1〇6之圖。 圖108至圖109係表示DVB-S.2之規格所規定之對於碼長 Ν為64800位元之編碼率Γ為1/3之檢查矩陣Η之檢查矩陣初 始值表。 而且，圖109係接續於圖1〇8之圖。 圖110至圖111係表示DVB-S.2之規格所規定之對於碼長 Ν為64800位元之編碼率r為2/5之檢查矩陣Η之檢查矩陣初 始值表。 此外，圖111係接續於圖11〇之圖。 圖112至圖114係表示DVB-S.2之規格所規定之對於石馬長 Ν為64800位元之編碼率r為1/2之檢查矩陣Η之檢查矩陣初 始值表。 此外’圖113係接續於圖112之圖，圖114係接續於圖U3 之圖。 圖115至圖117係表示DVB-S.2之規格所規定之對於碼長 N為64800位元之編碼率r為3/5之檢查矩陣Η之檢查矩陣初 始值表。 此外，圖116係接續於圖115之圖，圖117係接續於圖116 之圖。 圖118係表示DVB-S.2之規格所規定之對於碼長\為 16200位元之編碼率r為1/4之檢查矩陣Η之檢查矩陣初始值 136253.doc •112- 1377793 表0 圖119係表示DVB-S.2之規格所規定之對於碼長N為 16200位元之編碼率r為1/3之檢查矩陣Η之檢查矩陣初始值 表0 圖120係表示DVB-S.2之規格所規定之對於碼長Ν為 16200位元之編碼率r為2/5之檢查矩陣Η之檢查矩陣初始值 表0 圖121係表示DVB-S.2之規格所規定之對於碼長Ν為 16200位元之編碼率r為1/2之檢查矩陣η之檢查矩陣初始值 表。 圖122係表示DVB-S .2之規格所規定之對於碼長Ν為 1 6200位元之編碼率r為3/5之檢查矩陣Η之檢查矩陣初始值 表。 圖123係表示可取代圖122之檢查矩陣初始值表來利.用之 碼長Ν為16200位元之對於編碼率r為3/5之檢查矩陣Η之檢 查矩陣初始值表。 發送裝置11之LDPC編碼部21係利用檢查矩陣初始值 表，如以下求出檢查矩陣Η。 亦即，圖124係表示從檢查矩陣初始值表求出檢查矩陣η 之方法。 此外，圖124之檢查矩陣初始值表係表示對於圖78所示 之DVB-S.2之規格所規定之碼長]^為162〇〇位元之對於編碼 率r為2/3之檢查矩陣Η之檢查矩陣初始值表。 檢查矩陣初始值表係如上述，將對應於因應Ldpc碼之 136253.doc *113- 碼長N及編碼率Γ之資訊長K之資訊矩陣11八之1之要素之位 置’以每360行（巡迴構造之單位之行數Ρ)表示之表，於其 第i列’檢查矩陣Η之第l+36〇x(i-l)行之1之要素之列號碼 (檢查矩陣Η之第1列之列號碼設作0之列號碼）僅排列有該 第l+36〇x(i-l)行之行所具有之行權重之數目。 於此，檢查矩陣Η之對應於同位長Μ之同位矩陣ht係成 為階梯構造’其係事先已決定。若根據檢查矩陣初始值 表，可求出檢查矩陣Η中之對應於資訊長K之資訊矩陣 ΗΑ。 檢查矩陣初始值表之列數k+1係依資訊長Κ而不同。 於資訊長K與檢查矩陣初始值表之列數k+1間，下式之 關係成立。 K=(k+l)x360 於此’上式之360為巡迴構造之單位之行數ρ。 於圖124之檢查矩陣初始值表，從第1列至第3列排列有 13個數值’從第4列至第k+Ι列（於圖124為第30列）排列有3 個數值。 因此’從圖124之檢查矩陣初始值表所求出之檢查矩陣η 之行權重係從第1行至第1+360x(3-1)-1行為13，從第 1+360><(3-1)行至第尺行為3。 圖124之檢查矩陣初始值表之第1列為〇、2084、1613、 1548、1286、1460、3196、4297、2481、3369、3451、 4620、2622 ’此係表示於檢查矩陣η之第1行，列號碼為 0 、 2084 、 1613 、 1548 、 1286 、 1460 、 3196 ' 4297 、 136253.doc -114- 1377793 2481、3369、3451、4620、2622之列之要素為1(且其他要 素為0)。 而且，圖124之檢查矩陣初始值表之第2列為1、122、 1516、3448、2880、1407、1847、3799、3529、373、 971、4358、3108，此係表示於檢查矩陣Η之第 361(=1+36〇χ(2-1))行，列號碼為 1、122、1516、3448、 2880、1407、1847、3799、3529、373、971、4358、3108 之列之要素為1。 如以上，檢查矩陣初始值表係將檢查矩陣Η之資訊矩陣 ΗΑ之1之要素之位置以每360行表示。 檢查矩陣Η之第l+36〇x(i-l)行以外之行，亦即從第 2 + 36〇χ(ι-1)行至第36〇xi行之各行係將藉由檢查矩陣初始 值表所決定之第1 + 36〇x(i-l)行之1之要素，按照同位長μ 往下方向（行之下方向）週期性地予以循環移位而配置。 亦即，例如第2+36〇x(i-l)行係將第i+36〇x(i-l)行往下方 向僅循環移位M/360(=q)，接著之第3 + 36〇χ(Μ)行係將第 1+36〇χ(ι-1)行往下方向僅循環移位2xM/36〇(=2xq)(將第 2+36〇x(i-l)行往下方向僅循環移位M/36〇(=q))。 現在，若將檢查矩陣初始值表之第i列（從上算起第i個） 之第j行（左起第j個）之數值表示作hij，並且將檢查矩陣H 之第w行之第j個之i之要素之列號碼表示作11叫，則檢查矩 陣Η之第1 + 360x^4)行以外之行之第w行之丨之要素之列號 碼！^·』可由下式求出。
Hw.j-mod{hi(j+m〇d((w-l),P)xq,M) 136253.doc -115· 1377793 於此，mod(x，y)係意味以y除以χ後之餘數。 而且，P為上述巡迴構造之單位之行數，例如於DVB-S.2之規格為360。進一步而言，q係藉由以巡迴構造之單 位之行數P(=360)除算同位長Μ所獲得之值M/360。 LDPC編碼部21係藉由檢查矩陣初始值表，特定出檢查 矩陣Η之第l+36〇x(i-l)行之1之要素之列號碼。 進一步而言，LDPC編碼部21係求出檢查矩陣Η之第 l+36〇x(i-l)行以外之行之第w行之1之要素之列號碼Hw_j， 生成藉由以上所獲得之列號碼之要素設作1之檢查矩陣Η。 · 接著，說明關於藉由發送裝置11之解多工器25之替換部 32所進行之替換處理之LDPC碼之碼位元之替換方式，亦 即LDPC碼之碼位元與表示符元之符元位元之分配模式（以 下亦稱位元分配模式）之變化。 於解多工器25，LDPC碼之碼位元係於縱行方向χ橫列方 向為（N/(mb))x(mb)位元之記憶體3 1之縱行方向寫入，其後 以mb位元單位，於橫列方向讀出。進一步而言，於解多工 器25，在替換部32替換於記憶體3 1之橫列方向讀出之mb位 ® 元之碼位元，替換後之碼位元成為（連續）b個符元之mb位 元之符元位元。 亦即，替換部32係將從讀出自記憶體3 1之橫列方向之 mb位元之碼位元之最高有效位元算起第i+1位元作為碼位 元bi，並且將從（連續）b個符元之mb位元之符元位元之最高 有效位元算起第i + Ι位元作為符元位元yi，按照特定之位元 分配模式來替換mb位元之碼位元b〇至bjnb-i。 136253.doc -116- 1377793 圖125係表示於LDPC碼是碼長N為64800位元、編碼率為 5/6或9/10之LDPC碼，進一步調變方式為4096QAM、倍數 b為1之情況下可採用之位元分配模式之例。 LDPC碼是碼長N為64800位元、编碼率為5/6或9/10之 LDPC碼，進一步調變方式為4096QAM、倍數b為1之情況 下，於解多工器25，於縱行方向X橫列方向為（64800/(12χ1))χ (12x1)位元之記憶體31寫入之碼位元係於橫列方向，以 12 xl (=mb)位元單位讀出，並供給至替換部32。
替換部32係以將讀出自記憶體31之12x1 (=mb)位元之碼 位元b〇至bn，如圖125所示分配給l(=b)個符元之 12xl(=mb)位元之符元位元y〇至yn之方式，來替換 12xl(=mb)位元之碼位元bG至bn。 亦即，若根據圖125，替換部32係就碼長N為64800位元 之LDPC碼中之編瑪率為5/6之LDPC瑪、及編瑪率為9/10之 LDPC碼而言，關於任一 LDPC碼均分別：
將碼位元bD分配給符元位元y8， 將碼位元b 1分配給符元位元y〇， 將碼位元b2分配給符元位元y6， 將碼位元b3分配給符元位元yi， 將碼位元b4分配給符元位元y4， 將碼位元b5分配給符元位元y5， 將碼位元b6分配給符元位元y2， 將碼位元b7分配給符元位元y3， 將碼位元b8分配給符元位元y7， 136253.doc -117- 1377793 將碼位元b 9分配給符元位元y 1 〇， 將碼位元b 1 〇分配給符元位元y 11 ’ 將碼位元b! i分配給符元位元y9， 而進行替換。 圖126係表示於LDPC碼是碼長N為64800位元、編碼率為 5/6或9/10之LDPC碼，進一步調變方式為4096QAM、倍數 b為2之情況下可採用之位元分配模式之例。 LDPC碼是碼長N為64800位元、編碼率為5/6或9/10之 LDPC碼，進一步調變方式為4096Q AM、倍數b為2之情況 下，於解多工器25，於縱行方向X橫列方向為（64800/(12χ2))χ (12x2)位元之記憶體31寫入之碼位元係於橫列方向，以 12x2(=mb)位元單位讀出，並供給至替換部32。 替換部32係以將讀出自記憶體31之12x2(=mb)位元之碼 位元b〇至b23，如圖126所示分配給連續之2(=b)個符元之 12x2(=mb)位元之符元位元y〇至y23之方式，來替換 12><2(=mb)位元之瑪位元b〇至b23。 亦即，若根據圖126，替換部32係就碼長N為64800位元 之LDPC碼中之編碼率為5/6之LDPC碼、及編碼率為9/10之 LDPC碼而言，關於任一LDPC碼均分別： 將碼位元b〇分配給符元位元y8， 將碼位元b2分配給符元位元y〇， 將碼位元b4分配給符元位元y6， 將碼位元b6分配給符元位元y!， 將碼位元b8分配給符元位元y4， 136253.doc -118· 1377793
將碼位元bl G分配给符元位元y5， 將碼位元bl 2分配给符元位元y2， 將瑪位元bM分配给符元位元y〕， 將碼位元1)1 6分配給符元位元y?， 將碼位元bis分配给符元位元yi〇， 將碼位元b2〇分配給符元位元yi〗， 將碼位元b22分配給符元位元y9， 將碼位元b!分配給符元位元y2〇， 將碼位元t>3分配給符元位元y t 2， 將碼位元bS分配給符元位元y18， 將碼位元I)7分配給符元位元y , 3， 將碼位元b9分配給符元位元y i 6， 將碼位元i分配給符元位元yn， 將碼位元b13分配給符元位元y14， 將碼位元b! 5分配給符元位元y i 5， 將碼位元b17分配給符元位元丫19， 將碼位元b i 9分配給符元位元y22， 將碼位元b21分配給符元位元y23， 將碼位元b〗3分配給符元位元y2丨， 而進行替換。 於此，圖126之位元分配模式係直接利用倍數15為i之情 況下之圖1 25之位元分配模式。亦即，於圖丨26，碼位元 b〇，t»2, __.，b22對符元位元yi之分配方式及碼位元…，b23對 符元位元yi之分配方式兩者均與圖125之碼位元至b對 136253.doc -119· 1377793 符元位元yi之分配方式相同。 圖127係表示調變方式為1024QAM，且LDPC碼是碼長N 為16200位元、編碼率為3/4、5/6或8/9之LDPC碼，倍數b 為2之情況，及LDPC碼是碼長N為64800位元、編碼率為 3/4、5/6或9/10之LDPC碼，倍數b為2之情況下可採用之位 元分配模式之例。 LDPC碼是碼長N為16200位元、編碼率為3/4、5/6或8/9 之LDPC碼，進一步調變方式為1024Q AM、倍數b為2之情 況下，於解多工器25，於縱行方向X橫列方向為（16200/(10χ2))χ · (10x2)位元之記憶體31寫入之碼位元係於橫列方向，以 l〇x2(=mb)位元單位讀出，並供給至替換部32。 而且，LDPC碼是媽長N為64800位元 '編碼率為3/4、 5/6或9/10之LDPC碼，進一步調變方式為1024Q AM、倍數 b為2之情況下，於解多工器25，於縱行方向X橫列方向為 (64800/( 1〇χ2))χ( 10x2)位元之記憶體31寫入之碼位元係於 橫列方向，以l〇x2(=mb)位元單位讀出，並供給至替換部
替換部32係以將讀出自記憶體31之l〇x2(=mb)位元之碼 位元b〇至bi9，如圖127所示分配給連續之2(=b)個符元之 l〇x2(=mb)位元之符元位元yG至yi9之方式，來替換 1 〇x2(=mb)位元之碼位元b〇至b!9。 亦即，若根據圖127，替換部32係就碼長N為16200位元 之LDPC碼中之編碼率為3/4之LDPC碼、編碼率為5/6之 LDPC碼及編碼率為8/9之LDPC碼，以及碼長N為64800位 136253.doc -120- 1377793 元之LDPC碼中之編碼率為3/4之LDPC碼 LDPC碼及編碼率為9/10之LDPC碼而言， 均分別： 將碼位元b〇分配給符元位元y8， 將碼位元b i分配給符元位元y 3， 將碼位元b2分配給符元位元y7，
將碼位元b3分配給符元位元y 1 〇， 將碼位元b4分配給符元位元y! 9， 將碼位元b5分配給符元位元y4， 將碼位元b6分配給符元位元y9， 將碼位元b7分配給符元位元ys，
、編碼率為5 / 6之 關於任一 LDPC碼 將碼位元b8分配給符元位元y 17， 將碼位元b9分配給符元位元y6， 將碼位元th 〇分配給符元位元y 14， 將碼位元bn分配給符元位元y! 1， 將碼位元b i 2分配給符元位元y 2， 將碼位元bi3分配給符元位元y 18， 將碼位元b丨4分配給符元位元y〗6， 將碼位元b 15分配給符元位元y 15， 將碼位元b 16分配給符元位元y 〇， 將碼位元7分配給符元位元y 1， 將碼位元b! 8分配給符元位元y!3， 將碼位元b! 9分配給符元位元y 12， 而進行替換。 136253.doc -121 - 1377793 圖128係表示調變方式為4096QAM，且LDPC碼是碼長N 為16200位元、編碼率為5/6或8/9之LDPC碼，倍數b為2之 情況，及LDPC碼是碼長N為64800位元、編碼率為5/6或 9/10之LDPC碼，倍數b為2之情況下可採用之位元分配模 式之例。 LDPC碼是碼長N為1 6200位元、編碼率為5/6或8/9之 LDPC碼，進一步調變方式為4096Q AM、倍數b為2之情況 下，於解多工器25，於縱行方向X橫列方向為（16200/(12χ2))χ (12x2)位元之記憶體31寫入之碼位元係於橫列方向，以 12x2(=mb)位元單位讀出，並供給至替換部32。 而且，LDPC碼是碼長N為64800位元、編碼率為5/6或 9/10之LDPC碼，進一步調變方式為4096QAM、倍數b為2 之情況下，於解多工器25，於縱行方向X橫列方向為 (64800/( 12χ2))χ( 12x2)位元之記憶體31寫入之碼位元係於 橫列方向，以12x2(=mb)位元單位讀出，並供給至替換部 32 ° 替換部32係以將讀出自記憶體3 1之12x2(=mb)位元之碼 位元bG至b23，如圖128所示分配給連續之2(=b)個符元之 12x2(=mb)位元之符元位元y〇至y23之方式，來替換 12 ><2(=mb)位元之碼位元b〇至b23。 亦即，若根據圖128，替換部32係就碼長N為16200位元 之LDPC碼中之編碼率為5/6之LDPC碼及編碼率為8/9之 LDPC碼，以及碼長N為64800位元之LDPC碼中之編碼率為 5/6之LDPC碼及編碼率為9/10之LDPC碼而言，關於任一 136253.doc -122- 1377793 LDPC碼均分別： 將碼位元b〇分配給符元位元y 1 〇， 將碼位元b!分配給符元位元y 15， 將碼位元b2分配給符元位元y4，
將碼位元b3分配給符元位元y 19， 將碼位元b4分配給符元位元y21， 將碼位元b5分配給符元位元y 16， 將碼位元b6分配給符元位元y23， 將碼位元b7分配給符元位元y 18， 將碼位元b8分配給符元位元y 11， .將碼位元b9分配給符元位元yi4， 將碼位元b丨〇分配給符元位元y22， 將碼位元b! i分配給符元位元y 5， 將碼位元b, 2分配給符元位元y 6， 將碼位元b 13分配給符元位元yi 7， 將碼位元b! 4分配給符元位元y η， 將碼位元b, 5分配給符元位元y2〇， 將碼位元b i 6分配給符元位元y 1， 將碼位元b i 7分配給符元位元y 3， 將碼位元b! 8分配給符元位元y9， 將碼位元b丨9分配給符元位元y2， 將碼位元b 2 〇分配給符兀位元y 7， 將碼位元b2!分配給符元位元y8， 將碼位元b22分配給符元位元y 12， -123- 136253.doc 將碼位元b23分配給符元位元y〇， 而進行替換。 若根據圖125至圖128所示之位元分配模式，則關於複數 種類之LDPC碼可採用同一位元分配模式，而且關於該複 數種類之LDPC碼之任一種，均可使對於錯誤之容錯成為 所需性能。 亦即，圖129至圖132係表示按照圖125至圖128之位元分 配模式進行替換處理之情況下之BER(Bit Error Rate :位元 1 錯誤率）之模擬結果。 此外，於圖129至圖132，橫軸表示Es/N〇(每1符元之信號 電力對雜訊電力比），縱軸表示BER。 而且，實線表示已進行替換處理之情況下之BER，1點 短劃線表示未進行替換處理之情況下之BER。 圖129係表示針對碼長N為64800、編碼率分別為5/6及 9/10之LDPC碼，作為調變方式採用4096QAM，倍數b設作 1，按照圖125之位元分配模式進行替換處理之情況下之 BER。 圖130係表示針對碼長N為64800、編碼率分別為5/6及 9/10之LDPC碼，作為調變方式採用4096QAM，倍數b設作 2，按照圖126之位元分配模式進行替換處理之情況下之 BER。 此外，於圖129及圖130，附有三角形標記之曲線圖表示 關於編碼率為5/6之LDPC碼之BER，附有星標（星形標記） 之曲線圖表示關於編碼率為9/10之LDPC碼之BER。 136253.doc -124- 1377793 圖131係表示針對碼長N為16200、編碼率分別為3/4、 5/6及8/9之LDPC碼及碼長N為64800、編碼率分別為3/4、 5/6及9/10之LDPC碼，作為調變方式採用1024QAM，倍數 b設作2，按照圖127之位元分配模式進行替換處理之情況 下之BER。
此外，於圖131，附有星標之曲線圖表示關於碼長N為 64800、編碼率為9/10之LDPC碼之BER，附有朝上之三角 形標記之曲線圖表示關於碼長N為64800、編碼率為5/6之 LDPC碼之BER。而且，附有正方形標記之曲線圖係表示 關於碼長N為64800、編碼率為3/4之LDPC碼之BER。 進一步而言，於圖131，附有圓圈標記之曲線圖表示關 於碼長N為16200、編碼率為8/9之LDPC碼之BER，附有朝 下之三角形標記之曲線圖表示關於碼長N為16200、編碼率 為5/6之LDPC碼之BER。而且，附有正號標記之曲線圖係 表示關於碼長N為16200、編碼率為3/4之LDPC碼之BER。
圖1 32係表示針對碼長N為16200、編碼率分別為5/6及 8/9之LDPC碼及碼長N為64800、編碼率分別為5/6及9/10之 LDPC碼，作為調變方式採用4096QAM，倍數b設作2，按 照圖128之位元分配模式進行替換處理之情況下之BER。 此外，於圖132，附有星標之曲線圖表示關於碼長N為 64800、編碼率為9/10之LDPC碼之BER，附有朝上之三角 形標記之曲線圖表不關於碼長N為64800、編碼率為5/6之 LDPC碼之 BER。 進一步而言，於圖132，附有圓圈標記之曲線圖表示關 136253.doc -125- 1377793 於碼長N為16200、編碼率為8/9之LDPC碼之BER，附有朝 下之三角形標記之曲線圖表示關於碼長N為16200、編碼率 為5/6之LDPC碼之BER。 若根據圖129至圖132可知，關於複數種類之LDPC碼可 採用同一位元分配模式，而且關於採用同一位元分配模式 之複數種類之LDPC碼之任一種，均可使對於錯誤之容錯 成為所需性能。
亦即，關於碼長或編碼率不同之複數種類之LDPC碼， 分別採用該LDPC碼所專用之位元分配模式之情況時，雖 可使對於錯誤之容錯極為高性能，但必須就不同種類之 LDPC碼逐一變更位元分配模式。 另一方面，若根據圖125至圖128之位元分配模式，關於 碼長或編碼率不同之複數種類之LDPC碼各個可採用同一 位元分配模式，關於複數種類之LDPC碼各個，無須如採 用該LDPC碼所專用之位元分配模式之情況，就不同種類 之LDPC碼逐一變更位元分配模式。
進一步而言，若根據圖125至圖128之位元分配模式，關 於複數種類之LDPC碼各個，即使稍微不及採用該LDPC碼 所專用之位元分配模式之情況，但即使如此仍可使對於錯 誤之容錯為高性能。 亦即，例如調變方式為4096QAM之情況下，就碼長N為 64800、編碼率分別為5/6及9/10之LDPC碼而言，關於任一 LDPC碼均可採用圖125或圖120之同一位元分配模式。然 後，如此，即使採用同一位元分配模式，仍可使對於錯誤 136253.doc -126- 1377793 之容錯為高性能。 進一步而言，例如調變方式為1024Q AM之情況下，就碼 長N為16200、編碼率分別為3/4、5/6及8/9之LDPC碼，及 碼長N為64800、編碼率分別為3/4、5/6及9/10之LDPC碼而 言，關於任一 LDPC碼均可採用圖127之同一位元分配模 式。然後，如此，即使採用同一位元分配模式，仍可使對 於錯誤之容錯為高性能。
進一步而言，例如調變方式為4096QAM之情況下，就碼 長N為16200、編碼率分別為5/6及8/9之LDPC碼，及碼長N 為64800、編碼率分別為5/6及9/10之LDPC碼而言，關於任 一LDPC碼均可採用圖128之同一位元分配模式。然後，如 此，即使採用同一位元分配模式，仍可使對於錯誤之容錯 為尚性能。 進一步說明關於位元分配模式之變化。
圖133係表示於LDPC碼是碼長N為16200或64800位元、 編碼率由例如從圖78至圖123所示之檢查矩陣初始值表所 生成之檢查矩陣Η所定義之LDPC碼之編碼率中之3/5以外 之LDPC碼，進一步調變方式為QPSK、倍數b為1之情況下 可採用之位元分配模式之例。 LDPC碼是碼長N為16200或64800位元、編碼率為3/5以 夕卜之LDPC碼，進一步調變方式為QPSK、倍數b為1之情況 下，於解多工器25，於縱行方向X橫列方向為 (Ν/(2χ1))χ(2χ1)位元之記憶體31寫入之碼位元係於橫列方 向，以2><l(=mb)位元單位讀出，並供給至替換部32。 136253.doc -127- 1377793 替換部32係以將讀出自記憶體31之2xl(=mb)位元之碼位 元1)〇及131，如圖133所示分配給1 (=b)個符元之2χ 1 (=mb)位 元之符元位元yc及yi之方式，來替換2x1 (=mb)位元之碼位 元b〇及bj 。 亦即，若根據圖133，替換部32係分別： 將碼位元b〇分配給符元位元y〇， 將碼位元b!分配給符元位元y丨， 而進行替換。 此外，該情況下，亦可思慮不進行替換，碼位元卜及匕 分別直接作為符元位元y〇及yi。 圖134係表示於LDPC碼是碼長N為16200或64800位元、 編碼率為3/5以外之LDPC碼，進一步調變方式為16QAM、 倍數b為2之情況下可採用之位元分配模式之例。 LDPC碼是碼長N為16800或64800位元、編碼率為3/5之 LDPC碼，進一步調變方式為16QAM、倍數b為2之情況 下，於解多工器25，於縱行方向X橫列方向為（Ν/(4χ2))χ (4x2)位元之記憶體31寫入之碼位元係於橫列方向，以 4 X 2 (=mb)位元單位讀出，並供給至替換部32。 替換部32係以將讀出自記憶體31之4><2(=mb)位元之碼位 元bG至b7，如圖134所示分配給連續之2(=b)個符元之 4x2(=mb)位元之符元位元yG至y7之方式，來替換4x2(=mb) 位元之碼位元b〇至b7。 亦即，若根據圖134，替換部32係分別： 將碼位元b〇分配給符元位元y7， 136253.doc -128- 1377793 將碼位元b i分配給符元位元y 1， 將碼位元b2分配給符元位元y4， 將碼位元b3分配給符元位元y2， 將碼位元b4分配給符元位元y5， 將碼位元b5分配給符元位元y3， 將碼位元b6分配給符元位元y6， 將碼位元b7分配給符元位元y〇， 而進行替換。
圖135係表示調變方式為64QAM，且LDPC碼是碼長N為 16200或64800位元、編碼率為3/5以外之LDPC碼，倍數b 為2之情況下可採用之位元分配模式之例。 LDPC碼是碼長N為16200或64800位元、編碼率為3/5以 外之LDPC碼，進一步調變方式為64QAM、倍數b為2之情 況下，於解多工器25，於縱行方向X橫列方向為 (]^/(6><2))><(6\2)位元之記憶體31寫入之碼位元係於橫列方 向，以6><2(=mb)位元單位讀出，並供給至替換部32。
替換部32係以將讀出自記憶體31之6x2(=mb)位元之碼位 元bG至bu，如圖135所示分配給連續之2(=b)個符元之 6x2(=mb)位元之符元>^至711之方式，來替換6x2(=mb)位元 之碼位元b〇至bn。 亦即，若根據圖135，替換部32係分別： 將碼位元b〇分配給符元位元y n， 將碼位元b!分配給符元位元y 7， 將碼位元b2分配給符元位元y3， 136253.doc -129- 1377793 將碼位元b3分配給符元位元y! 〇， 將碼位元b4分配給符元位元y6， 將碼位元b 5分配給符元位元y 2， 將碼位元b6分配給符元位元y9， 將瑪位元b7分配給符元位元y5， 將碼位元b8分配給符元位元y!， 將碼位元b9分配給符元位元y8， 將碼位元b i 〇分配給符元位元y4， 將瑪位元b 11分配給符元位元y〇， 而進行替換。 圖136係表示調變方式為256QAM，且LDPC碼是碼長N 為64800位元、編碼率為3/5以外之LDPC碼，倍數b為2之 情況下可採用之位元分配模式之例。 LDPC碼是碼長N為16200或64800位元、編碼率為3/5以 外之LDPC碼，進一步調變方式為256QAM、倍數b為2之情 況下，於解多工器25，於縱行方向X橫列方向為（64800/(8χ2))χ (8x2)位元之記憶體31寫入之碼位元係於橫列方向，以 8x2(=mb)位元單位讀出，並供給至替換部32。 替換部32係以將讀出自記憶體31之8x2(=mb)位元之碼位 元b〇至b15，如圖136所示分配給連續之2(=b)個符元之 8x2(=mb)位元之符元y〇至y15之方式，來替換8><2(=mb)位元 之碼位元1)()至b15。 亦即，若根據圖1 36，替換部32係分別： 將碼位元b〇分配給符元位元y 15， 136253.doc -130- 1377793 將碼位元b 1分配給符元位元y 1， 將碼位元b2分配給符元位元y 13， 將碼位元b3分配給符元位元y3， 將碼位元b4分配給符元位元y8， 將碼位元b5分配給符元位元y 11， 將碼位元b6分配給符元位元y9， 將碼位元b7分配給符元位元y5， 將碼位元b8分配給符元位元y!〇，
將碼位元b9分配給符元位元y6， 將瑪位元b 1 〇分配給符元位元y4， 將碼位元b! 1分配給符元位元y 7， 將碼位元b ! 2分配給符元位元y 1 2， 將碼位元b 13分配給符元位元y2， 將碼位元b ! 4分配給符元位元y 1 4， 將碼位元b! 5分配給符元位元y 〇， 而進行替換。
圖137係表示調變方式為256QAM，且LDPC碼是碼長N 為16200位元、編碼率為3/5以外之LDPC碼，倍數b為1之 情況下可採用之位元分配模式之例。 LDPC碼是碼長N為16200位元、編碼率為3/5以外之 LDPC碼，進一步調變方式為256QAM、倍數b為1之情況 下，於解多工器25，於縱行方向X橫列方向為（16200/(8χ1))χ (8x1)位元之記憶體31寫入之碼位元係於橫列方向，以 8xl(=mb)位元單位讀出，並供給至替換部32。 136253.doc -131 - 1377793 替換部32係以將讀出自記憶體31之8xl(=mb)位元之碼位 元b〇至b7，如圖137所示分配給連續之l(=b)個符元之 8xl(=mb)位元之符元y〇至y7之方式，來替換8><l(=mb)位元 之碼位元b〇至b7。 亦即，若根據圖137，替換部32係分別： 將碼位元b〇分配給符元位元y7， 將碼位元b丨分配給符元位元y3， 將碼位元b2分配給符元位元y 1， 將碼位元b3分配給符元位元y5， 將碼位元b4分配給符元位元y2， 將碼位元b5分配給符元位元y6， 將碼位元b6分配給符元位元y4， 將碼位元b7分配給符元位元y〇， 而進行替換。 圖138係表示於LDPC碼是碼長N為16200或64800位元、 編碼率為3/5之LDPC碼，進一步調變方式為QPSK、倍數b 為1之情況下可採用之位元分配模式之例。 LDPC碼是碼長N為16200或64800位元、編碼率為3/5之 LDPC碼，進一步調變方式為QPSK、倍數b為1之情況下， 於解多工器25，於縱行方向X橫列方向為（Ν/(2χ1))χ(2χ1) 位元之記憶體3 1寫入之碼位元係於橫列方向，以2 X 1 (=mb) 位元單位讀出，並供給至替換部32。 替換部32係以將讀出自記憶體31之2x1 (=mb)位元之碼位 元1)〇至1)1，如圖138所示分配給l(=b)個符元之2xl(=mb)位 136253.doc -132- 1377793 元之符元yG至yi之方式，來替換2xl(=mb)位元之碼位元b〇 至b,。 亦即，若根據圖138，替換部32係分別： 將碼位元b〇分配給符元位元y〇， 將碼位元b!分配給符元位元y 1， 而進行替換。 此外，該情況下，亦可思慮不進行替換，碼位元1)〇及b! 分別直接作為符元位元y〇及y 1。
圖139係表示於LDPC碼是碼長為N64800位元、編碼率 3/5之LDPC碼，進一步調變方式為16QAM、倍數b為2之情 況下可採用之位元分配模式之例。 LDPC碼是碼長N為64800位元、編碼率為3/5之LDPC 碼，進一步調變方式為16QAM、倍數b為2之情況下，於解 多工器25，於縱行方向X橫列方向為（64800/(4χ2))χ(4χ2)位 元之記憶體31寫入之碼位元係於橫列方向，以4x2(=mb)位 元單位讀出，並供給至替換部32。
替換部32係以將讀出自記憶體31之4x2(=mb)位元之碼位 元b〇至b7，如圖139所示分配給連續之2(=b)個符元之 4x2(=mb)位元之符元y〇至y7之方式，來替換4><2(=mb)位元 之碼位元b〇至b7。 亦即，若根據圖1 39，替換部32係分別： 將碼位元bG分配給符元位元y〇， 將瑪位元b i分配給符元位元y 5， 將碼位元b2分配給符元位元y 1， 136253.doc -133- 1377793 將碼位元b3分配給符元位元y2， 將碼位元b4分配給符元位元y4， 將碼位元b5分配給符元位元y7， 將碼位元b6分配給符元位元y3， 將碼位元b7分配給符元位元y6， 而進行替換。 圖140係表示於LDPC碼是碼長N為16200位元、編碼率為 3/5之LDPC碼，進一步調變方式為16QAM、倍數b為2之情 況下可採用之位元分配模式之例。 LDPC碼是碼長N為16200位元、編碼率為3/5以外之 LDPC碼，進一步調變方式為16Q AM、倍數b為2之情況 下，於解多工器25，於縱行方向X橫列方向為（16200/(4χ2))χ (4x2)位元之記憶體31寫入之碼位元係於橫列方向，以 4x2(=mb)位元單位讀出，並供給至替換部32。 替換部32係以將讀出自記憶體31之4x2(=mb)位元之碼位 元bQ至b7，如圖140所示分配給連續之2(=b)個符元之 4x2(=mb)位元之符元y〇至y7之方式，來替換4x2(=mb)位元 之碼位元b 〇至b 7。 亦即，若根據圖140，替換部32係分別： 將碼位元b〇分配給符元位元y7， 將碼位元b!分配給符元位元y 1， 將碼位元b2分配給符元位元y4， 將碼位元b3分配給符元位元y2， 將碼位元b4分配給符元位元y5， 136253.doc -134- 1377793 將碼位元b 5分配給符元位元y 3， 將碼位元b6分配給符元位元y6， 將碼位元b7分配給符元位元y〇， 而進行替換。 圖141係表示調變方式為64QAM，且LDPC碼是碼長N為 64800位元、編碼率為3/5之LDPC碼，倍數b為2之情況下 可採用之位元分配模式之例。
LDPC碼是碼長N為64800位元 '編碼率為3/5以外之 LDPC碼，進一步調變方式為64QAM、倍數b為2之情況 下，於解多工器25，於縱行方向X橫列方向為（64800/(6χ2))χ (6x2)位元之記憶體3 1寫入之碼位元係於橫列方向，以 6x2(=mb)位元單位讀出，並供給至替換部32。 替換部32係以將讀出自記憶體31之6x2(=mb)位元之碼位 元bG至b!，如圖141所示分配給連續之2(=b)個符元之 6><2(=mb)位元之符元y〇至yn之方式，來替換6x2(=mb)位元 之碼位元b〇至bn。
亦即，若根據圖14 1，替換部32係分別： 將碼位元b〇分配給符元位元y2 ’ 將碼位元b 1分配給符元位元y 7， 將碼位元b2分配給符元位元y6， 將碼位元b3分配給符元位元y9， 將碼位元b4分配給符元位元y〇， 將碼位元b5分配給符元位元y3， 將碼位元b6分配給符元位元y!， 136253.doc -135- 1377793 將碼位元b7分配給符元位元y8， 將碼位元b8分配給符元位元y4， 將碼位兀b 9分配給符元位元y 11， 將碼位元b! 〇分配給符元位元y5， 將碼位元b! 1分配給符元位元y 1 〇， 而進行替換。 圖142係表示調變方式為64QAM，且LDPC碼是碼長N為 16200位元 '編碼率為3/5之LDPC碼，倍數b為2之情況下 可採用之位元分配模式之例。 LDPC碼是碼長N為16200位元、編碼率為3/5之LDPC 碼，進一步調變方式為64QAM、倍數b為2之情況下，於解 多工器25，於縱行方向X橫列方向為（16200/(6χ2))χ(6χ2)位 元之記憶體3 1寫入之碼位元係於橫列方向，以6 X 2(=mb)位 元單位讀出，並供給至替換部32。 替換部32係以將讀出自記憶體3 1之6x2(=mb)位元之碼位 元b〇至bi 1，如圖142所示分配給連續之2(=b)個符元之 6><2(=mb)位元之符元位元y〇至y!i之方式，來替換6x2(=mb) 位元之碼位元b〇至b!!。 亦即，若根據圖141，替換部32係分別： 將碼位元b〇分配給符元位元y η， 將碼位元b!分配給符元位元y 7， 將碼位元b2分配給符元位元y3， 將碼位元b3分配給符元位元y 1 〇， 將碼位元b4分配給符元位元y6， 136253.doc -136- 1377793 將碼位元b 5分配給符元位元y 2， 將碼位元b6分配給符元位元y9， 將碼位元b7分配給符元位元y5， 將碼位元b8分配給符元位元y 1， 將碼位元b9分配給符元位元y8， 將碼位元b! G分配給符元位元y4， 將碼位元b! 1分配給符元位元y〇， 而進行替換。
圖143係表示調變方式為256QAM，且LDPC碼是碼長N 為64800位元、編碼率為3/5之LDPC碼，倍數b為2之情況 下可採用之位元分配模式之例。 LDPC碼是碼長N為64800位元、編碼率為3/5之LDPC 碼，進一步調變方式為256QAM、倍數b為2之情況下，於 解多工器25，於縱行方向X橫列方向為（64800/(8χ2))χ(8χ2) 位元之記憶體31寫入之碼位元係於橫列方向，以8x2(=mb) 位元單位讀出，並供給至替換部32。
替換部32係以將讀出自記憶體31之8 x2(=mb)位元之碼位 元b〇至b15，如圖143所示分配給連續之2(=b)個符元之 8x2(=mb)位元之符元位元yQ至y15之方式，來替換8x2(=mb) 位元之碼位元b〇至b i 5。 亦即，若根據圖143，替換部32係分別： 將碼位元bQ分配給符元位元y2， 將碼位元b!分配給符元位元y!丨， 將碼位元b2分配給符元位元y3， 136253.doc -137- 1377793 將碼位元b3分配給符元位元y4， 將碼位元b4分配給符元位元y〇， 將碼位元b5分配給符元位元y9， 將碼位元b6分配給符元位元y!， 將碼位元b7分配給符元位元ys， 將碼位元b 8分配給符元位元y i 〇， 將碼位元b9分配給符元位元y i 3， 將碑位元b10分配給符元位元y7， 將碼位元b π分配給符元位元y, 4， 將碼位元b 1 2分配給符元位元y 6， 將碼位元b13分配給符元位元y15， 將碼位元b 14分配給符元位元y5， 將碼位元b15分配給符元位元乂12， 而進行替換。 圖144係表示調變方式為256qam，且LDPC碼是碼長N 為16200位元、編碼率為3/5tLDpc碼，倍數b為1之情況 下可採用之位元分配模式之例。 LDPC碼是碼長N為16200位元、編碼率為3/5之LDPC 碼’進一步調變方式為256QAM、倍數b為1之情況下，於 解多工器25，於縱行方向x橫列方向為（162〇〇/(8χ1))χ(8χ1) 位兀之記憶體31寫入之碼位元係於橫列方向，以8xl(=mb) 位元早位讀出，並供給至替換部3 2。 替換部32係以將讀出自記憶體31之8xl (=mb)位元之碼位 元b〇至h，如圖144所示分配給1(=15)個符元之8xl(=mb)位 136253.doc 1377793 元之符元位元y〇至y7之方式，來替換8χ1 (=mb)位元之瑪位 元b〇至b7 ° 亦即，若根據圖144，替換部32係分別： 將碼位元b〇分配給符元位元y7， 將瑪位元b 1分配給符元位元y3， 將碼位元b2分配給符元位元y 1， 將碼位元b3分配給符元位元ys， 將碼位元b4分配給符元位元y2，
將碼位元b 5分配給符元位元y 6， 將碼位元b6分配給符元位元y4， 將碼位元b 7分配給符元位元y〇， 而進行替換。 接著，說明關於構成接收裝置12之反交錯器53。
圖145係說明構成反交錯器53之多工器54之處理之圖。 亦即，圖145A係表示解多工器54之功能性結構例。 多工器54係由反替換部1001及記憶體1002所構成。 多工器54係將供給自前段之解映射部52之符元之符元位 元作為對象，進行對應於發送裝置11之解多工器25所進行 之替換處理之反替換處理（替換處理之逆向處理），亦即進 行使藉由替換處理所替換之LDPC碼之碼位元（符元位元）之 位置回到原本位置之反替換處理，將其結果所獲得之 LDPC碼供給至後段之縱行扭轉反交錯器55。 亦即，於多工器54，對反替換部1001，以（連續）b個符 元之單位供給有該b個符元之mb位元之符元位元 136253.doc •139- 1377793 Υ 〇，y 1，· ·. y m b · 1 〇 反替換部1001係進行使mb位元之符元位元乂()至7„^1回到 原本之mb位元之符元位元，…，bmb_丨之排列（於構成發送 叢置11側之解多工器25之替換部32之替換進行前之符元位 元bQ至bmw之排列）之反替換，並輸出其結果所獲得之mb 位元之碼位元bQ至bmw。 記憶體1002係與構成發送裝置η側之解多工器25之記憶 體31相同，含有於橫列（row)(橫）方向記憶mb位元，並且於 縱行（column)(縱）方向記憶N/(mb)位元之記憶容量。亦 · 即’記憶體1002係由記憶N/(mb)位元之mb個縱行所構成。 其中，於記憶體1002，在從發送裝置n之解多工器25之 s己憶體31進行碼位元之讀出之方向，進行反替換部1〇〇1所 輸出之LDPC碼之碼位元之寫入，在往記憶體3丨進行碼位 兀之寫入之方向，進行寫入於記憶體1002之碼位元之讀 出。 亦即，於接收裝置12之多工器54，如圖145A所示，將反 替換4 1001所輸出2LDPC碼之碼位元以mb位元單位於橫 列方向之寫入，係從記憶體1〇〇2之第i列往下列依次進 行。 然後’右1碼長份之碼位元之寫入終了，則於多工器 :[從記憶體1002’將碼位元從縱行方向讀出，並供給至 後段之縱行扭轉反交錯器55。 於此，圖145B係表示從記憶體lm)2之碼位元之讀出之 圖0 136253.doc •140- 1377793 於解多工器54，LDPC碼之碼位元扃# + 奶卜叫 碉位70在構成記憶體1002之 縱仃從上往下方向（縱行方向）讀 縱行進行。 胃㈣^朝向右方向之 接著，參考圖146來說明構成接收裝置 之縱行扭轉反交錯器55之處理。 曰 圖…係表示多工器54之記憶體1〇〇2之結構例。 記憶體1002具有於縱行（縱）方向記憶灿位元並且於橫 列(橫)方向記憶N/㈣位元之記憶容量，由灿個縱行所構 成0 縱仃扭轉反交錯器55係對於記憶體1002，控制將LDPC 碼之碼位it寫人於橫列方向、於縱行方向讀出時之開始讀 出位置’藉此進行縱行扭轉反交錯。 亦即，於縱行扭轉反交錯器55，針對複數縱行分別適宜 地變更開始碼位元之讀出之開始讀出位置，藉此進行使縱 亍矛轉父錯所重排之碼位元之排列回到原本排列之反重排 處理。 於此，圖146係表示調變方式為16QAM且倍數1?為1之情 況下之記憶體10〇2之結構例。因此，i符元之位元數爪為4 位兀’而且記憶體1002係以4(=mb)個縱行所構成。 縱行扭轉反交錯器55係（取代多工器54)從記憶體1〇〇2之 第1列朝下’依次進行替換部丨〇〇丨所輸出之Ldpc碼之碼位 元往橫列方向之寫入。 然後’若1碼長份之碼位元之寫入終了，縱行扭轉反交 錯$55係從左朝向右方向，將碼位元從記憶體1002進行從 136253.doc 1377793 上往下方向（縱行方向）之讀出。 其中’縱行扭轉反交錯器55係將發送裝置u側之縱行扭 轉交錯器24寫入碼位元之開始寫位置，作為碼位元之開始 讀出位置，從記憶體1002進行碼位元之讀出。
亦即，若將各縱行之開頭（最上面）之位置之位址設為 〇 ’以升序之整數表示縱行方向之各位置之位址，則於調 變方式為16QAM且倍數b為1之情況下，於縱行扭轉反交錯 态55，關於最左縱行，將開始讀出位置設作位址為〇之位 置，關於（左起）第2縱行，將開始讀出位置設作位址為2之 位置，關於第3縱行，將開始讀出位置設作位址為4之位 置，關於第4縱行，將開始讀出位置設作位址為7之位置。 此外，關於開始讀出位置是位址為〇之位置以外之位置 之縱行’將碼位元之讀出進行至最下面之位置後，返回開 頭（位址為0之位置），進行即將至開始讀出位置前之位置為 止之讀出。然後，其後進行對下一（右）縱行之讀出。
藉由進行如以上之縱行扭轉反交錯，縱行扭轉交錯所重 排之碼位元之排列會回到原本排列。 接著 圖0 圖147係表示接收裝置12 之其他結構例之區塊 於圖147 ’接收裝置12係接收來自發送裝置u之調變作 奴貢料處理裝置，由正交解調糾、解映射部U、反^ 錯态53及LDPC解碼部1〇21所構成。 正=解調部51係接收來自發送裝置"之調變信號，進行 正父解調，將其結果所獲得之符元（1及⑽方向分別之值） 136253.doc -142· 供給至解映射部52。 解映射部52係進行使來自正交解調部51之符元成為 LDPC碼之碼位元之解映射，並供給至反交錯器53。 反交錯器53係由多工器（MUX)54、縱行扭轉反交錯器55 及同位反交錯器1011所構成，進行來自解映射部52之 LDPC碼之碼位元之反交錯。 亦即，多工器54係將來自解映射部52之LDPC碼作為對 象，進行對應於發送裝置11之解多工器25所進行之替換處 理之反替換處理（替換處理之逆向處理），亦即進行使藉由 替換處理所替換之碼位元之位置回到原本位置之反替換處 理，並將其结果所獲得之LDPC碼供給至縱行扭轉反交錯 器55。 縱行扭轉反交錯器55係將來自多工器54之LDPC碼作為 對象，進行對應於發送裝置11之縱行扭轉交錯器24所進行 之作為重排處理之縱行扭轉交錯之縱行扭轉反交錯。 縱行扭轉反交錯之結果所獲得之LDPC碼係從縱行扭轉 反交錯器5 5供給至同位反交錯器1011。 同位反交錯器1011係將縱行扭轉反交錯器55之縱行扭轉 反交錯後之碼位元作為對象，進行對應於發送裝置11之同 位交錯器23所進行之同位交錯之同位反交錯（同位交錯之 逆向處理），亦即進行使藉由同位交錯變更排列之LDPC碼 之碼位元回到原本排列之同位反交錯。 同位反交錯之結果所獲得之LDPC碼係從同位反交錯器 1011供給至LDPC解碼部1021。 136253.doc -143- 1377793 因此，於圖147之接收裝置12，對LDPC解碼部1021供給 有已進行反替換處理、縱行扭轉反交錯及同位反交錯之 LDPC碼，亦即供給有藉由按照檢查矩陣Η之LDPC編碼所 獲得之LDPC碼。
L^DPC解碼部1021係利用發送裝置11之LDPC編碼部21用 於LDPC編碼之檢查矩陣Η本身、或對於該檢查矩陣Η至少 進行相當於同位交錯之行置換所獲得之轉換檢查矩陣，來 進行來自反交錯器53之LDPC碼之LDPC解碼，並將其結果 所獲得之資料，作為對象資料之解碼結果輸出。
於此，於圖147之接收裝置12，由於從交錯器53(之同位 反交錯器1011)對於LDPC解碼部1021，供給藉由按照檢查 矩陣Η之LDPC編碼所獲得之LDPC碼，因此於發送裝置11 之LDPC編碼部21利用LDPC編碼所用之檢查矩陣Η本身， 來進行該LDPC碼之LDPC解碼之情況時，LDPC解碼部 1021可由例如藉由於每1個節點依次進行訊息（校驗節點訊 息、可變節點訊息）之運算之全_列譯碼（full serial decoding)方式進行LDPC解碼之解碼裝置，或藉由針對所 有節點同時（並列）進行訊息之運算之全並行譯碼（full parallel decoding)方式進行LDPC解碼之解碼裝置來構成。 而且，於LDPC解碼部1021，利用對於發送裝置11之 LDPC編碼部21用於LDPC編碼之檢查矩陣Η，至少進行相 當於同位交錯之行置換所獲得之轉換檢查矩陣，來進行 LDPC碼之LDPC解碼之情況時，可由同時進行Ρ(或Ρ之1以 外之約數）個校驗節點運算及可變節點運算之架構 136253.doc 1377793 (architecture)之解碼裝置，且含有藉由對1^)]?(：碼施以與用 以獲得轉換檢查矩陣之行置換同樣之行置換，以重排該 LDPC碼之碼位元之接收資料重排部31〇之解碼裝置來構 成。 此外’於圖147，為了便於說明，分別個別地構成進行 反替換處理之多工器54、進行縱行扭轉反交錯之縱行扭轉 反父錯器55及進行同位反交錯之同位反交錯器1〇丨丨，但多 工器54、縱行扭轉反交錯器55及同位反交錯器i〇ll之2以 上可與發送裝置11之同位交錯器23、縱行扭轉交錯器24及 解多工器25同樣地一體地構成。 接著，圖148係表示可適用於接收裝置12之接收系統之 第1結構例之區塊圖。 於圖148，接收系統係由取得部11〇1、傳送道解碼處理 部1102及資訊源解碼處理部1103所構成。 取得部1101係經由例如地面數位播放 '衛星數位播放、 CATV網、網際網路和其他網路等未圖示之傳送道，取得 包含將節目之圖像資料或聲音資料等對象資料至少予以 LDPC編碼所獲得之LDPC碼之信號，並供給至傳送道解碼 處理部1102。 於此，於取得部1101所取得之信號例如從播放台經由地 波、衛星波、CATV(Cable Television :有線電視）網等播放 而來之情況下，取得部1101係以調階器或STB(Set τ〇ρ Box :機上盒）等所構成。而且，取得部u〇1所取得之信號 例如從網頁伺服器’如 IPTV(Intemet Protocol Television : I36253.doc -145- 1377793 網路協定電視）以多點播送發送而來之情況下，取得部 1101在以例如NIc(Network Interface Card :網路介面卡）等 網路I/F(lnter face :介面）所構成。 傳送道解碼處理部U〇2係對於取得部ιι〇1經由傳送道所 取得之信號’施以至少包含訂正在傳送道所產生之失誤之 處理之傳送道解碼處理，將其結果所獲得之信號供給至資 訊源解碼處理部1103。 亦即’取得部1101經由傳送道所取得之信號係藉由至少 進行用以盯正在傳送道所產生之失誤之失誤訂正處理所獲 侍之信號，傳送道解碼處理部11〇2係對於該類信號，施以 例如失誤訂正處理等傳送道解碼處理。 ;此作為失誤盯正編碼有例如LDPC編碼或李德所羅 門，扁碼等。於此，作為失誤訂正編碼至少進行LDPC編 碼。 ^且，傳送道解碼處理可能包含調變信號之解調等。 。貝Λ源解碼處理部丨丨〇 3係對於經施以傳送道解碼處理 '施以包3將壓縮之資訊伸張為原本資訊之處理之 訊源解碼處理。 小、ρ於取得部11G1經由傳送道所取得之信號，為了 〜為資訊之圖像或聲音等之資料量，可能施以壓縮資 之壓縮編碼，該情況T，f訊源解料理部_係對於 t以傳送道解碼處理之信號，施以將壓縮之資訊伸張為 貝'訊之處理（伸張處理）等資訊源解碼處理。 此外，於取得部1101經由傳送道所取得之信號未施以 136253.doc •146· 1377793 縮為碼之情況下，於資訊源解碼處理部1103，不進行將壓 縮之資訊伸張為原本資訊之處理。 於此，作為伸張處理有例如MPEG譯碼等。而且，傳送 道解碼處理除了伸張處理以外，可能包含解拌碼等。 如以上所構成之接收系統，於取得部1101，例如對於圖 像或聲音等資料，施以MPEG編碼等壓縮編碼，並進一步 經由傳送道取得經施以LDPC編碼等失誤訂正編碼之信 號’並供給至傳送道解碼處理部1102。 於傳送道解碼處理部1102，對於來自取得部n〇1之信 號作為傳送道解碼處理而施以例如與正交解調部51或解 映射部52、反交錯器53、LDPC解喝部56(或LDPC解碼部 1021)同樣之處理，其結果所獲得之信號供給至資訊源解 媽處理部1103。 於資訊源解碼處理部1103，對於來自傳送道解碼處理部 1102之信號，施以MPEG譯碼等資訊源解碼處理，輸出其 結果所獲得之圖像或聲音。 如以上之圖丨48之接收系統可適用於例如接收作為數位 播放之電視播放之電視調階器等。 此外，取得部11〇1、傳送道解碼處理部11〇2及資訊源解 碼處理部U03分別可作為！個獨立之裝置（硬體 (IC(Integrated Circuit :積體電路）等））或軟體模組）而構 成。 而且，關於取得部1101、傳送道解碼處理部11〇2及資訊 源解碼處理部1103，可將取得部11〇1與傳送道解碼處理部 136253.doc -147· 1J//793 …、㈣送料碼處㈣㈣碼處趋 之集合、取得部1101、傳送道解碼處理部n〇2及資 訊源解碼處理部⑽之集合作為】個獨立之裝置而構成。 圖_係表示可適用於接收裝置12之接收系統之p結構 例之區塊圖。 此外，圖中，關於與圖148之情況相對應之部分係附上 同一符號，於以下適宜地省略其說明。 圖149之接I纟統係於含有取得則⑻、傳送道解碼處 理部贈及資訊轉碼處理和G3之點，肖圖148之情況 共通’於新設有輸出们⑴之點，與圖148之情況相異。 輸出部1111係例如顯示圖像之顯示裝置或輸出聲音之揚 聲裔，其輸出從資訊源解碼處理部11〇3所輸出之作為信號 之圖像或聲音等。亦即’輸出部“"係顯示圖像或輸出聲 音0 如以上之圖149之接收系統可適用於例如接收作為數位
播放之電視播放之TV(電視受像機）、或接收廣播播放之廣 播接收機等。 S 此外，於取得部1101所取得之信號未施以壓縮編碼之情 況下’傳送道解碼處理部1102所輸出之信號係供給至輪出 部 1111。 圖150係表示可適用於接收裝置12之接收系統之第3妹構 例之區塊圖。 此外’圖中，關於與圖148之情況相對應之部分係附上 同一符號，於以下適宜地省略其說明。 136253.doc •148- 1377793 圖150之接收系統係於含有取得部11〇1及傳送道解媽處 理部1102之點，與圖148之情況共通。 其中，圖150之接收系統係於未設有資訊源解碼處理部 1103而新設有記錄部1121之點，與圖148之情況相異。 記錄部1121係將傳送道解碼處理部11〇2所輸出之信號 (例如MPEG之TS之TS封包），記錄於（使其記憶於）光碟片 或硬碟（磁性碟片）、快閃記憶體等記錄（記憶）媒體。 如以上之圖150之接收系統可適用於將電視播放予以錄 像之錄影機等。 此外，於圖15 0，接收系統係設置資訊源解碼處理部 1103而構成’於資訊源解碼處理部11〇3，能以記錄部η。 吕己錄經施以資訊源解碼處理後之信號，亦即藉由譯碼所獲 得之圖像或聲音。 此外’本發明之實施型態不限定於上述實施型態，於不 脫離本發明之要旨之範圍内可予以各種變更。 【圖式簡單說明】 圖1係說明LDPC碼之檢查矩陣Η之圖。 圖2係說明LDPC碼之解碼程序之流程圖。 圖3係表示LDPC碼之檢查矩陣之例之圖。 圖4係表示檢查矩陣之Tanner圖之圖。 圖5係表示可變節點之圖。 圖6係表示校驗節點之圖。 圖7係表示適用本發明之傳送系統之一實施型態之結構 例之圖。 136253.doc -149- 圖8係表示發送裝置11之結構例之區塊圖。 圖9係表示檢查矩陣之圖。 圖10係表示同位矩陣之圖。 圖11A、B係表示DVB-S.2之規格所規定之LDPC碼之檢 查矩陣及行權重之圖。 圖12A、B係表示16QAM之信號點配置之圖。 圖13係表示64QAM之信號點配置之圖。 圖14係表示64QAM之信號點配置之圖。 圖15係表示64QAM之信號點配置之圖。 圖16A〜D係說明解多工器25之處理之圖。 圖17A、B係說明解多工器25之處理之圖。 圖1 8係表示關於LDPC碼之解碼之Tanner圖之圖。 圖19A、B係表示成為階梯構造之同位矩陣Ητ及對應於 該同位矩陣Ητ之Tanner圖之圖。 圖20係表示對應於同位交錯後之LDPC碼之檢查矩陣Η之 同位矩陣Ητ之圖。 圖21Α、Β係表示轉換檢查矩陣之圖。 圖22係說明縱行扭轉交錯器24之處理之圖。 圖23係表示縱行扭轉交錯所必要之記憶體3 1之縱行數及 開始寫位置之位址之圖。 圖24係表示縱行扭轉交錯所必要之記憶體3 1之縱行數及 開始寫位置之位址之圖。 圖25係說明發送處理之流程圖。 圖26Α、Β係表示在模擬所採用之通訊道之模型之圖。 136253.doc -150- 1377793 圖27係表示在模擬所獲得之錯誤率與顫振之都卜勒頻率 fd之關係之圖。 圖28係表示在模擬所獲得之錯誤率與顫振之都卜勒頻率 fd之關係之圖。 圖29係表示LDPC編碼部21之結構例之區塊圖。 圖30係說明LDPC編碼部21之處理之流程圖。 圖31係表示編碼率2/3、碼長16200之檢查矩陣初始值表 之圖。
圖32係表示編碼率2/3、碼長64800之檢查矩陣初始值表 之圖。 圖33係表示編碼率2/3、碼長64800之檢查矩陣初始值表 之圖。 圖34係表示編碼率2/3、碼長64800之檢查矩陣初始值表 之圖。 圖35係表示編碼率3/4、碼長16200之檢查矩陣初始值表 之圖。
圖36係表示編碼率3/4、碼長64800之檢查矩陣初始值表 之圖。 圖37係表示編碼率3/4、碼長64800之檢查矩陣初始值表 之圖。 圖38係表示編碼率3/4、碼長64800之檢查矩陣初始值表 之圖。 圖39係表示編碼率3/4、碼長64800之檢查矩陣初始值表 之圖。 136253.doc -151 - 1377793 圖40係表示編碼率4/5、碼長16200之檢查矩陣初始值表 之圖。 圖41係表示編碼率4/5、碼長64800之檢查矩陣初始值表 之圖。 圖42係表示編碼率4/5、碼長64800之檢查矩陣初始值表 之圖。 圖43係表示編碼率4/5、碼長64800之檢查矩陣初始值表 之圖。 圖44係表示編碼率4/5、碼長64800之檢查矩陣初始值表 之圖。 圖45係表示編碼率5/6、碼長16200之檢查矩陣初始值表 之圖。 圖46係表示編碼率5/6、碼長64800之檢查矩陣初始值表 之圖。 圖47係表示編碼率5/6、碼長64800之檢查矩陣初始值表 之圖。 圖48係表示編碼率5/6、碼長64800之檢查矩陣初始值表 之圖。 圖49係表示編碼率5/6、碼長64800之檢查矩陣初始值表 之圖。 圖50係表示編碼率8/9、碼長16200之檢查矩陣初始值表 之圖。 圖51係表示編碼率8/9、碼長64800之檢查矩陣初始值表 之圖。 136253.doc -152- 1377793 圖52係表示編碼率8/9、碼長64800之檢查矩陣初始值表 之圖。 圖53係表示編碼率8/9、碼長64800之檢查矩陣初始值表 之圖。 圖54係表示編碼率8/9、碼長64800之檢查矩陣初始值表 之圖。 圖55係表示編碼率9/10、碼長64800之檢查矩陣初始值 表之圖。
圖56係表示編碼率9/10、碼長64800之檢查矩陣初始值 表之圖。 圖57係表示編碼率9/10、碼長64800之檢查矩陣初始值 表之圖。 圖58係表示編碼率9/10、碼長64800之檢查矩陣初始值 表之圖。 圖59係說明從檢查矩陣初始值表求出檢查矩陣Η之方法 之圖。
圖60Α〜C係說明現行方式之替換處理之圖。 圖61Α〜C係說明現行方式之替換處理之圖。 圖62A、B係表示以256QAM調變碼長64800、編碼率2/3 之LDPC碼，且倍數b為2之情況下之碼位元群組及符元位 元群組之圖。 圖63係表示以256QAM調變碼長64800、編碼率2/3之 LDPC碼，且倍數b為2之情況下之分配規貝|J之圖。 圖64A、B係表示以256QAM調變碼長64800、編碼率2/3 136253.doc -153- 1377793 之LDPC碼，且倍數b為2之情況下之按照分配規則之碼位 元之替換之圖。 圖65係表示已進行新替換方式之替換處理之情況及已進 行現行方式之替換處理之情況之BER之圖。 圖66係表示作為性能臨限值之Eb/N。較規格碼良好之 LDPC碼之檢查矩陣初始值表之例之圖。 圖67係表示作為性能臨限值之Eb/N。較規格碼良好之 LDPC碼之檢查矩陣初始值表之例之圖。 圖68係表示作為性能臨限值之Eb/N。較規格碼良好之 # LDPC碼之檢查矩陣初始值表之例之圖。 圖69係表示關於規格碼及提案碼之Es/N。與BER之關係之 圖。 圖70係表示接收裝置12之結構例之區塊圖。 圖71係說明接收處理之流程圖。 圖72係表示LDPC碼之檢查矩陣之例之圖。 圖73係表示於檢查矩陣施以列置換及行置換後之矩陣 (轉換檢查矩陣)之圖。 ® 圖74係表示分割為5x5單位之轉換檢查矩陣之圖。 圖75係表示匯總P個進行節點運算之解碼裝置之結構例 之區塊圖。 圖76係表示LDPC編碼部56之結構例之區塊圖。 圖77係表示適用本發明之電腦之一實施型態之結構例之 區塊圖。 圖78係表示編碼率2/3、碼長16200之檢查矩陣初始值表 136253.doc •154- 1377793 之例之圖。 圖79係表示編碼率2/3、碼長64800之檢查矩陣初始值表 之例之圖。 圖80係表示編碼率2/3、碼長64800之檢查矩陣初始值表 之例之圖。 圖81係表示編碼率2/3、碼長64800之檢查矩陣初始值表 之例之圖。
圖82係表示編碼率3/4、碼長16200之檢查矩陣初始值表 之例之圖。 圖83係表示編碼率3/4、碼長64800之檢查矩陣初始值表 之例之圖。 圖84係表示編碼率3/4、碼長64800之檢查矩陣初始值表 之例之圖。 圖85係表示編碼率3/4、碼長64800之檢查矩陣初始值表 之例之圖。
圖86係表示編碼率3/4、碼長64800之檢查矩陣初始值表 之例之圖。 圖87係表示編碼率4/5、碼長16200之檢查矩陣初始值表 之例之圖。 圖88係表示編碼率4/5、碼長64800之檢查矩陣初始值表 之例之圖。 圖89係表示編碼率4/5、碼長64800之檢查矩陣初始值表 之例之圖。 圖90係表示編碼率4/5、碼長64800之檢查矩陣初始值表 136253.doc 155 - 1377793 之例之圖。 圖91係表示編碼率4/5、碼長64800之檢查矩陣初始值表 之例之圖。 圖92係表示編碼率5/6、碼長16200之檢查矩陣初始值表 之例之圖。 圖93係表示編碼率5/6、碼長64800之檢查矩陣初始值表 之例之圖。 圖94係表示編碼率5/6、碼長64800之檢查矩陣初始值表 之例之圖。 圖95係表示編碼率5/6、碼長64800之檢查矩陣初始值表 之例之圖。 圖96係表示編碼率5/6、碼長64800之檢查矩陣初始值表 之例之圖。 圖97係表示編碼率8/9、碼長16200之檢查矩陣初始值表 之例之圖。 圖98係表示編碼率8/9、碼長64800之檢查矩陣初始值表 之例之圖。 圖99係表示編碼率8/9、碼長64800之檢查矩陣初始值表 之例之圖。 圖100係表示編碼率8/9、碼長64800之檢查矩陣初始值 表之例之圖。 圖101係表示編碼率8/9、碼長64800之檢查矩陣初始值 表之例之圖。 圖102係表示編碼率9/10、碼長64800之檢查矩陣初始值 136253.doc -156- 1377793 表之例之圖。 圖103係表示編碼率9/1〇、碼長64800之檢查矩陣初始值 表之例之圖》 圖104係表示編碼率9/1〇、碼長64800之檢查矩陣初始值 表之例之圖。 圖105係表示編碼率9/1〇、碼長64800之檢查矩陣初始值 表之例之圖。
圖106係表示編碼率1/4、碼長64800之檢查矩陣初始值 表之例之圖。 圖107係表示編碼率1/4、碼長64800之檢查矩陣初始值 表之例之圖。 圖108係表示編碼率1/3、碼長64800之檢查矩陣初始值 表之例之圖。 圖109係表示編碼率1/3、碼長64800之檢查矩陣初始值 表之例之圖》
圖110係表示編碼率2/5、碼長64800之檢查矩陣初始值 表之例之圖。 圖111係表示編竭率2/5、碼長64800之檢查矩陣初始值 表之例之圖。 圖112係表示編碼率1 /2、碼長64800之檢查矩陣初始值 表之例之圖。 圖113係表示編碼率1/2 '碼長64800之檢查矩陣初始值 表之例之圖。 圖114係表示編碼率丨/2、碼長648〇〇之檢查矩陣初始值 136253.doc -157· 1377793 表之例之圖。 圖115係表示編碼率3/5、碼長64800之檢查矩陣初始值 表之例之圖。 圖116係表示編碼率3/5、碼長64800之檢查矩陣初始值 表之例之圖。 圖117係表示編碼率3/5、碼長64800之檢查矩陣初始值 表之例之圖。 圖118係表示編碼率1/4、碼長16200之檢查矩陣初始值 表之例之圖。 圖119係表示編碼率1/3、碼長162〇〇之檢查矩陣初始值 表之例之圖。 圖120係表示編碼率2/5、碼長16200之檢查矩陣初始值 表之例之圖。 圖121係表示編碼率1/2、碼長ι62〇〇之檢查矩陣初始值 表之例之圖。 圖122係表示編碼率3/5、碼長162〇〇之檢查矩陣初始值 表之例之圖。 圖123係表不編碼率3/5、碼長1 6200之檢查矩陣初始值 表之其他例之圖。 圖124係說明從檢查矩陣初始值表求出檢查矩陣η之方法 之圖。 圖125係表示碼位元之替換例之圖。 圖126係表示碼位元之替換例之圖。 圖127係表示碼位元之替換例之圖。 136253.doc

Claims (1)

1377793 十、申請專利範圍： 1. 一種資料處理裝置，其包含替換機構，其係 於橫列方向及縱行方向記憶碼長為N位元之LDPC(Low Density Parity Check :低密度同位檢查）碼之碼位元之記 憶機構之於前述縱行方向所寫入而 於前述橫列方向所讀出之前述LDPC碼之碼位元之m位 元被作為1個符元， 特定正整數設為b，
前述記憶機構於前述橫列方向記憶mb位元，並且於前 述縱行方向記憶N/(mb)位元， 前述LDPC碼之碼位元於前述記憶機構之前述縱行方 向寫入，其後於前述橫列方向讀出，且 於前述記憶機構之前述橫列方向所讀出之mb位元之碼 位元被作為b個前述符元之情況下， 替換前述mb位元之碼位元，將替換後之碼位元作為表 示前述符元之符元位元； 前述LDPC碼係DVB-S.2或DVB-T.2之規格所規定之碼 長N為64800位兀、編碼率為2/3之LDPC碼； 前述m位元為8位元，且前述整數b為2; 前述碼位元之8位元作為1個前述符元而映射成 256QAM所決定之256個信號點中之任一個； 前述記憶機構含有於橫列方向記憶8x2位元之16個縱 行，於縱行方向記憶64800/(8x2)位元； 前述替換機構係將於前述記憶機構之橫列方向所讀出 136253.doc 1377793 之8x2位元之碼位元從最高有效位元算起第i+l位元設為 位元bi，並且將連續2個前述符元之8x2位元之符元位元 從最高有效位元算起第i+l位元設為位元yi，進行下述替 換： 將位元b〇分配給位元y! 5， 將位元b!分配給位元y 7， 將位元b2分配給位元y 1， 將位元b3分配給位元y5， 將位元b4分配給位元y6， 將位元b5分配給位元y i 3， 將位元b6分配給位元y!!， 將位元b7分配給位元y9， 將位元b8分配給位元y8， 將位元b9分配給位元y 14， 將位元b丨〇分配給位元y 12， 將位元b 1丨分配給位元y 3， 將位元b 12分配給位元y 〇， 將位元b 13分配給位元y 1 〇， 將位元b 1 4分配給位元y4， 將位元b丨5分配給位元y 2。 2. 一種資料處理方法，其包含替換步驟，其係 於橫列方向及縱行方向記憶碼長為N位元之LDPC(Low Density Parity Check :低密度同位檢查）碼之碼位元之記 憶機構之於前述縱行方向所寫入而於前述橫列方向所讀 136253.doc -2- 1377793 出之前述LDPC碼之碼位元之m位元被作為1個符元， 特定正整數設為b， 前述記憶機構於前述橫列方向記憶mb位元，並且於前 述縱行方向記憶N/(mb)位元， 前述LDPC碼之碼位元於前述記憶機構之前述縱行方 向寫入，其後於前述橫列方向讀出，且 於前述記憶機構之前述橫列方向所讀出之mb位元之碼 位元被作為b個前述符元之情況下，
替換前述mb位元之碼位元，將替換後之碼位元作為表 示前述符元之符元位元； 前述LDPC碼係DVB-S.2或DVB-T.2之規格所規定之碼 長N為6 4 8 0 0位兀、編瑪率為2 / 3之L D P C瑪； 前述m位元為8位元，且前述整數b為2; 前述碼位元之8位元作為1個前述符元而映射成 256QAM所決定之256個信號點中之任一個；
前述記憶機構含有於橫列方向記憶8x2位元之16個縱 行，於縱行方向記憶64800/(8x2)位元； 於前述替換步驟將於前述記憶機構之橫列方向所讀出 之8x2位元之碼位元從最高有效位元算起第i+Ι位元設為 位元bi，並且將連續2個前述符元之8x2位元之符元位元 從最高有效位元算起第i+Ι位元設為位元yi，進行下述替 換： 將位元bQ分配給位元y! 5， 將位元b!分配給位元y 7， 136253.doc 1377793 將位元b2分配給位元y 1， 將位元b3分配給位元y5， 將位元b4分配給位元y6， 將位元b5分配給位元y丨3， 將位元b6分配給位元y! t， 將位元b7分配給位元y9， 將位元b8分配給位元y8， 將位元b9分配給位元y丨4， 將位元b 1 〇分配給位元y丨2， 將位元b!丨分配給位元y3， 將位元b! 2分配給位元y〇， 將位元b i 3分配給位元y, 〇， 將位元b! 4分配給位元y 4， 將位元b丨5分配給位元y2。 3_ —種編碼裝置’其係進行藉由lDPC(l〇w Density Parity Check :低密度同位檢查）碼之編碼；其中 包含編碼機構’其係進行藉由碼長為64800位元、編 碼率為2/3之LDPC碼之編碼； 月'j述LDPC碼之檢查矩陣係將由把該檢查矩陣之與前 述碼長及資訊長所對應之資訊矩陣之i要素位置以每36〇 行表示之檢查矩陣初始值表所決定之前述資訊矩陣之1 要素’於行方向以每360行之週期配置而構成，其中前 述資訊長係相應於前述編碼率者； 前述檢查矩陣初始值表包括： 136253.doc 1377793 317 2255 2324 2723 3538 3576 6194 6700 9101 10057 12739 17407 21039 1958 2007 3294 4394 12762 14505 14593 14692 16522 17737 19245 21272 21379 127 860 5001 5633 8644 9282 12690 14644 17553 19511 19681 20954 21002 2514 2822 5781 6297 8063 9469 9551 11407 11837 12985 15710 20236 20393 • 1.565 3106 4659 4926 6495 6872 7343 8720 15785 16434 16727 19884 21325 706 3220 8568 10896 12486 13663 16398 16599 19475 19781 20625 20961 21335 4257 10449 12406 14561 16049 16522 17214 18029 18033 18802 19062 19526 20748 412 433 558 2614 2978 4157 6584 9320 11683 11819 13024 14486 16860
777 5906 7403 8550 8717 8770 11436 12846 13629 14755 15688 16392 16419 4093 5045 6037 7248 8633 9771 10260 10809 11326 12072 17516 19344 19938 2120 2648 3155 3852 6888 12258 14821 15359 16378 16437 17791 20614 21025 1085 2434 5816 7151 8050 9422 10884 12728 15353 17733 18140 18729 20920 136253.doc 1377793
856 1690 12787 6532 7357 9151 4210 16615 18152 11494 14036 17470 2474 10291 10323 1778 6973 10739 4347 9570 18748 2189 11942 20666 3868 7526 17706 8780 14796 18268 160 16232 17399 1285 2003 18922 4658 17331 20361 2765 4862 5875 4565 5521 8759 3484 7305 15829 5024 17730 17879 7031 12346 15024 179 6365 11352 2490 3143 5098 2643 3101 21259 4315 4724 13130 594 17365 18322 5983 8597 9627 136253.doc 1377793 10837 15102 20876 10448 20418 21478 3848 12029 15228 708 5652 13 146 5998 7534 161 17 2098 13201 18317 9186 14548 17776 5246 10398 18597 # 3083 4944 21021 13726 18495 19921 6736 1081 1 17545 10084 12411 14432 1064 13555 17033 679 9878 13547 3422 9910 20194 3640 3701 10046
5862 10134 11498 5923 9580 15060 1073 3012 16427 5527 20113 20883 7058 12924 15151 9764 12230 17375 772 7711 12723 555 13816 15376 136253.doc 1377793
10574 11268 17932 15442 17266 20482 390 3371 8781 10512 12216 17180 4309 14068 15783 3971 11673 20009 9259 14270 17199 2947 5852 20101 3965 9722 15363 1429 5689 16771 6101 6849 12781 3676 9347 18761 350 1 1659 18342 5961 14803 16123 2113 9163 13443 2155 9808 12885 2861 7988 1 1031 7309 9220 20745 6834 8742 11977 2133 12908 14704 10170 13809 18153 13464 14787 14975 799 1107 3789 3571 8176 10165 136253.doc 1377793
5433 13446 15481 3351 6767 12840 8950 8974 11650 1430 4250 21332 6283 10628 15050 8632 14404 16916 6509 10702 16278 15900 16395 17995 8031 18420 19733 3747 4634 17087 4453 6297 16262 2792 3513 17031 14846 20893 21563 17220 20436 21337 275 4107 10497 3536 7520 10027 14089 14943 19455 1965 3931 21104 2439 11565 17932 154 15279 21414 10017 11269 16546 7169 10161 16928 10284 16791 20655 36 3175 8475 136253.doc 1377793 2605 16269 19290 8947 9178 15420 5687 9156 12408 8096 9738 14711 4935 8093 19266 2667 10062 15972 6389 11318 14417 8800 18137 18434 5824 5927 15314 6056 13168 15179 3284 13138 18919 13115 17259 17332 。 4. 一種編碼方法，其係進行藉由LDPC(Low Density Parity Check:低密度同位檢查）碼之編碼之編碼裝置之編碼方 法；其中 包含前述編碼裝置進行藉由碼長為64800位元、編碼 率為2/3之LDPC碼之編碼之步驟； 前述LDPC碼之檢查矩陣係將由把該檢查矩陣之與前 述碼長及資訊長所對應之資訊矩陣之1要素位置以每360 行表示之檢查矩陣初始值表所決定之前述資訊矩陣之1 要素，於行方向以每360行之週期配置而構成，其中前 述資訊長係相應於前述編碼率者； 前述檢查矩陣初始值包括： 317 2255 2324 2723 3538 3576 6194 6700 9101 10057 136253.doc -10- 1377793 12739 17407 21039 1958 2007 3294 4394 12762 14505 14593 14692 16522 17737 19245 21272 21379 127 860 5001 5633 8644 9282 12690 14644 17553 19511 19681 20954 21002 2514 2822 5781 6297 8063 9469 9551 11407 11837 12985 15710 20236 20393
1565 3106 4659 4926 6495 6872 7343 8720 15785 16434 16727 19884 21325 706 3220 8568 10896 12486 13663 16398 16599 19475 19781 20625 20961 21335 4257 10449 12406 14561 16049 16522 17214 18029 18033 18802 19062 19526 20748 412 433 558 2614 2978 4157 6584 9320 11683 11819 13024 14486 16860
777 5906 7403 8550 8717 8770 11436 12846 13629 14755 15688 16392 16419 4093 5045 6037 7248 8633 9771 10260 10809 11326 12072 17516 19344 19938 2120 2648 3155 3852 6888 12258 14821 15359 16378 16437 17791 20614 21025 1085 2434 5816 7151 8050 9422 10884 12728 15353 17733 18140 18729 20920 856 1690 12787 136253.doc 1377793
6532 7357 9151 4210 16615 18152 1 1494 14036 17470 2474 10291 10323 1778 6973 10739 4347 9570 18748 2189 11942 20666 3868 7526 17706 8780 14796 18268 160 16232 17399 1285 2003 18922 4658 1733 1 20361 2765 4862 5875 4565 5521 8759 3484 7305 15829 5024 17730 17879 7031 12346 15024 179 6365 1 1352 2490 3143 5098 2643 3101 21259 4315 4724 13130 594 17365 18322 5983 8597 9627 10837 15102 20876 136253.doc -12- 1377793
10448 20418 21478 3848 12029 15228 708 5652 13146 5998 7534 16117 2098 13201 18317 9186 14548 17776 5246 10398 18597 3083 4944 21021 13726 18495 19921 6736 10811 17545 10084 12411 14432 1064 13555 17033 679 9878 13547 3422 9910 20194 3640 3701 10046 5862 10134 1 1498 5923 9580 15060 1073 3012 16427 5527 20113 20883 7058 12924 15151 9764 12230 17375 772 7711 12723 555 13816 15376 10574 11268 17932 136253.doc •】3- 15442 17266 20482 390 3371 8781 10512 12216 17180 4309 14068 15783 3971 11673 20009 9259 14270 17199 2947 5852 20101 3965 9722 15363 1429 5689 16771 6101 6849 12781 3676 9347 18761 350 11659 18342 5961 14803 16123 2113 9163 13443 2155 9808 12885 2861 7988 1 1031 7309 9220 20745 6834 8742 11977 2133 12908 14704 10170 13809 18153 13464 14787 14975 799 1 107 3789 3571 8176 10165 5433 13446 15481 1377793
3351 6767 12840 8950 8974 11650 1430 4250 21332 6283 10628 15050 8632 14404 16916 6509 10702 16278 15900 16395 17995 8031 18420 19733 3747 4634 17087 4453 6297 16262 2792 3513 17031 14846 20893 21563 17220 20436 21337 275 4107 10497 3536 7520 10027 14089 14943 19455 1965 3931 21 104 2439 11565 17932 154 15279 21414 10017 11269 16546 7169 10161 16928 10284 16791 20655 36 3175 8475 2605 16269 19290 136253.doc 1377793 8947 9178 15420 5687 9156 12408 8096 9738 14711 4935 8093 19266 2667 10062 15972 6389 11318 14417 8800 18137 18434 5824 5927 15314 6056 13168 15179 3284 13 138 18919 13115 17259 17332 ° 136253.doc
TW097145518A 2007-11-26 2008-11-25 Data-processing device, data-processing method, encoding device and encoding method TW200939639A (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007304689 2007-11-26
JP2007304690 2007-11-26
JP2008070467 2008-03-18
PCT/JP2008/070960 WO2009069513A1 (ja) 2007-11-26 2008-11-18 データ処理装置、及びデータ処理方法、並びに、符号化装置、及び符号化方法

Publications (2)

Publication Number Publication Date
TW200939639A TW200939639A (en) 2009-09-16
TWI377793B true TWI377793B (zh) 2012-11-21

Family

ID=40678415

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097145518A TW200939639A (en) 2007-11-26 2008-11-25 Data-processing device, data-processing method, encoding device and encoding method

Country Status (18)

Country Link
US (2) US8402337B2 (zh)
EP (4) EP2214321B1 (zh)
JP (2) JP5273054B2 (zh)
KR (2) KR101481854B1 (zh)
CN (2) CN101911505B (zh)
AU (2) AU2008330816B2 (zh)
BR (2) BRPI0820163B1 (zh)
CO (1) CO6311122A2 (zh)
DK (2) DK2509270T3 (zh)
EA (2) EA021906B1 (zh)
ES (4) ES2649560T3 (zh)
MY (2) MY155083A (zh)
NZ (2) NZ585421A (zh)
PL (3) PL2509270T3 (zh)
PT (2) PT2509270T (zh)
TW (1) TW200939639A (zh)
WO (3) WO2009069513A1 (zh)
ZA (1) ZA201003529B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI657684B (zh) * 2016-11-18 2019-04-21 日商索尼股份有限公司 送訊裝置、送訊方法、收訊裝置、及收訊方法
TWI665877B (zh) * 2017-02-06 2019-07-11 日商索尼股份有限公司 送訊方法及收訊裝置
TWI667901B (zh) * 2017-02-20 2019-08-01 日商索尼股份有限公司 Sending method and receiving device
TWI672031B (zh) * 2017-02-20 2019-09-11 日商索尼股份有限公司 送訊方法及收訊裝置
TWI677197B (zh) * 2017-02-20 2019-11-11 日商索尼股份有限公司 送訊方法及收訊裝置
TWI683545B (zh) * 2018-01-18 2020-01-21 日商索尼股份有限公司 送訊方法及收訊裝置
TWI683544B (zh) * 2018-01-18 2020-01-21 日商索尼股份有限公司 送訊方法及收訊裝置

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007091327A1 (ja) * 2006-02-09 2007-08-16 Fujitsu Limited Ldpc検査行列生成方法及び検査行列生成器並びに符号再送方法
KR101191196B1 (ko) * 2006-06-07 2012-10-15 엘지전자 주식회사 패리티 검사 행렬을 이용하여 부호화 및 복호화하는 방법
DK2056464T3 (da) 2007-10-30 2013-02-18 Sony Corp Databehandlingsanordning og -fremgangsmåde
TWI390856B (zh) * 2007-11-26 2013-03-21 Sony Corp Data processing device and data processing method
TWI459724B (zh) * 2007-11-26 2014-11-01 Sony Corp Data processing device and data processing method
RU2450442C2 (ru) * 2008-02-18 2012-05-10 Самсунг Электроникс Ко., Лтд. Способ и устройство для кодирования и декодирования канала в системе связи с использованием кодов с низкой плотностью проверок на четность
DK2248265T3 (en) * 2008-03-03 2015-08-31 Rai Radiotelevisione Italiana Bitpermutationsmønstre for LDPC coded modulation and QAM constellations
US8799735B2 (en) * 2008-12-31 2014-08-05 Mediatek Inc. Channel interleaver having a constellation-based unit-wise permuation module
KR101644656B1 (ko) * 2009-11-02 2016-08-10 삼성전자주식회사 선형 블록 부호를 사용하는 통신 시스템에서 패리티 검사 행렬을 생성하는 방법과 이를 이용한 채널 부호화/복호화 장치 및 방법
TWI415396B (zh) * 2009-11-23 2013-11-11 Nat Univ Tsing Hua 適用於根據里德-索羅門碼建立之低密度同位檢查碼的解碼器及解碼方法
JP5148586B2 (ja) * 2009-12-01 2013-02-20 株式会社東芝 復号装置および復号方法
JP5505725B2 (ja) * 2010-09-16 2014-05-28 ソニー株式会社 データ処理装置、及びデータ処理方法
JP5601182B2 (ja) 2010-12-07 2014-10-08 ソニー株式会社 データ処理装置、及びデータ処理方法
JP5630278B2 (ja) 2010-12-28 2014-11-26 ソニー株式会社 データ処理装置、及びデータ処理方法
JP5630282B2 (ja) * 2011-01-19 2014-11-26 ソニー株式会社 データ処理装置、及び、データ処理方法
JP5630283B2 (ja) * 2011-01-19 2014-11-26 ソニー株式会社 データ処理装置、及び、データ処理方法
JP5637393B2 (ja) * 2011-04-28 2014-12-10 ソニー株式会社 データ処理装置、及び、データ処理方法
EP2525497A1 (en) * 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
JP5648852B2 (ja) * 2011-05-27 2015-01-07 ソニー株式会社 データ処理装置、及び、データ処理方法
EP2560311A1 (en) 2011-08-17 2013-02-20 Panasonic Corporation Cyclic-block permutations for spatial multiplexing with quasi-cyclic LDPC codes
RU2012134916A (ru) * 2012-08-15 2014-02-20 ЭлЭсАй Корпорейшн Способ выбора подходящего кода ldcp
CN103780266B (zh) * 2012-12-21 2016-11-23 北京信息科技大学 一种不增加总线数目的避免串扰编码方法及装置
US9213593B2 (en) * 2013-01-16 2015-12-15 Maxlinear, Inc. Efficient memory architecture for low density parity check decoding
CN104969478B (zh) * 2013-02-08 2019-05-07 索尼公司 数据处理装置以及数据处理方法
US20150046766A1 (en) * 2013-02-08 2015-02-12 Sony Corporation Data processing apparatus and data processing method
US20150349802A1 (en) * 2013-02-08 2015-12-03 Sony Corporation Data processing device and data processing method
MX2014011863A (es) * 2013-02-08 2014-11-03 Sony Corp Dispositivo de procesamiento de datos y metodo de procesamiento de datos.
WO2014123014A1 (ja) * 2013-02-08 2014-08-14 ソニー株式会社 データ処理装置、及びデータ処理方法
MX338477B (es) 2013-06-12 2016-04-18 Sony Corp Aparato de procesamiento de datos y metodo de procesamiento de datos.
US9698939B2 (en) 2013-06-13 2017-07-04 Ciena Corporation Variable spectral efficiency optical modulation schemes
KR102002559B1 (ko) 2013-07-05 2019-07-22 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
KR20150005853A (ko) 2013-07-05 2015-01-15 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
GB201312243D0 (en) * 2013-07-08 2013-08-21 Samsung Electronics Co Ltd Non-Uniform Constellations
EP3048734B1 (en) * 2013-09-20 2019-01-02 Saturn Licensing LLC Encoding and decoding of a rate 10/15 ldpc code of length 16200 for dvb
KR102113942B1 (ko) 2013-09-20 2020-06-02 새턴 라이센싱 엘엘씨 데이터 처리 장치 및 데이터 처리 방법
WO2015041072A1 (ja) * 2013-09-20 2015-03-26 ソニー株式会社 データ処理装置、及びデータ処理方法
KR20160061329A (ko) * 2013-09-26 2016-05-31 소니 주식회사 데이터 처리 장치 및 데이터 처리 방법
KR20160061328A (ko) * 2013-09-26 2016-05-31 소니 주식회사 데이터 처리 장치 및 데이터 처리 방법
KR102264848B1 (ko) * 2013-09-26 2021-06-14 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
US9735809B2 (en) 2013-09-26 2017-08-15 Samsung Electronics Co., Ltd. Transmitting apparatus and signal processing method thereof
US9871621B2 (en) 2013-10-30 2018-01-16 Samsung Electronics Co., Ltd. Transmitting apparatus and signal processing method thereof
KR102359183B1 (ko) 2013-10-30 2022-02-07 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
KR102163710B1 (ko) * 2013-10-30 2020-10-12 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
JP2015156533A (ja) * 2014-02-19 2015-08-27 ソニー株式会社 データ処理装置、及び、データ処理方法
JP2015156530A (ja) * 2014-02-19 2015-08-27 ソニー株式会社 データ処理装置、及び、データ処理方法
JP2015156534A (ja) * 2014-02-19 2015-08-27 ソニー株式会社 データ処理装置、及び、データ処理方法
JP2015156532A (ja) 2014-02-19 2015-08-27 ソニー株式会社 データ処理装置、及び、データ処理方法
JP2015170912A (ja) 2014-03-05 2015-09-28 ソニー株式会社 データ処理装置、及び、データ処理方法
US9685980B2 (en) 2014-03-19 2017-06-20 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
KR101776272B1 (ko) 2014-03-19 2017-09-07 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
JP2015179960A (ja) * 2014-03-19 2015-10-08 ソニー株式会社 データ処理装置、及び、データ処理方法
KR101775704B1 (ko) * 2014-05-21 2017-09-19 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
US9602245B2 (en) 2014-05-21 2017-03-21 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
CN105379126B (zh) * 2014-05-21 2019-12-17 索尼公司 数据处理装置以及数据处理方法
MX2016000453A (es) 2014-05-21 2016-08-12 Sony Corp Dispositivo de procesamiento de datos y metodos de procesamiento de datos.
KR101775703B1 (ko) 2014-05-21 2017-09-06 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
KR101785692B1 (ko) 2014-05-21 2017-10-16 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
JP6428649B2 (ja) * 2014-05-21 2018-11-28 ソニー株式会社 データ処理装置、及び、データ処理方法
US9780808B2 (en) 2014-05-21 2017-10-03 Samsung Electronics Co., Ltd. Transmitter apparatus and bit interleaving method thereof
US9800269B2 (en) 2014-05-21 2017-10-24 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
WO2015178211A1 (ja) * 2014-05-21 2015-11-26 ソニー株式会社 データ処理装置、及び、データ処理方法
MX362019B (es) * 2014-05-21 2019-01-04 Sony Corp Dispositivo de procesamiento de datos y metodo de procesamiento de datos.
US9748975B2 (en) 2015-05-19 2017-08-29 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
CN107925648B (zh) * 2015-09-25 2021-03-02 苹果公司 用于生成射频信号的装置和方法
CN109314579B (zh) * 2016-06-13 2021-06-18 三菱电机株式会社 光传输方法和光传输系统
CN108123776A (zh) 2016-11-30 2018-06-05 华为技术有限公司 一种编码和调制方法、通信装置
JP6895052B2 (ja) * 2017-02-20 2021-06-30 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
US11012091B2 (en) * 2017-03-13 2021-05-18 Sony Corporation Transmitting apparatus and transmission method, receiving apparatus and reception method, and program
JP2019121935A (ja) * 2018-01-05 2019-07-22 日本放送協会 送信装置及び受信装置
CN110190925B (zh) * 2018-02-23 2022-03-08 中兴通讯股份有限公司 一种数据处理方法及装置
CN114897104A (zh) * 2022-06-14 2022-08-12 北京金堤科技有限公司 信息获取方法、装置、电子设备及存储介质

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353900B1 (en) 1998-09-22 2002-03-05 Qualcomm Incorporated Coding system having state machine based interleaver
US6625219B1 (en) * 1999-02-26 2003-09-23 Tioga Technologies, Ltd. Method and apparatus for encoding/framing for modulated signals over impulsive channels
EP1463255A1 (en) 2003-03-25 2004-09-29 Sony United Kingdom Limited Interleaver for mapping symbols on the carriers of an OFDM system
JP4224777B2 (ja) 2003-05-13 2009-02-18 ソニー株式会社 復号方法および復号装置、並びにプログラム
KR100505694B1 (ko) 2003-07-09 2005-08-02 삼성전자주식회사 직접 계산 방식에 의한 코드화 직교 주파수 분할 다중화수신기의 채널 상태 평가 장치 및 그 방법
CN1294706C (zh) * 2003-11-07 2007-01-10 中国人民解放军理工大学通信工程学院 对于具有输出外信息的编码调制系统的迭代解调解码方法及装置
CN100364237C (zh) * 2004-02-09 2008-01-23 清华大学 非规则低密度奇偶校验码的系统码设计方法及其通信系统
CN100490334C (zh) * 2005-01-10 2009-05-20 美国博通公司 构建和选择基于grs不规则ldpc码的方法
KR20060135451A (ko) * 2005-06-25 2006-12-29 삼성전자주식회사 저밀도 패리티 검사 행렬 부호화 방법 및 장치
CN100505555C (zh) * 2005-09-30 2009-06-24 电子科技大学 一种无线通信系统中非正则低密度奇偶校验码的生成方法
KR101351140B1 (ko) * 2005-11-22 2014-01-15 조지아 테크 리서치 코오포레이션 통신 시스템에서 신호 송수신 장치 및 방법
US7831887B2 (en) * 2005-12-15 2010-11-09 General Instrument Corporation Method and apparatus for using long forward error correcting codes in a content distribution system
WO2007091327A1 (ja) * 2006-02-09 2007-08-16 Fujitsu Limited Ldpc検査行列生成方法及び検査行列生成器並びに符号再送方法
KR101191196B1 (ko) * 2006-06-07 2012-10-15 엘지전자 주식회사 패리티 검사 행렬을 이용하여 부호화 및 복호화하는 방법
US8028214B2 (en) * 2006-08-17 2011-09-27 Mobile Techno Corp. Low density parity check codes decoder and method thereof
US8086929B2 (en) * 2006-11-17 2011-12-27 Lg Electronics Inc. Method of executing LDPC coding using parity check matrix
JP4688841B2 (ja) * 2007-03-20 2011-05-25 日本放送協会 符号化器及び復号器、並びに送信装置及び受信装置
DK2056464T3 (da) 2007-10-30 2013-02-18 Sony Corp Databehandlingsanordning og -fremgangsmåde

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI657684B (zh) * 2016-11-18 2019-04-21 日商索尼股份有限公司 送訊裝置、送訊方法、收訊裝置、及收訊方法
TWI665877B (zh) * 2017-02-06 2019-07-11 日商索尼股份有限公司 送訊方法及收訊裝置
TWI667901B (zh) * 2017-02-20 2019-08-01 日商索尼股份有限公司 Sending method and receiving device
TWI672031B (zh) * 2017-02-20 2019-09-11 日商索尼股份有限公司 送訊方法及收訊裝置
TWI677197B (zh) * 2017-02-20 2019-11-11 日商索尼股份有限公司 送訊方法及收訊裝置
TWI683545B (zh) * 2018-01-18 2020-01-21 日商索尼股份有限公司 送訊方法及收訊裝置
TWI683544B (zh) * 2018-01-18 2020-01-21 日商索尼股份有限公司 送訊方法及收訊裝置

Also Published As

Publication number Publication date
EA201070630A1 (ru) 2010-12-30
JP5273055B2 (ja) 2013-08-28
ES2649560T3 (es) 2018-01-12
EP2509270B1 (en) 2017-05-17
EP2214321B1 (en) 2017-10-25
KR20100096098A (ko) 2010-09-01
AU2008330716B2 (en) 2013-01-10
EP2924882A1 (en) 2015-09-30
EP2214318B1 (en) 2017-06-28
WO2009069513A1 (ja) 2009-06-04
AU2008330716A2 (en) 2010-07-22
JP5273054B2 (ja) 2013-08-28
US20100275100A1 (en) 2010-10-28
NZ585418A (en) 2013-04-26
EP2214321A1 (en) 2010-08-04
KR101474050B1 (ko) 2014-12-17
EP2924882B1 (en) 2021-07-14
CN101911505B (zh) 2015-05-06
EP2214318A1 (en) 2010-08-04
PL2214318T6 (pl) 2020-10-19
PL2214318T3 (pl) 2017-10-31
EA021966B1 (ru) 2015-10-30
PT2509270T (pt) 2017-07-18
CN101874352A (zh) 2010-10-27
JPWO2009069513A1 (ja) 2011-04-14
CN101911505A (zh) 2010-12-08
AU2008330816A2 (en) 2010-07-22
DK2509270T3 (en) 2017-07-31
DK2214318T3 (en) 2017-08-21
EA201070629A1 (ru) 2011-02-28
AU2008330716A1 (en) 2009-06-04
ES2636371T3 (es) 2017-10-05
BRPI0820163B1 (pt) 2019-06-04
MY155083A (en) 2015-08-28
US8402337B2 (en) 2013-03-19
PL2509270T3 (pl) 2017-09-29
KR101481854B1 (ko) 2015-01-12
EP2214318B3 (en) 2019-02-13
EP2509270A2 (en) 2012-10-10
EP2214318B8 (en) 2017-12-13
DK2214318T6 (da) 2019-05-13
WO2009069616A1 (ja) 2009-06-04
EA021906B1 (ru) 2015-09-30
BRPI0819644A2 (pt) 2020-12-22
CN101874352B (zh) 2013-04-17
JPWO2009069580A1 (ja) 2011-04-14
ES2881854T3 (es) 2021-11-30
NZ585421A (en) 2013-03-28
ES2639994T3 (es) 2017-10-31
WO2009069580A1 (ja) 2009-06-04
PL2924882T3 (pl) 2021-09-27
US8335964B2 (en) 2012-12-18
BRPI0820163A2 (pt) 2015-06-16
AU2008330816A1 (en) 2009-06-04
EP2214321A4 (en) 2014-10-22
TW200939639A (en) 2009-09-16
ES2639994T7 (es) 2019-08-20
PT2214318T (pt) 2017-08-08
KR20100096102A (ko) 2010-09-01
ZA201003529B (en) 2011-11-30
EP2509270A3 (en) 2014-10-29
US20100299572A1 (en) 2010-11-25
MY159733A (en) 2017-01-31
AU2008330816B2 (en) 2013-01-17
EP2214318A4 (en) 2015-03-04
AU2008330716B8 (en) 2013-01-24
CO6311122A2 (es) 2011-08-22

Similar Documents

Publication Publication Date Title
TWI377793B (zh)
TWI538415B (zh) Data processing device and data processing method
KR102521809B1 (ko) 데이터 처리 장치 및 데이터 처리 방법
TWI497920B (zh) Data processing device and data processing method
TWI410055B (zh) Data processing device, data processing method and program product for performing data processing method on computer
KR102190377B1 (ko) 데이터 처리 장치, 및, 데이터 처리 방법
JP5664919B2 (ja) データ処理装置、及び、データ処理方法
TWI389460B (zh) Data processing device and data processing method
KR102361969B1 (ko) 데이터 처리 장치, 및, 데이터 처리 방법
WO2012165161A1 (ja) データ処理装置、及び、データ処理方法
KR102322523B1 (ko) 데이터 처리 장치 및 데이터 처리 방법
JP2012124623A (ja) データ処理装置、及びデータ処理方法
KR102444309B1 (ko) 데이터 처리 장치, 및, 데이터 처리 방법
KR102474629B1 (ko) 송신 방법, 및 수신 장치
TW201006137A (en) Encoding device and encoding method
KR102326752B1 (ko) 송신 장치, 송신 방법, 수신 장치, 및, 수신 방법
CA2941450C (en) Data processing device and data processing method
CN105531935B (zh) 数据处理装置和数据处理方法
KR102475138B1 (ko) 송신 방법, 및 수신 장치
KR102475137B1 (ko) 송신 방법, 및 수신 장치
KR102475276B1 (ko) 송신 방법, 및 수신 장치
TW200947880A (en) Data process device and data process method
TW201010295A (en) Data processing device and data processing method
TW200939642A (en) Data processing device and data processing method
KR20160060026A (ko) 데이터 처리 장치 및 데이터 처리 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees