TWI376773B - Method for manufacturing non-volatile memory and structure threrof - Google Patents

Method for manufacturing non-volatile memory and structure threrof Download PDF

Info

Publication number
TWI376773B
TWI376773B TW097127223A TW97127223A TWI376773B TW I376773 B TWI376773 B TW I376773B TW 097127223 A TW097127223 A TW 097127223A TW 97127223 A TW97127223 A TW 97127223A TW I376773 B TWI376773 B TW I376773B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor layer
forming
manufacturing
dielectric
Prior art date
Application number
TW097127223A
Other languages
English (en)
Other versions
TW201005882A (en
Inventor
An Thung Cho
Chih Wei Chao
Chia Tien Peng
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW097127223A priority Critical patent/TWI376773B/zh
Priority to US12/501,029 priority patent/US8093648B2/en
Publication of TW201005882A publication Critical patent/TW201005882A/zh
Application granted granted Critical
Publication of TWI376773B publication Critical patent/TWI376773B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42348—Gate electrodes for transistors with charge trapping gate insulator with trapping site formed by at least two separated sites, e.g. multi-particles trapping site
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Description

1376773 I · ^ *
TW4153PA 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種非揮發性記憶體之製造方法及 其結構，且特別是有關於一種具有矽奈米微晶粒之非揮發 性記憶體之製造方法及其結構。 【先前技術】 非揮發性記憶體具有永久記憶的功能，在半導體的應 ® 用元件中，非揮發性記憶體具有體積小、儲存讀取速度快 與低耗電量的優點。所以，近來常被使用於數位照相機、 音樂播放器（MP3)及記憶卡（Memory Card)等可攜式大量 資料儲存（Portable Mass Storage)電子產品。然而，非揮 - 發性記憶體本身已經面臨到尺寸上的問題。由於製造尺寸 微小化而使得其穿隧氧化層（Tunneling Oxide)薄膜厚度 也必需微小（例如小於5奈米），然而穿隧氧化層需要承受 I 多次讀寫存取，所以很容易造成穿随氧化層的缺陷產生， 而使得穿隧氧化層具有漏電路徑發生，而造成記憶體之電 荷流失，而無法繼續保有其優異的充電與記憶能力。 現今，奈米微晶之非揮發性記憶體元件架構是利用存 在於薄膜中之奈米微晶來進行電荷的儲存，以取代傳統的 複晶矽浮動閘極（P〇ly-Si Floating Gate)。因奈米微晶形 • 成的深層能階（Deep-level)是屬於分離式的陷阱（Discrete trap)，儲存的電荷間不會互相作用，因而不易因較薄的穿 遂氧化層或其局部缺陷而造成電荷的流失。這些特性可增 5
TW4I53PA 進其讀寫速度、降低操作電壓、及使高密集度具可行性。 然而’奈米微晶記憶體元件在製程上最困難的地方在 於控制奈米微晶的形成與需要極高溫（>9〇(rc)之退火製程 (annealing process)來形成製備出矽奈米微晶粒（s丨丨ic〇n nanocrystals) ’但尚溫之處理會使得矽基板會受到毁損。 傳統矽奈米微晶粒的製作方式大致分為兩種，一種為 矽奈米微晶粒之析出製作方法，另一種則為矽奈米微晶粒 之成長製作方法。 傳統矽奈米微晶粒之析出製作方法，首先會先沈積厚 度15奈米（nm)的熱氧化石夕層（thermal silicon oxide)。接 著，再進行矽（Si)的離子佈值步驟以使熱氧化矽層形成富 矽氧化矽層’其中富矽氧化矽層之組成為Sh.75〇2,離子佈 值的深度為10奈米（nm)。然後，在含2%的氧氣環境下經 過 1000°C 之快速熱退火（Rapid Thermal Annealing ; RTA) 製程後析出矽奈米微晶粒。 另一種傳統矽奈米微晶粒之成長製作方法，首先會先 以低壓化學氣相沉積（Low Pressure Chemical Vapor Deposition, LPCVD)成長非晶矽層（a-Si)。接著，再經由 高溫爐管退火，使非晶矽層成長出矽奈米微晶粒。 因此’傳統石夕奈粒微晶粒的形成’不論是經由快速熱 退火或是高溫爐管火’皆須經過高溫退火處理（>1 〇〇〇 °C )。如此高溫之熱處理將有損於石夕基板，甚至是需更低溫 的玻璃基板上。另一方面’利用離子佈值來獲得富石夕層， 不僅費時且控制不易。在面板尺寸的持續提高下，離子佈 1376773 I 1 t '
TW4153PA 值的方式將可能影響產能。 另外，假若所形成的晶體密度太少或過於分散，它將 " 無法儲存足夠的電荷。假若晶體太大或過於緊密，電子又 容易跳到鄰近的微晶粒或穿透氧化層的缺陷而產生漏電 現象。 但在目前現有的技術中，無論是離子佈植、熱處理析 出法或是利用化學氣相層析合成等等，均有量子點數量過 少、尺寸不易控制、分佈不均勻、容易造成薄膜損害、製 ® 程時間過長或是製程溫度過高等等的問題。因此，如何發 展出高密度及分佈均勻之奈米微晶之非揮發性記憶體元 件乃業界所致力的課題之一。 - 【發明内容】 本發明係有關於一種非揮發記憶體及其製造方法，係 藉由雷射退火製程形成具有矽奈米微晶粒之電荷儲存介 ^ 電層，製程溫度較低，不會對基板或其餘元件造成傷害。 根據本發明之第一方面，提出一種非揮發性記憶體之 製造方法，其製造方法包括下列步驟。首先，提供一基板。 接著，形成一半導體層於基板上。然後，形成一富矽介電 材料層於半導體層上方。接著，進行一雷射退火製程，使 得富矽介電材料層中形成數個矽奈米微晶粒，以形成一電 ' 荷儲存介電層。然後，形成一閘極於電荷儲存介電層上方。 根據本發明之第二方面，提出一種非揮發性記憶體， 包括一基板、一半導體層、一電荷儲存介電層及一閘極。 7
TW4153PA 區、一；免置於基板上’且半導體層包括-第-摻雜 雜區及C及一通道區’其中通道區係位於第-摻 層上，且之間。電荷健存介電層係設置於半導體 區及-電荷：浐：層包括-電荷穿遂區、-電荷儲存 並位於區係由富梦介電材料組成: 且具有數個矽奈米微晶子由富矽介電材料紐成， 遂區上。電荷阻擋區係由舍石=荷錯存區係位於電荷穿 儲存閘極係於電荷 實施二讓二::之上述内容能更明顯易；，;文特解 並配合所附圖式，作詳細說明如下y文特舉較佳 【實施方式】 以下係提出較佳眘# 施例所提出的非揮發性為本發明之說明。然而該實 所有步驟僅為舉例說明°思體之細部結構與製造方法之 圍做限缩。非揮發性記’並不會對本發明欲保護之範 體。再者，#施例中之圖體亦可稱為非揮發性記憶電晶 楚顯示本發明之技術特^μ略不必要之元件 ，以利清 第一實施例 第1~8圖繪示依昭 憶體之製造方法的示；：發明第-實施例之非揮發性記 •X主Α 思'圖。 h參照第1圖，fi 先，提供基板110，基板110例 1376773
TW4I53PA 如為矽基板、玻璃基板或者為塑膠基板等。本發s月在此 玻璃基板為例進行說明。 接著，本實施例較佳地可包括形成緩衝層15〇於基 110上之步驟。緩衝層150可以採用氧化矽（Si〇2)層、敗 化石夕（Si3N4)層或非晶石夕層（amorphous-Si layer)等材料’ 並可以採用沉積等方式形成於基板110上。如此一來’此 緩衝層150便能防止基板11〇内的雜質（如硼或鈉等）於後 續雷射退火製程時擴散到半導體層120,避免半導體層 120受到雜質污染。 接著，形成非晶石夕層（amorphous-Si layer)120a於基 板110上方。由於本實施例於形成非晶矽層120a前先行 形成緩衝層150 ’故本實施例之非晶矽層120a係位於缓 衝層150上。形成非晶矽層120a之後，亦可選擇性地例 如用雷射退火製程先將非晶矽層120a轉變為多晶矽層以 作為半導體層120，或是與後續步驟合併進行。於本實施 例中’此步驟係可與後續之雷射退火製程同時進行以節省 成本。 然後’形成富矽介電材料層130a於半導體層120上 方。由於此處之半導體層12◦為非晶矽層120a，故此富 矽介電材料層130a係形成於非晶矽層彳2〇21上。本實施例 之富矽介電材料層可以是富矽氧化矽（sMjc〇n rich smc〇n oxide ; Si-r丨ch SiOx)層、富矽氮仆 / 裘匕1 匕石夕（silicon-rich s山con nitride ； Si-rich SiNy) M ^ ^ ^ 增A田石夕氮氧化矽（silicon-rich silicon oxynitride; SMch Si〇xNy)層其中至少一者或 9 1376773 者是其堆疊層等或是其他富矽化合物
於4/3(約1_33)。當富石夕介電 夕介電材料例如為富矽氮化矽 ^ SiNy，其中y係大於〇且小 材料例如為富矽氮氧化矽時， 其富石夕氮氧㈣之分子式為Si〇xNy,其中（x+y)於 且小於2。 ' υ 於本實施例中，富矽介電材料層130a之形成可利用 電漿辅助化學氣相沉積製程（p|asma enhanced chemjea| vapor deposition，PECVD)，而電漿辅助化學氣相沉積製 程係藉由通入矽烷(s旧d、氧化氮（Να)或氨氣（Nh3)等混 合氣體並調整適當比例來沉積富矽介電材料層13〇a，藉 此沈積出富矽氧化矽、富矽氮化矽或富矽氮氧化矽。舉例 來說，若通入的混合氣體為矽烷(3旧4)與氧化氮（N2〇)則可 以沈積出富矽氧化矽（Si-rich SiOx)，若通入的混合氣體為 φ 石夕烧（SiH4)與氨氣（NH3)則可沈積出富矽氮化矽（Si_hch SiNy) ’若通入的混合氣體為的矽烷(s旧4)、氧化氮（n2〇) 與氨氣（NH3)則可沈積出富矽氮氧化矽（Si-rich SiOxNy)。 另外’材料層中矽含量愈高折射率愈大，二氧化矽的折射 率為1·46，本實施例之富矽介電材料層130a之折射率至 少大於1_5。此外，本實施例之富矽介電材料層130a例如 為一吸光材料，以便於後續之雷射退火製程施行。 接著，請同時參照第1圖及第2圖，進行雷射退火製 程’使得富矽介電材料層130a中形成數個矽奈米微晶粒
TW4153PA 134a。由於堂如 製程可以於〜°以聚焦於特定深度，因此採 氯/叮以於“夕介電材料層130a他，用雷射退火 134a ’進而使得富 i矽奈米微晶粒 晶粒咖的電荷儲存區 且不具切奈米微晶粒134 ;，其下方與上方 擔區136,其中包括有電荷穿HH132及電荷阻 ;=T136_介電=¾存區134 層130。在電荷儲存介電 為電何儲存介電 富石夕介電材料組成且位於日半導體層，12=遂區132仍由 134係由富石夕介 a ，電荷儲存區 仙，電荷儲存區有數個發奈米微晶粒 134上C- Λ材料組成並仅於電荷健存區 程析出複數個妙奈米微晶粒：，而火製 =之内部因材料分佈而產生區 介電層130。 〜成電何儲存 尽貫轭之此些矽奈米微晶粒134a之敘柝役人 :Μ奈米’較佳地則介於3_1〇奈米。由於矽：米： =之粒彳，巾且分佈均勻，可以避免晶體太大或過^緊 也，，電子容易跳到鄰近的微晶粒或穿透底下氧化層 陷而產生漏電現象。 、、 另外，本實施例之雷射退火製程較佳的為準分子雷射 退火（excmnerlaser annealing)製程，其操作溫度係低於 40〇C ’並不會使矽基板及玻璃基板毁壞。故本實施例 1376773
TW4153PA 之基板110之材料可以為矽基板或玻璃基板’本實施例之 非揮發性記億體的製造方法甚至可與低溫多晶矽製程（low temperature p〇丨ysilicon)整合在一起。 再者’矽奈米微晶粒134a於雷射退火製程形成之同 時’非晶矽層120a(如第1圖所示）亦可於雷射退火製程中 同時轉變為多晶石夕（polycrystalline)層以作為半導體層 120。如此—來，矽奈米微晶粒134a與半導體層120同 時形成’可有效地降低成本。然而，半導體層彳2〇之形成 方法並不限定於此，除上述可以一次雷射退火使半導體層 120及電荷儲存介電層13〇同時形成外，兩者亦可分別形 成比如17兒，亦可於非晶矽層120a形成後先使用第一次 火製程而使非晶矽層12〇a先轉變為多晶矽層以作 再扩用^層I20。接著於形成富矽介電材料層13〇a之後 二。"雷射退火製程以析出複數㈣奈米微晶粒 接著，請參照第3圖及第4圓普止 14〇a於電荷儲存介電層， 進幵=電層 =成閘極14。於具有，奈米微二 材料層130a上方，★钟θ , 之田石夕介電 並暴露出部分半導體層，介電層130上， 及電荷儲存介電層130可經由同一;幸貫 化製程，有效地整合製程步驟以降低成本。進仃圖案 然後，請參照第5圖。 雜暴露_半雜=，局部摻 Λ忧千導體層120形成第— 12 1376773 • * . ♦
TW4153PA 摻雜區122、第二摻雜區126以及介於二者之間之通道區 124。於本實施例中，此局部摻雜半導體層120之步驟係 藉由閘極140做為遮罩，再摻入0型摻質或是p型摻質（如 Θ或硼）至半導體層12〇,而形成第一摻雜區122及第二摻 雜區126及介於二者之間之通道區124。 此外’除可同時進行閘極140及電荷儲存介電層13〇 圖案化的步騾外，兩者的圖案化的步驟亦可分開進行。其 φ 中，電荷儲存介電層130的圖案化步驟亦可提前於雷射退 火製程前進行。另外，局部摻雜半導體層120之步驟亦可 亦可於圖案化電荷儲存介電層130後及閘極140形成前進 行。也就是說，局部摻雜半導層120之步驟並不限定於閘 極140形成後進行，亦可依據實際情況來調整其施行 • 驟。 接著，請參照第6圖及第7圖，形成内層介電層16〇 於半導體層120、閘極14G以及電荷儲存介電層13〇上 • 方。接著，再形成第一開口 160a以及第二開口 160b於内 f介電層160上，以分別暴露出半導體層12〇之第一推雜 區:22及第二摻雜區126。第一摻雜區122可作為源極摻 雜區，第二摻雜區126可作為汲極摻雜區。 • 接著，请再同時參照第7圖及第8圖，形成源極電極 170於第一開口 16〇a内與内層介電層⑽上源極電極 〇透過第一開口 160a與第一摻雜區122電性連接。並 且，再形成汲極電極180於第二開口 16〇b内與内層介電 曰16〇上，且汲極電極180透過第二開口 160b與第二摻 13 1376773
TW4153PA 雜區126電性連接。由於’源極電極170與汲極電極180 與電荷儲存介電層130之間具有内層介電層160,亦可有 效地使源極電極170及汲極電極18〇與電荷儲存介電層 130之間絕緣，以避免電荷儲存介電層13〇漏電。 ^ 利用上述方法製造而成的非揮發性記憶體之結構如 第8圖所示。本實施例之非揮發性記憶體1〇〇包括基板 110、半導體層120、電荷儲存介電層130以及閘極14〇。 修半導體層12〇係設置於基板11〇上，半導體層12〇包括第 摻雜區122、第二掺雜區126及通道區124，其中通道 區124係位於第一摻雜區122及第二摻雜區126之間。 電荷儲存介電層130係設置於半導體層12〇之通道區124 j方，其中電荷儲存介電層130包括電荷穿遂區132、電 _荷儲存區134以及電荷阻擂區136。電荷穿遂區132係由 富矽介電材料組成，並位於半導體層12〇之通道區124 上。電荷儲存區134係由富石夕介電材料組成，且具有複數 籲個石夕奈米微晶粒ma，並電荷儲存區134係位於電荷穿 逐區132上。電荷阻擋區136係由富石夕介電材料組成並 位於電荷儲存區134上。閘極14〇係設置於電荷儲存介電 層130上。 • #本實施例之非揮發性記憶體⑽進行電性測試。請 同時參照第8圖及第9圖，第9圖緣示依照本發明第 施例之非揮發性記憶體之臨界電壓特性曲線圖。本發明儲 存於電荷儲存介電層130中的電荷可以是電子或是電洞。 於本實施例中’非揮發性記憶體1〇〇例如為p型之非揮發 1376773
TW4153PA 性記憶體。因此，當非揮發性記 一 (program)時，係於問極14 … 〇進行編程 極電極180施加·1〇w(v) >伏(V)之電壓並於没 ”2加速進入電荷儲=Τ3^ 134a中。當非揮發性 並儲存於矽奈米微晶教 於問極140施加15 = ^行抹除（邮咖）時，係 伙（V)之电壓並於汲極電極180施力σ 伏(v)電壓’以排除被儲存於石夕奈米微晶粒13牝的 =。於本發明之-變化實施例中，非揮發性記憶體⑽ °為η型之非揮發性記憶體’利用電子達到前述的功能。' +如此一來，由於本實施例之矽奈米微晶粒1343經 =射退火製程且於低溫(<40(TC)中形成，不但可選用 做為基板110,更可選用更需低溫製程之玻璃基板。ς 2雷射退火製程不但具有選用矽基板及玻璃基板的好产 卞卜，更可與現今之低溫多晶矽製程相容。另外，經由雷= 退大製程所形成之石夕奈米微晶粒134a係以高密度三:分 佈，而有效地提高電荷儲存介電層13〇之電荷儲存能力二 胃二實施例 請參照第1〇圖，其繪示依照本發明第二實施例之砟 =發性記憶體之示意圖。第二實施例之非揮發性記憶體 〇〇與第一實施例之非揮發性記憶體100兩者之差別係僅 在於第二實施例較值地具有一層遮光層210(包括吸光層 的結構，因此，其他如製造方法及結構係與第—實施I 相同，故其結構、相關之材料及設計條件在此不再重複 15 1376773.
TW4153PA 贅述。 由於矽奈米微晶粒134a係對光係相當敏感，當矽 奈米微晶粒134a吸收光時，矽奈米微晶粒134a本身便 會產生電荷，而使得儲存的電荷流失或是產生變化。故 於本實施例中，非揮發性記憶體200較佳地更包括遮光 層210(包括吸光層），由遮光材料或是吸光材料所構成， 並係設置於於基板110與緩衝層150之間，對準該半導 體層120之該通道區124，用以阻擋環境光，以避免矽 奈米微晶粒134a受到環境光的影響。 第三實施例 請同時參照第8圖及第13圖。第三實施例之非揮發 性記憶體3 0 0與第一實施例之非揮發性記憶體10 0兩者之 差別在於第三實施例之電荷儲存層330之結構，因此其他 相同之結構與相關之材料及設計條件在此不再重複贅述。 第11〜13圖繪示依照本發明第三實施例之非揮發 性記憶體之製造方法的示意圖。 請先參照第11圖。於本實施例中，係先於位於基板 110之非晶矽層上120a先形成一穿遂介電層332。接著， 再形成一富碎介電層334於穿遂介電層332上，再形成一 阻擋介電層336於富矽介電層334。於本實施例中，穿遂 介電層332及阻擋介電層336之材料例如二氧化石夕 (Si02)，而富矽介電層334之材料特性係如同第一實施例 所述，故於此並不加以重複敘述。 16 1376773 .
TW4153PA 按耆，請同時參 火製程，使得富石夕介電材料層;％中形成圖數雷射退 粒334a，而使富♦介電材料層3 晶 層330。相同地，非晶石夕# 2電何儲存介電 程中形成多晶.以作為半;體 =錢先行形❹晶㈣作為半導朗12〇。1^ 介因33:上下已經形成有穿遂介電層332及； „的料’增加可儲切奈米微晶粒334a 2 里降低電掎穿遂區與電荷阻擋區的厚度。 ，著’請參照第13圖。如同第—實施例所述，接續 成= 之形成、圖案化步驟、局部摻雜的製程、形 =^介電層、源極電極17G核極電㈣◦之形成 •用上述方法製造而成的非揮發性記隱體之結構如 •第13圖所示。本實施例之非揮發性記憶體咖設置於基 板11〇上，包括半導體層12〇(包含第一換雜區⑵、通道 區124與第二摻雜區126)、穿遂介電層咖、電荷儲存介 電層330及阻擋介電層336以及_ 14()。穿遂介電層 332係設置於半導體層12〇與電荷儲存層伽之間，且阻 擋”電層336係設置於閘極14Q與電荷儲存層33〇之間。 ^本發明上述實施例所揭露之非揮發性記憶體及其製 造方法’係藉由雷射退火製程使富石夕介電層析出數個石夕奈 米微晶粒，以作為一電荷错存介電層。由於雷射退火製係
TW4153PA 可於低溫（<400°C)下使矽奈米微晶粒形成，故其選用之基 板材料可為矽基板及玻璃基板。並非如習知採用高溫退火 製程（>900°C)，而使得矽基板局部熱處理而毀損，當然更 不能採用需更低溫製程的玻璃基板。採用雷射退火製程不 但具有選用矽基板及玻璃基板的好處外，更可與現今之低 溫多晶矽製程相容。另外，經由雷射退火製程所形成之矽 奈米微晶粒係以高密度三維分佈，而有效地提高電荷儲存 介電層之電荷儲存能力。 綜上所述，雖然本發明已以較佳實施例揭露如上，然 其並非用以限定本發明。本發明所屬技術領域中具有通常 知識者，在不脫離本發明之精神和範圍内，當可作各種之 更動與潤飾。因此，本發明之保護範圍當視後附之申請專 利範圍所界定者為準。 1376773.
TW4153PA 【圖式簡單說明】 第1〜8圖繪示依照本發明第一實施例之非揮發性記 憶體之製造方法的示意圖； 第9圖繪示依照本發明第一實施例之非揮發性記憶 體之臨界電壓特性曲線圖； 第10圖繪示依照本發明第二實施例之非揮發性記憶 體之示意圖；以及 第11〜13圖繪示依照本發明第三實施例之非揮發性 ®記憶體之製造方法的示意圖。 【主要元件符號說明】 ' 100、200、300 :非揮發性記憶體 * 110 :基板 120 :半導體層 120a :非晶矽層 ^ 122 :第一摻雜區 124 :通道區 126 :第二摻雜區 130:電荷儲存介電層 130a、334 :富石夕介電層 132 :電荷穿遂區 • 1 34 :電荷儲存區 134a、334a :奈米微晶粒 136 :電荷阻擋區 19 1376773.
TW4153PA 140 :閘極 140a :導電層 150 :緩衝層 160 :内層介電層 160a :第一開口 160b :第二開口 170 :源極電極 18◦:汲極電極 210 :遮光層 330 :電荷儲存介電層 332 :穿遂介電層 336 :阻擋介電層 20

Claims (1)

1376773. 101年.08月24日修正替換頁 2012/8/24_la 申復&修正 十、申請專利範圍： 1. 一種非揮發性記憶體之製造方法，包括： 提供一基板； 形成一半導體層於該基板上； .形成一穿遂介電層於該半導體層上； 形成一富矽介電材料層於該穿遂介電層上； 形成一阻擋介電層於該富矽介電材料層上，其中該穿 遂介電層、該富矽介電材料層及該阻擋介電層係由一富矽 介電材料組成， 進行一雷射退火製程，使得該富石夕介電材料層中形成. 複數個矽奈米微晶粒； 形成一閘極於具有該些矽奈米微晶粒之該富矽介電 材料層上。 2. 如申請專利範圍第1項所述之製造方法，其中形 成該半導體層之步驟包括： ^形成一非晶矽層於該基板上；以及 將該非晶矽層轉變為一多晶矽層以作為該半導體層。 3. 如申請專利範圍第1項所述之製造方法，其中形 成該半導體層之步驟包括： 形成一非晶矽層於該基板上；以及 進行該雷射退火製程中，同時將該非晶矽層轉變為一 多晶矽層以作為該半導體層。 4. 如申請專利範圍第1項所述之製造方法，更包括： 局部摻雜該半導體層，以在該半導體層中形成一第一 097127223 1013323644-0 21 10/ Ί'5 101年Όβ月24曰梭正替 2012/8/24_la 申復&修正 摻雜區、一第二摻雜區以及介於二者之間之一通道區。 =5·如申請專利範圍第4項所述之製造方法，其中於 該閘極形成之步驟之後該製造方法更包括： 形成一内層介電層於該半導體層、該閘極以及該電荷 儲存介電層上方。 -6·如申請專利範圍第5項所述之製造方法，其中於 該内層介電層形成之步驟之後，該製造方法更包括.： 心成第一開口以及一第二開口於該内層介電層 上，以分別暴露出該半導體層之該第一摻雜區及該第二換 雜區。 ~ 如申凊專利範圍第6項所述之製造方法，其中於 該些開口形成之步驟之後，該製造方法更包括： ，成一源極電極於該第一開口内與該内層介電層 士 ’該源極電極透過該第一開口與該第一摻雜區電性‘ 上接 形成一汲極電極於該第二開口内與該内層 且該沒極電極透過該第二開口與該第二掺雜區 介t層 電性連 接供Μ 專利範圍第1項所述之装道乃沃 製二驟之後及形成該半導體層之步驟之前，該 形成一緩衝層於該基板上。 9·如申請專利範圍第] 虽矽介電材料包括富矽氧化矽 項所述之製造方法，其中該 、富石夕氫化石夕或富石夕氮氧化 097127223 1013323644-0 22 1376773 101年08月24日核正替换頁 2012/8/24_la 申復&修正 矽其中至少一者。 10. 如申請專利範圍第1項所述之製造方法，其中該 富矽介電材料之折射率係大於1.5。 11. 如申請專利範圍第1項所述之製造方法，其中該 富矽介電材料之分子式為SiOx，其中X係大於0且小於2。 12. 如申請專利範圍第1項所述之製造方法，其中該 富矽介電材料之分子式為SiNy其中y係大於0且小於 4/3。 13. 如申請專利範圍第1項所述之製造方法，其中該 富矽介電材料之分子式為SiOxNy其中（x+y)係大於0且小 於2。 14. 如申請專利範圍第1項所述之製造方法，其中該 富矽介電材料係為一吸光材料。 15. 如申請專利範圍第1項所述之製造方法，其中該 雷射退火製程包括一準分子雷射退火（excimer laser annealing)製程。 16. —種非揮發性記憶體，包括： 一基板； 一半導體層，設置於該基板上，該半導體層包括： 一第一摻雜區； 一第二摻雜區；及 一通道區，位於該第一摻雜區及該第二摻雜區 之間； 一電荷儲存介電層，設置於該半導體層上，由一富矽 097127223 1013323644-0 23 介電材料組成，包括 20丨2/8/24_丨《申復&修正 於該半導體層上'牙遂區’由該富石夕介電材料組成，並位 具有複數個矽奈米微子曰區係由该富矽介電材料組成’且 穿遂區上；以及、θ ^並該電荷儲存區係位於該電荷 —電荷阻擋區，由該含功人 ;δ亥電荷儲存區上；以及田夕’丨電材料組成，並位 —閘極’設置於該電荷兩 17.如申請專利範圍^ Κ二电層上。 體’更包括： 、所述之非揮發性f己憶 原極電植，與該摻雜區 一汲極電極，鱼哼笛_ 電性連接，以及 18 第一摻雜區電性連 18·如申凊專利範圍第 丨逆接 體，更包括： 項所述之非揮發性f己憮 一内層介電層，覆蓋於誃 ’ 儲存介電層上。 、〜半導體層、該閘極及該電荷 更包括： 緩衝層，設置於該半 20.如申請專利範圍第=錄板之間。 中該富/介奸枓之折射；:所；揮發性、 19.如申凊專利範圍 體，更包括： 項所述之非揮發性纪恢 體’其中該富⑦介糾料6項所述之非 21.如申請專利範圍第Γ6率:… 體，其中該富石夕介電材枓之八二項所述之非揮發性纪埯 刀子式為SiOx，其中X係大於 097127223 1013323644-0 24 1376773. 1101年08月24日核正替 〇且小於2 2012/8/24_la 申復 & 修正 體，立中專利範圍第16項所述之非揮發性記憶 且小於4^石"電材料之分子式為⑽y其尹y係大於0 體，JL中專利範㈣16項所述之非揮發性記憶 倍大於於Γ切之分子式為⑽聊’其中(x+y) Hr請專利範圍第16項所述之非揮發性記憶 八中4矽奈米微晶粒之粒徑係介於0.5-20奈米。 Γ中：：請專利範圍第16項所述之非揮發性記憶 其中5亥半導體層包括一多晶矽層。 26^申請專利範圍第16項所述之非揮發性記憶 介電介電層，位於該半導體層與該電荷儲存 體，更勺月;^扼圍第16項所述之非揮發性記憶 極之間電層’位於該電荷儲存介電層與該閘 28.如申請專利範圍第16項所述之 體，更包括-絲層，位於該㈣料 ^ 準該半導體層之該通道區。 體 體 SA 體 097127223 1013323644-0 25
TW097127223A 2008-07-17 2008-07-17 Method for manufacturing non-volatile memory and structure threrof TWI376773B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW097127223A TWI376773B (en) 2008-07-17 2008-07-17 Method for manufacturing non-volatile memory and structure threrof
US12/501,029 US8093648B2 (en) 2008-07-17 2009-07-10 Method for manufacturing non-volatile memory and structure thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097127223A TWI376773B (en) 2008-07-17 2008-07-17 Method for manufacturing non-volatile memory and structure threrof

Publications (2)

Publication Number Publication Date
TW201005882A TW201005882A (en) 2010-02-01
TWI376773B true TWI376773B (en) 2012-11-11

Family

ID=41529532

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097127223A TWI376773B (en) 2008-07-17 2008-07-17 Method for manufacturing non-volatile memory and structure threrof

Country Status (2)

Country Link
US (1) US8093648B2 (zh)
TW (1) TWI376773B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100742720B1 (ko) * 2006-06-07 2007-07-25 한양대학교 산학협력단 화학적 큐어링에 의한 나노입자의 제조방법
US10121553B2 (en) 2015-09-30 2018-11-06 Sunrise Memory Corporation Capacitive-coupled non-volatile thin-film transistor NOR strings in three-dimensional arrays
US9892800B2 (en) 2015-09-30 2018-02-13 Sunrise Memory Corporation Multi-gate NOR flash thin-film transistor strings arranged in stacked horizontal active strips with vertical control gates
US9842651B2 (en) 2015-11-25 2017-12-12 Sunrise Memory Corporation Three-dimensional vertical NOR flash thin film transistor strings
US11120884B2 (en) 2015-09-30 2021-09-14 Sunrise Memory Corporation Implementing logic function and generating analog signals using NOR memory strings
US10608008B2 (en) 2017-06-20 2020-03-31 Sunrise Memory Corporation 3-dimensional nor strings with segmented shared source regions
JP7203054B2 (ja) 2017-06-20 2023-01-12 サンライズ メモリー コーポレイション ３次元ｎｏｒ型メモリアレイアーキテクチャ及びその製造方法
US11515309B2 (en) 2019-12-19 2022-11-29 Sunrise Memory Corporation Process for preparing a channel region of a thin-film transistor in a 3-dimensional thin-film transistor array
US11705496B2 (en) * 2020-04-08 2023-07-18 Sunrise Memory Corporation Charge-trapping layer with optimized number of charge-trapping sites for fast program and erase of a memory cell in a 3-dimensional NOR memory string array
US11842777B2 (en) 2020-11-17 2023-12-12 Sunrise Memory Corporation Methods for reducing disturb errors by refreshing data alongside programming or erase operations
TW202310429A (zh) 2021-07-16 2023-03-01 美商日升存儲公司 薄膜鐵電電晶體的三維記憶體串陣列

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5852306A (en) * 1997-01-29 1998-12-22 Micron Technology, Inc. Flash memory with nanocrystalline silicon film floating gate
JP2001085545A (ja) * 1999-09-16 2001-03-30 Sony Corp メモリ素子の製造方法
TW447013B (en) * 2000-05-18 2001-07-21 Nat Science Council Manufacturing method for self-polymerized silicon quantum dots
US6444545B1 (en) * 2000-12-19 2002-09-03 Motorola, Inc. Device structure for storing charge and method therefore
US6544870B2 (en) * 2001-04-18 2003-04-08 Kwangju Institute Of Science And Technology Silicon nitride film comprising amorphous silicon quantum dots embedded therein, its fabrication method and light-emitting device using the same
US7807225B2 (en) * 2003-01-31 2010-10-05 Sharp Laboratories Of America, Inc. High density plasma non-stoichiometric SiOxNy films
US7335556B2 (en) * 2004-06-14 2008-02-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7033956B1 (en) * 2004-11-01 2006-04-25 Promos Technologies, Inc. Semiconductor memory devices and methods for making the same
JP2007043147A (ja) * 2005-07-29 2007-02-15 Samsung Electronics Co Ltd 原子層蒸着工程を用いたシリコンリッチナノクリスタル構造物の形成方法及びこれを用いた不揮発性半導体装置の製造方法
KR100745400B1 (ko) * 2006-03-08 2007-08-02 삼성전자주식회사 게이트 구조 및 이를 형성하는 방법, 비휘발성 메모리 장치및 이의 제조 방법
KR100785015B1 (ko) * 2006-05-18 2007-12-12 삼성전자주식회사 실리콘 나노 결정을 플로팅 게이트로 구비하는 비휘발성메모리 소자 및 그 제조방법

Also Published As

Publication number Publication date
US8093648B2 (en) 2012-01-10
US20100013001A1 (en) 2010-01-21
TW201005882A (en) 2010-02-01

Similar Documents

Publication Publication Date Title
TWI376773B (en) Method for manufacturing non-volatile memory and structure threrof
TWI358834B (zh)
CN100590853C (zh) 半导体存储器及其形成方法
TWI373846B (en) Memory cells, electronic systems, methods of forming memory cells, and methods of programming memory cells
JP4907815B2 (ja) ２ビットｅｅｐｒｏｍデバイスにおけるｏｎｏ浮遊ゲート電極の製造方法
TW200910532A (en) Non-volatile memory device and method for manufacturing the same
US8592892B2 (en) Nonvolatile semiconductor memory device and method for manufacturing the same
CN103180952B (zh) 存储器电荷存储结构中的吸气剂
JPWO2007064048A1 (ja) 半導体記憶装置、その駆動方法およびその製造方法
CN101312213A (zh) 一种纳米晶浮栅结构的非挥发性存储单元及其制作方法
KR100745400B1 (ko) 게이트 구조 및 이를 형성하는 방법, 비휘발성 메모리 장치및 이의 제조 방법
KR100636022B1 (ko) 반도체 장치의 박막 형성 방법 및 이를 이용한 불휘발성메모리 장치의 제조 방법.
CN102117812A (zh) 一种基于应变硅的纳米晶非挥发性存储器及其制作方法
CN100541740C (zh) 具有氮化氧化物层的半导体器件及其形成方法
US8824208B2 (en) Non-volatile memory using pyramidal nanocrystals as electron storage elements
JP2002261175A (ja) 不揮発性半導体記憶装置およびその製造方法
US20070105316A1 (en) Nanocrystal memory element, method for fabricating the same and memory having the memory element
TWI270214B (en) Non-volatile memory device and fabricating method thereof
US20070249121A1 (en) Method of fabricating non-volatile memory
US20100044775A1 (en) Semiconductor memory device and semiconductor device
US20080237682A1 (en) Semiconductor memory with conductive carbon
JP2008159769A (ja) 不揮発性半導体記憶装置およびその製造方法
TW200917468A (en) Non-volatile memory devices with charge storage regions
TWI278072B (en) Nano grain varied-resistance memory
JP2002368142A (ja) 不揮発性半導体記憶装置およびその製造方法